KR20150055909A - 표시소자제조방법 - Google Patents

표시소자제조방법 Download PDF

Info

Publication number
KR20150055909A
KR20150055909A KR1020130138471A KR20130138471A KR20150055909A KR 20150055909 A KR20150055909 A KR 20150055909A KR 1020130138471 A KR1020130138471 A KR 1020130138471A KR 20130138471 A KR20130138471 A KR 20130138471A KR 20150055909 A KR20150055909 A KR 20150055909A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
pixel
laser
Prior art date
Application number
KR1020130138471A
Other languages
English (en)
Inventor
오재훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130138471A priority Critical patent/KR20150055909A/ko
Publication of KR20150055909A publication Critical patent/KR20150055909A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시소자 제조방법은 이물질에 의해 단락된 전극을 레이저에 의해 삭마하여 불량을 제거하기 위한 것으로, 상기한 목적을 달성하기 위해, 본 발명의 일관점에 따른 표시소자 제조방법은 복수의 화소를 포함하는 제1기판 및 제2기판을 제공하는 단계; 상기 제1기판의 각 화소에 게이트전극, 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극, 상기 반도체층 위에 형성된 보조게이트전극으로 이루어진 박막트랜지스터를 형성하는 단계; 상기 보조게이트전극와 소스전극 및 드레인전극 사이에 이물질이 침투한 경우 레이저로 이물질과 접촉하는 영역의 보조게이트전극을 삭마하는 단계; 각각의 화소에 컬러필터층을 형성하는 단계; 화소 사이에 뱅크층을 형성하는 단계; 화소전극위에 광을 발광하는 유기발광부를 형성하는 단계; 상기 유기발광부 위에 공통전극을 형성하는 단계; 및 상기 제1기판 및 제2기판을 합착하는 단계로 구성된다.

Description

표시소자제조방법{METHOD OF FABRICATING DISPLAY DEVICE}
본 발명은 표시소자에 관한 것으로, 특히 이물질 등에 의한 휘점이 발생하는 경우 암점의 발생없이 휘점불량을 방지할 수 있는 유기전계발광 표시소자 제조방법에 관한 것이다.
근래, 공액고분자(conjugate polymer)의 하나인 폴리(p-페닐린비닐린)(PPV)을 이용한 유기전계 발광소자가 개발된 이래 전도성을 지닌 공액고분자와 같은 유기물에 대한 연구가 활발하게 진행되고 있다. 이러한 유기물을 박막트랜지스터(Thin Film Transistor), 센서, 레이저, 광전소자 등에 응용하기 위한 연구도 계속 진행되고 있으며, 그 중에서도 유기전계발광 표시소자에 대한 연구가 가장 활발하게 진행되고 있다.
인광물질(phosphors) 계통의 무기물로 이루어진 전계발광소자의 경우 작동전압이 교류 200V 이상 필요하고 소자의 제작 공정이 진공증착으로 이루어지기 때문에 대형화가 어렵고 특히 청색발광이 어려울 뿐만 아니라 제조가격이 높다는 단점이 있다. 그러나, 유기물로 이루어진 전계발광소자는 뛰어난 발광효율, 대면적화의 용이화, 공정의 간편성, 특히 청색발광을 용이하게 얻을 수 있다는 장점과 함께 휠 수 있는 전계발광소자의 개발이 가능하다는 점등에 의하여 차세대 표시장치로서 각광받고 있다.
특히, 현재에는 액정표시장치와 마찬가지로 각 화소(pixel)에 능동형 구동소자를 구비한 액티브 매트릭스(Active Matrix) 유기 전계발광 표시소자가 평판표시장치(Flat Panel Display)로서 활발히 연구되고 있다.
도 1은 종래 유기전계발광 표시소자의 등가회로도이다. 도 1에 도시된 바와 같이, 유기전계발광 표시소자는 종횡으로 교차하는 게이트라인(G)과 데이터라인(D)에 의해 정의되는 복수의 화소로 이루어져 있으며, 각각의 화소 내에는 파워라인(P)이 상기 데이터라인(D)과 평행하게 배열되어 있다.
각각의 화소 내부에는 스위칭 박막트랜지스터(Ts), 구동박막트랜지스터(Td), 캐패시터(Cst) 및 유기발광소자(E)가 구비된다. 상기 스위칭 박막트랜지스터(Ts)의 게이트전극은 게이트라인(G)에 연결되어 있고 소스전극은 데이터라인(D)에 연결되어 있으며, 드레인전극은 구동박막트랜지스터(Td)의 게이트전극에 연결되어 있다. 또한, 상기 구동트랜지스터(Td)의 소스전극은 전원배선(P)에 연결되어 있고 드레인전극은 발광소자(E)에 연결되어 있다.
이러한 구성의 유기전계발광 표시소자에서 게이트라인(G)을 통해 주사신호가 입력되면 상기 스위칭 박막트랜지스터(Ts)의 게이트전극에 신호가 인가되어 스위칭 박막트랜지스터(Ts)가 구동한다. 상기 스위칭 박막트랜지스터(Ts)가 구동함에 따라 데이터라인(D)을 통해 입력되는 데이터신호가 소스전극 및 드레인전극을 통해 구동박막트랜지스터(Td)의 게이트전극에 입력되어 상기 구동박막트랜지스터(Td)가 구동하게 된다.
이때, 상기 전원배선(P)에는 전류가 흐르며, 상기 구동박막트랜지스터(Td)가 구동함에 따라 파워라인(P)의 전류가 소스전극 및 드레인전극을 통해 발광소자(E)에 인가된다. 이때, 상기 구동박막트랜지스터(Td)를 통해 출력되는 전류는 게이트전극과 드레인전극 사이의 전압에 따라 크기가 달라진다.
발광소자(E)는 유기발광소자로서 상기 구동박막트랜지스터(Td)를 통해 전류가 입력됨에 따라 발광하여 영상을 표시한다. 이때, 발광되는 광의 세기는 인가되는 전류의 세기에 따라 달라지므로, 상기 전류의 세기를 조절함으로써 광의 세기를 조절할 수 있게 된다.
그러나, 상기와 같은 구조의 유기전계발광 표시소자는 다음과 같은 문제가 발생한다.
상기와 같은 구조의 유기전계발광 표시소자는 금속층과 유기절연물질 및 무기절연물질과 각종 막을 적층함으로써 형성되는데, 이러한 막의 형성중 이물질이 발생하게 되며, 상기 이물질이 박막트랜지스터의 전극과 전극 사이에 위치하는 경우 전극이 단락되는 경우가 발생한다. 이러한 단락은 해당 화소의 불량을 야기하게 된다. 예를 들면, 신호가 인가되지 않는 경우에도 항상 컬러가 구현되는 휘점불량이 발생하거나 신호가 인가되는 경우에도 컬러가 표시되지 않는 암점불량이 발생하게 된다.
상기와 같은 불량이 발생하는 경우, 종래에는 해당 화소에 인가되는 신호선을 제거하여 해당 화소에 신호인가를 차단함으로써 해당 화소를 암점화하여 화질저하를 최소화하였지만, 이 경우에도 암점화된 화소 자체에 의한 화질저하는 방지할 수 없다는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 전극에 단락이 발생한 경우 펨토초레이저에 의해 단락이 발생한 영역을 제거함으로써 불량을 방지할 수 있는 표시소자 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명의 일관점에 따른 표시소자 제조방법은 복수의 화소를 포함하는 제1기판 및 제2기판을 제공하는 단계; 상기 제1기판의 각 화소에 게이트전극, 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극, 상기 반도체층 위에 형성된 보조게이트전극으로 이루어진 박막트랜지스터를 형성하는 단계; 상기 보조게이트전극와 소스전극 및 드레인전극 사이에 이물질이 침투한 경우 레이저로 이물질과 접촉하는 영역의 보조게이트전극을 삭마하는 단계; 각각의 화소에 컬러필터층을 형성하는 단계; 화소 사이에 뱅크층을 형성하는 단계; 화소전극위에 광을 발광하는 유기발광부를 형성하는 단계; 상기 유기발광부 위에 공통전극을 형성하는 단계; 및 상기 제1기판 및 제2기판을 합착하는 단계로 구성된다.
상기 보조게이트전극을 삭마하는 단계는 이물질과 접촉하는 영역의 주위의 보조게이트전극을 제거하여 접촉영역을 다른 영역과 분리하거나 이물질과 접촉하는 영역 전체를 제거한다. 상기 레이저는 펨토초레이저로서, 파장인 355nm이다.
또한, 본 발명의 다른 관점에 따른 표시소자 제조방법은 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 포함하는 제1기판 및 제2기판을 제공하는 단계; 상기 제1기판의 각 화소에 게이트전극, 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극, 상기 반도체층 위에 형성된 보조게이트전극으로 이루어진 박막트랜지스터를 형성하는 단계; 각각의 화소에 컬러필터층을 형성하는 단계; 화소 사이에 뱅크층을 형성하는 단계; 화소전극위에 광을 발광하는 유기발광부를 형성하는 단계; 상기 유기발광부 위에 공통전극을 형성하는 단계; 및 상기 제1기판 및 제2기판을 합착하는 단계로 구성되며, 전극 사이에 이물질이 혼입되어 전극이 단락되는 경우, 레이저를 이용하여 단락된 전극을 삭마하는 것을 특징으로 한다.
본 발명에서는 전극과 전극 사이에 이물질이 혼입되어 다른 층의 전극이 단락되는 경우, 펨토초 레이저에 의해 이물질과의 접촉에 의해 단락되는 영역 또는 그 주위를 제거함으로써 단락에 의한 불량을 방지할 수 있게 된다.
따라서, 화소영역을 암점화하지 않고도 불량을 방지할 수 있게 되므로, 수율을 향상시킬 수 있고 화질저하를 최소화할 수 있게 된다.
도 1은 종래 유기전계발광 표시소자의 회로도.
도 2는 본 발명에 따른 유기전계발광 표시소자의 단면도.
도 3a-도 3f는 본 발명에 따른 유기전계발광 표시소자의 제조방법을 나타내는 단면도.
도 4a 및 도 4b는 각각 펨토초 레이저에 의해 보조게이트전극의 단락된 영역의 주위를 절단한 것을 나타내는 부분 확대 단면도 및 평면도.
도 5a 및 도 5b는 각각 펨토초 레이저에 의해 보조게이트전극의 단락된 영역을 제거한 것을 나타내는 부분 확대 단면도 및 평면도.
도 6은 단락이 발생한 전극의 주위를 레이저에 의해 삭마하여 다른 전극과 절연시킨 것을 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 2는 본 발명에 따른 유기전계발광 표시소자의 실제 구조를 나타내는 단면도로서, 이를 참조하여 본 실시예에 따른 유기전계발광 표시소자의 구조를 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 본 실시예에 따른 유기전계발광 표시소자는 적색광을 출력하는 R화소, 녹색광을 출력하는 G화소 및 청색광을 출력하는 B화소로 이루어진다. 도면에는 도시하지 않았지만, 본 발명의 유기전계발광 표시소자는 백색광을 출력하는 W화소를 포함할 수도 있다. 이때, 상기 W화소에서는 백색광을 출력하여 유기전계발광 표시소자의 전체 휘도를 향상시킬 수 있게 된다.
각각의 R,G,B화소에는 컬러필터층이 형성되어 유기발광부로부터 출력되는 백색광을 특정 컬러의 광으로 출력하지만, W화소가 배치된 경우 상기 W화소에는 이러한 컬러필터층이 필요없이 발광된 백색광이 그대로 출력된다.
도 2에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 물질로 이루어진 제1기판(10)은 R,G,B 화소로 분할되며, 각각의 R,G,B화소에는 구동박막트랜지스터가 형성된다.
상기 구동박막트랜지스터는 제1기판(10) 위의 R,G,B화소에 각각 형성된 게이트전극(11R,11G,11B)와, 상기 게이트전극(11R,11G,11B)이 형성된 제1기판(10) 전체에 걸쳐 형성된 반도체층(12R,12G,12B)과, 상기 반도체층(12R,12G,12B) 위에 형성된 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)으로 이루어진다. 도면에는 도시하지 않았지만, 상기 반도체층(12R,12G,12B)의 상면 일부에는 에칭스토퍼가 형성되어 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)의 식각공정중 상기 반도체층(12R,12G,12B)이 식각되는 것을 방지할 수도 있다.
상기 게이트전극(11R,11G,11B)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속으로 형성될 수 있으며, 상기 게이트절연층(22)은 SiO2나 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiO2 및 SiNx으로 이루어진 이중의 층일 수도 있다. 반도체층(12R,12G,12B)은 비정질실리콘과 같은 비정질반도체물질이나 다결정반도체물질로 형성된다. 또한, 상기 반도체층(12R,12G,12B)은 IGZO(Indium Gallium Zinc Oxide)와 같은 산화물반도체로 형성될 수도 있다. 상기 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금으로 형성할 있다.
상기 구동박막트랜지스터가 형성된 제1기판(10)에는 제1절연층(24)이 형성된다. 상기 제1절연층(24)은 SiO2와 같은 무기절연물질로 형성될 수 있다. 상기 제1절연층(24)의 R,G,B화소에는 각각 R-컬러필터층(17R), G-컬러필터층(17G), B-컬러필터층(17B)이 형성된다.
또한, 상기 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)위의 제1절연층(24)에는 각각 보조게이트전극(19R,19G,19B)이 형성된다. 상기 보조게이트전극(19R,19G,19B)은 게이트전극(11R,11G,11B)과 동일한 역할을 한다. 도면에는 도시하지 않았지만 상기 게이트절연층(22)과 제2절연층(24)에는 컨택홀이 형성되어 보조게이트전극(19R,19G,19B)과 게이트전극(11R,11G,11B)이 전기적으로 접속된다. 따라서, 게이트라인을 통해 외부의 신호가 인가되면, 신호가 게이트전극(11R,11G,11B) 뿐만 아니라 보조게이트전극(19R,19G,19B)에도 인가된다.
게이트전극(11R,11G,11B)에 신호가 인가됨에 따라 반도체층(12R,12G,12B)이 활성화(activation)되어 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B) 사이의 반도체층(12R,12G,12B)에 채널층이 형성된다. 또한, 보조게이트전극(19R,19G,19B)에 신호가 인가됨에 따라 반도체층(12R,12G,12B)이 활성화(activation)되어 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B) 사이의 반도체층(12R,12G,12B)에 채널층이 형성된다.
다시 말해서, 본 발명에서는 보조게이트전극(19R,19G,19B)과 게이트전극(11R,11G,11B)에 의해 반도체층(12R,12G,12B)에 채널층이 형성된다. 따라서, 게이트전극(11R,11G,11B)만이 형성되는 경우에 비해, 작은 전압에 의해서도 채널층이 형성될 수 있게 되므로, 박막트랜지스터의 구동전압을 감소시킬 수 있게 된다.
한편, 보조게이트전극(19R,19G,19B)은 하부의 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)과 제1절연층(24)을 사이에 두고 오버랩된다. 따라서, 공정중 이물질(18) 등이 제2절연층(24)에 침투하는 경우, 상기 전극이 단락되어 불량이 발생하게 된다. 이러한 불량을 방지하기 위해, 본 발명에서는 보조게이트전극(19R,19G,19B)의 이물질(18)과 접촉하여 단락이 발생하는 영역을 제거하거나 단락발생영역 주위를 절단하여 해당 영역의 주위에 오픈영역(19a)을 형성하여 다른 영역과는 절연시킴으로써 단락에 의한 불량을 방지할 수 있게 된다.
상기 보조게이트전극(19R,19G,19B)은 게이트전극(11R,11G,11B)과 같은 금속으로 이루어질 수도 있고 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oixde)와 같은 투명한 산화금속물질로 형성될 수도 있다.
한편, 상술한 상세한 설명에서는 제1기판(10) 위에 반도체층(12R,12G,12B)이 형성되고 그 위에 게이트전극(11R,11G,11B)이 형성되는 탑게이트(top gate)방식 박막트랜지스터가 예시되어 있지만, 본 발명이 이러한 특정 구조의 박막트랜지스터에만 한정되는 것은 아니다.
예를 들어, 게이트전극(11R,11G,11B)이 제1기판(10)에 형성되고 반도체층(12R,12G,12B)이 게이트전극(11R,11G,11B)이 형성되는 바텀게이트(bottom gate)방식 박막트랜지스터도 적용 가능할 것이다.
R-컬러필터층(17R), G-컬러필터층(17G), B-컬러필터층(17B), 보조게이트전극(19R,19G,19B) 위에는 제2절연층(26)이 형성된다. 상기 제2절연층(26)은 제1기판(10)을 평탄화시키기 위한 오버코트층(overcoat layer)으로서, 포토아크릴과 같은 유기절연물질으로 적층할 수 있다.
상기 제1절연층(26) 위의 R,G,B화소에는 각각 화소전극(21R,21G,21B)이 형성된다. 이때, R,G,B화소에 각각 형성되는 구동박막트랜지스터의 드레인전극(15R,15G,15B)의 상부 제1절연층(24)과 제2절연층(26)에는 컨택홀(29)이 형성되어, 화소전극(21R,21G,21B)이 컨택홀(29)에 형성되며, 각각 노출된 구동박막트랜지스터의 드레인전극(15R,15G,15B)과 전기적으로 접속된다. 이때, 상기 화소전극(21R,21G,21B)은 R,G,B화소에 형성되지만 구동박막트랜지스터 위에는 형성되지 않는다. 즉, 화소전극(21R,21G,21B)은 R,G,B화소의 화상표시영역에만 형성된다. 상기 화소전극(21R,21G,21B)은 ITO나 IZO와 같은 투명한 금속산화물질로 이루어진다.
또한, 상기 제2절연층(26) 위의 각 화소 경계 영역에는 뱅크층(bank layer;28)이 형성된다. 상기 뱅크층(28)은 일종의 격벽으로서, 각 화소를 구획하여 인접하는 화소에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지하기 위한 것이다. 또한, 상기 뱅크층(28)은 컨택홀(29)의 일부를 채우기 때문에 단차를 감소시키며, 그 결과 유기발광부(23)의 형성시 단차에 전하가 집중되어 유기발광부(23)의 수명이 저하되는 것을 방지할 수 있게 된다.
상기 화소전극(21R,21G,21B) 위의 뱅크층(28) 사이에는 유기발광물질로 이루어진 유기발광부(23)가 형성된다. 유기발광부(23)는 백색광을 발광하는 백색 유기발광층을 포함한다. 상기 백색 유기발광층은 R,G,B의 단색광을 각각 발광하는 복수의 유기물질이 혼합되어 형성되거나 R,G,B의 단색광을 각각 발광하는 복수의 발광층이 적층되어 형성될 수 있다. 도면에는 도시하지 않았지만, 상기 유기발광부(23)에는 유기발광층 뿐만 아니라 유기발광층에 전자 및 정공을 각각 주입하는 전자주입층 및 정공주입층과 주입된 전자 및 정공을 유기발광층으로 각각 수송하는 전자수송층 및 정공수송층이 형성될 수도 있을 것이다.
상기 유기발광부(23) 위에는 제1기판(10) 전체에 걸쳐 공통전극(25)이 형성된다. 상기 공통전극(25)은 Ca, Ba, Mg, Al, Ag 등으로 이루어진다.
이때, 상기 공통전극(25)이 유기발광부(23)의 캐소드이고 화소전극(21R,21G,21B)이 애노드로서, 공통전극(25)과 화소전극(21R,21G,21B)에 전압이 인가되면, 상기 공통전극(25)으로부터 전자가 유기발광부(23)로 주입되고 화소전극(21R,21G,21B)으로부터는 정공이 유기발광부(23)로 주입되어, 유기발광층내에는 여기자(exciton)가 생성되며, 이 여기자가 소멸(decay)함에 따라 발광층의 LUMO(Lowest Unoccupied Molecular Orbital)와 HOMO(Highest Occupied Molecular Orbital)의 에너지 차이에 해당하는 광이 발생하게 되어 외부(도면에서 제1기판(10)쪽으로)로 발산하게 된다. 이때, 유기발광층에 포함되는 R,G,B 발광층에서는 각각 적색광, 녹색광, 청색광이 발광하며, 이 광들이 혼합되어 백색광으로 발산하게 되는 것이다. 발산된 백색광은 각각 R,G,B-컬러필터층(17R,17G,17B)를 투과하면서 해당 화소에 대응하는 컬러의 광만을 출력하게 된다.
상기 공통전극(25)의 상부에는 접착제가 도포되어 접착층(42)이 형성되며, 그 위에 제2기판(50)이 배치되어, 상기 접착층(42)에 의해 제2기판(50)이 제1기판(10)에 부착된다.
상기 접착제로는 부착력이 좋고 내열성 및 내수성이 좋은 물질이라면 어떠한 물질을 사용할 수 있지만, 본 발명에서는 주로 에폭시계 화합물, 아크릴레이트계 화합물 또는 아크릴계 러버과 같은 열경화성 수지를 사용한다. 이때, 상기 접착층(42)은 약 5-100㎛의 두께로 도포되며, 약 80-170도의 온도에서 경화된다. 상기 접착층(42)은 제1기판(10) 및 제2기판(50)을 합착할 뿐만 아니라 상기 유기전계발광 표시소자 내부로 수분이 침투하는 것을 방지하기 위한 봉지제의 역할도 한다. 따라서, 본 발명의 상세한 설명에서 도면부호 42의 용어를 접착제라고 표현하고 있지만, 이는 편의를 위한 것이며, 이 접착층을 봉지제라고 표현할 수도 있을 것이다.
상기 제2기판(50)은 상기 접착층(42)을 봉지하기 위한 봉지캡(encapsulation cap)으로서, PS(Polystyrene)필름, PE(Polyethylene)필름, PEN(Polyethylene Naphthalate)필름 또는 PI(Polyimide)필름 등과 같은 보호필름으로 이루어질 수 있다. 또한, 상기 제2기판(50)은 플라스틱이나 유리로 이루어질 수도 있으며, 상기 제1기판(10)에 형성된 구성물을 보호할 수 있다면 어떠한 물질도 가능할 것이다.
도면에는 도시하지 않았지만, 유기전계발광 표시소자의 외곽영역의 제1기판(10) 및 제2기판(50) 사이에 형성되어 공통전압을 공통전극(25)으로 공급하는 보조전극이 형성될 수 있다.
도 3a-3e는 상기 구조를 갖는 본 발명에 따른 유기전계발광 표시소자를 제조하는 방법을 나타내는 도면이다.
우선, 도 3a에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 물질로 이루어진 제1기판(10)을 준비한 후, 그 위에 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법(sputtering process)에 의해 적층한 후 사진식각방법(photolithography process)에 의해 식각하여 게이트전극(11R,11G,11B)을 형성한다.
그 후, 상기 게이트전극(11R,11G,11B)이 형성된 제1기판(10) 전체에 걸쳐 CVD(Chemicla Vapor Deposition)법에 의해 SiNx와 같은 무기절연물질을 적층하여 게이트절연층(22)을 형성한다.
이어서, 제1기판(10) 전체에 걸쳐 비정질실리콘과 같은 비정질반도체, ㄷ다결정실리콘과 같은 다결정반도체, IZO와 같은 산화물반도체를 CVD법에 의해 적층한 후 식각하여 반도체층(12R,12G,12B)을 형성한다.
그 후, 제1기판(10) 상에 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법에 의해 적층한 후 식각하여 반도체층(12R,12G,12B) 위, 엄밀하게 말해서 오믹컨택층 위에 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)을 형성한다.
그 후, 도 3b에 도시된 바와 같이, 상기 소스전극(14R,14G,14B) 및 드레인전극(15R,15G,15B)이 형성된 제1기판(10) 전체에 걸쳐 SiO2와 같은 무기절연물질을 적층하여 제1절연층(24)을 형성한다. 이어서, 상기 제1절연층(24) 위의 R,G,B화소 위에 각각 R-컬러필터층(17R), G-컬러필터층(17G), B-컬러필터층(17B)을 형성한 후, Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같은 금속이나 ITO나 IZO와 같은 투명한 금속산화물질을 적층한 후, 식각하여 보조게이트전극(19R,19G,19B)를 형성한다.
이때, 보조게이트전극(19B)과 드레인전극(15B) 사이에 이물질(18)이 침투하여 보조게이트전극(19B)과 드레인전극(15B)이 단락되는 경우, 도 3c에 도시된 바와 같이, 레이저(60)에 발진한 레이저빔(61)을 단락된 영역 주위의 보조게이트전극(19B)에 조사하여 상기 단락된 영역을 다른 영역으로부터 분리한다.
이때 레이저(60)로는 펨토초 레이저 또는 피코레이저를 사용한다. 펨토초레이저는 파장이 충분히 짧기 때문에(약 400nm 이하), 레이저 광자 하나가 물질을 구성하고 있는 분자들의 결합을 끊어버릴 수 있게 되어 물질의 얇은 층을 기계적으로 깍아낼 수 있다.
펨토초 레이저대신 파장이 긴 나노레이저를 사용하는 경우, 레이저빔의 에너지가 높기 때문에, 물질을 구성하는 분자의 결합을 끊는 것이 아니라 조사되는 영역을 전체적으로 용융시킨다. 따라서, 레이저빔을 보조게이트전극(19B)에 조사하는 경우, 보조게이트전극(19B) 뿐만 아니라 그 하부의 제1절연층(24)까지 용융시켜 제1절연층(24)을 파손시킨다.
즉, 펨토초 레이저를 사용하는 경우 가공물질의 열적 손상을 최소화하면서 기계적으로 물질을 가공하는 레이저삭마에 의해 물질을 가공하는 반면에, 나노레이저 등은 조사되는 영역을 용융함으로써 물질을 가공하게 된다.
특히, 355nm 이하의 파장의 레이저빔의 경우, 금속에서의 투과율이 낮기 때문에, 조사된 레이저가 모두 보조게이트전극(19B)에 흡수되어 보조게이트전극(19B)만이 기계적으로 가공되고 그 하부의 제1절연층(24)에는 레이저빔이 도달하지 않게 되어 제1절연층(24)의 파손을 방지할 수 있게 된다.
도 4 및 도 5는 각각 레이저(60)가 조사되어 가공된 보조게이트전극(19B)의 구조를 나타내는 도면으로, 도 4a 및 도 5a는 부분 확대 단면도이고 도 4b 및 도 5b는 부분 확대 평면도이다.
도 4a 및 도 4b에 도시된 바와 같이, 레이저(60)로부터 출력되는 레이저빔은 보조게이트전극(19B)의 이물질(18)과 접촉하는 영역을 외부를 삭마하여, 이물질(18)과 접촉하는 영역을 다른 영역으로부터 전기적으로 분리할 수 있다. 이 경우, 비록 이물질(18)과 보조게이트전극(19B)의 일부 영역이 전기적으로 접속되지만, 실제 신호가 인가되는 보조게이트전극(19B)의 다른 영역은 이물질(18)과는 전기적으로 분리되므로, 상기 보조게이트전극(19B)이 하부의 드레인전극(15B)과도 전기적으로 분리된다.
도 5a 및 도 5b에 도시된 바와 같이, 레이저(60)로부터 출력되는 레이저빔은 보조게이트전극(19B)의 이물질(18)과 접촉하는 영역 전체를 삭마하여 제거할 수 있다. 따라서, 나머지 보조게이트전극(19B)(실제 신호가 인가되는)은 이물질(18)과는 공간적으로 이격되어 형성되므로, 전기적으로 절연되며, 그 결과 보조게이트전극(19B)이 하부의 드레인전극(15B)과도 전기적으로 분리된다.
한편, 도면에서는 이물질(18)이 보조게이트전극(19B)와 드레인전극(15B)에 침투하여 해당 보조게이트전극(19B)만을 삭마했지만, 이물질(18)이 다른 보조게이트전극과 드레인전극 사이에 침추하는 경우, 해당 보조게이트전극을 모두 삭마해야만 한다.
이때, 도면에는 도시하지 않았지만, 컬러필터층(17R,17G,17B) 및 보조게이트전극(19R,19G,19B)의 형성후에는 점등검사를 진행하여 형성된 박막트랜지스터의 불량여부를 검사한다. 즉, 게이트라인과 데이터라인을 통해 테스트신호를 인가하여, 각 화소영역의 점등여부를 검사하여 신호가 인가되지 않는 경우 화상이 화소영역이 화이트로 표시되는 경우, 이물질에 의한 단락이 발생하였음을 판단하여 상기와 같은 레이저삭마공정을 진행한다.
또한, 상기 레이저삭마공정이 종료된 후에도 상기와 같은 불량검사공정을 진행할 수 있다. 따라서, 레이저삭마공정이 진행되었는데도 불량이 발생하는 경우에는 다시 한번 레이저삭마공정을 진행하여 불량을 제거하거나 더 이상의 불량 제거가 불가능함을 판단하여 공정을 중단하고 진행중인 기판을 폐기한다. 레이저삭마공정에 의해 불량이 제거되었다고 판단되면, 이후의 공정을 진행한다.
상기와 같이, 레이저삭마공정에 의해 단락불량이 제거되면, 도 3d에 도시된 바와 같이, 상기 R-컬러필터층(17R), G-컬러필터층(17G), B-컬러필터층(17B)이 형성된 제1기판(10) 전체에 걸쳐 포토아크릴과 같은 유기절연물질을 도포하여 제2절연층(26)을 적층한 후, 상기 제1절연층(24) 및 제2절연층(26)을 식각하여 박막트랜지스터의 드레인전극(15R,15G,15B)가 노출되는 컨택홀(29)을 형성한다.
도면에서는 제1절연층(24)과 제2절연층(26)을 동시에 식각하여 컨택홀(29)을 형성했지만, 제1절연층(24)을 식각하고 그 내부에 형성된 제2절연층(26)을 식각하여 컨택홀(29)을 형성할 수도 있을 것이다.
이어서, 제2절연층(26) 위에 ITO나 IZO와 같은 투명한 도전물질로 이루어진 화소전극(21R,21G,21B)을 형성한다. 이때, 상기 화소전극(21R,21G,21B)은 컨택홀(29)의 내부로 연장되어 구동박막트랜지스터의 드레인전극(15R,15G,15B)과 전기적으로 연결된다. 또한, 해당 화소의 화소전극(21R,21G,21B)은 인접하는 화소의 화소전극(21R,21G,21B)과는 전기적으로 절연된다.
그 후, 도 3e에 도시된 바와 같이, 화소와 화소 사이에 뱅크층(28)을 형성한다. 상기 뱅크층(28)은 각 화소를 구획하여 인접하는 화소에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지하며 컨택홀(29)의 일부를 채워 단차를 감소시켜 단차로의 전하집중에 의한 유기발광층의 열화를 방지한다. 상기 뱅크층(28)은 무기절연물질 CVD법에 적층하고 식각하여 형성할 수도 있고 유기절연물질을 적층한 후 식각하여 형성할 수도 있을 것이다.
이어서, 상기 뱅크층(28) 및 화소전극(21R,21G,21B)이 형성된 제1기판(10) 전체에 걸쳐 유기발광부(23)를 형성한다. 상기 유기발광부(23)는 전자주입층, 전자수송층, 백색 유기발광층, 정공수송송 및 정공주입층으로 이루어지며, 상기 백색 유기발광층은 R-유기발광물질, G-유기발광물질, G-유기발광물질이 혼합된 층일 수도 있으며, R-유기발광층, G-유기발광층, G-유기발광층이 적층된 구조일 수도 있다. 상기 전자주입층, 전자수송층, 유기발광층, 정공수송송 및 정공주입층으로는 현재 사용되는 다양한 물질로 적층하여 형성될 수 있다.
그 후, 상기 유기발광부(23) 위에 Ca, Ba, Mg, Al, Ag와 같은 금속을 적층하여 공통전극(25)을 형성한다.
이어서, 도 3f에 도시된 바와 같이, 제2기판(50) 전체에 걸쳐 에폭시계 화합물, 아크릴레이트계 화합물 또는 아크릴계 러버과 같은 열경화성 수지로 이루어진 접착층(42)을 약 5-100㎛의 두께로 형성한 후, 상기 제2기판(50)을 제1기판(10) 위치시킨 상태에서 제1기판(10) 및 제2기판(50)에 압력을 인가하여 상기 제1기판(10) 및 제2기판(50)을 합착한다.
이때, 상기 접착제 또는 접착필름을 제1기판(10) 위에 도포하거나 부착한 후, 그 위에 제2기판(50)을 위치하여 합착할 수도 있을 것이다.
상기 제2기판(50)은 유리나 플라스틱을 사용할 수도 있고 PS(Polystyrene)필름, PE(Polyethylene)필름, PEN(Polyethylene Naphthalate)필름 또는 PI(Polyimide)필름 등과 같은 보호필름을 사용할 수도 있다.
상기와 같이 제1기판(10) 및 제2기판(50)을 합착한 후, 상기 접착층(42)을 약 80-170도의 온도로 가열하여 접착층(42)을 경화시킨다. 이러한 접착층(42)의 경화에 의해 유기전계발광 표시소자가 밀봉되어 외부로부터 수분 등이 침투하는 것을 방지할 수 있게 된다. 또한, 상기 제2기판(50)은 유기전계발광 표시소자를 봉지하기 위한 봉지캡으로 작용하여 유기전계발광 표시소자를 보호하게 된다.
상술한 바와 같이, 본 발명에서는 이물질에 의해 보조게이트전극과 소스전극 및 드레인전극이 단락되는 경우, 펨토초레이저에 의해 기계적삭마를 진행함으로써 하부 절연층의 파손없이 보조게이트전극과 소스전극 및 드레인전극을 전기적으로 절연시킬 수 있게 된다.
본 발명에서는 이러한 레이저삭마공정을 유기전계발광 표시소자의 공정중간에 테스트를 거쳐 실시함으로써 신속한 불량의 보정이 가능하게 되며, 불량보정이 불가능한 경우에도 공정중인 제품의 신속한 폐기가 가능하게 되므로, 불량이된 표시소자를 전공정을 거쳐 완제품으로 제작하지 않아도 되므로, 공정 및 재질의 소모를 최소화할 수 있게 된다.
한편, 본 발명에서는 이물질에 의해 보조게이트전극이 소스전극 및 드레인전극과 단락되는 경우에만 설명하고 있지만, 본 발명이 이러한 경우에만 한정되는 것은 아니라, 다양한 경우에 적용될 수 있다. 예를 들어, 게이트라인과 데이터라인 사이에 이물질이 침투하는 경우, 게이트라인과 데이터라인이 단락되어 불량이 발생하게 된다. 이러한 불량이 발생하는 경우에도 본 발명에서는 펨토초레이저를 이용하여 불량이 발생한 데이터라인의 일부를 삭마하여, 단락된 영역을 분리하거나 제거함으로써 불량을 방지할 수 있게 된다. 또한, 유기전계발광 표시소자의 다른 금속층 사이에 단락이 발생하는 경우에도 펨토초레이저를 이용한 레이저삭마에 의해 불량을 방지할 수 있게 된다.
특히, 본 발명에서는 단락된 전극의 최소 영역만을 절연시키거나 제거하므로, 레이저삭막에 의해 절연되거나 단락된 영역에 의해 신호지연 등의 문제를 제거할 수 있게 된다.
도 6에 도시된 바와 같이, 본 발명에서는 전극(119)의 중앙영역 하부에 이물질(118)이 혼입되어 상기 이물질(118)에 의해 그 하부의 다른 금속층(도면표시하지 않음)과 전기적으로 단락되는 경우에도 상기 이물질(118)과 접촉하는 영역 주위를 펨토초레이저에 의해 기계적으로 제거함으로써 상기 전극(119)을 하부의 금속층과 전기적으로 분리할 수 있게 된다. 또한, 이물질(118)과 접촉하는 영역 자체를 펨토초레이저에 의해 완전히 제거함으로써 상기 전극(119)을 하부의 금속층과 전기적으로 분리할 수 있게 된다.
상술한 바와 같이, 종래에는 하나의 화소영역에 형성된 전극들이 이물질 등에 의해 단락되는 경우, 해당 화소로의 신호 인가의 차단 등의 조치를 취해 해당 화소 자체를 암점화하여 화상을 구현할 때 사람의 눈에 불량이 감지되지 못하도록 하는 반면에, 본 발명에서는 실제 단락이 발생한 영역만을 제거하기 때문에, 화소영역 전체를 암점화하지 않고 해당 화소의 불량을 제거할 수 있게 된다.
화소영역의 암점화는 사람의 눈에는 인식되지 않지만, 엄밀히 말해서 불량이며 하나의 표시소자의 특정 갯수의 화소영역에 암점화가 발생하는 경우, 표시소자를 불량으로 판단하여 제품을 폐기하거나 저렴한 가격으로 판매한다. 암점화된 화소영역이 기준 갯수 이하인 경우에도, 사용자가 이를 인식하는 경우 이를 불량으로 판단하여 제품의 교환을 요구하기도 한다. 다시 말해서, 화소영역의 암점화는 인식하고 않고 화면을 볼 경우에는 사람이 이를 명확하게 인식하지 못하지만, 인식하고 화면을 볼 경우에는 예민한 사람은 이를 인식하게 되므로, 엄밀하게 말해서 암점화가 발생한 표시소자의 화질은 불량으로 된다.
그러나, 본 발명에서는 화소 자체를 암점화하는 것이 아니라 화소 내의 전극 일부만을 제거하기 때문에, 불량이 발생한 화소도 정상적인 화소와 같이 화상을 구현할 수 있게 된다. 따라서, 본 발명에 따라 제작된 표시소자에서는 암점화된 화소영역을 최소화할 수 있게 되므로, 암점화에 의한 제품의 폐기나 암점화에 의한 화질저하에 따른 소비자의 불만을 최소화할 수 있게 된다.
이와 같이, 본 발명에서는 이물질에 의해 전극의 어떤 영역이 단락되도라도 펨토초레이저에 의해 해당 영역을 원활하게 기계적으로 삭마하여 제거할 수 있기 때문에, 다양한 형태의 이물질이 접촉하는 경우에도 적용할 수 있고 모든 전극을 가공하는데에도 사용할 수 있게 된다.
10,50: 기판 17R,17G,17B: 컬러필터층
11R,11G,11B: 게이트전극 14R,14G,14B: 소스전극
15R,15G,15B: 드레인전극 18: 이물질
19R,19G,19B: 보조게이트전극 19a: 절단부
21R,21G,21B: 화소전극 23: 유기발광부
24,26: 절연층 25: 공통전극
28: 뱅크층 60: 레이저

Claims (12)

  1. 복수의 화소를 포함하는 제1기판 및 제2기판을 제공하는 단계;
    상기 제1기판의 각 화소에 게이트전극, 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극, 상기 반도체층 위에 형성된 보조게이트전극으로 이루어진 박막트랜지스터를 형성하는 단계;
    상기 보조게이트전극와 소스전극 및 드레인전극 사이에 이물질이 침투한 경우 레이저로 이물질과 접촉하는 영역의 보조게이트전극을 삭마하는 단계;
    각각의 화소에 컬러필터층을 형성하는 단계;
    화소 사이에 뱅크층을 형성하는 단계;
    화소전극위에 광을 발광하는 유기발광부를 형성하는 단계;
    상기 유기발광부 위에 공통전극을 형성하는 단계; 및
    상기 제1기판 및 제2기판을 합착하는 단계로 구성된 표시소자 제조방법.
  2. 제1항에 있어서, 보조게이트전극을 삭마하는 단계는 이물질과 접촉하는 영역의 주위의 보조게이트전극을 제거하여 접촉영역을 다른 영역과 분리시키는 것을 특징으로 하는 표시소자 제조방법.
  3. 제1항에 있어서, 보조게이트전극을 삭마하는 단계는 이물질과 접촉하는 영역 전체를 제거하는 표시소자 제조방법.
  4. 제1항에 있어서, 상기 레이저는 펨토초레이저인 것을 특징으로 하는 표시소자 제조방법.
  5. 제4항에 있어서, 상기 펨토초레이저는 파장인 400nm 이하인 것을 특징으로 하는 표시소자 제조방법.
  6. 제5항에 있어서, 상기 펨토초레이저는 파장인 355nm인 것을 특징으로 하는 표시소자 제조방법.
  7. 제1항에 있어서, 상기 보조게이트전극은 금속 또는 투명한 금속산화물로 이루어진 것을 특징으로 하는 표시소자 제조방법.
  8. 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 포함하는 제1기판 및 제2기판을 제공하는 단계;
    상기 제1기판의 각 화소에 게이트전극, 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극, 상기 반도체층 위에 형성된 보조게이트전극으로 이루어진 박막트랜지스터를 형성하는 단계;
    각각의 화소에 컬러필터층을 형성하는 단계;
    화소 사이에 뱅크층을 형성하는 단계;
    화소전극위에 광을 발광하는 유기발광부를 형성하는 단계;
    상기 유기발광부 위에 공통전극을 형성하는 단계; 및
    상기 제1기판 및 제2기판을 합착하는 단계로 구성되며,
    전극 사이에 이물질이 혼입되어 전극이 단락되는 경우, 레이저를 이용하여 단락된 전극을 삭마하는 것을 특징으로 하는 표시소자 제조방법.
  9. 제8항에 있어서, 레이저에 의한 삭마는 보조공통전극과 소스전극 및 드레인전극 사이에 이물질이 혼입되는 경우 보조공통전극에 실행되는 것을 특징으로 하는 표시소자 제조방법.
  10. 제8항에 있어서, 레이저에 의한 삭마는 데이터라인과 게이트라인 사이에 이물질이 혼입되는 경우 데이터라인에 실행되는 것을 특징으로 하는 표시소자 제조방법.
  11. 제8항에 있어서, 상기 레이저는 펨토초레이저인 것을 특징으로 하는 표시소자 제조방법.
  12. 제8항에 있어서, 전극의 삭마전 신호를 인가하여 전극의 단락을 테스트하는 단계를 추가로 포함하는 것을 특징으로 하는 표시소자 제조방법.
KR1020130138471A 2013-11-14 2013-11-14 표시소자제조방법 KR20150055909A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130138471A KR20150055909A (ko) 2013-11-14 2013-11-14 표시소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138471A KR20150055909A (ko) 2013-11-14 2013-11-14 표시소자제조방법

Publications (1)

Publication Number Publication Date
KR20150055909A true KR20150055909A (ko) 2015-05-22

Family

ID=53391366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138471A KR20150055909A (ko) 2013-11-14 2013-11-14 표시소자제조방법

Country Status (1)

Country Link
KR (1) KR20150055909A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020233284A1 (zh) * 2019-05-17 2020-11-26 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020233284A1 (zh) * 2019-05-17 2020-11-26 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
TWI715561B (zh) 有機發光顯示設備
JP6490623B2 (ja) 有機電界発光表示素子及びその製造方法
KR101473309B1 (ko) 표시 장치 및 유기 발광 표시 장치
US9401391B2 (en) Organic light-emitting diode (OLED) display and fabrication method for the same
KR102000043B1 (ko) 유기전계발광 표시소자 및 그 제조방법
KR102112649B1 (ko) 유기전계 발광소자 및 이의 리페어 방법
TWI578593B (zh) 有機發光二極體裝置及其製造方法
KR101421168B1 (ko) 유기전계발광 표시소자 및 그 제조방법
US11469292B2 (en) Display device with reduced cell area and method of manufacturing display device
JP5642277B2 (ja) 有機エレクトロルミネッセンス素子の製造方法および有機エレクトロルミネッセンス素子
US8558267B2 (en) Organic EL display device and manufacturing method thereof
KR20190107253A (ko) 표시장치 및 그의 제조방법
KR20080088031A (ko) 표시 장치 및 그 제조 방법
KR102002767B1 (ko) 유기전계발광 표시소자
JPWO2004068446A1 (ja) 有機ｅｌディスプレイの製造方法
TW201521196A (zh) 顯示裝置之製造方法及系統
KR20180127605A (ko) 표시 장치
JP5760009B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
JP2009117178A (ja) 有機ｅｌ表示装置とその製造方法
WO2016079957A1 (ja) 有機エレクトロルミネッセンス素子の製造方法および有機エレクトロルミネッセンス素子
KR102542133B1 (ko) 부식이 방지된 표시소자
KR20110100439A (ko) 유기전계 발광소자
JP2017174641A (ja) 表示装置の製造方法
KR102023944B1 (ko) 유기전계 발광소자 및 그 제조방법
KR20150055909A (ko) 표시소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application