KR20150052357A - 공유 구성 가능 물리적 계층 - Google Patents

공유 구성 가능 물리적 계층 Download PDF

Info

Publication number
KR20150052357A
KR20150052357A KR1020157010783A KR20157010783A KR20150052357A KR 20150052357 A KR20150052357 A KR 20150052357A KR 1020157010783 A KR1020157010783 A KR 1020157010783A KR 20157010783 A KR20157010783 A KR 20157010783A KR 20150052357 A KR20150052357 A KR 20150052357A
Authority
KR
South Korea
Prior art keywords
display
data
lane
data lane
machine
Prior art date
Application number
KR1020157010783A
Other languages
English (en)
Inventor
라마칸스 콘다군투리
쿠앙 티 르
퍼시 더블유 옹
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150052357A publication Critical patent/KR20150052357A/ko

Links

Images

Classifications

    • H04L29/10—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명의 실시예는 일례로서 모바일 컴퓨팅 장치를 위한 하드웨어 아키텍처를 포함한다. 이러한 아키텍처는 어떤 경우에 상이한 해상도 및 대역폭 요건을 갖는 하나 이상의 디스플레이 패널에 걸쳐 공유되도록 구성될 수 있는 물리적 계층을 포함한다. 공유된 물리적 계층을 사용하면 통상적으로 멀티 디스플레이 장치(예를 들어, 2개의 디스플레이를 가진 스마트 폰)에 필요한 물리적 계층 중 하나를 제거한다. 일 실시예에서, 하나의 물리적 계층은 데이터 레인이 둘 이상의 링크에 걸쳐 공유될 수 있도록 둘 이상의 기준 클럭 레인을 포함한다. 공유된 물리적 계층은 디스플레이 드라이버를 통해 구성될 수 있다. 다른 실시예는 본 명세서에서 설명된다.

Description

공유 구성 가능 물리적 계층{SHARED CONFIGURABLE PHYSICAL LAYER}
ISO/OSI(International Organization for Standardization Open Systems Interconnection) 모델은 통신 네트워크를 통해 정보를 교환하는 컴퓨터에 대한 서비스의 레벨 및 상호 작용의 타입을 표준화하는 계층 구조이다. ISO/OSI 모델은 컴퓨터 간 통신을 7개의 계층 또는 레벨로 분리하며, 이의 각각은 그 레벨 아래의 레벨에 포함된 표준을 기반으로 한다. 7개의 계층 중 최고 계층은 애플리케이션 프로그램 레벨에서 소프트웨어 상호 작용을 다룬다. 대조적으로, 최저 레벨은 "물리적 계층(physical layer(PHY))"이고, 이는 하드웨어 지향적이고 통신 컴퓨터 사이에 물리적 링크를 설정하고 유지하는 양태를 다룬다. 물리적 계층에 포괄되는 사양 중에는 케이블링, 전기 신호 및 기계적 연결부가 있다.
MIPI(Mobile Industry Processor Interface)는 모바일 컴퓨팅 장치에 대한 표준을 설정하는 그룹이다. 스마트 폰, 개인 휴대 정보 단말기, 랩톱, 태블릿, 및 더 일반적으로 모바일 컴퓨팅 장치는 점점 하나 이상의 MIPI 구성의 컴플라이언트 디스플레이 패널(compliant display panel)로 설계된다. 다수의 디스플레이 패널이 장치에 포함되면, 각 디스플레이는 각각 다른 디스플레이와 다른 크기 및/또는 해상도를 가질 수 있다.
다수의 패널의 각각은 MIPI 링크(소스 동기 인터페이스)를 필요로 할 수 있다. 따라서, 서로 다른 물리적 계층이 통상적으로 각 디스플레이를 위해 필요하게 된다. 예를 들면, 클램쉘(clamshell) 디스플레이는 통상적으로 별도의 물리적 계층을 가진 2개의 디스플레이 제어기를 필요로 한다. 물리적 계층은 각각 서로 다른 디스플레이행인 서로 다른 픽셀 스트림을 지원하기 위해 서로 다른 고정 대역폭을 포함한다. 다중 디스플레이를 위한 다수의 물리적 계층에 대한 필요는 전력, 공간 및 비용면에서 비효율적이다.
본 발명의 실시예의 특징 및 이점은 첨부된 청구범위, 하나 이상의 예시적인 실시예에 대한 다음의 상세한 설명 및 대응하는 도면으로부터 명백해질 것이다.
도 1은 모바일 컴퓨팅 장치에 대한 기존의 물리적 계층을 포함한다.
도 2는 본 발명의 실시예에서의 물리적 계층에 대한 블록도를 포함한다.
도 3은 본 발명의 실시예에서의 물리적 계층에 대한 블록도를 포함한다.
도 4는 본 발명의 실시예에서의 방법에 대한 블록 흐름도를 포함한다.
다음의 설명에서, 다수의 특정 상세 사항이 설명되지만, 본 발명의 실시예는 이러한 특정 상세 사항 없이 실시될 수 있다. 공지된 회로, 구조 및 기술은 본 설명의 이해를 모호하게 하는 것을 피하기 위해 상세하게 도시되지 않았다. "실시예", "다양한 실시예" 등은 특정한 특징, 구조 또는 특성을 포함할 수 있지만 모든 실시예가 반드시 특정한 특징, 구조 또는 특성을 포함하지는 않는다는 것을 나타낸다. 일부 실시예는 다른 실시예에 대해 설명된 특징 중 일부 또는 모두를 가질 수 있거나 전혀 가지지 않을 수 있다. "제 1", "제 2", "제 3" 등은 공통 객체를 나타내고, 유사한 객체의 다른 인스턴스가 지칭되는 것을 나타낸다. 이러한 형용사는 이렇게 설명된 객체가 시간적 또는 공간적으로 주어진 순서로, 순위로, 또는 어떤 다른 방식으로 있어야 한다는 것을 의미하지 않는다. "연결된"은 소자가 서로 직접 물리적 또는 전기적 접촉 상태에 있다는 것을 나타내고, "결합된"은 소자가 서로 협력하거나 상호 작용하지만, 직접 물리적 또는 전기적 접촉 상태에 있을 수 있거나 있지 않을 수 있다는 것을 나타낼 수 있다. 또한, 유사하거나 동일한 참조번호는 서로 다른 도면에서 동일하거나 유사한 부분을 지칭하는 데 사용될 수 있지만, 그렇게 하는 것이 유사하거나 동일한 숫자를 포함한 모든 도면이 단일의 또는 동일한 실시예를 구성한다는 것을 의미하지 않는다.
본 발명의 실시예는 단지 일례로서 모바일 컴퓨팅 장치를 위한 하드웨어 아키텍처를 포함한다. 이러한 아키텍처는 가능한 한 (필수적인 것은 아닌) 서로 다른 해상도 및/또는 대역폭 요건을 갖는 하나 이상의 디스플레이 패널에 걸쳐 공유되도록 구성될 수 있는 (나중에 재구성될 수 있는) 단일 물리적 계층을 포함한다. 공유된 물리적 계층을 사용하면 통상적으로 멀티 디스플레이 장치(예를 들어, 스마트 폰)에 필요한 물리적 계층 중 하나를 제거한다. 일 실시예에서, 하나의 물리적 계층은 (일부 종래의 구성에서 발견되는 하나의 클럭 레인(lane) 대신에) 둘 이상의 기준 클럭 레인을 포함하므로, 데이터 레인은 독립적인 디스플레이의 각각에 대해 독립적인 타이밍 제약(timing restraint)을 유지하면서 둘 이상의 링크에 걸쳐 공유될 수 있다. 공유된 물리적 계층은 디스플레이 드라이버를 통해 구성될 수 있다.
도 1은 모바일 컴퓨팅 장치(105)에 대한 2개의 독립적인 별도의 종래의 물리적 계층을 포함한다. 제어기(110)는 궁극적으로 디스플레이(120)를 구동하기 위해 클럭 레인(115) 및 데이터 레인(116, 117, 118) 모두를 구동한다. 제어기(150)는 궁극적으로 디스플레이(160)를 구동하기 위해 클럭 레인(155) 및 데이터 레인(156, 157, 158) 모두를 구동한다. 따라서, 물리적 계층(180)은 디스플레이(120)를 구동하지만, 물리적 계층(180)에서 분리되고 떨어져 있는 물리적 계층(181)은 디스플레이(160)를 구동한다. 디스플레이(120, 160)는 MIPI 디스플레이일 수 있다. 각 디스플레이는 독립적인 픽셀 스트림을 지원하기 위해 전용 MIPI 물리적 링크를 필요로 한다. 물리적 계층의 필수 이중화(requisite doubling)은 상당한 다이 면적(die area)을 소모한다.
도 2는 본 발명의 실시예에서의 물리적 계층에 대한 블록도를 포함한다. 장치(205)는 제어기(210 및 211) 뿐만 아니라 디스플레이(220 및 260)를 포함한다. 제어기(210)는 클럭 레인(215) 및 데이터 레인(216 및 217)을 구동한다. 제어기(211)는 클럭 레인(255)을 구동한다. 멀티플렉서(260, 261)는 디스플레이(220 및 260)와 제어기(210, 211) 사이의 데이터 레인(218 및 219)을 공유하도록 프로그래밍 가능하다. 이것은 (1)모든 데이터 레인(216, 217, 218, 219)이 디스플레이(220)를 이용한 단일 디스플레이 장치를 위한 디스플레이 제어기(210)에 할당되고, (2)데이터 라인(216, 217, 218)이 디스플레이 제어기(210)에 할당될 수 있고, 디스플레이(220) 및 데이터 라인(219)이 디스플레이 장치(260)(즉, 듀얼 액티브 디스플레이를 가진 장치)를 위한 디스플레이 제어기(211)에 할당되고, (3)데이터 라인(216, 217)이 디스플레이(220) 및 디스플레이 제어기(210)에 할당될 수 있고, 데이터 라인(218, 219)이 듀얼 독립 디스플레이를 가진 디스플레이 장치(260)를 위한 디스플레이 제어기(211)에 할당될 수 있는 것과 같은 다양한 사용 구성을 가능하게 한다.
일 실시예에서, 다양한 데이터 레인은 양방향일 수 있다. 예를 들면, 데이터 레인(216 및 219)은 듀얼 모드 구성에서 데이터 경로를 수신하는 것을 제공하기 위해 양방향일 수 있다. 일 실시예에서, 데이터 레인(219)은 예를 들어 모든 데이터 레인(216, 217, 218 및 219)이 단일 액티브 디스플레이 장치를 위한 디스플레이 제어기(210)에 할당되는 구성에 대해서는 단방향일 수 있지만, 데이터 레인의 일부가 제어기(210)에 할당되고 다른 데이터 레인이 제어기(211)에 할당되는 구성에 대해서는 양방향일 수 있다.
일 실시예에서, 서로 다른 구성은 디스플레이 드라이버를 통해 프로그래밍된다. 이것은 듀얼 독립 디스플레이가 디스플레이를 위한 새로운 대역폭 필요에 기초하여 동적으로 다시 프로그래밍될 필요가 있을 때(예를 들어, 디스플레이가 스왑 아웃(swap out)되거나 디스플레이 콘텐츠가 변경될 때) 도움이 될 수 있다. 디스플레이 드라이버는 00(모든 4개의 레인은 제어기(210)(포트 또는 튜브 A)를 위해 구성되지만, 제어기(211)(포트 또는 튜브 C)를 위한 어떤 나머지 레인은 디스에이블(disable)된다), 01(3개의 데이터 레인은 포트 A/제어기(210)를 위해 구성되고, 하나의 데이터 레인은 포트 C/제어기(211)를 위해 구성된다), 10(포트 A 및 C의 각각은 2개의 데이터 레인을 갖는다), 11(예약됨)과 같은 로직 설정을 제공할 수 있다. 이러한 2개의 구성 비트는 일 실시예에서 로직 스트랩에 의해 설정될 수 있다.
도 2는 MIPI D-PHY 구성을 위해 구성된 실시예를 포함한다. D-PHY는 데이터와 함께 클럭 신호의 전송을 필요로 하는 소스 동기 시스템이다. 그것은 2개의 동작 모드, 고속 모드 및 저전력 모드를 갖는다. 고속 모드는 낮은 스윙 차동 신호를 이용하지만, 저전력 모드는 LVCMOS 레벨 스윙을 이용한다. 그러나, 도 2의 실시예는 MIPI D-PHY 컴플라이언트 아키텍쳐로 작업하는 것으로 제한되지 않는다.
도 3은 MIPI M-PHY 구성과의 실시예 컴플라이언트를 위한 물리적 계층에 대한 블록도를 포함한다. M-PHY는 데이터 스트림 자체에 내장된 클럭 데이터를 가진 비동기 시스템이다. 예를 들면, 3 Gbps M-PHY 서브링크는 2개의 신호(1개의 데이터 레인)만을 필요로 할 수 있지만, 상응하는 D-PHY 시스템은 4배의 수의 신호(3개의 데이터 레인 + 1개의 클럭 레인)를 필요로 할 수 있다. M-PHY 프로토콜은 높은 데이터 속도(예를 들어, 6 Gbps 이상)를 수행할 수 있다. 그러나, 도 3의 실시예는 MIPI M-PHY 컴플라이언트 아키텍쳐로 작업하는 것으로 제한되지 않는다.
구체적으로, 도 3은 본 발명의 실시예에서의 물리적 계층에 대한 블록도를 포함한다. 장치(305)는 제어기(310 및 311) 뿐만 아니라 디스플레이(320 및 360)를 포함한다. 제어기(310)는 데이터 레인(316 및 317)을 구동한다. 멀티플렉서(360, 361)는 디스플레이(320 및 360)와 제어기(310, 311) 사이에서 데이터 레인(318 및 319)을 공유하도록 프로그래밍 가능하다. 이것은 (1)모든 데이터 레인(316, 317, 318, 319)이 단일 디스플레이 장치(예를 들어, 디스플레이(320))를 위한 디스플레이 제어기(310)에 할당되고, (2)데이터 라인(316, 317, 318)이 디스플레이 제어기(310)에 할당될 수 있고, 디스플레이(320) 및 데이터 라인(319)이 디스플레이 장치(360)(즉, 듀얼 독립 디스플레이)를 위한 디스플레이 제어기(311)에 할당될 수 있고, (3)데이터 라인(316, 317)이 디스플레이(320) 및 디스플레이 제어기(310)에 할당될 수 있고, 데이터 라인(318, 319)이 디스플레이 장치(360)(즉, 듀얼 독립 디스플레이)를 위한 디스플레이 제어기(311)에 할당될 수 있는 것과 같은 다양한 사용 구성을 수행한다.
특히, 본 발명의 실시예는 다양한 프로그래밍 가능한 구성을 가진 다수의 디스플레이(2, 3, 4, 5, 6 등)를 위해 확장될 수 있다.
도 4는 본 발명의 실시예에서의 방법에 대한 블록 흐름도를 포함한다. 블록(405 및 410)은 다수의 디스플레이가 지원될 필요가 있는지를 판단한다. 단일 디스플레이만이 지원을 필요로 하는 경우, (잠재적으로 공유되도록 단일 물리적 계층에서 4개의 데이터 레인이 있는 가상의 상황을 가정하는) 블록(415)에서, 장치는 제 1, 2 및 3 데이터 레인(그것이 필요한 모든 대역폭인 경우)이 제 1 디스플레이와 동시에 통신하도록 구성된다. 이러한 구성 프로세스는 멀티플렉서 및/또는 다른 스위칭 기술과 관련된 로직과 같은 프로그래밍 가능한 로직을 통해 생성할 수 있다. 블록(420)에서, 단일 액티브 디스플레이에 할당되지 않을 어떤 제 4 또는 추가적인 레인은 예를 들어 전력을 절약하기 위해 게이팅(gate)될 수 있다.
그러나, 다수의 디스플레이가 지원을 필요로 할 경우, 블록(425)에서 로직은 예를 들어 제 1 및 2 데이터 레인이 제 1 디스플레이와 통신하면서 동시에 제 3 데이터 레인(또는 더 많은)이 제 2 디스플레이와 통신하도록 구성될 수 있다. 블록(430)에서, 독립적인 데이터 스트림은 디스플레이로 전송된다. 예를 들면, 제 1 디스플레이는 2개의 데이터 레인을 통해 전송된 데이터에 기초하여 그래픽 사용자 인터페이스(GUI)(예를 들어, 이메일 또는 인터넷 브라우저)를 표시할 수 있지만, 제 2 디스플레이는 다른 2개의 데이터 레인을 통해 전송된 데이터에 기초하여 스포츠 이벤트의 생방송을 표시한다. 예를 들어, GUI가 스포츠 이벤트를 보여주는 제 2 디스플레이보다 낮은 대역폭 및/또는 해상도를 필요로 하는 경우에 제 1 디스플레이에는 더욱 적은 데이터 레인이 할당될 수 있다.
대역폭 및/또는 해상도가 언제나 "플립(flip)"을 필요로 하여 제 1 디스플레이가 다른 디스플레이보다 더 높은 대역폭 및/또는 해상도를 필요로 하면, 로직(예를 들어, 멀티플렉서 및/또는 디스플레이 드라이버)은 데이터 레인을 재분배하도록 "동적으로" 다시 프로그래밍되어 더 많은 데이터 레인 및 대역폭이 제 2 디스플레이 보다 제 1 디스플레이를 타겟으로 할 수 있다.
따라서, 실시예는 각각의 서로 다른 구성을 위한 맞춤형 다이 설계(custom die design)를 제작할 필요없이 하나 이상의 디스플레이 MIPI 인터페이스 필요를 위해 구성할 수 있다. 실시예는 디스플레이에 대한 대역폭 필요에 기초하여 다수의 데이터 레인을 디스플레이에 할당하기 위한 유연성을 갖는다. 실시예는 또한 전력 절감을 위해 사용되지 않는 데이터 레인을 게이팅할 수 있다. 더욱이, 실시예는 다수의 디스플레이 제어기 및 디스플레이가 동일한 물리적 계층을 공유할 수 있을 때에 다이 면적 절약을 제공할 수 있다.
따라서, 일 실시예는 제 1, 2 및 3 데이터 레인을 포함하는 OSI 모델의 물리적 계층을 포함한다. 단일 물리적 계층은 제 1 및 2 디스플레이 사이에서 공유되어, (a)제 1 구성에서 제 1, 2 및 3 데이터 레인은 제 1 디스플레이와 동시에 통신하고, (b)제 2 구성에서 제 1 및 2 데이터 레인은 제 1 디스플레이와 통신하면서 동시에 제 3 데이터 레인이 제 2 디스플레이와 통신한다.
사용자는 예를 들어 서로 다른 해상도를 가진 제 1 및 2 디스플레이에 기초하여 장치 또는 시스템을 동적으로 재구성할 수 있다. 도 2에 대해, 디스플레이(220)가 디스플레이(260)보다 높은 해상도 및/또는 높은 대역폭을 필요로 하면, 사용자는 더 많은 데이터 레인이 디스플레이(220)를 향해 지향되고 더 적은 데이터 라인이 디스플레이(260)를 향해 지향되도록 데이터 레인을 구성할 수 있다. 이러한 구성은 장치 드라이버를 통해 이루어질 수 있다. 다른 실시예에서, 구성이 하드웨어 설정 및/또는 펌웨어 설정을 통해 이루어질 수 있다. 일부 실시예에서, 얼마나 많은 디스플레이가 장치 내에 있는지를 판단하는 발견(discovery)이 이루어질 수 있다. 실시예가 디스플레이를 위한 대역폭 및/또는 해상도 요건의 발견을 더 수행할 수 있다. 위의 발견 중 어느 것에 기초하여, 실시예는 데이터 레인의 물리적 계층 분할을 자동으로 구성할 수 있다. 예를 들면, 사용될 2개의 디스플레이가 있고, 제 1 디스플레이는 제 2 디스플레이보다 더 큰 대역폭 및/또는 해상도를 필요로 한다는 것을 발견했을 시에, 실시예는 더 많은 데이터 레인을 낮은 대역폭/해상도 디스플레이보다 큰 대역폭/해상도 디스플레이로 자동으로 조종하거나 제공할 수 있다.
일 실시예에서, 디스플레이 사이에 공유된 레인을 가진 구성에서, 제 1 데이터 레인은 데이터를 제 1 디스플레이로 통신할 수 있지만, 동시에 제 3 데이터 레인은 제 1 디스플레이에 대한 데이터와 다른 추가적인 데이터를 제 2 디스플레이에 통신할 수 있다. 따라서, 실시예는 2개의 디스플레이 사이에서 "스플리트(split)" 비디오보다 더 많은 것을 행하고, 대신에 2개의 서로 다른 디스플레이 상에 2개의 서로 다른 데이터 스트림을 표시할 수 있다. 예를 들면, 제 1 이미지는 제 1 디스플레이에 표시하며(예를 들어, GUI), 동시에 제 2 이미지는 제 2 디스플레이에 표시한다(예를 들어, 스포츠 이벤트).
실시예는 (예를 들어, MIPI D-PHY 구성에서) 제 1 및 2 클럭 레인을 포함하고, 구성에서 제 1 클럭 레인은 제 1 디스플레이에 타이밍 데이터를 제공하고 동시에 제 2 클럭 레인은 제 2 디스플레이에 추가적인 타이밍 데이터를 제공한다.
실시예는 각각 제 1 및 2 디스플레이에 대한 제 1 및 2 디스플레이 제어기와, 멀티플렉서 로직을 포함한다. 로직은 제 1 및 2 디스플레이에 대한 대역폭 요건에 기초하여 제 1 및 2 디스플레이 사이의 제 1, 2 및 3 데이터 레인을 분할하기 위해 (예를 들어, 디스플레이 드라이버, 펌웨어, 하드웨어 설정 등을 통해) 구성할 수 있다. 실시예에서, 로직은, 하나 이상의 디스플레이 중에서 레인 공유/분배의 다수의 구성 사이에서 장치를 변경하기 위해, 동적으로 구성할 수 있다. "동적으로 구성 가능"함으로써, 실시예는 데이터 레인이 서로 다른 디스플레이 사이에서 어떻게 분할되는지에 따라 변하는 서로 다른 구성에 대해 서로 다른 다이를 필요로 하지 않는다. 대신에, "동적(dynamic)"은 구성이 구현될 수 있고(예를 들어, 단일 디스플레이에 대한 모든 레인), 전환될 수 있으며(예를 들어, 하나의 디스플레이에 대한 어떤 레인 및 다른 디스플레이에 대한 다른 레인), 예를 들어, 장치 드라이버, 펌웨어 설정 및 일반적인 하드웨어 설정에 기초하여 반전될 수 있다는(예를 들어, 단일 디스플레이에 대한 모든 레인) 것을 의미한다.
실시예에서, 물리적 계층은 제 4 데이터 레인을 포함할 수 있다. 제 1 구성에서, 제 4 데이터 레인은 사용되지 않을 수 있다. 이러한 경우에, 구성은 제 4 레인이 게이팅되어 전력을 절약하도록 설정될 수 있다.
실시예는 다양한 MIPI 표준에 따라 설명되었지만, 다른 실시예는 어떤 특정 표준 또는 MIPI 등으로 제한되지 않는다.
실시예는 코드로 구현될 수 있으며, 명령어를 수행하기 위해 시스템을 프로그래밍하는 데 사용될 수 있는 명령어를 저장한 비일시적 저장 매체에 저장될 수 있다. 저장 매체는 플로피 디스크, 광 디스크, 고체 상태 드라이브(SSD), 콤팩트 디스크 판독 전용 메모리(CD-ROM), CD-RW(compact disk rewritables) 및 광 자기 디스크를 포함하는 어떤 타입의 디스크, 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM)와 같은 랜덤 액세스 메모리(RAM), 정적 랜덤 액세스 메모리(SRAM), 소거 가능 프로그래밍 가능한 판독 전용 메모리(EPROM), 플래시 메모리, 전기적 소거 가능 프로그래밍 가능한 판독 전용 메모리(EEPROM), 자기 또는 광학 카드와 같은 반도체 장치, 또는 전자 명령어를 저장하기에 적합한 어떤 다른 타입의 매체를 포함할 수 있지만, 이에 제한되지 않는다. 본 발명의 실시예는 본 명세서에서 명령어, 기능, 절차, 데이터 구조, 애플리케이션 프로그램, 구성 설정, 코드 등과 같은 데이터를 참조하여 설명될 수 있다. 본 명세서에서 더욱 상세히 설명된 바와 같이, 데이터가 머신에 의해 액세스되면, 머신은 태스크를 수행하고, 추상 데이터 타입을 정의하고, 저 레벨의 하드웨어 콘텍스트를 확립하며/하거나, 다른 동작을 수행함으로써 응답할 수 있다. 데이터는 휘발성 및/또는 비휘발성 데이터 저장소에 저장될 수 있다. 용어 "코드" 또는 "프로그램"는 애플리케이션, 드라이버, 프로세스, 루틴, 방법, 모듈 및 서브프로그램을 포함하는 넓은 범위의 구성 요소 및 구조물을 커버하고, 처리 시스템에 의해 실행될 때 원하는 동작을 수행하는 명령어의 어떤 수집을 나타낼 수 있다. 게다가, 대안적인 실시예는 개시된 동작의 모두보다 적은동작을 이용하는 프로세스, 추가적인 동작을 이용하는 프로세스, 동일한 동작을 서로 다른 시퀀스로 이용하는 프로세스, 및 본 명세서에 개시된 개개의 동작이 조합되고, 세분되거나, 그렇지 않으면 변경되는 프로세스를 포함할 수 있다. 구성 요소 또는 모듈은 원하는 대로 조합되거나 분리될 수 있고, 장치의 하나 이상의 부분에 위치될 수 있다.
본 발명은 제한된 수의 실시예에 관해 설명되었지만, 당업자는 이로부터의 수많은 수정 및 변형을 이해할 것이다. 첨부된 청구범위는 본 발명의 진정한 사상 및 범위에 속하는 것과 같은 모든 수정 및 변형을 포괄하도록 의도된다.

Claims (15)

  1. 제 1 데이터 레인, 제 2 데이터 레인 및 제 3 데이터 레인을 포함하는 OSI(Open Systems Interconnection) 모델의 물리적 계층과,
    (a) 제 1 구성에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인이 제 1 디스플레이와 동시에 통신하고, (b) 제 2 구성에서 상기 제 1 데이터 레인 및 상기 제 2 데이터 레인이 상기 제 1 디스플레이와 통신하고 동시에 상기 제 3 데이터 레인이 제 2 디스플레이와 통신하도록, 상기 제 1 디스플레이와 상기 제 2 디스플레이 사이에서 단일 물리적 계층을 공유하는 수단을 포함하는
    디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 디스플레이 및 상기 제 2 디스플레이는 상이한 해상도를 갖는
    디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 상이한 해상도는 상이한 대역폭을 필요로 하는
    디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제 2 구성에서 상기 제 1 데이터 레인을 통해 상기 제 1 디스플레이에 대한 데이터를 통신하고 동시에 상기 제 3 데이터 레인을 통해 상기 제 1 디스플레이에 대한 데이터와 상이한 상기 제 2 디스플레이에 대한 추가적인 데이터를 통신하는 수단을 포함하는
    디스플레이 장치.
  5. 제 1 항에 있어서,
    제 1 클럭 레인 및 제 2 클럭 레인을 더 포함하되,
    상기 물리적 계층은 상기 제 2 구성에서 상기 제 1 클럭 레인이 상기 제 1 디스플레이에 대한 타이밍 데이터를 제공하고 동시에 상기 제 2 클럭 레인이 상기 제 2 디스플레이에 대한 추가적인 타이밍 데이터를 제공하는 수단을 포함하는
    디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 1 디스플레이 및 상기 제 2 디스플레이 각각에 대한 제 1 디스플레이 제어기 및 제 2 디스플레이 제어기와, 멀티플렉서 로직을 포함하되,
    상기 물리적 계층은 상기 제 1 디스플레이와 상기 제 2 디스플레이 사이에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인을 분할하도록 상기 멀티플렉서 로직을 구성하는 수단을 포함하는
    디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 제 1 디스플레이 및 상기 제 2 디스플레이 각각에 대한 제 1 디스플레이 제어기 및 제 2 디스플레이 제어기와, 멀티플렉서 로직을 포함하되,
    상기 물리적 계층은 상기 제 1 디스플레이 및 상기 제 2 디스플레이에 대한 대역폭 요건에 기초하여 상기 제 1 디스플레이와 상기 제 2 디스플레이 사이에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인을 분할하도록 상기 멀티플렉서 로직을 구성하는 수단을 포함하는
    디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 물리적 계층은 제 4 데이터 레인과, 상기 제 1 구성에서 상기 제 4 데이터 레인이 사용되지 않을 때 상기 제 4 데이터 레인을 게이팅하는 수단을 포함하는
    디스플레이 장치.
  9. 명령어가 저장된 적어도 하나의 머신 액세스 가능 매체로서,
    상기 명령어는 머신에 의해 실행될 때 상기 머신으로 하여금,
    제 1 데이터 레인, 제 2 데이터 레인 및 제 3 데이터 레인을 포함하는 물리적 계층을 포함하는 디바이스를 제공하게 하고 - 단일 물리적 계층은 제 1 디스플레이와 제 2 디스플레이 사이에서 공유됨 -,
    제 1 구성과 제 2 구성 중 하나로 상기 디바이스를 구성하도록 하며,
    (a) 제 1 구성에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인은 상기 제 1 디스플레이와 동시에 통신하고, (b) 제 2 구성에서 상기 제 1 데이터 레인 및 상기 제 2 데이터 레인은 상기 제 1 디스플레이와 통신하고 동시에 상기 제 3 데이터 레인은 상기 제 2 디스플레이와 통신하는
    머신 액세스 가능 매체.
  10. 제 9 항에 있어서,
    상기 제 1 디스플레이 및 상기 제 2 디스플레이는 각각 상이한 대역폭을 필요로 하는 상이한 해상도를 갖는
    머신 액세스 가능 매체.
  11. 제 9 항에 있어서,
    머신에 의해 실행될 때 상기 머신으로 하여금 상기 디바이스를 상기 제 1 구성과 상기 제 2 구성 중 하나에서 상기 제 1 구성과 상기 제 2 구성 중 다른 하나로 동적으로 재구성하도록 하는 명령어를 더 포함하는
    머신 액세스 가능 매체.
  12. 제 9 항에 있어서,
    상기 디바이스는 상기 제 1 디스플레이 및 상기 제 2 디스플레이 각각에 대한 제 1 디스플레이 제어기 및 제 2 디스플레이 제어기와, 멀티플렉서 로직을 포함하고,
    상기 머신 액세스 가능 매체는 머신에 의해 실행될 때 상기 머신으로 하여금 상기 제 1 디스플레이와 상기 제 2 디스플레이 사이에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인을 분할하기 위해 상기 멀티플렉서 로직을 구성하도록 하는 명령어를 더 포함하는
    머신 액세스 가능 매체.
  13. 제 9 항에 있어서,
    상기 디바이스는 상기 제 1 디스플레이 및 상기 제 2 디스플레이 각각에 대한 제 1 디스플레이 제어기 및 제 2 디스플레이 제어기와, 멀티플렉서 로직을 포함하고,
    상기 머신 액세스 가능 매체는 머신에 의해 실행될 때 상기 머신으로 하여금 상기 제 1 디스플레이 및 상기 제 2 디스플레이에 대한 대역폭 요건에 기초하여 상기 제 1 디스플레이와 상기 제 2 디스플레이 사이에서 상기 제 1 데이터 레인, 상기 제 2 데이터 레인 및 상기 제 3 데이터 레인을 분할하기 위해 상기 멀티플렉서 로직을 구성하도록 하는 명령어를 더 포함하는
    머신 액세스 가능 매체.
  14. 제 9 항에 있어서,
    상기 디바이스는 제 1 클럭 레인 및 제 2 클럭 레인을 더 포함하고,
    상기 머신 액세스 가능 매체는 머신에 의해 실행될 때 상기 머신으로 하여금 상기 제 2 구성에서 상기 제 1 클럭 레인을 통해 상기 제 1 디스플레이에 대한 타이밍 데이터를 제공하고 동시에 상기 제 2 클럭 레인을 통해 상기 제 2 디스플레이에 대한 추가적인 타이밍 데이터를 제공하도록 하는 명령어를 더 포함하는
    머신 액세스 가능 매체.
  15. 제 9 항에 있어서,
    상기 물리적 계층은 제 4 데이터 레인을 포함하고,
    상기 머신 액세스 가능 매체는 머신에 의해 실행될 때 상기 머신으로 하여금 상기 제 4 데이터 레인이 사용되지 않는 동안 상기 제 4 데이터 레인을 게이팅하도록 하는 명령어를 더 포함하는
    머신 액세스 가능 매체.
KR1020157010783A 2011-09-30 2011-09-30 공유 구성 가능 물리적 계층 KR20150052357A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054164 WO2013048431A1 (en) 2011-09-30 2011-09-30 Shared configurable physical layer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008247A Division KR101610697B1 (ko) 2011-09-30 2011-09-30 공유 구성 가능 물리적 계층

Publications (1)

Publication Number Publication Date
KR20150052357A true KR20150052357A (ko) 2015-05-13

Family

ID=47996170

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157010783A KR20150052357A (ko) 2011-09-30 2011-09-30 공유 구성 가능 물리적 계층
KR1020147008247A KR101610697B1 (ko) 2011-09-30 2011-09-30 공유 구성 가능 물리적 계층

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147008247A KR101610697B1 (ko) 2011-09-30 2011-09-30 공유 구성 가능 물리적 계층

Country Status (7)

Country Link
US (1) US20130271354A1 (ko)
EP (1) EP2761859A4 (ko)
JP (1) JP2014534454A (ko)
KR (2) KR20150052357A (ko)
CN (1) CN103843310A (ko)
IN (1) IN2014CN02099A (ko)
WO (1) WO2013048431A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150049101A1 (en) * 2013-08-16 2015-02-19 Nobuyuki Suzuki Display adaptation system for mipi display serial interface applications
CN106776418A (zh) * 2015-11-24 2017-05-31 上海和辉光电有限公司 一种mipi接口物理层结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210727A (ja) * 1985-07-09 1987-01-19 Fujitsu Ltd デイスプレイ制御方式
DE4404437A1 (de) * 1993-02-24 1994-08-25 Siemens Ag Datenverarbeitungsanlage mit mindestens zwei Anzeigekontrollvorrichtungen
JPH09244587A (ja) * 1996-03-06 1997-09-19 Hitachi Ltd 液晶表示制御装置
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
JP4445752B2 (ja) * 2001-08-25 2010-04-07 キム、シハン 携帯用マルチ表示装置
JP5207330B2 (ja) * 2003-07-07 2013-06-12 株式会社メガチップス 画像出力装置
US20050012678A1 (en) 2003-07-17 2005-01-20 Yun Shon Low System and method for displaying a parallel panel simultaneously with an RGB panel
FR2864317B1 (fr) * 2003-12-23 2007-03-16 Alexis Vartanian Dispositif d'affichage multiple utilisant un nombre de serveurs graphiques superieur au nombre de dispositifs d' affichage
CN101023463B (zh) * 2004-09-22 2011-08-03 夏普株式会社 驱动单片型液晶屏的驱动电路及其液晶显示装置
KR100720652B1 (ko) * 2005-09-08 2007-05-21 삼성전자주식회사 디스플레이 구동 회로
US20080246771A1 (en) * 2007-04-03 2008-10-09 Dell Products L.P. Graphics processing system and method
US8064967B2 (en) * 2007-08-01 2011-11-22 Broadcom Corporation Wireless connection integrated circuit (IC) having power island(s)
US8723756B2 (en) * 2008-01-15 2014-05-13 Synaptics Incorporated System having capability for daisy-chained serial distribution of video display data
US20100225565A1 (en) 2009-03-06 2010-09-09 Freitas Oscar W Mipi analog switch for efficient selection of multiple displays
US20110148888A1 (en) * 2009-12-23 2011-06-23 Jacobs Robert A Method and apparatus for controlling multiple display panels from a single graphics output
KR101080114B1 (ko) * 2009-12-31 2011-11-04 엠텍비젼 주식회사 알지비 인터페이스를 이용한 듀얼 디스플레이 제어 장치 및 그 방법

Also Published As

Publication number Publication date
EP2761859A4 (en) 2015-06-03
CN103843310A (zh) 2014-06-04
JP2014534454A (ja) 2014-12-18
KR20140054385A (ko) 2014-05-08
WO2013048431A1 (en) 2013-04-04
EP2761859A1 (en) 2014-08-06
US20130271354A1 (en) 2013-10-17
KR101610697B1 (ko) 2016-04-08
IN2014CN02099A (ko) 2015-05-29

Similar Documents

Publication Publication Date Title
US9864707B2 (en) Time multiplexing at different rates to access different memory types
CN106814662B (zh) 加速器控制器和控制加速器逻辑的方法
EP2333672B1 (en) Inter-die interconnection interface
JP6807874B2 (ja) クロック管理を介した電力低減
US9443481B2 (en) LCD driver IC
US11418196B2 (en) Method and apparatus for dynamic routing using heterogeneous and disjoint networks
JP2009527829A (ja) 複数のプロセッサコア用の共通アナログインターフェイス
JP6363316B1 (ja) 複数のインターフェースによるメモリ空間へのコンカレントアクセス
CN109343954A (zh) 电子设备工作方法及系统
KR101610697B1 (ko) 공유 구성 가능 물리적 계층
US20120098841A1 (en) Shared Video Management Subsystem
CN101980142A (zh) 一种多屏图像分割处理系统及其方法
CN102902648B (zh) 一种基于dma的能够刷led显示屏的gpio模块
CN103003769A (zh) 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
US9660936B2 (en) Method and apparatus for supporting reprogramming or reconfiguring
CN101093644A (zh) 一种支持多输出格式下画中画功能的lcd控制电路及方法
US8521937B2 (en) Method and apparatus for interfacing multiple dies with mapping to modify source identity
CN201726481U (zh) 视频信号合成或分割处理装置
CN107544819B (zh) 一种用于可编程器件的业务实现方法、装置和通信终端
US20100268854A1 (en) System and method for utilizing peripheral first-in-first-out (fifo) resources
US8764874B2 (en) Arrangement, method, integrated circuit and device for routing requests
KR100978814B1 (ko) 단일 애플리케이션 프로세서로 멀티 3ｄ 그래픽을 디스플레이하는 그래픽 가속 시스템 및 그 방법
CN107666580A (zh) 背板装置和视频处理器
JP4453271B2 (ja) コンピュータシステム及びメモリの接続方法
US20010040581A1 (en) Shared memory graphics accelerator system

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid