JPS6210727A - デイスプレイ制御方式 - Google Patents

デイスプレイ制御方式

Info

Publication number
JPS6210727A
JPS6210727A JP60151658A JP15165885A JPS6210727A JP S6210727 A JPS6210727 A JP S6210727A JP 60151658 A JP60151658 A JP 60151658A JP 15165885 A JP15165885 A JP 15165885A JP S6210727 A JPS6210727 A JP S6210727A
Authority
JP
Japan
Prior art keywords
display
signals
input
personal computer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60151658A
Other languages
English (en)
Inventor
Masahiro Mori
雅博 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60151658A priority Critical patent/JPS6210727A/ja
Publication of JPS6210727A publication Critical patent/JPS6210727A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は、入力された複数ビットからなる1組のディス
プレイ信号を、該ディスプレイ信号に対応し且つ所定の
ビット構成を有する複数組のディスプレイ信号に変換し
て出力するディスプレイ制御回路を、ホストプロセッサ
と複数台のディスプレイ装置との間に介装し、ホストプ
ロセッサから出力されるディスプレイ信号を対応する複
数種の表示内容に変換し、そのうちの一つを前記複数台
のディスプレイ装置のそれぞれに選択的に出力すること
により、前記各ディスプレイ装置に所望の表示を行うこ
とを可能にする。
〔産業上の利用分野〕
本発明はパソコン等ホストプロセッサのディスプレイ制
御方式に係り、特に複数台のディスプレイを接続し、そ
れぞれに一部或いは全部異なった内容を表示させること
ができ、且つ、構成容易なディスプレイ制御方式に関す
る。
〔従来の技術〕
従来のパソコン等のディスプレイ出力は、通常1組のみ
設けられており、従って接続し得るCRTユニットは1
台のみである。そのためこのディスプレイ出力を分配器
(バッファ)を介して複数台のCRTユニットに接続し
ても、全てのユニットには全く同一の内容が表示される
ところがパソコン等のアプリケーションによっては、2
台以上のディスプレイを接続し、この複数台のディスプ
レイに一部或いは全部が異なる内容を表示させたい場合
があり、しかもそれを一つのプログラムで制御したいと
いう要求がある。
その−例として、第7図に先生が生徒に教えている例を
示す。同図に示すように先生はディスプレイlを使用し
、生徒はディスプレイ2を使用している。
先生のディスプレイ1には問題と共に解答や指導に対す
るアドバイスが表示されているが、生徒のディスプレイ
2には問題のみしか表示されていない。この場合、表示
の一部は共通であり、また最終的には生徒にも解答が示
される。
このような場合第8図に示すにように、従来は主パソコ
ン3と従パソコン4とを通信回線5を介して接続した構
成を用い、主パソコン3をマスクとして動かし、表示情
報6は主パソコン3から通信回線5を経由して従パソコ
ン4に送られ、表示される。この場合、従パソコン4は
表示するためだけに使用されることとなる。
この例はパソコンが2台必要であるのに加え、主パソコ
ン3には教示用ソフトウェア6、従パソコン4には表示
用ソフトウェア7が必要となる等、制御するプログラム
も複雑になって見通しの悪いものとなり、開発も難しい
かかる使用法に対し、第9図に示すように、内部に複数
のディスプレイ・メモリ7を設け、その各々に1台のデ
ィスプレイ装置8を接続し得るようにしたパソコン9の
ようなシステムを考えることもできるが、これは特殊な
ものとなるばかりでなく、高価なものとなる。
〔発明が解決しようとする問題点〕
本発明はディスプレイ・メモリや信号出力部分を1台分
しか持たないパソコン等に対して、2台以上の表示ユニ
ットを接続できるようにし、且つそれぞれの表示を一部
または全部異なったものとすることが出来るようにして
、1台のパソコン等の応用範囲を広げることを目的とす
る。
〔問題点を解決するための手段〕
この目的を達成するため、本発明においては第1図に示
すように、ホストプロセッサ11と複数台のディスプレ
イ装置13.14.15との間に、ディスプレイ制御回
路12を介装した。
このディスプレイ制御回路12は、ホストプロセッサ1
1から入力された複数ビットからなる1組のディスプレ
イ信号21を、該ディスプレイ信号21に対応し且つ所
定のビット構成を有する複数組のディスプレイ信号22
..23.24に変換して出力する。
〔作 用〕
ホストプロセッサ11から出力されるディスプレイ信号
は、ディスプレイ装置に表示すべき内容を示している。
従ってこれがディスプレイ制御回路12により、対応す
る複数組のディスプレイ信号に変換されることにより、
対応する複数種の表示内容に変換されたことになる。
各ディスプレイ装置13.14.15には、上述のよう
に変換されたディスプレイ信号22.23.24のうち
の一つが選択的に出力されるので、上記複数台のディス
プレイ信号のそれぞれには、上記複数種の表示内容が選
択的に表示されることとなる。
〔実施例〕
まず本発明の原理を第2図により更に詳細に説明する。
同図においては、ディスプレイ出力がR,G。
Bの3ビツトからなるシステム(例えばパソコン)を−
例として説明する。
入力された1組のディスプレイ信号21が3ビツトで構
成された場合には、黒色を含め、23=8色の表示が可
能である。しかし大多数の応用プログラム、特にグラフ
ィック関係のプログラムを除いて8色全部を使うプログ
ラムは少ない。
それは通常多色表示が、表示内容の強調や、他の一般情
報との識別を容易にするために用いられているためで、
使われる色はせいぜい一つのプロダラムでは3〜4色で
ある。また青色のように人間の目の感度が低く、識別し
にくい色は使われることが少ない。
そこでこの使われていない色を本来のディスプレイに対
する表示用としては使用せず、付加ディスプレイに表示
する内容を指定するために使用することが可能である。
パソコンから出力されるR、G、83ビツトのディスプ
レイ信号21は、デコーダ31で黒〜白の8つの信号3
2に分けられ、次に5W33によってディスプレイ装置
#1.及び#2のいずれか一方、或いは両方に接続され
たり、時にはどちらとも接続しない等の選択が行われる
。次に各信号は色変換部34により色変換を受け、最後
に入力RGB信号(ディスプレイ信号)21に対応した
変換結果が、2つのディスプレイ装置#1及び#2にそ
れぞれ出力される。上述の色変換は必須ではないが、使
いやすくまた見やすくするには、これを行うことが望ま
しい。
この第2図の回路は一見複雑そうに見えるが、実際には
第3図のようにメモリIC(ROM、RAM)やPLA
  IC等の、入力と出力との関係を任意に設定できる
素子35を1個用いることで実現できる。
上記入力と出力との関係を任意に設定できる素子35に
よる、入力と出力変換のプログラミング例を第4図に示
す。なお同図には、変換されたディスプレイ信号出力は
、ディスプレイ装置#1及び#2用の2種類とした例を
示す。
即ちパソコンからのディスプレイ信号21をアドレス信
号と見なし、それに対応する番地に、対応させる出力色
のコードを格納しておく。第4図の例では、ディスプレ
イ信号21が°000° (黒)のときは、2組のディ
スプレイ信号出力もともに“000’  (黒)である
。またディスプレイ信号21が“111’  (白)の
ときも、2つのディスプレイ装置には共に白で表示され
る。水色も同様である。
ディスプレイ信号21が紫色のときは、ディスプレイ#
lには紫色で表示されるが、#2には赤色で表示される
。赤、緑、黄色はディスプレイ装置#1のみに表示され
る。青はディスプレイ装置#2のみに表示され、この時
の表示色は緑に変わる。
以下本発明の一実施例及び他の実施例を、第5図及び第
6図に示す。
第5図に示す本発明の一実施例は、入力と出力との関係
を任意に選定できる素子35として、FROMを用いた
例である。
パソコンから出力される3ビツトのディスプレイ信号、
即ち色信号(R,G、B)及び■(垂直)、H(水平)
の両同期信号が、PROM35を用いて構成したディス
プレイ制御回路の入力となる。
3ビツトの色信号はPROMのアドレス入力端子の下位
3ビットAo、AI、A2に接続される。
PROM35の上位アドレス信号(本実施例では2ビツ
トで、A3及びA4)は、抵抗でプルアップされると同
時に、2個のスイッチswo、sw1に接続されている
PROM35のC3(チップセレクト端子)、OE(出
力イネーブル)信号は常にアクティブ(この場合両端子
ともに負論理なので接地)にしておく。PROM35の
出力端子(通常はO7−08の8ビツト)のうち、01
〜03の3ビツトはディスプレイ装置#1用に割り当て
られ、バッファ36を介してディスプレイ装置#1に接
続される。同様にPROM35の出力端子05〜07は
、バッファを介してディスプレイ装置#2に接続される
パソコンからのディスプレイ信号21の中の2つの同期
信号V、Hは、タイミングを取るためだけのものである
ので、そのままディスプレイ装置#1及び同#2に出力
される。PROM35には、前記第4図に示したような
変換データを格納しておく。
第4図のデータを1組とすると、第5図の回路では、4
組分の色変換データがFROMに収納でき、スイッチS
WO,SWIの0N10FFの組合せで選択できる。
本実施例によれば、PROM35のプログラム次第(例
えば第4図)で、パソコン中のプログラムからは1つの
ディスプレイ・メモリに色を変えて書き込むことにより
、2つのディスプレイに別々に表示させたり、−緒に表
示させたり、また別の色に変換したり等が可能となる。
本回路の構成は至って簡単であり、しかもパソコンを改
造することなく実現できる。
なお、第5図ではPROMを用いたが、PLAを用いて
も、はぼ置き換えるだけで同様に構成することができ、
全く同じ結果が得られる。
第6図は本発明の他の実施例を示す。
第5図と異なる点は、色変換データ収納用の素子35を
RAMにした点で、この結果、入力と出力間の色変換デ
ータを任意の時点で書き換え可能となる。
回路の構成は第5図と基本的に同じで、ROMをRAM
に変更しただけで、RAMのアドレス端子(本実施例で
はAO−A4 ) 、及び出力端子(01〜07)の使
い方は全く同じである。RAM35は動作させる前に必
要な色変換データを書いておく必要があり、また、プロ
グラムの途中でも色変換データの書き直しを行えるよう
にするため、RAM35にはパソコンのアドレスバス3
6及びデータバス37が接続されている。
同図中の多数のスイッチ38は、RAM35の接続を、
パソコンのバス36側に、或いは、色変換を実行するた
めディスプレイ信号12側に切り換えるのに使用される
。これらのスイッチ38は、実際には゛データセレクタ
や3ステートバツフア等で構成される。同図の状態は色
変換実行モードを示す。
またRAM35のアドレス信号A、−A、のうちの一部
、即ち本実施例では上位のA3.A、の2ビツトは、パ
ソコンの出力ポート39に接続されていて、RAM35
中に蓄えられた色変換データの対応関係を、−瞬の間に
プログラムで切り換えられるようになっている。
本実施例によれば、色変換の対応関係をプログラムから
任意に設定でき、また任意の時点で対応関係を切り換え
たることができ、第5図の回路に比べさらに応用範囲が
広がる。
なお上記−実施例及び他の実施例では、入力された1組
のディスプレイ信号21を、2組のディスプレイ信号2
2.23に変換出力し、それぞれ1台のディスプレイ装
置に入力させる例を示したが、本発明はこれに限定され
るものではなく、種々変形して実施し得るものである。
即ち、ディスプレイ制御回路12により変換出力される
ディスプレイ信号は3組以上であっても良く、また各デ
ィスプレイ信号はそれぞれ1台のディスプレイ装置に入
力させても良く、また1組のディスプレイ信号を2台以
上のディスプレイ装置に入力させても良い。
(発明の効果〕 本発明によれば、1台のホストプロセ・ノサに対し、2
台以上のディスプレイ装置が接続でき、且つ、その複数
のディスプレイに、一部或いは全く異なった内容を表示
させることが可能となる。この結果、1台のパソコン等
を2Å以上で利用する応用プログラムの範囲が大きく拡
大する。しかも本発明の構成は至って簡単であるので、
容易且つ安価に実施できる。
【図面の簡単な説明】 第1図は本発明の構成を示す図、 第2図〜第4図は本発明の詳細な説明するための図、 第5図及び第6図はと本発明の一実施例及び他の実施例
を示す図、 第7図〜第9図は従来の問題点を説明するための図であ
る。 図において、11はホストプロセッサ、12はディスプ
レイ制御回路、13.14.15は複数台のディスプレ
イ装置、21はホストプロセッサ11から出力される1
組のディスプレイ信号、22.23.24は変換出力さ
れる複数組のディスプレイ信号、35は入力4→ぢり月
のSす\゛を支シ珂図 第1図 めct C (−=C−) & 第3図 デ°ロア1イ1言号め変、SσU 第4図 不梃9収劇f憤efir図 第5図 漆坏alめ完オさブブ・J註吠必 第6図 第8図 第9図

Claims (3)

    【特許請求の範囲】
  1. (1)入力された複数ビットからなる1組のディスプレ
    イ信号(21)を、該ディスプレイ信号に対応し所定の
    ビット構成を有する複数組のディスプレイ信号(22、
    23、24)に変換して出力するディスプレイ制御回路
    (12)を、ホストプロセッサ(11)と複数台のディ
    スプレイ装置(13、14、15)との間に介装し、前
    記ホストプロセッサ(11)から出力される1組のディ
    スプレイ信号(21)が示す表示内容を、前記ディスプ
    レイ制御回路(12)により対応する複数種の表示内容
    に変換し、前記複数台のディスプレイ装置(13、14
    、15)のそれぞれに、前記複数種の表示内容のうちの
    一つを選択的に表示させるようにしたことを特徴とする
    ディスプレイ制御方式。
  2. (2)前記ディスプレイ制御回路(12)を、入力と出
    力の関係を任意に設定できる素子を用いて構成し、該素
    子の入力端子側に前記ホストプロセッサ(11)から出
    力される1組のディスプレイ信号(21)を入力させ、
    該素子の出力端子から得られる信号を前記複数組のディ
    スプレイ信号(22、23、24)としたことを特徴と
    する特許請求の範囲第1項記載のディスプレイ制御方式
  3. (3)前記入力と出力との関係を任意に設定できる素子
    の入力端の一部に選択的に切り換え信号を入力させるこ
    とにより、前記1組のディスプレイ信号(21)と前記
    素子から出力される複数組のディスプレイ信号(22、
    23、24)との対応関係を切り換えるようにしたこと
    を特徴とする特許請求の範囲第2項記載のディスプレイ
    制御方式。
JP60151658A 1985-07-09 1985-07-09 デイスプレイ制御方式 Pending JPS6210727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60151658A JPS6210727A (ja) 1985-07-09 1985-07-09 デイスプレイ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60151658A JPS6210727A (ja) 1985-07-09 1985-07-09 デイスプレイ制御方式

Publications (1)

Publication Number Publication Date
JPS6210727A true JPS6210727A (ja) 1987-01-19

Family

ID=15523383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151658A Pending JPS6210727A (ja) 1985-07-09 1985-07-09 デイスプレイ制御方式

Country Status (1)

Country Link
JP (1) JPS6210727A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250722A (ja) * 1987-04-07 1988-10-18 Sharp Corp 画像情報表示装置
JPH0428412A (ja) * 1990-05-21 1992-01-31 Ube Ind Ltd 押出プレス用後面設備サブストレッチャのテールストック
JP2014534454A (ja) * 2011-09-30 2014-12-18 インテル コーポレイション 共有コンフィギュラブル物理層

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250722A (ja) * 1987-04-07 1988-10-18 Sharp Corp 画像情報表示装置
JPH0428412A (ja) * 1990-05-21 1992-01-31 Ube Ind Ltd 押出プレス用後面設備サブストレッチャのテールストック
JP2014534454A (ja) * 2011-09-30 2014-12-18 インテル コーポレイション 共有コンフィギュラブル物理層

Similar Documents

Publication Publication Date Title
US4933878A (en) Graphics data processing apparatus having non-linear saturating operations on multibit color data
US4812909A (en) Cell classification apparatus capable of displaying a scene obtained by superimposing a character scene and graphic scene on a CRT
JP2572373B2 (ja) カラ−デイスプレイ装置
US5023603A (en) Display control device
US5953019A (en) Image display controlling apparatus
AU594724B2 (en) Emulation attribute mapping for a colour video display
US5231694A (en) Graphics data processing apparatus having non-linear saturating operations on multibit color data
JPS6210727A (ja) デイスプレイ制御方式
JPS638476B2 (ja)
IE872525L (en) Raster scan digital display system
JPH0418048Y2 (ja)
JPH02137070A (ja) 画像処理装置
JPH01283593A (ja) 表示メモリのアクセス方式
JPS6052438B2 (ja) カ−ソルの制御方式
KR890001307B1 (ko) 그래픽 색상 조절회로
SU1597895A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
SU1547023A1 (ru) Устройство дл отображени информации на цветном индикаторе
JP3335198B2 (ja) 画像表示回路
CN85101177A (zh) 彩色图象显示装置
JPH0314711Y2 (ja)
JPH0571098B2 (ja)
JPH0287194A (ja) デイスプレイ制御回路
JPS63306490A (ja) ウインドバックカラ−発生装置
JPH04186393A (ja) カラーディスプレイ装置
JPS6095492A (ja) 表示修飾制御装置