KR20150035437A - 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 - Google Patents

열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR20150035437A
KR20150035437A KR20140128642A KR20140128642A KR20150035437A KR 20150035437 A KR20150035437 A KR 20150035437A KR 20140128642 A KR20140128642 A KR 20140128642A KR 20140128642 A KR20140128642 A KR 20140128642A KR 20150035437 A KR20150035437 A KR 20150035437A
Authority
KR
South Korea
Prior art keywords
mold cap
substrate
integrated circuit
interface material
flip chip
Prior art date
Application number
KR20140128642A
Other languages
English (en)
Other versions
KR102222415B1 (ko
Inventor
오한 김
세일 정
희수 이
재한 정
영철 김
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20150035437A publication Critical patent/KR20150035437A/ko
Application granted granted Critical
Publication of KR102222415B1 publication Critical patent/KR102222415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 집적회로 패키징 시스템 및 제조방법을 제공하는바, 이는 기판; 상기 기판 상에 형성된 몰드 캡; 상기 몰드 캡에 새겨진 기점 마크들; 상기 기판 위에 적용되고 그리고 상기 기점 마크들에 의해서 참고되는 열 인터페이스 물질; 및 상기 열 인터페이스 물질 상에 마운트되며, 상기 기점 마크들에 대해서 정렬되는 포지션 노치에 의해서 정확하게 위치되는 열 스프레더를 포함한다.

Description

열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH HEAT SPREADER AND METHOD OF MANUFACTURE THEREOF}
일반적으로 본 발명은 집적회로 패키징 시스템에 관한 것이며, 좀더 상세하게는 고성능 집적회로를 패키징하는 시스템에 관한 발명이다.
오늘날 많은 수의 소비자 전자기기들은 제한된 공간에 더 많은 기능들을 탑재하고 있다. 이러한 것은 휴대폰 캠코더, 집적된 카메라를 구비한 손목시계형 휴대폰, 휴대폰 사이즈의 태블릿 컴퓨터, 및 동전보다 약간 큰 개인용 음악 재생기의 출현으로 증명된다.
집적회로 제조업자들이 당면한 과제들 중 하나는, 이러한 기능들을 구현하고 그리고 이들 기능들이 적절히 동작할 수 있게 하는 충분한 인터페이스 콘택들을 제공하는데 필요한 수백만개의 트랜지스터들의 집적시킬 수 있는 사이즈로 트랜지스터들을 축소하는 것이다. 집적되는 기능들의 양(amount)은, 주어진 공간에 제공될 수 있는 인터페이스 배선들(interconnects)의 개수에 의해서 매우 종종 제한될 것이다. 인터페이스 밀도에 대한 개발이 진전됨에 따라 40 핀 집적회로에서 400-1000 핀 플립칩 집적회로로 배선들의 개수가 증가하였다.
입/출력 핀 개수의 드라마틱한 증가로 인하여, 새로운 제한이 등장하게 되었다. 수백만개의 트랜지스터들이 스위칭함으로써 발생한 열을 제거하는 것은 매우 벅찬 업무가 될 수 있다. 제한된 기능들과 수십 개의 I/O 핀들을 갖는 집적회로는 I/O 배선들 그 자체를 통해 배출되는 열에 의지할 수 있다. 상기 열은 집적회로 칩으로부터 패키징 배선들을 통해 시스템 보드로 흐를 것인바, 시스템 보드는 열 에너지를 소산시킬 수 있는 충분한 질량(mass)을 갖는다.
오늘날의 집적회로 패키지들에서, I/O 배선들을 통해 열을 내보낼 수 있는 트랜지스터들의 개수는, 경로의 열 저항 및 열을 생성하는 트랜지스터들의 전체 개수로 인하여 제한된다. 과도한 열은 집적회로의 신뢰성에 중대한 영향을 미치기 때문에, 이러한 문제에 대한 해결책은 매우 중요하다.
따라서, 지속적으로 감소하는 패키지들의 신뢰성을 향상시키기 위한 열 스프레더를 구비한 집적회로 패키징 시스템에 대한 요구가 여전히 남아있다. 하나의 패키지에 집적될 수 있는 트랜지스터들의 개수가 증대된다는 점과 패키지가 소산시켜야만 하는 열의 양을 감안하면, 이들 문제점들에 대한 해답을 찾아내는 것이 더욱 중요하다. 점점 더 커져가는 소비자들의 기대와 더불어 계속적으로 증가하는 가격 경쟁 압력을 감안하고, 시장에서 의미 있는 제품 차별화를 위한 기회가 점점 사라지고 있는 점을 감안한다면, 이러한 문제들에 대한 해답을 찾아내는 것이 더욱 중요하다. 또한, 비용을 절감하고, 생산 시간을 감소시키며, 효율 및 성능을 향상시키며 경쟁 압력을 만족시키고자 하는 요구는, 이러한 문제들에 대한 해답을 더욱 빨리 찾아낼 것을 요구하고 있다.
이러한 문제들에 대한 해결책은 오랫동안 탐구되어 왔지만, 종래의 개발 노력들은 그 어떤 해결책도 가르치거나 제시하지 못했는바, 해당 기술분야의 당업자들은 이들 문제들에 대한 해결책들을 오랫동안 밝혀낼 수 없었다.
본 발명에 따르면, 집적회로 패키징 시스템의 제조 방법이 제공되는데, 상기 방법은, 기판을 제공하는 단계; 상기 기판 상에 몰드 캡(mold cap)을 형성하는 단계; 상기 몰드 캡에 기점 마크들을 새기는 단계(inscribing); 상기 기점 마크들에 의해서 참고되고, 상기 기판 위에 적용되는, 열 인터페이스 물질을 위치시키는 단계; 및 상기 기점 마크들에 대해서 포지션 노치(position notch)를 정렬함으로써 정확하게 위치되는 열 스프레더를 상기 열 인터페이스 물질 상에 마운트하는 단계를 포함한다.
본 발명은 집적회로 패키징 시스템을 제공하는바, 상기 시스템은 기판; 상기 기판 상에 형성된 몰드 캡; 상기 몰드 캡에 새겨진 기점 마크들; 상기 기판 위에 적용되고 그리고 상기 기점 마크들에 의해서 참고되는 열 인터페이스 물질; 및 상기 열 인터페이스 물질 상에 마운트되며, 상기 기점 마크들에 대해서 정렬되는 포지션 노치에 의해서 정확하게 위치되는 열 스프레더를 포함한다.
본 발명의 소정 실시예들은 전술한 것을 대체하는 혹은 전술한 것 이외의 다른 단계들 혹은 구성요소들을 갖는다. 상기 단계들 혹은 구성요소들은 첨부된 도면들을 참조함과 함께 다음의 상세한 설명을 숙독함으로써 해당 기술분야의 당업자에게 명백해질 것이다.
도1은 본 발명의 일실시예에 따라 열 스프레더를 구비한 집적회로 패키징 시스템의 평면도이다.
도2는 도1의 단면 라인 2---2를 따라 도시된, 열 스프레더를 구비한 집적회로 패키징 시스템의 단면도이다.
도3은 제조시에 구성요소 조립 단계에서 기판 패널 어셈블리의 단면도이다.
도4는 제조시에 몰딩 단계에서 기판 패널 어셈블리의 단면도이다.
도5는 제조시에 레이저 마킹 단계에서 도4의 기판 패널 어셈블리의 단면도이다.
도6은 제조시에 식각 단계에서 도4의 기판 패널 어셈블리의 평면도이다.
도7은 제조시에 절단 단계에서 도4의 기판 패널 어셈블리의 상면도이다.
도8은 제조시에 열 인터페이스 물질 적용 단계에서 도7의 베이스 패키지의 평면도이다.
도9는 제조시에 열 스프레더 설치 단계에서 도7의 베이스 패키지의 단면도이다.
도10은 제조시에 열 인터페이스 물질 패턴 적용 단계에서 베이스 패키지 평면도이다.
도11은 열 스프레더를 구비한 집적회로 패키징 시스템의 평면도이다.
도12는 본 발명의 일실시예에 따른 집적회로 패키징 시스템을 제조하는 방법의 순서도이다.
다음의 실시예들은, 해당기술 분야의 당업자들이 본 발명을 만들고 이용할 수 있도록 충분히 자세하게 설명된다. 본 명세서에 개시된 바에 근거하여 다른 실시예들도 분명하다는 것이 이해되어야만 하며, 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 시스템 변경, 프로세스 변경 또는 기계적 변경들이 만들어질 수도 있다는 것이 이해되어야만 한다.
후술될 발명의 상세한 설명에서, 특정한 수 많은 세부사항들이 본 발명을 완전히 이해하도록 제공된다. 하지만, 이러한 특정한 세부사항들이 없이도 본 발명이 실시될 수도 있음은 명백할 것이다. 본 발명을 불명료하게 만드는 것을 회피하기 위해서, 잘 알려진 몇몇 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명되지 않았다.
마찬가지로, 시스템에 관한 실시예들을 도시하고 있는 도면들은 어느 정도 개략적인 도면들이며 축척대로 그려진 것은 아니다. 특히, 명확한 표현을 위해서, 몇몇 치수들은 도면에서 매우 과장되게 표현되었다. 이와 유사하게, 도면들에서의 관점들이 설명의 편의를 위해 유사한 방위들을 보여주고는 있지만, 도면에서의 이러한 묘사는 대부분의 경우 임의적인 것이다. 일반적으로, 본 발명은 임의의 방위에서 작동할 수 있다.
공통된 구성들을 갖는 다수의 실시예들이 개시 및 설명되었는바, 설명, 서술 및 이해의 간결 명확성을 위해서, 서로 간에 유사한 피쳐들은 유사한 참조번호들로 통상적으로 서술될 것이다. 설명의 편의를 위하여 실시예들은 제 1 실시예, 제 2 실시예 등으로 넘버링되었으며 그리고 이는 임의의 다른 중요도를 갖게끔 의도된 것이 아니며, 또는 본 발명에 대한 제한들을 제공하고자 의도된 것이 아니다.
설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)" 이라는 용어는, 그 방향에 상관없이, 반도체 패키지의 평면 또는 표면에 평행한 평면으로 정의된다. "수직(vertical)" 이라는 용어는, 앞서 정의된 "수평"에 수직한 방향을 지칭한다. 가령, 위에(above) 밑에(below), 바닥(bottom), 탑(top), 사이드(side) (sidewall 에서의 사이드), 위쪽(higher), 아래쪽(lower), 상부(upper), 위로(over) 및 아래에(under)와 같은 용어들은 도면에 도시된 바와 같이 상기 수평면에 대해서 정의된다. 본 명세서에서 사용된 "상에(on)" 라는 용어는, 구성요소들 간의 직접 접촉을 의미한다.
본 명세서에서 사용된 "프로세싱" 이라는 용어는, 설명된 구조를 형성하는데 필요한 추가의 공정 단계, 물질 또는 포토레지스트의 증착, 패터닝, 노광, 현상, 식각, 세정, 및/또는 이들 물질 또는 포토레지스트의 제거를 포함한다.
이제 도1을 참조하면, 본 발명의 일실시예에 따라 열 스프레더를 구비한 집적회로 패키징 시스템(100)의 평면도가 도시된다. 집적회로 패키징 시스템(100)의 상기 도면은, 기점 마크(fiducial mark)를 갖는 몰드 캡(104) 상에 정확하게 위치된 포지션 노치(position notch)를 갖는 열 스프레더(102)를 도시한다. 몰드 캡(104)은 집적회로 다이(미도시)에 대한 보호를 제공하는 에폭시 몰딩 화합물 또는 세라믹 몰딩 화합물로 형성될 수 있다.
열 스프레더(102)는 광학 포지셔닝 시스템(미도시)에 의해서 몰드 캡(104) 상에 정확하게 위치될 수 있다. 플러스 혹은 마이너스 25 마이크로-미터의 범위 내에서 열 스프레더(102)의 포지션 노치(103)를 몰드 캡(104) 상에 위치시키기 위하여, 광학 포지셔닝 시스템은 기점 마크(106)를 몰드 캡(104) 상의 콘트라스트 포인트로서 사용할 수 있다.
다음과 같은 점이 발견되었는바, 몰드 캡(104) 상에 기점 마크(106)를 형성함으로써, 광학 포지셔닝 시스템은 열 스프레더(102) 상에 포지션 노치(103)의 정확한 배치를 제공할 수 있다. 기점 마크(106)와 포지션 노치(103) 없이는, 열 스프레더(102)의 위치가 정확한 포지셔닝 범위로 유지될 수 없는데, 이는 몰드 캡(104)의 에지가 광학 포지셔닝 시스템에 기준(reference)을 제공하기 위한 충분한 콘트라스트를 허용하지 않기 때문이다.
절단 라인 2--2는 아래에 설명되는 도2의 단면도를 제공할 수 있다.
이제 도2를 참조하면, 도1의 절단 라인 2--2을 따라 도시된 바와 같은, 열 스프레더(102)를 구비한 집적회로 패키징 시스템(100)의 단면이 도시된다.
집적회로 패키징 시스템(100)의 단면도는 칩 배선들(208)에 의해서 패키지 기판(206)의 구성요소 측(204)에 접속되는 플립 칩 집적회로(202)를 도시하는데, 칩 배선들(208)은 가령, 솔더 범프들, 솔더 컬럼들, 골드 범프, 등등이 될 수 있다. 플립 칩 집적회로(202)는 집적회로 패키징 시스템(100)의 두께를 최소화시키기 위해서 극도로 얇은(ultra-thin) 플립 칩이 될 수 있다.
패키지 기판(206)의 시스템 측(210)은 신호 커플링 경로들(212)을 제공할 수 있다. 신호 커플링 경로들(212)은 가령, 솔더 범프들, 솔더 컬럼들, 골드 범프, 등등인 시스템 배선들(214)을 가질 수 있으며, 이는 다음 레벨의 시스템(미도시)에 부착하기 위한 것이다. 신호 커플링 경로들(212)은 플립 칩 집적회로(202) 혹은 별도의 구성요소(216)로의 신호 연결을 제공할 수 있다. 상기 별도의 구성요소(216)는 저항, 캐패시터, 인덕터, 다이오드, 트랜지스터, 등등을 포함할 수 있다. 본 명세서에서 사용된 "별도의(discrete)" 라는 용어는 단독으로 패키지된 구성요소를 지칭한다.
몰드 캡(104)은 칩 배선들(208), 별도의 구성요소들(216)을 둘러싸고, 그리고 플립 칩 집적회로(202)의 플립 칩 후면(back-side)(218)과 동일 평면이 되도록, 구성요소 측(204) 상에 형성될 수 있다. 가령, 플립 칩 후면(218)과 열 스프레더(102) 사이의 열 접착제 등과 같은 열 인터페이스 물질(220)을 적용하기 위하여, 플립 칩 후면(218)은 몰드 캡(104)으로부터 노출될 수 있다. 집적회로 패키징 시스템(100)의 컴팩트한 성질로 인하여, 패키지 높이(222)는 1.2mm ~ 1.3mm 의 범위가 될 수 있다.
다음과 같은 점이 발견되었는바, 몰드 캡(104)과 플립 칩 후면(218)의 탑(top) 위에 열 스프레더(102)를 적용하는 것은(열 인터페이스 물질(220)에 의해서 커플링되는), 온도로 인한 뒤틀림(warpage)을 감소시키고 그리고 시스템 배선들(214)의 동일 평면성(co-planarity)을 향상시킬 수 있다. 패키지 높이(222)의 감소된 사이즈는, 가령, 열 스프레더(102) 등과 같은 열 경감(relief) 매커니즘을 갖는 종래기술에 따른 패키지들의 두께의 절반 보다 작을 수 있다. 또한, 다음과 같은 점이 발견되었는바, 열 인터페이스 물질(220)에 의해서 열 스프레더(102)를 플립 칩 후면(218)에 부착하는 것은, 칩 배선들(208), 신호 커플링 경로들(212) 및 시스템 배선들(214)의 조합을 통한 것보다 더 적은 열 저항을 열 스프레더(102)에게 제공할 수 있다. 플립 칩 후면(218)와 열 스프레더(102) 사이의 감소된 열 저항은 플립 칩 집적회로(202)의 동작 온도를 낮출수 있으므로, 집적회로 패키징 시스템(100)의 신뢰성을 개선할 수 있다.
다음을 유의해야 하는바, 신호 커플링 경로들(212)로 충분한 연결이 제공될 수 있는 한, 별도의 구성요소들(216)은 플립 칩 집적회로(202)를 둘러쌀 수 있다. 별도의 구성요소들(216)의 개수 및 위치는 단지 일례일 뿐이며, 임의 개수의 별도의 구성요소들(216)이 포함될 수 있다. 또한, 다음을 유의해야 하는바, 시스템 배선들(214)의 개수 및 위치는 단지 일례일 뿐이며, 시스템 배선들(214)의 개수는 다음 레벨 시스템(미도시)의 최소 배선 간격에 의해서만 제한된다.
이제 도3을 참조하면, 제조시의 구성요소 조립 단계에서 기판 패널 어셈블리(301)의 단면이 도시된다. 기판 패널 어셈블리(301)의 단면도는 구성요소 측(204)과 시스템 측(210)을 갖는 기판(302)을 도시한다. 신호 커플링 경로(212)는 시스템 측(210)을 구성요소 측(204)에 연결할 수 있다.
플립 칩 집적회로(202)는 칩 배선들(208)에 의해서 구성요소 측(204) 상의 신호 커플링 경로(212)에 접속될 수 있다. 별도의 구성요소들(216)은, 연결 솔더(304)를 형성하도록 리플로우되는 솔더 페이스트 등의 전도성 접착제에 의해서 구성요소 측(204) 상의 신호 커플링 경로(212)에 접속될 수 있다.
일례로서, 칩 배선들(208)을 둘러싸고 그리고 플립 칩 집적회로(202)와 구성요소 측(204) 사이에 존재하는 언더필 접착제(306)가 선택적으로 적용될 수 있다. 언더필 접착제(306)의 적용은, 기판(302)의 견고성(stiffness)을 증가시킬 수 있으며 그리고 추가 제조 공정들 동안에 칩 배선들(208)에 대한 손상을 방지하는데 도움을 줄 수 있다. 오직 하나의 플립 칩 집적회로(202)만이 언더필 접착제(306)를 갖는 것으로 도시되어 있지만, 언더필 접착제(306)가 사용된다면, 플립 칩 집적회로(202) 각각에 언더필 접착제(306)가 제공될 수도 있음을 유의해야 한다.
이제 도4를 참조하면, 제조시의 몰딩 단계에서 기판 패널 어셈블리(401)의 단면이 도시된다. 기판 패널 어셈블리(401)의 단면도는 몰드 캡(104)에 의해서 완전히 커버된 구성요소 측(204)을 갖는 기판(302)을 도시한다.
상기 몰드 캡(104)은 기판 패널 어셈블리(401)의 강성(rigidity)을 증가시킬 수 있는데, 이는 칩 배선들(208) 및 연결 솔더(304)에 대한 스트레스를 증가시킬 수 있는 뒤틀림을 방지하는데 도움을 줄 수 있다. 상기 몰드 캡(104)은 칩 배선들(208)과 별도의 구성요소들(216)을 완전히 둘러싸고 그리고 지지할 수 있다. 몰드 캡(104)의 탑 레벨은 플립 칩 후면(218)과 동일 평면이 되도록 형성된다.
이제 도5를 참조하면, 제조시의 레이저 마킹 단계(501)에서 도4의 기판 패널 어셈블리(401)의 단면이 도시된다. 기판 패널 어셈블리(401)의 단면도는 레이저 마킹 디바이스(502)에 의해서 프로세싱될 수 있다. 레이저 마킹 디바이스(502)는 플립 칩 후면(218)의 평면 위에 정확하게 위치될 수 있다.
플립 칩 집적회로(202) 주위에 그리고 몰드 캡(104)의 표면 상에 도1의 기점 마크(106)를 제공하기 위하여, 플립 칩 후면(218)의 평면 상의 수평 위치가 레이저 에너지(504)에 의해서 정확하게 새겨질 수 있다. 상기 기점 마크(106)는 도1의 몰드 캡(104) 상의 3개의 위치들에 복사될 수 있으며, 이들 각각의 기점 마크는 플러스 혹은 마이너스 25㎛의 허용오차 범위 내에서, 의도된 지점에 위치될 수 있다.
이제 도6을 참조하면, 제조시의 식각 단계에서 도4의 기판 패널 어셈블리(401)의 단면도가 도시된다. 기판 패널 어셈블리(401)의 단면도는 몰드 캡(104)과 플립 칩 집적회로(202)의 표면 상에 놓여진 마스크(602)를 도시한다. 상기 마스크(602)는 플립 칩 집적회로(202)의 주변부 둘레에 정확하게 위치되는 개구부(604)를 갖도록 패터닝될 수 있다.
패터닝된 개구부(604)는 플러스 혹은 마이너스 0.1㎛의 허용오차 범위로 포토-레지스트 공정을 통해 정확하게 위치될 수 있다. 패터닝된 개구부(604)가 정확하게 위치되면, 몰드 캡(104)의 표면은 기점 마크(106)를 제공하도록 식각 공정에 의해서 새겨질 수 있다. 식각 공정에 의해서 기점 마크(106)가 새겨진 이후, 상기 마스크(602)는 제거될 수 있다.
이제 도7을 참조하면, 제조시의 절단 단계(701)에서 도4의 기판 패널 어셈블리(401)의 상면도가 도시된다. 기판 패널 어셈블리(401)의 상면도는 절단 톱, 전단기(shear), 혹은 레이저 커터 등인 절단 디바이스(702)를 도시한다. 상기 절단 디바이스(702)는 베이스 패키지(706)를 분리시키기 위하여 절단 라인(704)을 따라 진행할 수 있다.
베이스 패키지(706)는 몰드 캡(104)으로부터 노출되며 몰드 캡(104)과 동일 평면인 플립 칩 후면(218)을 가질 수 있다. 몰드 캡(104)은 베이스 패키지(706)의 코너들에 정확하게 위치된 기점 마크(106)를 가질 수 있다. 판독 마크(708)는 몰드 캡(104)의 코너들 중 하나에 정확하게 위치될 수 있다. 판독 마크(708)는 패키지 방위 혹은 특별한 피처를 지정하는데 이용될 수 있다.
기점 마크(106)의 형상은 몰드 캡(104)의 표면 안으로 리세스된 원, 타원, 다이아몬드, 정사각형, 사각형, 십자가, 삼각형, 혹은 기타 등등의 형상인 임의의 형상이 될 수 있다. 판독 마크(708)는 기점 마크(106)와 다른 임의의 형상이 될 수 있다.
절단 라인 4--4는 기판 패널 어셈블리(401)의 뷰의 위치 및 방향을 보여준다. 기판 패널 어셈블리(401)는 단지 일례로서 2×3 배치로 도시된다. 기판 패널 어셈블리(401)는 본 발명을 제한함이 없이 임의의 어레이 구성으로 구현될 수 있다. 기점 마크(106)와 판독 마크(708)의 위치 및 유형은, 도1의 열 스프레더(102)의 사이즈 및 절단 라인(704)에 의해서 정의되는 바와 같은 몰드 캡(104)의 사이즈에 기초하여 확립될 수 있다.
다음을 유의해야 하는바, 열 스프레더(102)의 정확한 포지셔닝은, 도2의 플립 칩 집적회로(202)로부터 열 에너지를 제거함으로써, 도1의 집적회로 패키징 시스템(100)의 신뢰성을 개선할 수 있다. 집적회로 패키징 시스템(100)의 신뢰성을 개선하면서도, 도2의 패키지 높이(222)를 최소화할 수 있다는 점이 발견되었다.
이제 도8을 참조하면, 제조시의 열 인터페이스 물질 적용 단계에서 도7의 베이스 패키지(706)의 상면도가 도시된다. 베이스 패키지(706)의 상면도는 그 각각이 몰드 캡(104) 내에 리세스된 형상으로 형성되는 기점 마크(106) 및 판독 마크(708)를 도시하며, 이들은 열 인터페이스 물질(220)을 적용하기 위한 위치 기준으로 이용될 수 있다. 열 인터페이스 물질(220)은, 충분한 양을 갖는 측정된 패턴(measured pattern)(802)으로 적용될 수 있으며 그리고 보이드을 남김이 없이 플립 칩 후면(218)과 도1의 스프레더(102) 사이의 모든 공간을 충전하기 위한 위치에 적용될 수 있다.
다음을 유의해야 하는바, 기점 마크(106) 및 판독 마크(708)의 형상 및 위치는 변할 수 있으며, 그리고 이러한 목적을 위해 이용될 수 있는 리세스의 형상에 대해서는 아무런 제한이 없다. 3개의 기점 마크(106) 및 판독 마크(708)에 의해서 제공되는 위치 기준들은, 열 인터페이스 물질(220)이 플립 칩 후면(218) 상에 정확하게 위치될 수 있게 한다. 열 인터페이스 물질(220)은 가령, 평행한 선들, 둥근 덩어리(circular mass), 나선형, 컴파운드 X 패턴, 기타 등등과 같은 측정된 패턴(802)으로 적용될 수 있다.
플립 칩 후면(218)과 열 스프레더(102) 사이에 임의의 보이드들을 남김이 없이 플립 칩 후면(218)을 완전히 커버하도록, 측정된 패턴(802) 내의 열 인터페이스 물질(220)의 양(amount)이 계산될 수 있다. 열 인터페이스 물질(220)의 용적(volume) 중 일부는 열 스프레더(102)의 에지를 넘어서 연장됨이 없이 몰드 캡(104)과 열 스프레더(102) 사이의 공간을 채울 수 있다.
이제 도9를 참조하면, 제조시의 열 스프레더 설치 단계(901)에서의 도7의 베이스 패키지(706)의 단면도가 도시된다. 베이스 패키지(706)의 단면도는 플립 칩 후면(218) 상에 정확하게 위치된 열 인터페이스 물질(220)을 도시한다. 열 스프레더(102)는 가령, 픽 앤 플레이스(pick and place) 디바이스 등과 같은 구성요소 포지셔닝 디바이스(902)에 의해서 픽-업될 수 있다. 구성요소 포지셔닝 디바이스(902)는, 도1의 기점 마크(106)와 도7의 판독 마크(708)에 대한 열 스프레더(102)의 정렬을 검출할 수 있는 광학 센서(902)를 포함할 수 있다.
다음을 유의해야 하는바, 측정된 패턴(802) 내의 열 인터페이스 물질(220)은, 기점 마크(106)와 판독 마크(708)에 의해서 제공되는 위치 기준에 근거하여, 플립 칩 후면(218) 및 몰드 캡(104) 상에 정확하게 위치될 수 있다. 구성요소 포지셔닝 디바이스(902)는, 열 스프레더(102)를 정확하게 정렬시킬 수 있으며 그리고 열 인터페이스 물질(220) 상의 위치로 열 스프레더(102)를 밀착(press)시킬 수 있다.
시스템 배선(214)은 절단 공정 이전에, 패키지 기판(206)의 시스템 측 상의 신호 커플링 경로(212)에 접속될 수 있다. 다음을 유의해야 하는바, 베이스 패키지(706)는 절단 공정 이전에 전기적으로 테스트될 수 있는데, 이는 양호하게 테스트된 베이스 패키지(706) 유닛들에 대해서만 제조 공정을 계속 수행하기 위한 것이다. 열 인터페이스 물질(220) 및 열 스프레더(102)의 적용은 양호하다고 알려진 베이스 패키지(706) 유닛들에 대해서만 적용될 것이다.
다음과 같은 점이 알려졌는바, 베이스 패키지(706) 상에 열 스프레더(102)를 적용하는 것은, 플립 칩 후면(218)과 열 스프레더(102) 사이에서 보이드들이 존재할 가능성을 제거하도록 패터닝된 열 인터페이스 물질(220)을 분포시킬 수 있다. 집적회로 패키징 시스템(100)은 1.3 mm 이하인 도2의 패키지 높이(222)를 제공하면서도, 시스템 배선들(214)의 동일평면성(coplanarity)을 유지할 수 있으며 그리고 베이스 패키지(706)의 고온 뒤틀림을 방지할 수 있다. 따라서, 다음과 같은 점이 밝혀졌는바, 본 발명의 집적회로 패키징 시스템(100) 및 디바이스 혹은 제품은, 종래기술에 따른 공정들 보다 더 적은 패키지 높이(222, 도2 참조)를 갖는 높은 열 성능의 집적회로 패키지들을 제조하기 위한, 중요하면서 여태까지 알려지지 않았으며 이용가능하지 않았던 해결책들, 능력들 및 기능적 양상들을 제공한다.
이제 도10을 참조하면, 제조시에 열 인터페이스 물질 패턴 적용 단계(1001)에서의 베이스 패키지(706)의 상면도가 도시된다. 베이스 패키지(706)의 상면도는 그 각각이 몰드 캡(104) 내에 리세스된 형상으로 형성되는 기점 마크(106) 및 판독 마크(708)를 도시하는바, 이들은 열 인터페이스 물질(220)을 적용하기 위한 위치 기준으로 이용될 수 있다. 열 인터페이스 물질(220)은 스타버스트 패턴(starburst pattern)(1002) 혹은 X-크로스 패턴(1004)으로 적용될 수 있는데, 이들 패턴들은 보이드를 남김이 없이 플립 칩 후면(218)과 도1의 열 스프레더(102) 사이의 공간 전부를 채우기에 충분한 분량 및 위치를 갖는다.
다음을 유의해야 하는바, 기점 마크(106)와 판독 마크(708)의 형상 및 위치는 변할 수 있으며 그리고 이러한 목적을 위해 이용될 수 있는 리세스의 형상에 대해서는 아무런 제한이 없다. 3개의 기점 마크(106) 및 판독 마크(708)에 의해서 제공되는 위치 기준들은, 열 인터페이스 물질(220)이 플립 칩 후면(218) 상에 정확하게 위치될 수 있게 한다. 열 인터페이스 물질(220)은 스타버스트 패턴(1002) 혹은 X-크로스 패턴(1004)으로 적용될 수 있다. 플립 칩 후면(218)과 열 스프레더(102) 사이에 임의의 보이드들을 남김이 없이 플립 칩 후면(218)을 완전히 커버하도록, 측정된 패턴(802) 내의 열 인터페이스 물질(220)의 양(amount)이 계산될 수 있다. 열 인터페이스 물질(220)의 용적(volume) 중 일부는 열 스프레더(102)의 에지를 넘어서 연장됨이 없이 몰드 캡(104)과 열 스프레더(102) 사이의 공간을 채울 수 있다.
도11은 열 스프레더(102)를 구비한 집적회로 패키징 시스템(100)의 상면도이다. 집적회로 패키징 시스템(100)의 상면도는 기점 마크(106)와 판독 마크(708)를 갖는 베이스 패키지(706)를 도시한다. 플립 칩 후면(218)은 임의의 보이드들을 남김이 없이 열 인터페이스 물질(220)에 의해서 완전하게 커버될 수 있다. 열 인터페이스 물질(220)의 용적을 제어함으로써 그리고 도8의 측정된 패턴(802), 도10의 스타버스트 패턴(1002) 혹은 도10의 X-크로스 패턴(1004)을 적용함으로써, 몰드 캡(104)의 정교한 퍼센티지가 열 인터페이스 물질(220)에 의해서 커버될 수 있다.
일례로서, 측정된 패턴(802), 스타버스트 패턴(1002) 혹은 X-크로스 패턴(1004) 중 임의의 것에 대하여 그리고 무게(weight)에 의해서 열 인터페이스 물질(220)의 용적을 제어하면, 15 mg의 열 인터페이스 물질(220)로 몰드 캡(104)의 60 %를 커버할 수 있거나 혹은 20 mg의 열 인터페이스 물질(220)을 이용함으로써 몰드 캡(104)의 80 %가 커버될 수 있다. 다음을 유의해야 하는바, 측정된 패턴(802), 스타버스트 패턴(1002) 혹은 X-크로스 패턴(1004)의 사용은, 열 스프레더(102)와 플립 칩 후면(218) 사이에서 보이드들이 발생하는 것을 방지할 수 있다. 몰드 캡(104)의 일부분 상으로 열 인터페이스 물질(220)이 연장되는 것은, 열 스프레더(102)의 박리(delamination)를 방지할 수 있다.
이제 도12를 참조하면, 본 발명의 일실시예에 따라 집적회로 패키징 시스템을 제조하는 방법(1200)의 순서도가 도시된다. 상기 방법(1200)은 기판을 제공하는 단계(블록 1202), 상기 기판 상에 몰드 캡을 형성하는 단계(블록 1204), 상기 몰드 캡에 기점 마크들을 새기는 단계(inscribing)(블록 1206), 상기 기점 마크들에 의해서 참고되고, 상기 기판 위에 적용되는, 열 인터페이스 물질을 위치시키는 단계(블록 1208) 및 상기 기점 마크들에 대해서 포지션 노치(position notch)를 정렬함으로써 정확하게 위치되는 열 스프레더를 상기 열 인터페이스 물질 상에 마운트하는 단계(블록 1210)를 포함한다.
결과적인 방법, 프로세스, 장치, 디바이스, 제품 및/또는 시스템은 간단명료하며(straightforward), 비용면에서 효과적이며, 복잡하지 않으며, 응용가능성이 높으며, 효과적인바, 공지된 기술들을 적용함으로서 놀라울 정도로 명백히 구현될 수 있으며 따라서, 낮은 패키지 높이 및 양호한 열 성능을 갖는 집적회로 패키징 시스템들을 효과적으로 경제적으로 제조하는데 용이하게 적용될 수 있고, 이들 결과적인 방법, 프로세스, 장치, 디바이스, 제품 및/또는 시스템은 종래의 제조 방법들 혹은 프로세스들 및 기술들과 완벽하게 호환가능하다.
본 발명의 다른 중요한 양상들은 비용을 절감하고, 시스템을 간략화하며, 성능을 향상시키고자 하는 추세를 유용하게 지원할 수 있으며 이에 부응할 수 있다.
본 발명의 이와 같은 유용한 양상들 및 또 다른 양상들은 결과적으로, 기술수준을 적어도 다음 레벨로 진화시킬 수 있다.
비록, 본 발명은 특정한 최적 실시모드에 관하여 설명되었지만, 앞서 설명된 내용을 참조한다면, 수많은 대체예들, 수정예들 및 변형예들이 가능함은 해당 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항들의 범위내에 속하는 이러한 모든 대체예들, 수정예들 및 변형예들을 포괄하도록 의도된다. 본 명세서에서 이제까지 설명된 모든 내용들 또는 첨부된 도면에서 도시된 모든 내용들은, 예시적이며 비제한적인 의미로 해석되어야만 한다.

Claims (10)

  1. 집적회로 패키징 시스템의 제조 방법으로서,
    기판을 제공하는 단계;
    상기 기판 상에 몰드 캡(mold cap)을 형성하는 단계;
    상기 몰드 캡에 기점 마크를 새기는 단계(inscribing);
    상기 기점 마크에 의해서 참고되고, 상기 기판 위에 적용되는, 열 인터페이스 물질을 위치시키는 단계; 및
    상기 기점 마크에 대해서 포지션 노치(position notch)를 정렬함으로써 정확하게 위치되는 열 스프레더를 상기 열 인터페이스 물질 상에 마운트하는 단계
    를 포함하는 집적회로 패키징 시스템의 제조 방법.
  2. 제1항에 있어서,
    플립-칩 후면을 갖는 플립 칩 집적회로를 상기 기판 상에 마운트하는 단계를 더 포함하며,
    상기 몰드 캡을 형성하는 단계는, 상기 플립 칩 후면과 동일 평면이 되도록 상기 플립 칩 집적회로 상에 상기 몰드 캡을 형성하는 것을 특징으로 하는 집적회로 패키징 시스템의 제조 방법.
  3. 제1항에 있어서,
    상기 기점 마크에 의해서 참고되는 열 인터페이스 물질을 위치시키는 단계는, 3개의 기점 마크들 사이에 정확하게 위치되는 측정된 패턴(measured pattern)을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템의 제조 방법.
  4. 제1항에 있어서,
    상기 몰드 캡에 기점 마크를 새기는 단계는, 레이저 마킹 디바이스에 의해서 리세스된 형상을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템의 제조 방법.
  5. 제1항에 있어서,
    별도의 구성요소들을 상기 몰드 캡 아래의 상기 기판에 커플링하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템의 제조 방법.
  6. 집적회로 패키징 시스템으로서,
    기판;
    상기 기판 상에 형성된 몰드 캡;
    상기 몰드 캡에 새겨진 기점 마크;
    상기 기판 위에 적용되고 그리고 상기 기점 마크에 의해서 참고되는 열 인터페이스 물질; 및
    상기 열 인터페이스 물질 상에 마운트되며, 상기 기점 마크에 대해서 정렬되는 포지션 노치에 의해서 정확하게 위치되는 열 스프레더
    를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  7. 제6항에 있어서,
    플립-칩 후면을 갖는 플립 칩 집적회로를 상기 기판 상에 마운트하는 단계를 더 포함하며,
    상기 기판 상에 형성된 몰드 캡은, 상기 플립 칩 후면과 동일 평면이 되도록 상기 플립 칩 집적회로 상에 형성된 몰드 캡을 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  8. 제6항에 있어서,
    상기 기판 위에 적용되고 그리고 3개의 기점 마크들에 의해서 참고되는 열 인터페이스 물질은, 기점 마크 사이에 정확하게 위치되는 측정된 패턴을 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  9. 제6항에 있어서,
    상기 몰드 캡에 새겨진 상기 기점 마크는, 레이저 마킹 디바이스에 의해서 리세스된 형상을 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  10. 제6항에 있어서,
    상기 몰드 캡 아래의 상기 기판에 커플링되는 별도의 구성요소들을 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
KR1020140128642A 2013-09-25 2014-09-25 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 KR102222415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/037,110 US9093415B2 (en) 2013-09-25 2013-09-25 Integrated circuit packaging system with heat spreader and method of manufacture thereof
US14/037,110 2013-09-25

Publications (2)

Publication Number Publication Date
KR20150035437A true KR20150035437A (ko) 2015-04-06
KR102222415B1 KR102222415B1 (ko) 2021-03-04

Family

ID=52690230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140128642A KR102222415B1 (ko) 2013-09-25 2014-09-25 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9093415B2 (ko)
KR (1) KR102222415B1 (ko)
CN (1) CN104465473B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960099B2 (en) * 2013-11-11 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US10510707B2 (en) 2013-11-11 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US9806058B2 (en) 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9839159B1 (en) * 2015-09-01 2017-12-05 Xilinx, Inc. Dispense pattern for thermal interface material for a high aspect ratio thermal interface
JP6440211B2 (ja) * 2016-12-28 2018-12-19 深▲せん▼市楽軟科技有限公司 ウェアラブルスマートウォッチ
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11749579B2 (en) * 2021-03-01 2023-09-05 Qualcomm Incorporated Thermal structures adapted to electronic device heights in integrated circuit (IC) packages
US11557525B2 (en) 2021-05-25 2023-01-17 Nxp Usa, Inc. Semiconductor package thermal spreader having integrated RF/EMI shielding and antenna elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004996A (ko) * 2003-05-30 2006-01-16 허니웰 인터내셔날 인코포레이티드 통합된 열 분산기 리드
US20060090102A1 (en) * 2004-09-03 2006-04-27 Wehrly James D Jr Circuit module with thermal casing systems and methods
KR20090089399A (ko) * 2006-12-12 2009-08-21 에이저 시스템즈 인크 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법
KR20130054115A (ko) * 2011-11-14 2013-05-24 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US7153725B2 (en) 2004-01-27 2006-12-26 St Assembly Test Services Ltd. Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
US7361972B2 (en) * 2006-03-20 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip packaging structure for improving reliability
TWI338938B (en) 2007-05-11 2011-03-11 Siliconware Precision Industries Co Ltd Heat-dissipating type semiconductor package
US8058659B2 (en) * 2008-08-26 2011-11-15 Albeo Technologies, Inc. LED chip-based lighting products and methods of building
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8314486B2 (en) 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US9355939B2 (en) 2010-03-02 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with shielding and method of manufacture thereof
US8994048B2 (en) * 2010-12-09 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
US8786076B2 (en) * 2011-03-21 2014-07-22 Stats Chippac, Ltd. Semiconductor device and method of forming a thermally reinforced semiconductor die
US20130049188A1 (en) 2011-08-25 2013-02-28 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TIM Within Recesses of MUF Material
US9142481B2 (en) * 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004996A (ko) * 2003-05-30 2006-01-16 허니웰 인터내셔날 인코포레이티드 통합된 열 분산기 리드
CN1799141A (zh) * 2003-05-30 2006-07-05 霍尼韦尔国际公司 集成的散热器盖
US20060090102A1 (en) * 2004-09-03 2006-04-27 Wehrly James D Jr Circuit module with thermal casing systems and methods
WO2006121487A2 (en) * 2005-05-06 2006-11-16 Staktek Group L.P. Circuit module with thermal casing systems and methods
KR20090089399A (ko) * 2006-12-12 2009-08-21 에이저 시스템즈 인크 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법
KR20130054115A (ko) * 2011-11-14 2013-05-24 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법

Also Published As

Publication number Publication date
CN104465473A (zh) 2015-03-25
US20150084178A1 (en) 2015-03-26
CN104465473B (zh) 2018-05-01
KR102222415B1 (ko) 2021-03-04
US9093415B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
KR102222415B1 (ko) 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US7732901B2 (en) Integrated circuit package system with isloated leads
US8569869B2 (en) Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
KR20120045936A (ko) 반도체 패키지 및 그 제조방법
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
TWI574331B (zh) 晶片封裝結構及形成方法
US20180182682A1 (en) Semiconductor device package with stress relief layer
US8461680B2 (en) Integrated circuit packaging system with rounded interconnect
US8236607B2 (en) Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US11289430B2 (en) Semiconductor package and a method for manufacturing the same
US20220344175A1 (en) Flip chip package unit and associated packaging method
CN213483740U (zh) 具有电互连桥的封装体器件
US8390110B2 (en) Integrated circuit packaging system with cavity and method of manufacture thereof
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR100522838B1 (ko) 반도체 패키지 및 그 제조방법
TWI581375B (zh) 電子封裝件及其製法
US20200051938A9 (en) Fingerprint chip packaging method and fingerprint chip package
KR20190132619A (ko) 반도체 패키지 및 그 제조 방법
KR20140076089A (ko) 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant