KR20150033374A - 반도체 시스템 및 반도체 장치 - Google Patents

반도체 시스템 및 반도체 장치 Download PDF

Info

Publication number
KR20150033374A
KR20150033374A KR20130113305A KR20130113305A KR20150033374A KR 20150033374 A KR20150033374 A KR 20150033374A KR 20130113305 A KR20130113305 A KR 20130113305A KR 20130113305 A KR20130113305 A KR 20130113305A KR 20150033374 A KR20150033374 A KR 20150033374A
Authority
KR
South Korea
Prior art keywords
line
input
local line
local
level
Prior art date
Application number
KR20130113305A
Other languages
English (en)
Inventor
김민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130113305A priority Critical patent/KR20150033374A/ko
Priority to US14/176,837 priority patent/US9190123B2/en
Publication of KR20150033374A publication Critical patent/KR20150033374A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Dram (AREA)

Abstract

반도체 시스템은 커맨드 및 어드레스를 인가하는 컨트롤러 및 상기 커맨드의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 입력제어신호에 따라 제1 및 제2 로컬라인의 연결을 차단하고, 상기 어드레스에 따라 상기 제1 로컬라인 또는 상기 제2 로컬라인의 데이터를 감지증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함한다.

Description

반도체 시스템 및 반도체 장치{SEMICONDUCTOR SYSRWM AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 시스템 및 반도체 장치에 관한 것이다.
반도체 장치는 라이트동작(Write)을 수행하여 데이터를 저장하고, 리드동작(Read)을 수행하여 저장된 데이터를 출력하는 동작을 수행한다. 반도체 장치가 라이트동작(Write)과 리드동작(Read)을 수행하기 위해서는 로우어드레스(Row Address)에 의해 워드라인을 선택적으로 인에이블시키는 로우경로동작과 컬럼어드레스(Column Address)에 의해 센스앰프와 입출력라인 사이에 연결된 스위치를 턴온시키는 컬럼선택신호(YB)를 생성하는 컬럼경로동작을 수행한다.
한편, 반도체 장치는 데이터를 출력하기 위한 입출력라인을 공유하도록 설계되고, 센스앰프는 리드동작 시 컬럼어드레스에 의해 선택된 입출력라인의 전위차(△V)를 감지증폭하여 데이터를 입출력하게 된다.
하지만, 반도체 장치의 리드동작 시 컬럼어드레스에 의해 선택되지 않는 입출력라인과 선택되는 입출력라인이 공유되므로 입출력라인의 로딩(Loading)이 증가하게 된다. 따라서, 센스앰프가 공유된 입출력라인의 로딩(Loading)증가에 의해 입출력라인의 전위차(△V)를 감지증폭하는 시간이 증가하게 되어 반도체 장치의 고속동작을 방해하는 요인으로 작용하게 된다.
본 발명은 리드동작 시 공유된 로컬라인간의 연결을 차단함으로써 로딩을 감소시켜 고속으로 데이터를 출력할 수 있는 반도체 시스템 및 반도체 장치를 제공한다.
이를 위해 본 발명은 커맨드 및 어드레스를 인가하는 컨트롤러 및 상기 커맨드의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 입력제어신호에 따라 제1 및 제2 로컬라인의 연결을 차단하고, 상기 어드레스에 따라 상기 제1 로컬라인 또는 상기 제2 로컬라인의 데이터를 감지증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함하는 반도체 시스템을 제공한다.
또한, 본 발명은 외부에서 입력되는 커맨드를 디코딩하여 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더와 외부에서 입력되는 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더와 상기 리드신호에 응답하여 입력제어신호를 생성하고, 상기 내부어드레스에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부 및 상기 제1 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 제1 로컬라인에 실린 데이터를 감지증폭하여 입출력라인을 통해 출력하고, 상기 제2 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 제2 로컬라인에 실린 데이터를 감지증폭하여 상기 입출력라인을 통해 출력하는 데이터입출력부를 포함하는 반도체 장치를 제공한다.
본 발명에 의하면 리드동작 시 공유된 로컬라인간의 연결을 차단함으로써 로딩을 감소시켜 고속으로 데이터를 출력할 수 있는 효과가 있다.
또한, 본 발명에 의하면 프리차지동작 시 로컬라인을 전원전압보다 낮은 레벨로 프리차지함으로써 전류소모량을 감소할 수 있는 효과도 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체 장치에 포함된 데이터입출력부의 구성을 도시한 블럭도이다.
도 3 은 도 2에 도시된 데이터입출력부에 포함된 격리부의 구성을 도시한 회로도이다.
도 4 는 도 2에 도시된 데이터입출력부에 포함된 제1 입출력라인구동부의 구성을 도시한 회로도이다.
도 5 는 도 2에 도시된 데이터입출력부에 포함된 제2 입출력라인구동부의 구성을 도시한 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체 시스템은 컨트롤러(10) 및 반도체 장치(20)로 구성된다.
컨트롤러(10)는 커맨드(CMD<1:N>) 및 어드레스(ADD<1:N>)를 반도체 장치(20)에 인가한다.
반도체 장치(20)는 커맨드디코더(21), 어드레스디코더(22), 입출력제어부(23) 및 데이터입출력부(24)를 포함한다. 커맨드디코더(21)는 커맨드(CMD<1:N>)의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 리드신호(RD)를 생성한다. 어드레스디코더(22)는 어드레스(ADD<1:N>)를 디코딩하여 내부어드레스(IADD<1:N>)를 생성한다. 입출력제어부(23)는 리드신호(RD)가 입력되는 경우 인에이블되는 입력제어신호(DINEN)를 생성하고, 내부어드레스(IADD<1:N>)에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹(YB1<1:N>) 및 제2 컬럼선택신호그룹(YB2<1:N>)을 생성한다. 데이터입출력부(24)는 선택적으로 인에이블되는 제1 컬럼선택신호그룹(YB1<1:N>) 및 제2 컬럼선택신호그룹(YB2<1:N>)에 따라 로컬라인의 데이터를 감지증폭하여 출력한다. 여기서, 입력제어신호(DINEN)는 라이트동작 시 디스에이블되는 신호이다.
좀더 구체적으로 데이터입출력부(24)의 구성을 도 2를 참고하여 살펴보면 다음과 같다.
도 2를 참고하면, 데이터입출력부(24)는 제1 스위치부(241), 제2 스위치부(242), 격리부(243), 제1 입출력라인구동부(244) 및 제2 입출력라인구동부(245)로 구성된다.
제1 스위치부(241)는 제1 컬럼선택신호그룹(YB1<1:N>) 중 인에이블되는 컬럼선택신호에 따라 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>) 중 선택되는 세그먼트라인과 제1 로컬라인쌍(LIO1,LIO1B)을 연결한다. 여기서, 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)은 메모리셀에 연결되어 메모리셀의 데이터를 입출력하기 위한 전송라인이다. 또한, 제1 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>) 중 반전세그먼트라인(SIO1B<1>)은 세그먼트라인(SIO1<1>)의 레벨이 반전되는 전송라인이고, 반전세그먼트라인(SIO1B<N>)은 세그먼트라인(SIO1<N>)의 레벨이 반전되는 전송라인이다.
제2 스위치부(242)는 제2 컬럼선택신호그룹(YB2<1:N>) 중 인에이블되는 컬럼선택신호에 따라 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>) 중 선택되는 세그먼트라인과 제2 로컬라인쌍(LIO2,LIO2B)을 연결한다. 여기서, 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>)은 메모리셀에 연결되어 메모리셀의 데이터를 입출력하기 위한 전송라인이다. 또한, 제2 세그먼트라인그룹(SIO2<1>,SIO2B<1> ~ SIO2<N>,SIO2B<N>) 중 반전세그먼트라인(SIO2B<1>)은 세그먼트라인(SIO2<1>)의 레벨이 반전되는 전송라인이고, 반전세그먼트라인(SIO2B<N>)은 세그먼트라인(SIO2<N>)의 레벨이 반전되는 전송라인이다.
격리부(243)는 리드동작시 인에이블되는 입력제어신호(DINEN)에 의해 제1 로컬라인(LIO1,LIO1B)과 제2 로컬라인(LIO2,LIO2B)의 연결을 차단한다.
제1 입출력라인구동부(244)는 프리차지동작 시 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압(VDD)의 레벨보다 감압된 레벨로 프리차지 하는 제1 프리차지부(2441) 및 리드동작 시 제1 로컬라인쌍(LIO1,LIO1B)의 레벨보다 감압된 레벨로 구동되는 제1 전달라인(TL1,TL1B)의 전위차(△V)를 감지증폭하여 입출력라인(GIO)을 구동하는 제1 센스앰프(2442)로 구성된다. 여기서, 전원전압(VDD)은 실시예에 따라 반도체 장치에서 사용되는 내부전압 또는 외부에서 공급되는 전압이다.
제2 입출력라인구동부(245)는 프리차지동작 시 제2 로컬라인쌍(LIO2,LIO2B)을 전원전압(VDD)의 레벨보다 감압된 레벨로 프리차지 하는 제2 프리차지부(2451) 및 리드동작 시 제2 로컬라인(LIO2,LIO2B)의 레벨보다 감압된 레벨로 구동되는 제2 전달라인(TL2,TL2B)의 전위차(△V)를 감지증폭하여 입출력라인(GIO)을 구동하는 제2 센스앰프(2452)로 구성된다.
좀더 구체적으로 격리부(243)의 구성을 도 3을 참고하여 살펴보면 다음과 같다.
도 3을 참고하면, 격리부(243)는 리드동작 시 로직로우레벨로 인에이블되는 입력제어신호(DINEN)를 입력받아 턴오프되어 제1 로컬라인(LIO1)과 제2 로컬라인(LIO2)을 연결하는 제1 스위치소자(N21) 및 리드동작 시 로직로우레벨로 인에이블되는 입력제어신호(DINEN)를 입력받아 턴오프되어 제1 반전로컬라인(LIO1B)과 제2 반전로컬라인(LIO2B)을 연결하는 제2 스위치소자(N22)로 구성된다. 즉, 격리부(243)는 리드동작 시 제1 로컬라인(LIO1)과 제2 로컬라인(LIO2)의 연결을 차단하고, 제1 반전로컬라인(LIO1B)과 제2 반전로컬라인(LIO2B)의 연결을 차단한다. 여기서, 제1 반전로컬라인(LIO1B)은 제1 로컬라인(LIO1)의 레벨이 반전되는 전송라인이고,제2 반전로컬라인(LIO2B)은 제2 로컬라인(LIO2)의 레벨이 반전되는 전송라인이다.
좀더 구체적으로 제1 프리차지부(2441)의 구성을 도 4를 참고하여 살펴보면 다음과 같다.
도 4를 참고하면, 제1 프리차지부(2441)는 제1 로컬라인(LIO1)과 제1 반전로컬라인(LIO1B)사이에 위치하고, 프리차지동작 시 로직로우레벨로 인에이블되는 프리차지신호(PCGB)를 입력받아 턴온되어 제1 로컬라인(LIO1)과 제1 반전로컬라인(LIO1B)을 연결하는 PMOS 트랜지스터(P21), 전원전압(VDD)과 노드(nd21)사이에 위치하고 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제1 전달라인(TL1)에 연결된 제1 노드(nd21)를 전원전압(VDD)레벨로 구동하는 PMOS 트랜지스터(P22), 전원전압(VDD)과 노드(nd22)사이에 위치하고 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제1 반전전달라인(TL1B)에 연결된 노드(nd22)를 전원전압(VDD)레벨로 구동하는 PMOS 트랜지스터(P23), 노드(nd21)와 제1 로컬라인(LIO1)사이에 연결되고 전원전압(VDD)을 입력받아 턴온되어 제1 전달라인(TL1)과 제1 로컬라인(LIO1)을 연결하는 NMOS 트랜지스터(N23) 및 노드(nd22)와 제1 반전로컬라인(LIO1B)사이에 연결되고 전원전압(VDD)을 입력받아 턴온되어 제1 반전전달라인(TL1B)과 제1 반전로컬라인(LIO1B)을 연결하는 NMOS 트랜지스터(N24)로 구성된다. 즉, 제1 프리차지부(2441)는 프리차지동작 시 제1 로컬라인(LIO1)을 전원전압(VDD)의 레벨보다 NMOS 트랜지스터(N23)의 문턱전압(Vth)만큼 감압된 레벨로 구동하고, 제1 반전로컬라인(LIO1B)을 전원전압(VDD)의 레벨보다 NMOS 트랜지스터(N24)의 문턱전압(Vth)만큼 감압된 레벨로 구동한다. 또한, 제1 프리차지부(2441)는 리드동작 시 제1 로컬라인(LIO1)의 레벨보다 NMOS 트랜지스터(N23)의 문턱전압(Vth)만큼 감압된 레벨로 제1 전달라인(TL1)을 구동하고, 제1 반전로컬라인(LIO1B)의 레벨보다 NMOS 트랜지스터(N24)의 문턱전압(Vth)만큼 감압된 레벨로 제1 반전전달라인(TL1B)을 구동한다.
좀더 구체적으로 제2 프리차지부(2451)의 구성을 도 5를 참고하여 살펴보면 다음과 같다.
도 5를 참고하면, 제2 프리차지부(2451)는 제2 로컬라인(LIO2)과 제2 반전로컬라인(LIO2B)사이에 위치하고, 프리차지동작 시 로직로우레벨로 인에이블되는 프리차지신호(PCGB)를 입력받아 턴온되어 제2 로컬라인(LIO2)과 제2 반전로컬라인(LIO2B)을 연결하는 PMOS 트랜지스터(P24), 전원전압(VDD)과 노드(nd23)사이에 위치하고 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제2 전달라인(TL2)에 연결된 노드(nd23)를 전원전압(VDD)레벨로 구동하는 PMOS 트랜지스터(P25), 전원전압(VDD)과 노드(nd24)사이에 위치하고 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제2 반전전달라인(TL2B)에 연결된 노드(nd24)를 전원전압(VDD)레벨로 구동하는 PMOS 트랜지스터(P26), 노드(nd23)와 제2 로컬라인(LIO2)사이에 연결되고 전원전압(VDD)을 입력받아 턴온되어 제2 전달라인(TL2)과 제2 로컬라인(LIO2)을 연결하는 NMOS 트랜지스터(N25) 및 노드(nd24)와 제2 반전로컬라인(LIO2B)사이에 연결되고 전원전압(VDD)을 입력받아 턴온되어 제2 반전전달라인(TL2B)과 제2 반전로컬라인(LIO2B)을 연결하는 NMOS 트랜지스터(N26)로 구성된다. 즉, 제2 프리차지부(2451)는 프리차지동작 시 제2 로컬라인(LIO2)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N25)의 문턱전압(Vth)만큼 감압된 레벨로 구동하고, 제2 반전로컬라인(LIO2B)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N26)의 문턱전압(Vth)만큼 감압된 레벨로 구동한다. 또한, 제2 프리차지부(2451)는 리드동작 시 제2 로컬라인(LIO2)으로부터 NMOS 트랜지스터(N25)의 문턱전압(Vth)만큼 감압된 레벨로 제2 전달라인(TL2)을 구동하고, 제2 반전로컬라인(LIO2B)으로부터 NMOS 트랜지스터(N26)의 문턱전압(Vth)만큼 감압된 레벨로 제2 반전전달라인(TL2B)을 구동한다.
이와 같이 구성된 본 실시의 반도체 시스템의 동작을 도 1 내지 도 5를 참고하여 프리차지동작과 리드동작을 나누어 설명하되, 리드동작 시 어드레스에 의해 제1 로컬라인에 실린 데이터를 입출력라인으로 출력하는 동작을 예를 들어 살펴보면 다음과 같다.
우선, 프리차지동작에 진입하여 프리차지신호(PCGB)가 로직로우레벨로 인에이블는 경우를 살펴보면 다음과 같다.
제1 프리차지부(2441)의 PMOS 트랜지스터(P21)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제1 로컬라인(LIO1)과 제1 반전로컬라인(LIO1B)을 연결한다. PMOS 트랜지스터(P22)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 노드(nd21)를 전원전압(VDD)레벨로 구동한다. NMOS 트랜지스터(N23)는 전원전압(VDD)을 입력받아 턴온되어 제1 로컬라인(LIO1)을 전원전압(VDD)으로부터 문턱전압(Vth)만큼 감압된 레벨로 구동한다. PMOS 트랜지스터(P23)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 노드(nd22)를 전원전압(VDD)레벨로 구동한다. NMOS 트랜지스터(N24)는 전원전압(VDD)을 입력받아 턴온되어 제1 반전로컬라인(LIO1B)을 전원전압(VDD)으로부터 문턱전압(Vth)만큼 감압된 레벨로 구동한다. 즉, 제1 프리차지부(2441)는 프리차지동작 시 제1 로컬라인(LIO1)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N23)의 문턱전압(Vht)만큼 감압된 레벨로 구동하고, 제1 반전로컬라인(LIO1B)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N24)의 문턱전압(Vht)만큼 감압된 레벨로 구동한다.
제2 프리차지부(2451)의 PMOS 트랜지스터(P24)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 제2 로컬라인(LIO2)과 제2 반전로컬라인(LIO2B)을 연결한다. PMOS 트랜지스터(P25)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 노드(nd23)를 전원전압(VDD)레벨로 구동한다. NMOS 트랜지스터(N25)는 전원전압(VDD)을 입력받아 턴온되어 제2 로컬라인(LIO2)을 전원전압(VDD)으로부터 문턱전압(Vth)만큼 감압된 레벨로 구동한다. PMOS 트랜지스터(P26)는 로직로우레벨의 프리차지신호(PCGB)를 입력받아 턴온되어 노드(nd24)를 전원전압(VDD)레벨로 구동한다. NMOS 트랜지스터(N26)는 전원전압(VDD)을 입력받아 턴온되어 제2 반전로컬라인(LIO2B)을 전원전압(VDD)으로부터 문턱전압(Vth)만큼 감압된 레벨로 구동한다. 즉, 제2 프리차지부(2451)는 프리차지동작 시 제2 로컬라인(LIO2)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N25)의 문턱전압(Vht)만큼 감압된 레벨로 구동하고, 제2 반전로컬라인(LIO2B)을 전원전압(VDD)으로부터 NMOS 트랜지스터(N26)의 문턱전압(Vht)만큼 감압된 레벨로 구동한다.
이와 같이 구성된 반도체 시스템은 프리차지동작 시 제1 로컬라인쌍(LIO1,LIO1B)을 전원전압(VDD)의 레벨보다 NMOS 트랜지스터(N23,N24)의 문턱전압(Vth)만큼 감압된 레벨로 구동하고, 제2 로컬라인쌍(LIO2,LIO2B)을 전원전압(VDD)의 레벨보다 NMOS 트랜지스터(N25,N26)의 문턱전압(Vth)만큼 감압된 레벨로 구동함으로써 전류소모량을 감소할 수 있다.
다음으로, 리드동작 시 어드레스에 의해 제1 로컬라인(LIO1)에 실린 데이터를 입출력라인(GIO)으로 출력하는 동작을 살펴보면 다음과 같다.
컨트롤러(10)는 리드동작에 진입하기위한 커맨드(CMD<1:N>)와 제1 로컬라인(LIO1)에 실린 데이터를 출력하기 위한 어드레스(ADD<1:N>)를 반도체장치(20)에 인가한다.
커맨드디코더(21)는 커맨드(CMD<1:N>)를 디코딩하여 리드신호(RD)신호를 생성한다.
어드레스디코더(22)는 어드레스(ADD<1:N>)를 디코딩하여 내부어드레스(IADD<1:N>)를 생성한다.
입출력제어부(23)는 리드신호(RD)를 입력받아 입력제어신호(DINEN)를 로직로우레벨로 생성하고, 내부어드레스(IADD<1:N>)에 따라 제1 컬럼선택신호그룹(YB1<1:N>) 중 하나를 로직하이레벨로 생성한다.
제1 스위치부(241)는 제1 컬럼선택신호그룹(YB1<1:N>) 중 로직하이레벨로 생성되는 컬럼선택신호에 의해 선택되는 제1 세그먼트라인그룹(SIO1<1> ~ SIO1<N>) 중 하나를 제1 로컬라인(LIO1)에 연결하고, 제1 세그먼트라인그룹(SIO1B<1> ~ SIO1B<N>) 중 하나를 제1 반전로컬라인(LIO1B)에 연결한다.
제2 스위치부(242)는 로직로우레벨로 생성되는 제2 컬럼선택신호그룹(YB2<1:N>)에 의해 제2 세그먼트라인그룹(SIO1<1>,SIO1B<1> ~ SIO1<N>,SIO1B<N>)과 제2 로컬라인(LIO2) 및 제2 반전로컬라인(LIO2B)을 차단한다.
격리부(243)의 NMOS 트랜지스터(N21)는 로직로우레벨의 입력제어신호(DINEN)를 입력받아 턴오프되어 제1 로컬라인(LIO1)과 제2 로컬라인(LIO2)을 차단하고, NMOS 트랜지스터(N22)는 로직로우레벨의 입력제어신호(DINEN)를 입력받아 턴오프되어 제1 반전로컬라인(LIO1B)과 제2 반전로컬라인(LIO2B)을 차단한다.
제1 프리차지부(2441)의 NMOS 트랜지스터(N23)는 전원전압(VDD)을 입력받아 턴온되어 제1 로컬라인(LIO1)의 레벨보다 문턱전압만큼 감압된 레벨로 제1 전달라인(TL1)을 구동한다. 제1 프리차지부(2441)의 NMOS 트랜지스터(N24)는 전원전압(VDD)을 입력받아 턴온되어 제1 반전로컬라인(LIO1B)의 레벨보다 문턱전압만큼 감압된 레벨로 제1 반전전달라인(TL1B)을 구동한다. 이때, PMOS 트랜지스터들(P21,P22,P23)은 턴오프된다.
제1 센스앰프(2442)는 제1 전달라인(TL1)과 제1 반전전달라인(TL1B)의 전위차(△V)를 감지증폭하여 입출력라인(GIO)을 구동하여 데이터를 출력한다.
제2 프리차지부(2451)의 NMOS 트랜지스터(N25)는 전원전압(VDD)을 입력받아 턴온되어 제2 로컬라인(LIO2)의 레벨보다 문턱전압만큼 감압된 레벨로 제2 전달라인(TL2)을 구동하고, 제2 프리차지부(2451)의 NMOS 트랜지스터(N26)는 전원전압(VDD)을 입력받아 턴온되어 제2 반전로컬라인(LIO2B)의 레벨보다 문턱전압만큼 감압된 레벨로 제2 반전전달라인(TL2B)을 구동한다. 이때, PMOS 트랜지스터들(P24,P25,P26)은 턴오프된다.
제2 센스앰프(2452)는 제1 전달라인(TL1)과 제1 반전전달라인(TL1B)의 전위차(△V)가 없으므로 입출력라인(GIO)을 구동하지 않는다.
이와 같이 구성된 반도체 시스템은 리드동작 시 제1 로컬라인(LIO1)과 제2 로컬라인(LIO2)을 차단하고, 제1 반전로컬라인(LIO1B)과 제2 반전로컬라인(LIO2B)을 차단함으로써 로딩(Loading)을 감소시킨다. 따라서, 로딩(Loading) 감소로 인해 센스앰프에서 감지증폭되는 전위차(△V)를 확보할 수 있어 고속으로 데이터를 출력할 수 있다.
10. 컨트롤러 20. 반도체 장치
21. 커맨드디코더 22. 어드레스디코더
23. 입출력제어부 24. 데이터입출력부
241. 제1 스위치부 242. 제2 스위치부
243. 격리부 244. 제1 입출력라인구동부
245. 제2 입출력라인구동부 2441. 제1 프리차지부
2442. 제1 센스앰프 2451. 제2 프리차지부
2452. 제2 센스앰프

Claims (19)

  1. 커맨드 및 어드레스를 인가하는 컨트롤러; 및
    상기 커맨드의 조합에 따라 리드동작에 진입하는 경우 인에이블되는 입력제어신호에 따라 제1 및 제2 로컬라인의 연결을 차단하고, 상기 어드레스에 따라 상기 제1 로컬라인 또는 상기 제2 로컬라인의 데이터를 감지증폭하여 입출력라인을 통해 출력하는 반도체 장치를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서, 상기 입력제어신호는 상기 커맨드의 조합에 따라 라이트동작에 진입하는 경우 디스에이블되는 신호인 반도체 시스템.
  3. 제 1 항에 있어서, 상기 반도체 장치는
    상기 커맨드를 디코딩하여 상기 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더;
    상기 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더;
    상기 리드신호에 응답하여 상기 입력제어신호를 생성하고, 상기 내부어드레스에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부; 및
    상기 제1 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 상기 제1 로컬라인에 실린 데이터를 감지증폭하여 상기 입출력라인에 싣고, 상기 제2 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 상기 제2 로컬라인에 실린 데이터를 감지증폭하여 상기 입출력라인에 싣는 데이터입출력부를 포함하는 반도체 시스템.
  4. 제 1 항에 있어서, 상기 데이터입출력부는
    상기 제1 컬럼선택신호그룹에 따라 다수의 제1 세그먼트라인그룹과 상기 제1 로컬라인을 연결하는 제1 스위치부;
    상기 제2 컬럼선택신호그룹에 따라 다수의 제2 세그먼트라인그룹과 상기 제2 로컬라인을 연결하는 제2 스위치부; 및
    상기 입력제어신호에 응답하여 상기 제1 로컬라인과 상기 제2 로컬라인의 연결을 차단하는 격리부를 포함하는 반도체 시스템.
  5. 제 4 항에 있어서, 상기 격리부는 상기 제1 로컬라인과 상기 제2 로컬라인 사이에 위치하고 상기 입력제어신호에 응답하여 턴온되는 스위치소자를 포함하는 반도체 시스템.
  6. 제 4 항에 있어서, 상기 데이터입출력부는
    상기 리드동작 시 상기 제1 로컬라인의 레벨보다 감압된 레벨로 제1 전달라인을 구동하고, 상기 제1 전달라인을 감지증폭하여 상기 입출력라인을 구동하는 제1 입출력라인구동부; 및
    상기 리드동작 시 상기 제2 로컬라인의 레벨보다 감압된 레벨로 제2 전달라인을 구동하고, 상기 제2 전달라인을 감지증폭하여 상기 입출력라인을 구동하는 제2 입출력라인구동부를 더 포함하는 반도체 시스템.
  7. 제 6 항에 있어서, 상기 제1 입출력라인구동부는 상기 제1 로컬라인과 상기 제1 전달라인에 연결된 제1 노드 사이에 위치하고, 상기 제1 노드를 문턱전압 레벨만큼 감압하는 제1 구동소자를 포함하는 반도체 시스템.
  8. 제 7 항에 있어서, 상기 제1 입출력라인구동부는 프리차지동작 시 상기 제1 로컬라인을 전원전압의 레벨보다 상기 제1 구동소자의 문턱전압만큼 감압된 레벨로 구동하는 반도체 시스템.
  9. 제 6 항에 있어서, 상기 제2 입출력라인구동부는 상기 제2 로컬라인과 상기 제2 전달라인에 연결된 제2 노드 사이에 위치하고, 상기 제2 노드를 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 시스템.
  10. 제 9 항에 있어서, 상기 제2 입출력라인구동부는 프리차지동작 시 상기 제2 로컬라인을 전원전압의 레벨보다 상기 제2 구동소자의 문턱전압만큼 감압된 레벨로 구동하는 반도체 시스템.
  11. 외부에서 입력되는 커맨드를 디코딩하여 리드동작 시 인에이블되는 리드신호를 생성하는 커맨드디코더;
    외부에서 입력되는 어드레스를 디코딩하여 내부어드레스를 생성하는 어드레스디코더;
    상기 리드신호에 응답하여 입력제어신호를 생성하고, 상기 내부어드레스에 따라 선택적으로 인에이블되는 제1 컬럼선택신호그룹 및 제2 컬럼선택신호그룹을 생성하는 입출력제어부; 및
    상기 제1 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 제1 로컬라인에 실린 데이터를 감지증폭하여 입출력라인을 통해 출력하고, 상기 제2 컬럼선택신호그룹 중 어느 하나가 인에이블되는 경우 제2 로컬라인에 실린 데이터를 감지증폭하여 상기 입출력라인을 통해 출력하는 데이터입출력부를 포함하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 입력제어신호는 상기 커맨드의 조합에 따라 라이트동작에 진입하는 경우 디스에이블되는 신호인 반도체 장치.
  13. 제 11 항에 있어서, 상기 데이터입출력부는
    상기 제1 컬럼선택신호그룹에 따라 다수의 제1 세그먼트라인그룹과 상기 제1 로컬라인을 연결하는 제1 스위치부;
    상기 제2 컬럼선택신호그룹에 따라 다수의 제2 세그먼트라인그룹과 상기 제2 로컬라인을 연결하는 제2 스위치부; 및
    상기 입력제어신호에 응답하여 상기 제1 로컬라인과 상기 제2 로컬라인의 연결을 차단하는 격리부를 포함하는 반도체 장치.
  14. 제 13 항에 있어서, 상기 격리부는 상기 제1 로컬라인과 상기 제2 로컬라인 사이에 위치하고 상기 입력제어신호에 응답하여 턴온되는 스위치소자를 포함하는 반도체 시스템.
  15. 제 13 항에 있어서, 상기 데이터입출력부는
    상기 리드동작 시 상기 제1 로컬라인의 레벨보다 감압된 레벨로 제1 전달라인을 구동하고, 상기 제1 전달라인을 감지증폭하여 상기 입출력라인을 구동하는 제1 입출력라인구동부; 및
    상기 리드동작 시 상기 제2 로컬라인의 레벨보다 감압된 레벨로 제2 전달라인을 구동하고, 상기 제2 전달라인을 감지증폭하여 상기 입출력라인을 구동하는 제2 입출력라인구동부를 더 포함하는 반도체 장치.
  16. 제 15 항에 있어서, 상기 제1 입출력라인구동부는 상기 제1 로컬라인과 상기 제1 전달라인에 연결된 제1 노드 사이에 위치하고, 상기 제1 노드를 문턱전압 레벨만큼 감압하는 제1 구동소자를 포함하는 반도체 장치.
  17. 제 16 항에 있어서, 상기 제1 입출력라인구동부는 프리차지동작 시 상기 제1 로컬라인을 전원전압의 레벨보다 상기 제1 구동소자의 문턱전압만큼 감압된 레벨로 구동하는 반도체 장치.
  18. 제 15 항에 있어서, 상기 제2 입출력라인구동부는 상기 제2 로컬라인과 상기 제2 전달라인에 연결된 제2 노드 사이에 위치하고, 상기 제2 노드를 문턱전압 레벨만큼 감압하는 제2 구동소자를 포함하는 반도체 시스템.
  19. 제 18 항에 있어서, 상기 제2 입출력라인구동부는 프리차지동작 시 상기 제2 로컬라인을 전원전압의 레벨보다 상기 제2 구동소자의 문턱전압만큼 감압된 레벨로 구동하는 반도체 시스템.
KR20130113305A 2013-09-24 2013-09-24 반도체 시스템 및 반도체 장치 KR20150033374A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130113305A KR20150033374A (ko) 2013-09-24 2013-09-24 반도체 시스템 및 반도체 장치
US14/176,837 US9190123B2 (en) 2013-09-24 2014-02-10 Semiconductor devices and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130113305A KR20150033374A (ko) 2013-09-24 2013-09-24 반도체 시스템 및 반도체 장치

Publications (1)

Publication Number Publication Date
KR20150033374A true KR20150033374A (ko) 2015-04-01

Family

ID=52690803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130113305A KR20150033374A (ko) 2013-09-24 2013-09-24 반도체 시스템 및 반도체 장치

Country Status (2)

Country Link
US (1) US9190123B2 (ko)
KR (1) KR20150033374A (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8906354D0 (en) * 1989-03-20 1989-05-04 Inmos Ltd Memory accessing
KR930008417B1 (ko) * 1990-06-18 1993-08-31 삼성전자 주식회사 반도체 메모리 장치의 다중 비트 병렬 테스트방법
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
KR100192573B1 (ko) * 1995-09-18 1999-06-15 윤종용 멀티 뱅크 구조의 반도체 메모리 장치
JP3415420B2 (ja) * 1997-12-01 2003-06-09 株式会社東芝 半導体集積回路装置
JP4083944B2 (ja) * 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP2001229670A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 半導体記憶装置
JP4345204B2 (ja) * 2000-07-04 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
JP4331966B2 (ja) 2003-04-14 2009-09-16 株式会社ルネサステクノロジ 半導体集積回路
US7362621B2 (en) * 2003-09-30 2008-04-22 Intel Corporation Register file with a selectable keeper circuit
JP4721776B2 (ja) * 2004-07-13 2011-07-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4709524B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 半導体記憶装置
JP2007141383A (ja) * 2005-11-18 2007-06-07 Elpida Memory Inc 半導体記憶装置
US7453748B2 (en) 2006-08-31 2008-11-18 Elite Semiconductor Memory Technology Inc. DRAM bit line precharge voltage generator
US7675771B2 (en) * 2006-11-24 2010-03-09 Samsung Electronics Co., Ltd. Capacitor-less DRAM circuit and method of operating the same
KR20090108182A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 반도체 메모리 장치의 병렬비트 테스트 회로
JP2010170597A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置及びそのリードプリアンブル信号の制御方法、並びにデータ伝送システム
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US20150085590A1 (en) 2015-03-26
US9190123B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
TWI509627B (zh) 感測放大器與包括該感測放大器的半導體裝置
KR102163523B1 (ko) 증폭기 회로 및 이를 포함하는 반도체 메모리 장치
JP2009004076A (ja) 入／出力ライン感知増幅器及びそれを用いた半導体メモリ装置
KR100881197B1 (ko) 프리차지 시간을 감소시키는 반도체 메모리 장치
US20180144789A1 (en) Semiconductor device, semiconductor system including the same and read and write operation method thereof
US7443752B2 (en) Semiconductor memory device amplifying data
US9305621B2 (en) Semiconductor devices and semiconductor systems including the same
KR20150064880A (ko) 반도체 장치 및 그의 구동방법
KR20150033374A (ko) 반도체 시스템 및 반도체 장치
US20130322195A1 (en) Semiconductor device and semiconductor memory device
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US20140064007A1 (en) Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
US20120275243A1 (en) Semiconductor memory device
US9324396B2 (en) Semiconductor apparatus and operating method thereof
US8797068B2 (en) Input/output sense amplifier and semiconductor apparatus including the same
KR20140083363A (ko) 반도체 메모리 장치
US9966120B2 (en) Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation
KR20010059962A (ko) 반도체 메모리 장치
KR102083318B1 (ko) 반도체 장치
KR20000065752A (ko) 패킷 명령어 구동형 반도체 메모리 장치
KR20080022815A (ko) 입출력 라인 제어 회로 및 그를 포함하는 반도체 메모리장치
KR20140082176A (ko) 반도체 메모리 장치
KR20070003049A (ko) 오버 드라이버를 디스에이블하는 테스트 모드 회로 및 그방법
KR20090045694A (ko) 컬럼 및 로우 어드레스에 의해 액세스되는 단위셀을 포함한반도체 메모리 장치
KR20090000885A (ko) 입출력라인 스위치 회로 및 이를 이용한 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application