KR20150029981A - 액정표시장치 - Google Patents

Abstract

본 발명에 따른 액정표시장치는 컬럼 인버젼 패널 랜더링 방식에 따라 동작하는 액정표시장치에 있어서, 다수의 출력 채널들이 N(N은 6의 배수)개씩 그룹화될 때, 1 채널 그룹에 속하는 N개의 출력 채널들 각각에서 연속적으로 입력되는 제1 디지털 비디오 데이터와 제2 디지털 비디오 데이터 간의 최상위 비트의 데이터 변화를 비교하는 다수의 비교부들; 상기 비교부들로부터의 비교 결과에 기초하여 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에만 상기 1 채널 그룹의 출력을 제어하기 위한 챠지쉐어 제어신호를 활성화시키고, 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에는 상기 챠지쉐어 제어신호를 비활성화시키는 챠지쉐어 제어부; 및 상기 챠지쉐어 제어신호에 따라 스위칭되는 다수의 챠지쉐어 스위치들을 포함하여 상기 챠지쉐어 제어신호의 활성화 여부에 따라 선택적으로 챠지 쉐어링 동작을 구현하는 차지쉐어부를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 데이터 구동회로의 소비전력을 줄일 수 있는 액정표시장치에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 각각의 액정셀마다 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 패씨브 매트릭스(Passive Matrix) 타입의 액정표시장치에 비하여 동영상을 표시할 때 더 선명한 화질로 영상을 표시할 수 있다.

이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 도트 인버젼(dot inversion) 방식을 채용하여 수평 및 수직으로 이웃한 액정셀들 단위로 데이터전압의 극성을 반전시킨다. 데이터전압의 극성은 공통전압을 기준으로 결정된다. 정극성(+) 데이터전압은 공통전압보다 높은 범위 내에서 선택되며, 부극성(-) 데이터전압은 공통전압보다 낮은 범위 내에서 선택된다. 그런데, 이러한 도트 인버젼 방식에 의하는 경우, 동일 데이터라인에 인가되는 데이터전압이 매 수평기간마다 정극성(+)과 부극성(-) 사이에서 스윙되어야 하므로, 데이터 구동회로의 각 출력 채널에서 데이터 트랜지션 횟수가 수직 해상도만큼 증가되고 그 결과 데이터 구동회로의 소비전력이 높아지는 단점이 있다.

이에, 액정표시패널에 형성된 액정셀들의 극성을 도트 인버젼 방식에 따라 제어하여 액정의 열화를 줄이되, 데이터 구동회로의 각 출력 채널에서 데이터 트랜지션 횟수를 1 프레임당 한번씩으로 줄임으로써 데이터 구동회로의 소비전력을 감소시키는 소위, 컬럼 인버젼 패널 랜더링 방식이 제안된 바 있다. 컬럼 인버젼 패널 랜더링 방식을 위해서는 Z 인버젼 형태로 접속되는 TFT들을 갖는 액정표시패널과 컬럼 인버젼 형태로 구동되는 데이터 구동회로가 필요하다. 액정표시패널에서, 데이터전압이 액정셀에 공급되는 것을 스위칭하기 위한 다수의 TFT들은 각 출력 채널에 연결된 데이터라인에 지그 재그 형태로 접속되어 Z 인버젼 형태를 구현한다. 이때, 데이터 구동회로에서 출력되는 데이터전압의 극성은 동일 프레임 내에서 이웃한 출력 채널들에서 반전되게 제어되되 1 프레임 단위로 모든 출력 채널들에서 반전되게 제어되어 컬럼 인버젼 구동을 구현한다.

한편, 데이터 구동회로의 소비전력을 줄이기 위해 도 1과 같은 챠지 쉐어링 방식이 알려져 있다. 챠지 쉐어링 방식은 도 2와 같이 이웃한 수평기간들 사이마다 배치된 수평 블랭크 기간(HB)에서 도 1의 SW①을 오프 시킴과 동시에 SW②를 온 시킴으로써 데이터 구동회로의 정극성 출력채널과 부극성 출력채널을 전기적으로 쇼트시켜 모든 채널들의 출력 전위를 정극성 데이터전압과 부극성 데이터전압 사이의 공통전압(Vcom) 레벨로 만든다. 이러한 챠지 쉐어링 방식에 의하는 경우 데이터전압의 전위가 공통전압(Vcom) 레벨로 프리차지되는 효과가 있으므로 데이터 구동회로에서 소비전력이 줄어들게 되는 것이다. 챠지 쉐어링 방식은 데이터 구동회로의 1 출력 채널에서 출력되는 데이터전압의 극성이 1 프레임 기간 내에서 다수회(예컨대, 수직해상도에 상응하는 횟수) 반전되는 경우에 적용될 수 있다.

하지만, 전술한 컬럼 인버젼 패널 랜더링 방식에서는 데이터 구동회로의 1 출력 채널에서 출력되는 데이터전압의 극성이 1 프레임 기간 동안 동일한 극성으로 유지되므로, 상기 챠지 쉐어링 방식이 적용되면 오히려 소비전력이 늘어난다. 따라서, 전술한 종래 컬럼 인버젼 패널 랜더링 방식에서는 도 3과 같이 이웃한 수평기간들 사이마다 배치된 수평 블랭크 기간(HB)에서 도 1의 SW①을 오프 시킴과 동시에 SW②도 오프 시킴으로써 데이터 구동회로의 모든 출력단들을 플로팅시키는 방식 즉, Hi-Z 모드를 채용한다. Hi-Z 모드에서는 도 3에서와 같이 이전 수평기간의 출력 레벨이 수평 블랭크 기간(HB)에서 그대로 유지된다. 여기서, 도 2 및 도 3의 "SOE"는 데이터 구동회로의 출력 기간을 제어하기 위한 소스 출력 인에이블 신호를 지시한다.

그런데, 종래 컬럼 인버젼 패널 랜더링 방식의 액정표시장치는 데이터 패턴에 상관없이 무조건 상기 Hi-Z 모드로 데이터 구동회로의 동작을 제어한다. 위에서 언급했듯이, 종래 컬럼 인버젼 패널 랜더링 방식의 액정표시장치에서, 도 4와 같이 1 출력 채널로부터 출력되는 데이터전압의 변화폭이 없거나 또는 비교적 작은 화이트 패턴(또는 블랙 패턴)이 입력되는 경우에는 차지 쉐어링을 미실시하는 것이 소비전력 저감에 유리하기 때문에, 수평 블랭크 기간(HB) 동안 직전 수평 기간의 출력과 유사한 출력 상태를 갖는 Hi-Z 모드가 바람직하다. 하지만, 종래 컬럼 인버젼 패널 랜더링 방식의 액정표시장치에서, 적색(R),녹색(G),청색(B) 중 어느 하나의 단색 스트라이프 패턴이 입력되는 경우에는 차지 쉐어링을 미실시하는 것이 소비전력 저감에 오히려 불리하다. 예를 들어, 종래 컬럼 인버젼 패널 랜더링 방식의 액정표시장치에서 도 5와 같은 녹색(G) 스트라이프 패턴이 입력되는 경우 제1 출력 채널에 연결된 출럭단(OUT1)으로부터 출력되는 데이터전압의 변화폭은 거의 없으나, 제2 및 제3 출력 채널에 연결된 출럭단들(OUT2,OUT3) 각각으로부터 출력되는 데이터전압의 변화폭은 비교적 크기 때문에, Hi-Z 모드가 소비전력 저감에 바람직하지 않다. 도 4 및 도 5에서, "ON"은 화이트 계조레벨의 데이터전압이 인가되는 액정셀을, 그리고 "OFF"는 블랙 계조레벨의 데이터전압이 인가되는 액정셀을 각각 지시한다.

이처럼, 종래 컬럼 인버젼 패널 랜더링 방식의 액정표시장치는 데이터 패턴에 상관없이 무조건 상기 Hi-Z 모드로 데이터 구동회로의 동작을 제어하기 때문에, 다양한 데이터 패턴들에 유연하게 대응하지 못하여 데이터 구동회로의 소비전력을 효과적으로 줄이기 어려운 단점이 있다.

따라서, 본 발명의 목적은 컬럼 인버젼 패널 랜더링 방식의 액정표시장치에 있어서, 데이터 패턴들에 따라 데이터 구동회로를 선택적으로 챠지 쉐어 모드 또는 Hi-Z 모드로 동작시켜 소비전력 절감 효과를 높일 수 있도록 한 액정표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 컬럼 인버젼 패널 랜더링 방식에 따라 동작하는 액정표시장치에 있어서, 다수의 출력 채널들이 N(N은 6의 배수)개씩 그룹화될 때, 1 채널 그룹에 속하는 N개의 출력 채널들 각각에서 연속적으로 입력되는 제1 디지털 비디오 데이터와 제2 디지털 비디오 데이터 간의 최상위 비트의 데이터 변화를 비교하는 다수의 비교부들; 상기 비교부들로부터의 비교 결과에 기초하여 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에만 상기 1 채널 그룹의 출력을 제어하기 위한 챠지쉐어 제어신호를 활성화시키고, 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에는 상기 챠지쉐어 제어신호를 비활성화시키는 챠지쉐어 제어부; 및 상기 챠지쉐어 제어신호에 따라 스위칭되는 다수의 챠지쉐어 스위치들을 포함하여 상기 챠지쉐어 제어신호의 활성화 여부에 따라 선택적으로 챠지 쉐어링 동작을 구현하는 차지쉐어부를 구비한다.

상기 1 채널 그룹에 속하는 N개의 출력 채널들 각각에는, 상기 제1 디지털 비디오 데이터를 저정하는 제1 래치; 상기 제1 래치를 통해 입력되는 상기 제2 디지털 비디오 데이터를 저장하는 제2 래치; 상기 제2 래치로부터의 상기 제2 디지털 비디오 데이터를 데이터전압으로 변환하는 DAC가 더 연결되고; 상기 비교부들 각각은, 상기 제1 래치에 저장된 상기 제1 디지털 비디오 데이터의 최상위 비트와 상기 제2 래치에 저장된 상기 제2 디지털 비디오 데이터의 최상위 비트를 서로 비교한다.

상기 챠지쉐어 제어부는 소스 출력 인에이블 신호가 제1 논리 레벨로 유지되는 수평 블랭크 기간 동안에만 상기 챠지쉐어 제어신호를 활성화 레벨로 발생한다.

상기 챠지쉐어 제어부는 상기 소스 출력 인에이블 신호가 상기 제1 논리 레벨로 유지될 때 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에 상기 챠지쉐어 제어신호를 활성화 레벨로 발생하고; 상기 소스 출력 인에이블 신호가 상기 제1 논리 레벨로 유지될 때 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에 상기 챠지쉐어 제어신호를 비활성화 레벨로 발생한다.

상기 N개의 출력 채널들은 정극성 데이터전압이 출력되는 N/2 개의 정극성 출력 채널들과, 부극성 데이터전압이 출력되는 N/2 개의 부극성 출력 채널들을 포함하며, 상기 정극성 출력 채널들과 상기 부극성 출력 채널들은 1개씩 교대로 배치되고; 상기 챠지쉐어부는, 상기 N/2 개의 정극성 출력 채널들 사이에 접속되어, 상기 활성화되는 챠지쉐어 제어신호에 따라 온 되고 상기 비활성화되는 챠지제어 제어신호에 따라 오프되는 제1 스위치들; 및 상기 N/2 개의 부극성 출력 채널들 사이에 접속되어, 상기 활성화되는 챠지쉐어 제어신호에 따라 온 되고 상기 비활성화되는 챠지제어 제어신호에 따라 오프되는 제2 스위치들을 포함한다.

소스 출력 인에이블 신호가 제1 논리 레벨로 유지되는 수평 블랭크 기간에서, 상기 제1 스위치들의 온 동작에 따라 상기 N/2 개의 정극성 출력 채널들의 출력단들은 서로 쇼트되고, 상기 제2 스위치들의 온 동작에 따라 상기 N/2 개의 부극성 출력 채널들의 출력단들은 서로 쇼트되며; 상기 수평 블랭크 기간에서, 상기 제1 및 제2 스위치들의 오프 동작에 따라 상기 N개의 출력 채널들의 출력단들은 모두 플로팅된다.

본 발명은 컬럼 인버젼 패널 랜더링 방식의 액정표시장치에 있어서, 데이터 트랜지션 폭이 큰 데이터 패턴이 입력되는 경우에만 수평 블랭크 기간내에서 1 채널그룹 내의 동일 극성의 출력 채널들끼리 챠지 쉐어링을 실시하고, 데이터 트랜지션 폭이 작은 데이터 패턴이 입력되는 경우에는 수평 블랭크 기간내에서 1 채널그룹 내의 모든 출력 채널들을 플로팅시킨다. 이와 같이 본 발명은 입력 데이터 패턴에 따라 데이터 구동회로를 선택적으로 챠지 쉐어 모드 또는 Hi-Z 모드로 동작시켜 소비전력 절감 효과를 크게 높일 수 있다.

도 1은 종래 정극성 출력채널과 부극성 출력채널을 쇼트시키는 일반적인 챠지 쉐어링 방식을 보여주는 도면.
도 2는 도 1의 챠지 쉐어링에 따른 정극성 출력채널과 부극성 출력채널의 전위 변화를 보여주는 도면.
도 3은 Hi-Z 모드 하에서는 정극성 출력채널과 부극성 출력채널의 전위 변화를 보여주는 도면.
도 4는 챠지 쉐어 모드에 비해 Hi-Z 모드에서 소비전력에 더 유리한 데이터 패턴의 일 예를 보여주는 도면.
도 5는 Hi-Z 모드에 비해 챠지 쉐어 모드에서 소비전력에 더 유리한 데이터 패턴의 일 예를 보여주는 도면.
도 6은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.
도 7은 본 발명에 따른 화소 어레이을 보여주는 도면.
도 8은 입력 데이터 패턴에 따라 챠지 쉐어 모드와 Hi-Z 모드를 선택적으로 구현하기 위한 데이터 구동회로의 일 구성을 보여주는 도면.
도 9는 비교부들에 의해 수행되는 데이터 비교 동작을 설명하기 위한 도면.
도 10은 소스 출력 인에이블 신호와 챠지제어 제어신호에 따른 챠지쉐어부의 스위칭 동작을 보여주는 도면.
도 11은 데이터 트랜지션 폭이 큰 데이터 패턴의 일 예를 보여주는 도면.
도 12은 도 11과 같은 데이터 패턴이 입력될 때, Hi-Z 모드에서 출력 채널들 각각에 연속적으로 인가되는 데이터전압의 파형을 보여주는 도면.
도 13은 도 11과 같은 데이터 패턴이 입력될 때, 챠지 쉐어 모드에서 출력 채널들 각각에 연속적으로 인가되는 데이터전압의 파형을 보여주는 도면.
도 14는 Hi-Z 모드 및 챠지 쉐어 모드 각각에서 데이터 트랜지션의 합을 서로 비교하여 보여주는 도면.
도 15는 데이터 트랜지션 폭이 큰 데이터 패턴의 다른 예들을 보여주는 도면.

이하, 도 6 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 6은 본 발명의 실시예에 따른 액정표시장치를 보여준다. 도 7은 본 발명에 따른 화소 어레이을 보여준다.

도 6을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13)를 구비한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(10)은 데이터라인들(15)과 게이트라인들(16)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 화소 어레이가 형성된다. 화소 어레이는 데이터라인들(15)과 게이트라인들(16)의 교차부에 형성된 액정셀들(Clc), 액정셀들의 화소전극(1)에 접속된 TFT들, 및 스토리지 커패시터(Cst)를 포함한다. 컬럼 인버젼 패널 랜더링 방식에 따라 화소 어레이는 도 7과 같이 구현될 수 있다. 화소 어레이에서, 액정셀(Clc)에 데이터전압이 공급되는 것을 스위칭하기 위한 다수의 TFT들은 각 출력 채널에 연결된 데이터라인(D1~Dm)에 지그 재그 형태로 접속되어 Z 인버젼 형태를 구현한다. 액정셀(Clc)은 적색(R) 화상을 구현하기 위한 적색(R) 액정셀(Clc), 녹색(G) 화상을 구현하기 위한 녹색(G) 액정셀(Clc), 청색(B) 화상을 구현하기 위한 청색(R) 액정셀(Clc)을 포함한다. 컬럼 인버젼 패널 랜더링 방식에 따라 데이터 구동회로(12)에서 출력되는 데이터전압의 극성은 동일 프레임 내에서 이웃한 출력 채널들에서 반전되게 제어되되 1 프레임 단위로 모든 출력 채널들에서 반전되게 제어되어 컬럼 인버젼 구동을 구현한다. 예컨대, 제2 데이터라인(D2)에 연결된 데이터 구동회로(12)의 제2 출력 채널에서는 1 프레임 동안 계속해서 부극성(-)의 데이터전압이 출력되며, 이 부극성(-)의 데이터전압은 제2 데이터라인(D2)에 지그 재그 형태로 접속된 TFT들을 통해 적색(R) 액정셀(Clc)과 녹색(G) 액정셀(Clc)에 순차적으로 공급될 수 있다. 그리고, 제m-1 데이터라인(Dm-1)에 연결된 데이터 구동회로(12)의 제m-1 출력 채널에서는 1 프레임 동안 계속해서 정극성(+)의 데이터전압이 출력되며, 이 정극성(+)의 데이터전압은 제m-1 데이터라인(Dm-1)에 지그 재그 형태로 접속된 TFT들을 통해 청색(B) 액정셀(Clc)과 녹색(G) 액정셀(Clc)에 순차적으로 공급될 수 있다. 도 7에서, "G1~Gn"은 게이트라인들을 지시한다. TFT들 각각은 게이트라인으로부터의 게이트펄스에 응답하여 턴 온 됨으로써 데이터라인에 충전된 데이터전압을 액정셀(Clc)의 화소전극(1)에 공급한다. 액정셀들(Clc) 각각은 TFT에 접속되어 화소전극(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(10)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스 방식을 통해 시스템 보드(14)로부터 입력 영상의 디지털 비디오 데이터(RGB)를 입력받고, 이 입력 영상의 디지털 비디오 데이터(RGB)를 mini-LVDS 인터페이스 방식을 통해 데이터 구동회로(12)에 공급한다. 타이밍 콘트롤러(11)는 시스템 보드(14)로부터 입력되는 디지털 비디오 데이터(RGB)를 도 7과 같은 화소 어레이의 랜더링 구조에 맞춰 정렬한 후 데이터 구동회로(12)에 공급한다.

타이밍 콘트롤러(11)는 시스템 보드(14)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동회로(13)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(12)의 동작 타이밍과 데이터전압의 수직 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터(RGB)가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널(10)의 화소 어레이에 표시될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신호의 주파수를 60×i Hz의 프레임 주파수 기준으로 체배할 수 있다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 수직 극성제어신호(Polarity : POL), 소스 출력 인에이블신호(Source Output Enable, SOE), 먹스 제어신호(MC1,MC2) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(12)에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 수직 극성제어신호(POL)는 소스 드라이브 IC들 각각으로부터 순차적으로 출력되는 데이터전압들의 수직 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(12)의 출력 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)가 제1 논리 레벨(예컨대, 하이 논리 레벨, H)로 유지되는 기간, 즉 수평 블랭크 기간에서 데이터 구동회로(12)로부터 데이터전압의 출력은 차단된다. 반면, 소스 출력 인에이블신호(SOE)가 제2 논리 레벨(예컨대, 로우 논리 레벨, L)로 유지되는 기간, 즉 수평 기간에서 데이터 구동회로(12)로부터 데이터전압의 출력은 허여된다. 여기서, 수평 블랭크 기간은 이웃한 수평 기간들 사이마다 배치된다.

데이터 구동회로(12)는 정극성(+) 데이터전압과 부극성(-) 데이터전압을 교번적으로 출력하기 위한 다수의 출력 채널들을 갖는다. 데이터 구동회로(12)는 쉬프트 레지스터, 제1 및 제2 래치, 디지털-아날로그 변환기(이하, DAC), 출력버퍼, 차치쉐어부를 포함한다. 데이터 구동회로(12)는 데이터 타이밍 제어신호에 따라 디지털 비디오 데이터(RGB)를 래치한 후, 래치된 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 1 프레임 주기로 극성이 반전되는 데이터전압들을 데이터라인들(15)에 출력한다. 특히, 데이터 구동회로(12)는 제1 및 제2 래치 간의 데이터 비교에 기초하여 챠지쉐어 제어신호의 활성화 여부를 결정하고, 이 챠지쉐어 제어신호의 활성화 여부에 따라 차치쉐어부에 포함되는 챠지쉐어 스위치들의 스위칭을 제어하여 선택적으로 챠지 쉐어링 동작을 구현한다. 데이터 구동회로(12)는 데이터 트랜지션 폭이 큰 데이터 패턴(도 11, 도 15 참조)이 입력되는 경우에는 챠지 쉐어링이 실시되는 챠지 쉐어 모드로 동작하고, 반대로 데이터 트랜지션 폭이 작은 데이터 패턴(예컨대, 도 4와 같은 화이트 패턴, 또는 블랙 패턴등)이 입력되는 경우에는 챠지 쉐어링이 스킵되는 Hi-Z 모드로 동작하여 소비전력 절감 효과를 높인다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함할 수 있다. 게이트 구동회로(13)는 게이트 타이밍 제어신호들에 따라 게이트펄스를 게이트라인들(16)에 순차적으로 공급한다. 게이트 구동회로(13)의 쉬프트 레지스터는 GIP(Gate In Panel) 방식에 따라 하부 유리기판상에 직접 형성될 수 있다.

도 8은 입력 데이터 패턴에 따라 챠지 쉐어 모드와 Hi-Z 모드를 선택적으로 구현하기 위한 데이터 구동회로(12)의 구성을 보여준다. 도 9는 비교부들에 의해 수행되는 데이터 비교 동작을 설명하기 위한 도면이다. 도 10은 소스 출력 인에이블 신호와 챠지제어 제어신호에 따른 챠지쉐어부의 스위칭 동작을 보여준다.

도 8을 참조하면, 본 발명의 실시예에 따른 데이터 구동회로(12)는 컬럼 인버젼 패널 랜더링 방식에 따라 동작한다. 데이터 구동회로(12)는 정극성(+) 데이터전압과 부극성(-) 데이터전압을 교번적으로 출력하는 다수의 출력 채널들을 갖는다. 출력 채널들의 출력단들 각각은 데이터라인들에 1:1로 접속된다.

데이터 구동회로(12)는 다수의 출력 채널들을 N(N은 양의 정수)개씩 그룹화하고, 각 채널 그룹에 대해 독립적으로 챠지 쉐어 모드와 Hi-Z 모드를 선택적으로 구현한다. 여기서, "N"은 데이터전압의 극성 등을 고려한 챠지 쉐어링에 대한 비대칭 문제가 발생되지 않도록 6의 배수(극성 2가지* 색상 3가지)로 선택됨이 바람직하다.

데이터 구동회로(12)의 출력 채널들 각각에는 제1 래치, 제2 래치, DAC, 출력버퍼(BUF) 외에, 비교부(COP)가 더 접속되는 특징이 있다. 다수의 출력 채널들이 N(N은 6의 배수)개씩 그룹화될 때, 1 채널 그룹에는 N개의 1 래치들, N개의 제2 래치들, N개의 DAC들, N개의 출력버퍼들(BUF), N개의 비교부들(COP)이 구비될 수 있다. N개의 비교부들(COP)은 N개의 출력 채널들 각각에서 연속적으로 입력되는 제1 디지털 비디오 데이터와 제2 디지털 비디오 데이터 간의 최상위 비트(MSB)의 데이터 변화를 비교한다. 이를 위해, N개의 비교부들(COP) 각각은, 제1 래치에 저장된 상기 제1 디지털 비디오 데이터의 최상위 비트(MSB)와 제2 래치에 저장된 상기 제2 디지털 비디오 데이터의 최상위 비트(MSB)를 서로 비교할 수 있다. 예컨대, 도 9에서와 같이 6개의 출력 채널들로 1 채널 그룹이 구성되는 경우, 6개의 비교부들(COP) 각각은, 자신이 접속된 출력 채널의 제1 래치에 저장된 상기 제1 디지털 비디오 데이터의 최상위 비트(MSB)와, 자신이 접속된 출력 채널의 제2 래치에 저장된 상기 제2 디지털 비디오 데이터의 최상위 비트(MSB)를 서로 비교할 수 있다.

비교부들(COP)로부터의 비교 결과는 각 채널 그룹마다 할당된 챠지쉐어 제어부(121)에 입력된다. 챠지쉐어 제어부(121)는 비교부들(COP)로부터의 비교 결과에 기초하여 1 채널 그룹에서 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에만 1 채널 그룹의 출력을 제어하기 위한 챠지쉐어 제어신호(CS)를 활성화시키고, 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에는 챠지쉐어 제어신호(CS)를 비활성화시킨다. 챠지쉐어 제어부(121)는 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(예컨대, 하이 논리 레베, H)로 유지되는 수평 블랭크 기간 동안에만 챠지쉐어 제어신호(CS)를 선택적으로 활성화 레벨로 발생한다. 챠지쉐어 제어부(121)는 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지될 때 1 채널 그룹에서 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에 챠지쉐어 제어신호(CS)를 활성화 레벨로 발생한다. 반면, 챠지쉐어 제어부(121)는 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지될 때 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에 챠지쉐어 제어신호(CS)를 비활성화 레벨로 발생한다. 또한, 챠지쉐어 제어부(121)는 소스 출력 인에이블 신호(SOE)가 제2 논리 레벨(예컨대, 로우 논리 레베, L)로 유지되는 수평 기간 동안에는 챠지쉐어 제어신호(CS)를 비활성화 레벨로 발생한다.

예컨대, 도 9에서와 같이 6개의 출력 채널들로 1 채널 그룹이 구성되는 경우, 챠지쉐어 제어부(121)는 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지될 때 1 채널 그룹에서 데이터 변화가 있는 출력 채널의 개수가 4개 이상인 경우에만 챠지쉐어 제어신호(CS)를 활성화 레벨로 발생하고, 상기 1 채널 그룹에서 데이터 변화가 있는 출력 채널의 개수가 4개 미만인 경우에는 챠지쉐어 제어신호(CS)를 비활성화 레벨로 발생할 수 있다.

챠지쉐어 제어신호(CS)는 각 채널 그룹마다 할당된 챠지쉐어부(120)에 입력된다. 챠지쉐어부(120)는 도 10과 같이 제1 스위치들(SW①) 및 제2 스위치들(SW②)과 제3 스위치들(SW③)을 포함할 수 있다. 제1 스위치들(SW①) 및 제2 스위치들(SW②)은 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지될 때 챠지쉐어 제어신호(CS)에 따라 스위칭됨으로써 챠지 쉐어 모드 또는 Hi-Z 모드를 선택적으로 구현한다. 1 채널 그룹에 속하는 N개의 출력 채널들은 정극성 데이터전압(+)이 출력되는 N/2 개의 정극성 출력 채널들과, 부극성 데이터전압(-)이 출력되는 N/2 개의 부극성 출력 채널들을 포함하며, 정극성 출력 채널들과 부극성 출력 채널들이 1개씩 교대로 배치될 때, N/2 개의 정극성 출력 채널들 사이마다 접속된 제1 스위치들(SW①)과 N/2 개의 부극성 출력 채널들 사이마다 접속된 제2 스위치들(SW②)은 활성화 레벨의 챠지쉐어 제어신호(CS)에 따라 동시에 온 된다. 그 결과, 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지되는 수평 블랭크 기간에서, 제1 스위치들(SW①)의 온 동작에 따라 N/2 개의 정극성 출력 채널들의 출력단들은 서로 쇼트되고, 제2 스위치들(SW②)의 온 동작에 따라 N/2 개의 부극성 출력 채널들의 출력단들은 서로 쇼트되어 챠지 쉐어 모드가 구현되게 된다.

예컨대, 도 10에서와 같이 6개의 출력 채널들로 1 채널 그룹이 구성되는 경우, 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지되는 수평 블랭크 기간에서, 제1 스위치들(SW①)의 온 동작에 따라 3 개의 정극성 출력 채널들(CH1,CH3,CH5)의 출력단들(OUT1,OUT3,OUT5)은 서로 쇼트되고, 제2 스위치들(SW②)의 온 동작에 따라 3 개의 부극성 출력 채널들(CH2,CH4,CH6)의 출력단들(OUT2,OUT4,OUT6)은 서로 쇼트된다.

이렇게 본 발명의 챠지쉐어부(120)는 종래와 같이 서로 다른 극성의 출력 채널들을 서로 쇼트시켜 챠지 쉐어링 동작을 실시하지 않고, 동일 극성의 출력 채널들을 서로 쇼트시켜 챠지 쉐어링 동작을 실시하는 특징이 있다. 본 발명과 같이 동일 극성의 출력 채널들을 서로 쇼트시켜 챠지 쉐어링 동작을 실시하면, 동일 극성의 데이터전압들이 서로 평균화되기 때문에 챠지 쉐어링에 따른 데이터 트랜지션 폭이 더욱 줄어드는 잇점이 있다.

한편, 비활성화 레벨의 챠지쉐어 제어신호(CS)가 입력될 때, N/2 개의 정극성 출력 채널들 사이마다 접속된 제1 스위치들(SW①)과 N/2 개의 부극성 출력 채널들 사이마다 접속된 제2 스위치들(SW②)은 동시에 오프 된다. 그 결과, 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지되는 수평 블랭크 기간에서, 제1 및 제2 스위치들(SW①,SW②)의 오프 동작에 따라 N 개의 출력 채널들의 출력단들은 모두 플로팅되어 Hi-Z 모드가 구현되게 된다.

한편, 제3 스위치들(SW③)은 소스 출력 인에이블 신호(SOE)에 따라 스위칭됨으로써 1 채널 그룹의 모든 출력 채널들에서 데이터전압의 출력을 제어한다. 소스 출력 인에이블 신호(SOE)가 제1 논리 레벨(H)로 유지되는 수평 블랭크 기간에서 제3 스위치들(SW③)은 오프되어 1 채널 그룹의 모든 출력 채널들에서 데이터전압의 출력을 차단하고, 반대로 소스 출력 인에이블 신호(SOE)가 제2 논리 레벨(L)로 유지되는 수평 기간에서 제3 스위치들(SW③)은 온 되어 1 채널 그룹의 모든 출력 채널들에서 데이터전압의 출력을 허여한다.

도 11은 데이터 트랜지션 폭이 큰 데이터 패턴의 일 예를 보여준다. 도 11은 적색(R),녹색(G),청색(B) 중 어느 하나의 단색 스트라이프 패턴, 예컨대 녹색(G) 스트라이프 패턴을 보여준다. 도 12은 도 11과 같은 데이터 패턴이 입력될 때, Hi-Z 모드에서 출력 채널들 각각에 연속적으로 인가되는 데이터전압의 파형을 보여주고, 도 13은 도 11과 같은 데이터 패턴이 입력될 때, 챠지 쉐어 모드에서 출력 채널들 각각에 연속적으로 인가되는 데이터전압의 파형을 보여준다. 도 14는 Hi-Z 모드 및 챠지 쉐어 모드 각각에서 데이터 트랜지션의 합을 서로 비교하여 보여준다.

도 11을 참조하면, 서로 이웃한 이웃한 액정셀들에는 반대 극성의 데이터전압이 인가되며, 녹색(G) 스트라이프 패턴을 구현하기 위해 녹색(G) 액정셀들에는 화이트 계조레벨(ON)의 데이터전압이 인가되고, 적색(R) 및 청색(B) 액정셀들에는 블랙 계조레벨(OFF)의 데이터전압이 인가되고 있다. 도 11에서, 출력단들(OUT1~OUT6) 각각에서 액정셀들을 지그 재그로 연결하는 선은 본 발명의 컬럼 인버젼 패널 랜더링 방식에 따라 각 출력 채널을 통해 인가되는 데이터전압의 공급 순서를 지시한다.

이러한 단색 스트라이프 패턴이 입력되는 경우에는 1 채널 그룹에 속하는 6개의 출력 채널들 중에서 데이터 변화(도 11의 예에서는 블랙에서 화이트로 변화되거나 또는, 화이트에서 블랙으로 변화되는 경우를 포함)가 있는 출력 채널의 개수는 제2,3,5,6 출력 채널(OUT2,OUT3,OUT5,OUT6)을 포함하여 4개이다. 따라서, 이 경우에는 도 14에서와 같이 Hi-Z 모드로 동작시키는 것에 비해 챠지 쉐어 모드로 동작시키는 것이 소비전력 절감 차원에서 더 유리하다.

구체적으로 설명하면, 도 14에는 Hi-Z 모드 및 챠지 쉐어 모드 각각에서, 소스 출력 인에이블 신호(SOE)가 하이 논리 레벨(H)로 유지되는 수평 블랭크 기간(lst stage, 또는 2nd stage) 동안 출력 채널들 각각의 데이터 트랜지션 폭을 보여주고 있다. 도 12 및 도 13의 실시예에서는 공통전압(VCOM)과 데이터전압간의 전압차가 클수록 화이트 계조 레벨이 구현되고, 공통전압(VCOM)과 데이터전압간의 전압차가 작을수록 블랙 계조 레벨이 구현되는 경우를 가정한다. 도 12 및 도 13에서는, 공통전압(VCOM)을 5V로 선택하고, 6V의 데이터전압을 (+) 블랙 계조레벨로, 9V의 데이터전압을 (+) 화이트 계조레벨로, 4V의 데이터전압을 (-) 블랙 계조레벨로, 1V의 데이터전압을 (-) 화이트 계조레벨로 선택한다.

만약 도 11과 패턴이 입력될때 도 12와 같이 Hi-Z 모드로 동작시키는 경우 수평 블랭크 기간(SOE의 H 구간) 동안의 데이터 트랜지션 폭을 살펴보면, 도 14에서와 같이 제1 및 제4 채널(OUT1,OUT4)에서 각각 0 V이고, 제2-3,5-6 채널(OUT2-3,OUT5-6)에서 각각 3V이다. 따라서, 이 경우 1 채널그룹 내의 데이터 트랜지션 폭의 합은 12V이다.

한편, 도 11과 패턴이 입력될때 도 13과 같이 챠지 쉐어 모드로 동작시키는 경우 수평 블랭크 기간(SOE의 H 구간)에서, 정극성 출력 채널들(OUT1,OUT3,OUT5)은 그들끼리 쇼트되어 평균전압인 7V를 나타내고, 부극성 출력 채널들(OUT2,OUT4,OUT6)은 그들끼리 쇼트되어 평균전압인 3V를 나타낸다. 이러한 수평 블랭크 기간(SOE의 H 구간) 동안의 데이터 트랜지션 폭을 살펴보면, 도 14에서와 같이 제1-2,4-5 채널(OUT1-2,OUT4-5)에서 각각 1V이고, 제3,6 채널(OUT3,OUT6)에서 각각 2V이다. 따라서, 이 경우 1 채널그룹 내의 데이터 트랜지션 폭의 합은 8V이다.

이와 같이, 챠지 쉐어 모드하에서 챠지 쉐어링에 따른 1 채널그룹 내의 데이터 트랜지션 폭의 합은, Hi-Z 모드하에서 1 채널그룹 내의 데이터 트랜지션 폭의 합에 비해 대략 33% 절감되므로, 소비전력도 그에 비례하여 줄어든다. 따라서, 본 발명은 데이터 트랜지션 폭이 큰 상기와 같은 데이터 패턴이 입력되는 경우에는 수평 블랭크 기간내에서 1 채널그룹 내의 동일 극성의 출력 채널들끼리 챠지 쉐어링을 실시하는 것이다. 다만, 본 발명은 데이터 트랜지션 폭이 비교적 작은 경우(예컨대, 1 채널 그룹에 속하는 6개의 출력 채널들 중에서 데이터 변화가 있는 출력 채널의 개수는 4개 미만인 경우)에 해당되는 데이터 패턴이 입력되는 경우에는 수평 블랭크 기간 내에서 1 채널 그룹에 속하는 6개의 출력 채널들을 Hi-Z 모드에 따라 플로팅 시킨다.

도 15에는 데이터 트랜지션 폭이 큰 데이터 패턴의 다른 예들을 보여주고 있다.

도 15의 (A)는 옐로우 패턴으로서, 마젠타 패턴(Magenta pattern), 시안 패턴(Cyan pattern)도 마찬가지로 데이터 트랜지션 폭이 큰 데이터 패턴에 해당된다. 도 15의 (B)와 (C)는 데이터 트랜지션 폭이 스페셜 패턴들이다. 이러한 데이터 패턴들이 입력되는 경우, 본 발명은 전술했듯이 수평 블랭크 기간내에서 1 채널그룹 내의 동일 극성의 출력 채널들끼리 챠지 쉐어링을 실시함으로써, 소비전력 절감 효과를 획기적으로 높인다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
15 : 데이터라인 16 : 게이트라인
COP :비교부 121 : 챠지쉐어 제어부
122 : 챠지쉐어부

Claims (6)

1. 컬럼 인버젼 패널 랜더링 방식에 따라 동작하는 액정표시장치에 있어서,
   다수의 출력 채널들이 N(N은 6의 배수)개씩 그룹화될 때, 1 채널 그룹에 속하는 N개의 출력 채널들 각각에서 연속적으로 입력되는 제1 디지털 비디오 데이터와 제2 디지털 비디오 데이터 간의 최상위 비트의 데이터 변화를 비교하는 다수의 비교부들;
   상기 비교부들로부터의 비교 결과에 기초하여 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에만 상기 1 채널 그룹의 출력을 제어하기 위한 챠지쉐어 제어신호를 활성화시키고, 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에는 상기 챠지쉐어 제어신호를 비활성화시키는 챠지쉐어 제어부; 및
   상기 챠지쉐어 제어신호에 따라 스위칭되는 다수의 챠지쉐어 스위치들을 포함하여 상기 챠지쉐어 제어신호의 활성화 여부에 따라 선택적으로 챠지 쉐어링 동작을 구현하는 차지쉐어부를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,
   상기 1 채널 그룹에 속하는 N개의 출력 채널들 각각에는,
   상기 제1 디지털 비디오 데이터를 저정하는 제1 래치;
   상기 제1 래치를 통해 입력되는 상기 제2 디지털 비디오 데이터를 저장하는 제2 래치;
   상기 제2 래치로부터의 상기 제2 디지털 비디오 데이터를 데이터전압으로 변환하는 DAC가 더 연결되고;
   상기 비교부들 각각은, 상기 제1 래치에 저장된 상기 제1 디지털 비디오 데이터의 최상위 비트와 상기 제2 래치에 저장된 상기 제2 디지털 비디오 데이터의 최상위 비트를 서로 비교하는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,
   상기 챠지쉐어 제어부는 소스 출력 인에이블 신호가 제1 논리 레벨로 유지되는 수평 블랭크 기간 동안에만 상기 챠지쉐어 제어신호를 활성화 레벨로 발생하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,
   상기 챠지쉐어 제어부는
   상기 소스 출력 인에이블 신호가 상기 제1 논리 레벨로 유지될 때 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 이상인 경우에 상기 챠지쉐어 제어신호를 활성화 레벨로 발생하고;
   상기 소스 출력 인에이블 신호가 상기 제1 논리 레벨로 유지될 때 상기 1 채널 그룹에서 상기 데이터 변화가 있는 출력 채널의 개수가 2N/3 개 미만인 경우에 상기 챠지쉐어 제어신호를 비활성화 레벨로 발생하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,
   상기 N개의 출력 채널들은 정극성 데이터전압이 출력되는 N/2 개의 정극성 출력 채널들과, 부극성 데이터전압이 출력되는 N/2 개의 부극성 출력 채널들을 포함하며, 상기 정극성 출력 채널들과 상기 부극성 출력 채널들은 1개씩 교대로 배치되고;
   상기 챠지쉐어부는,
   상기 N/2 개의 정극성 출력 채널들 사이에 접속되어, 상기 활성화되는 챠지쉐어 제어신호에 따라 온 되고 상기 비활성화되는 챠지제어 제어신호에 따라 오프되는 제1 스위치들; 및
   상기 N/2 개의 부극성 출력 채널들 사이에 접속되어, 상기 활성화되는 챠지쉐어 제어신호에 따라 온 되고 상기 비활성화되는 챠지제어 제어신호에 따라 오프되는 제2 스위치들을 포함하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,
   소스 출력 인에이블 신호가 제1 논리 레벨로 유지되는 수평 블랭크 기간에서, 상기 제1 스위치들의 온 동작에 따라 상기 N/2 개의 정극성 출력 채널들의 출력단들은 서로 쇼트되고, 상기 제2 스위치들의 온 동작에 따라 상기 N/2 개의 부극성 출력 채널들의 출력단들은 서로 쇼트되며;
   상기 수평 블랭크 기간에서, 상기 제1 및 제2 스위치들의 오프 동작에 따라 상기 N개의 출력 채널들의 출력단들은 모두 플로팅되는 것을 특징으로 하는 액정표시장치.

Images