KR20150025262A

KR20150025262A - 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치

Info

Publication number: KR20150025262A
Application number: KR20130102661A
Authority: KR
Inventors: 김두호
Original assignee: 삼성전자주식회사
Priority date: 2013-08-28
Filing date: 2013-08-28
Publication date: 2015-03-10
Also published as: US9444472B2; US20150061779A1; US9800250B2; KR102044479B1; US20160352340A1

Abstract

디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치가 개시된다. 일 실시예에 따른 디지털 제어 발진기는 출력 전원을 피드백 한 신호와, 입력되는 디지털 제어 신호에 근거하여 설정된 기준 전원의 차이를 보상하여, 출력 전원으로 출력하는 디지털 제어부; 및 출력 클럭을 상기 출력 전원에 대응되는 발진 주파수로 생성하는 전원 제어 발진부를 포함한다.

Description

디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치 {Digital Controlled Oscillator and Electronic Device including Digital Controlled Oscillator}

본 개시는 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 관한 것으로, 특히 주파수 생성에 대한 제어를 정밀하게 수행하거나 레이아웃 면적을 줄일 수 있는 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 관한 것이다.

전자 장치가 동작하는 주파수는 안정적으로 공급되기 위해서는, 온도 등의 환경 변화 또는 공정 상 발생하는 제조 오차 등에 무관하게 정확한 주파수를 생성할 수 있도록, 주파수를 생성하는 발진기에 대한 정밀한 제어가 요구된다. 또는, 전자 장치의 성능의 고집적화 또는 이동성으로 인하여, 발진기에 대한 면적의 감소가 요구된다.

본 개시는 주파수 생성에 대한 제어를 정밀하게 수행하거나 레이아웃 면적을 줄일 수 있는 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치를 제공한다.

일 실시예에 따른 디지털 제어 발진기는 출력 전원의 피드백 된 신호와, 입력되는 디지털 제어 신호에 근거하여 설정된 기준 전원의 차이를 보상하여, 출력 전원으로 출력하는 디지털 제어부; 및 출력 클럭을 상기 출력 전원에 대응되는 발진 주파수로 생성하는 전원 제어 발진부를 포함한다.

일 실시예에 따른 전자 장치는 출력 전원을 피드백 한 신호와 입력되는 디지털 제어 신호에 근거하여 전원 레벨이 설정된 기준 전원의 차이를 보상하여, 출력 전원으로 출력하는 디지털 제어부 및 출력 클럭을 상기 출력 전원에 대응되는 발진 주파수로 생성하는 전원 제어 발진부를 포함하는 디지털 제어 발진기; 및 상기 출력 클럭에 동기 되어 동작하는 기능 블록을 포함한다. .

다른 실시예에 따른 디지털 제어 발진기는 전원 전압의 전압 레벨에 대응되는 발진 주파수로 출력 클럭을 출력하는 전압 제어 발진부; 및 N 비트의 디지털 제어 신호를 수신하여 2^N개의 전압 레벨 중 하나를 상기 전원 전압의 전압 레벨로 설정하는 디지털 제어부를 포함하고, 상기 디지털 제어부는, 상기 디지털 제어 신호의 상위 i개의 비트에 의한 상위 비트 값에 따라 2ⁱ개의 전압 레벨 중 하나를 상기 전원 전압의 제1 단계 전압 레벨로 설정하고, 상기 디지털 제어 신호의 하위 N-i개의 비트에 의한 하위 비트 값에 따라 2^N-i개의 가중치 중 하나를 상기 전원 전압의 제1 단계 전압 레벨에 부가하여 상기 전원 전압의 전압 레벨로 설정한다.

다른 실시예에 따른 디지털 제어 발진기는 전원 전압의 전압 레벨에 대응되는 발진 주파수로 출력 클럭을 출력하는 전압 제어 발진부; 및 N 비트의 디지털 제어 신호를 수신하여 2^N개의 전압 레벨 중 하나를 상기 전원 전압의 전압 레벨로 설정하는 디지털 제어부를 포함하고, 상기 디지털 제어부는, 상기 디지털 제어 신호의 상위 i개의 비트에 의한 상위 비트 값에 따라 2ⁱ개의 전압 레벨 중 한 쌍의 전압 레벨을 제1 기준 전압 및 제2 기준 전압으로 출력하는 제1 전압 레벨 설정부; 및 각각, 제1 기준 전압 및 제2 기준 전압과 상기 전원 전압을 피드백 한 신호의 차이에, 상기 디지털 제어 신호의 하위 N-i개의 비트에 의한 하위 비트 값에 대응되는 계수를 곱하고 곱한 결과를 합산하여 출력하는 보간기; 및 상기 보간기의 출력에 따라 공급하는 전류량을 제어하여 상기 전원 전압의 전압 레벨을 보상하는 정전압 공급부를 포함한다.

본 개시에 따른 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 의하면, 발진 주파수의 생성을 제어하는 제어기가 디지털 코드를 수신하여 아날로그의 제어 전원을 생성함에 있어, 내장되는 제어기가 디지털-아날로그 컨버터 기능을 수행하면서도 제어 전원을 피드백에 의해 정확하게 생성함으로써, 디지털 제어 발진기 또는 디지털 제어 발진기를 포함하는 전자 장치의 레이아웃 면적을 줄일 수 있고 정확한 동작을 수행할 수 있는 장점이 있다.

본 개시에 따른 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 의하면, 2^N의 해상도를 가지는 디지털 제어 발진기에서 2^N-1 개보다 작은 단위 지연 셀을 포함하더라도 각 단위 레벨 셀이 하나의 전원 전압의 전압 레벨에 대응될 수 있어, 레이아웃 면적을 줄이면서도 발진 주파수를 안정적이고 정확하게 생성할 수 있는 장점이 있다.

본 개시에 따른 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 의하면, 계수가 선형적으로 변경되는 보간기를 포함하여, 제어 전원이 단조 증가 또는 단조 감소 특성을 가짐으로써, 발진 주파수가 안정적으로 생성될 수 있는 장점이 있다.

본 개시에 따른 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치에 의하면, 외부 환경 등에 의해 발진 주파수의 조정이 요구되어 제어 전원의 전압 레벨이 변경되더라도, 제어 전원의 전압 레벨이 변경되는 정도를 최소화함으로써, 발진 주파수가 안정적으로 생성될 수 있는 장점이 있다.

도 1은 일 실시예에 따른 디지털 제어 발진기를 나타내는 블록도이다.
도 2는 도 1의 디지털 제어부의 일 예를 나타내는 도면이다.
도 3 및 도 4는 각각, 도 1 또는 도 2의 디지털 제어 발진기에서 생성되는 전원의 예를 나타내는 도면이다.
도 5 및 도 6은 각각, 도 4의 전압 제어 발진부의 예를 나타내는 도면이다.
도 7 및 도 8은 각각, 도 4의 디지털 제어부의 예를 나타내는 도면이다.
도 9는 도 7 및 도 8의 전원 전압의 전압 레벨의 예를 나타내는 도면이다.
도 10은 도 4의 디지털 제어부의 전압 레벨 설정부에 포함되는 단위 레벨 셀의 개수의 예를 나타내는 도면이다.
도 11 및 도 12는 각각, 단위 레벨 셀의 예를 나타내는 도면이다.
도 13 및 도 14는 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다.
도 15는 도 14의 전압 레벨 설정부의 일 예를 나타내는 도면이다.
도 16은 도 15에 의한 전원 전압의 전압 레벨의 예를 나타내는 도면이다.
도 17은 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다.
도 18a은 도 17의 디지털 제어부의 일 예를 나타내는 도면이다.
도 18b는 도 18의 제1 계수 및 제2 계수를 설정하는 구조의 예를 나타내는 도면이다.
도 19 내지 도 21은 각각, 도 18a의 제1 전압 레벨 설정부의 일 예를 나타내는 도면이다.
도 22는 도 18a의 제1 계수 및 제2 계수의 관계의 예를 나타내는 도면이다.
도 23 및 도 24는 각각, 도 17 또는 도 18a의 제1 전압 레벨 설정부의 예를 나타내는 도면이다.
도 25는 도 18a의 보간기의 계수들 사이의 관계를 나타내는 도면이다.
도 26은 도 4의 전압 레벨 설정부의 다른 예를 나타내는 도면이다.
도 27 및 도 28은 각각, 도 26의 전압 레벨 설정부를 포함하는 디지털 제어부의 예를 나타내는 도면이다.
도 29는 도 4의 디지털 제어 발진기의 다른 예를 나타내는 도면이다.
도 30 및 도 31은 각각, 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다.
도 32는 일 실시예에 따른 디지털 제어 발진기를 포함하는 위상 고정 루프의 일 예를 나타내는 도면이다.
도 33은 디지털 제어 신호의 생성에 대한 일 예를 나타내는 도면이다.
도 34는 일 실시예에 따른 디지털 제어 발진기를 포함하는 클럭 데이터 복원 회로의 일 예를 나타내는 도면이다.
도 32는 일 실시예에 따른 디지털 제어 발진기를 포함하는 전자 장치의 일 예를 나타내는 도면이다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 일 실시예에 따른 디지털 제어 발진기를 나타내는 블록도이다. 도 1을 참조하면, 일 실시예에 따른 디지털 제어 발진기(Digitally Controlled Oscillator, 100)는 발진 주파수(fout)의 제어를 위한 신호로 디지털 제어 신호(DCN)를 사용한다. 전자 장치의 고속화 등으로 인해, 잡음에 의해 발진 주파수(fout)가 부정확하게 생성되면, 전자 장치의 오동작이 야기될 수 있다. 또한, 전자 장치의 정밀화 등으로 인해, 발진 주파수(fout)를 미세하게 조정해야 한다. 일 실시예에 따른 디지털 제어 발진기(100)는 디지털 제어 신호(DCN)에 의해 발진 주파수(fout)를 제어함으로써, 잡음에 강하고, 고해상도로 정확하게 발진 주파수(fout)에 대한 제어를 수행할 수 있다.

디지털 제어 발진기(100)는 디지털 제어 신호(DCN)에 의해 발진 주파수(fout)를 제어하기 위해, 즉 출력 클럭(CLK)이 요구되는 발진 주파수(fout)로 정확하게 생성되도록, 디지털 제어부(120) 및 전원 제어 발진부(140)를 포함한다. 디지털 제어부(120)는 출력 전원(PS)이 피드백(feedback) 된 신호와, 입력되는 디지털 제어 신호(DCN)에 근거하여 설정된 기준 전원의 차이를 보상하여, 출력 전원(PS)으로 출력한다. 디지털 제어 신호(DCN)는 N개의 비트를 갖는 디지털 코드(digital code)일 수 있다. 따라서, 디지털 제어 신호(DCN)는 2^N 개의 디지털 값 중 하나로 인가될 수 있다. 예를 들어, 디지털 제어 신호(DCN)가 2 비트(N=2)라면, 디지털 제어 신호(DCN)는 00, 01, 10, 11의 4개의 디지털 값 중 하나로 인가될 수 있다.

디지털 제어 신호(DCN)는 디지털 제어 발진기(100) 또는 디지털 제어 발진기(100)가 포함되는 전자 장치의 온도 등의 환경 변화 또는 공정 상 발생하는 제조 오차 등에 의한 발진 주파수(fout)의 조정이 요구되는 때에, 요구되는 발진 주파수(fout)의 조정에 대응되는 디지털 값으로 디지털 제어부(120)로 인가될 수 있다. 디지털 제어 신호(DCN)의 생성 등에 대한 좀더 자세한 사항은 후술된다.

전원 제어 발진부(140)는 출력 클럭(CLK)을 출력 전원(PS)에 대응되는 발진 주파수(fout)로 생성한다. 발진 주파수(fout)는 디지털 제어 신호(DCN)의 비트 수(N)를 지수로 하는 2의 거듭 제곱 값(2^N)과 동일한 개수, 즉 2^N 개의 주파수 중 하나로 생성될 수 있다. 다시 말해, 일 실시예에 따른 디지털 제어 발진기(100)의 디지털 제어 신호(DCN)의 비트 수가 N이면, 디지털 제어 발진기(100)의 해상도는 2^N일 수 있다.

도 2는 도 1의 디지털 제어부의 일 예를 나타내는 도면이다. 도 2를 참조하면, 디지털 제어부(120)는 전원 레벨 설정부(122) 및 전원 레벨 보상부(124)를 포함한다. 전원 레벨 설정부(122)는 디지털 제어 신호(DCN)에 응답하여 기준 전원(Pref)의 전원 레벨을 설정할 수 있다. 전원 레벨 보상부(124)는 기준 전원(Pref)과 피드백 되는 출력 전원(PS)이 피드백 된 신호의 차이를 보상할 수 있다.

이렇듯, 본 발명의 실시예에 따른 디지털 제어 발진기(100)에 의하면, 별도의 디지털-아날로그 컨버터를 구비하지 아니하더라도, 내장되는 디지털 제어부(120)가 디지털 제어 신호(DCN)에 근거하여 아날로그의 출력 전원(PS)을 출력하는 디지털-아날로그 컨버팅을 수행하면서도, 출력 전원(PS)의 피드백 된 신호에 근거하여 출력 전원(PS)의 전압 레벨을 보상함으로써, 디지털 제어 발진기(100) 또는 디지털 제어 발진기(100)를 포함하는 전자 장치의 레이아웃 면적을 줄이면서도, 안정적이고 정확한 발진 주파수를 생성할 수 있다.

도 3 및 도 4는 각각, 도 1 또는 도 2의 디지털 제어 발진기에서 생성되는 전원의 예를 나타내는 도면이다. 도 1 내지 도 3을 참조하면, 디지털 제어부(120)의 전원 레벨 설정부(122) 및 전원 레벨 보상부(124)가 각각, 기준 전원(Pref) 및 출력 전원(PS)을 전류 전원의 기준 전류(Iref) 및 출력 전류(SCR)로 출력하는, 전원 레벨 설정부(122) 및 전류 레벨 보상부(124)일 수 있다. 이 경우, 전원 제어 발진부(140)는 출력 전류(SCR)에 의해 제어되는 전류 제어 발진부(140)일 수 있다. 전류 제어 발진부(140)는 입력되는 출력 전류(SCR)의 변화에 따라 발진 주파수(fout)를 변화시킬 수 있다. 전류 제어 발진부(140)는, 예를 들어, 각각, 공급되는 출력 전류(SCR)의 전류량에 따라 지연을 달리하는 단위 지연 셀이 직렬로 연결되고, 마지막 단의 단위 지연 셀의 출력이 처음 단의 단위 지연 셀의 입력으로 인가되는 링형 발진기(미도시)를 발진 회로로 포함할 수 있다. 각 단위 지연 셀은, 인버터 또는 차동 증폭기 등을 포함하여 지연을 수행할 수 있다. 다만, 이에 한정되는 것은 아니고, 각 단위 지연 셀은, 레지스터 및 커페시터 또는 인덕터 및 커패시터 등을 포함하여 지연을 수행할 수도 있다.

또는, 도 1, 도 2 및 도 4를 참조하면, 디지털 제어부(120)의 전원 레벨 설정부(122) 및 전원 레벨 보상부(124)가 각각, 기준 전원(Pref) 및 출력 전원(PS)을 전압 전원의 기준 전압(Vref) 및 출력 전압(SVT)으로 출력하는, 전압 레벨 설정부(122) 및 전압 레벨 보상부(124)일 수 있다. 이 경우, 전원 제어 발진부(140)는 출력 전압(SVT)에 의해 제어되는 전압 제어 발진부(140)일 수 있다. 전압 제어 발진부(140)는 입력되는 출력 전압(SVT)의 변화에 따라 발진 주파수(fout)를 변화시킬 수 있다.

도 5 및 도 6은 각각, 도 4의 전압 제어 발진부의 예를 나타내는 도면이다. 먼저, 도 4 및 도 6을 참조하면, 전압 제어 발진부(140)는 인버터인 단위 지연 셀(142_1, 142_2, …, 142_m)이 직렬로 연결되는 링 발진기(Ring Oscillator, RO)를 포함한다. 단위 지연 셀(142_1, 142_2, …, 142_m)은 홀수 개로 구비된다. 링 발진기(RO)의 입력에 논리 하이(H)가 인가되면, 홀수 개의 단위 지연 셀(142_1, 142_2, …, 142_m)을 거쳐 논리 로우(L)의 출력(Out)이 출력된다. 반면, 링 발진기(RO)의 입력에 논리 로우(L)가 인가되면, 홀수 개의 단위 지연 셀(142_1, 142_2, …, 142_m)을 거쳐 논리 하이(H)의 출력(Out)이 출력된다. 마지막 단의 단위 지연 셀(142_1, 142_2, …, 142_m)의 출력(Out)이 처음 단의 단위 지연 셀(142_1, 142_2, …, 142_m)의 입력으로 인가되므로, 링 발진기(RO)는 논리 하이(H) 및 논리 로우(L)가 서로 교번되는 파형의 출력(Out)을 생성한다.

출력(Out)의 주기, 즉 출력(Out)이 논리 하이(H)가 된 후 바로 다음으로 다시 논리 하이(H)가 되기 이전까지의 주기에 따라, 발진 주파수(fout)가 결정된다. 각 단위 지연 셀(142_1, 142_2, …, 142_m)에 인가되는 전원 전압(VDD)에 따라, 각 단위 지연 셀(142_1, 142_2, …, 142_m)의 지연량이 달라지므로, 출력(Out)의 주기가 달라져, 발진 주파수(fout)를 변화시킬 수 있다. 도 5의 전원 전압(VDD)은 도 4의 출력 전압(SVT)이다. 발진 주파수(fout)를 변화시켜, 다수의 채널을 사용하는 무선 통신 등에서 요구되는 다양한 주파수를 생성할 수 있다. 또는, 피드백 되는 발진 주파수(fout)를 변화시켜, 발진 주파수(fout)가 일정한 값을 갖도록 하여, 안정적인 동작을 도모할 수 있다. 도 6의 링 발진기(RO)는 도 5의 링 발진기(RO)의 각 단위 지연 셀(142_1, 142_2, …, 142_m)의 출력 단에 RC 로패스 필터(LPF)를 부가하여, 출력(Out)에 포함될 수 있는 리플(ripple) 성분을 제거함으로써, 좀더 정확하고 안정적으로 발진 주파수(fout)를 생성할 수 있다.

이하에서는 설명의 편의를 위해, 디지털 제어 발진기(100)에서 생성되는 전원이 전압 전원인, 도 4의 디지털 제어 발진기(100)에서의 구조 및 동작에 한하여 설명한다. 다만, 이에 한정되는 것은 아니다. 이하에서 설명되는 도 4의 디지털 제어 발진기(100)에서의 구조 및 동작에서 전압 전원 대신 전류 전원으로 대체함으로써, 전술된 도 3의 디지털 제어 발진기(100)의 구조 및 동작도 용이하게 실시될 수 있음을 알려 둔다. 또한, 이하에서는 별도의 설명이 없는 한, 디지털 제어부(120)가 출력하는 출력 전압(SVT)을 전원 전압(VDD)으로 나타낸다. 다만, 디지털 제어부(120)가 출력하는 출력 전압(SVT)이 전원 전압(VDD)으로 한정되는 것은 아니고 전원 전압(VDD)과 다른 전압 레벨을 갖거나 전원 전압(VDD)의 용도와 다른 용도로 사용되는 전압일 수 있음을 알려 둔다.

도 7 및 도 8은 각각, 도 4의 디지털 제어부의 예를 나타내는 도면이다. 먼저, 도 7을 참조하면, 디지털 제어부(120)의 전압 레벨 설정부(122)는 전압 레벨 생성부(122_1) 및 선택부(122_2)를 포함할 수 있다. 전압 레벨 설정부(122)는 디지털 제어 신호(DCN)의 비트 수(N)를 지수로 하는 2의 거듭 제곱 값(2^N) 보다 하나 작은 개수의 단위 레벨 셀을 포함할 수 있다. 이하에서는 디지털 제어 신호(DCN)의 비트 수(N)를 지수로 하는 2의 거듭 제곱 값(2^N)과 동일한 개수를 2^N개로 간략히 표시한다. 단위 레벨 셀의 예는 후술된다. 선택부(122_2)는 디지털 제어 신호(DCN)에 응답하여 각 단위 레벨 셀을 온(on) 또는 오프(off)하여, 2^N개 의 전압 레벨 중 하나로, 기준 전압(Vref)의 전압 레벨을 선택할 수 있다.

디지털 제어부(120)의 전압 레벨 보상부(124)는 비교부(124_1) 및 정전원 공급부(124_2)를 포함할 수 있다. 비교부(124_1)는 전압 레벨 설정부(122)로부터 수신되는 기준 전압(Vref) 및 전원 전압(VDD)의 피드백 된 신호를 비교하여 차이 값(DIF)을 출력할 수 있다. 예를 들어, 비교부(124_1)는 도 8에 도시되는 바와 같이, OP 앰프(차동 증폭기)일 수 있다. 도 8에서, 기준 전압(Vref)은 차동 증폭기(124_1)의 + 단자로 입력되고, 전원 전압(VDD)의 피드백 된 신호는 차동 증폭기(124_1)의 - 단자로 입력된다. 차동 증폭기(124_1)는 기준 전압(Vref) 및 전원 전압(VDD)의 피드백 된 신호를 비교하여 그에 대응되는 차이 값(DIF)을 출력한다.

정전원 공급부(124_2)는 기준 전압(Vref) 및 전원 전압(VDD)의 피드백 된 신호의 차이 값(DIF)을 보상하여 전원 전압(VDD)을 공급할 수 있다. 예를 들어, 정전원 공급부(124_2)는 도 8에 도시되는 바와 같이, 정전압 공급부(124_2)일 수 있다. 정전압 공급부(124_2)는 기준 전압(Vref) 및 전원 전압(VDD)의 피드백 된 신호의 차이 값(DIF)에 따라 전류량이 조절되어 전원 전압(VDD)이 일정한 전압 레벨을 유지할 수 있도록 한다. 예를 들어, 도 8과 같이, 정전원 공급부(124_2)의 출력인 전원 전압(VDD)이 역위상으로 차동 증폭기(124_1)로 입력, 즉 네거티브 피드백(negative feedback) 되므로, 기준 전압(Vref)과 전원 전압(VDD)의 피드백 된 신호의 차이 값(DIF)이 양의 값을 갖는 경우, 기준 전압(Vref)이 전원 전압(VDD)의 피드백 된 신호보다 크므로, 정전원 공급부(124_2)는 기준 전류량보다 적은 전류량으로 동작한다. 반면, 기준 전압(Vref)과 전원 전압(VDD)의 피드백 된 신호의 차이 값(DIF)이 음의 값을 갖는 경우, 기준 전압(Vref)이 전원 전압(VDD)의 피드백 된 신호보다 작으므로, 정전원 공급부(124_2)는 기준 전류량보다 많은 전류량으로 동작한다.

전압 레벨 보상부(124)는 상기와 같은 동작을 통해, 전원 전압(VDD)이 기준 전압(Vref)의 전압 레벨과 동일한 전압 레벨로 생성되도록 한다. 전술한 바와 같이, 도 7 및 도 8의 디지털 제어부(120)에 의해 생성되는 전원 전압(VDD)은 2^N개의 전압 레벨 중 하나로 생성된다.

도 9는 도 7 및 도 8의 전원 전압의 전압 레벨의 예를 나타내는 도면이다. 도 1, 도 7 및 도 8을 참조하면, 출력 클럭(CLK)의 발진 주파수(fout)를 제어하는 디지털 제어부(120)에서 출력되는 전원 전압(VDD)은, 디지털 제어부(120)로 입력되는 디지털 제어 신호(DCN)의 디지털 값이 증가함에 따라 증가한다. 예를 들어, 디지털 제어 신호(DCN)가 제1 값(1)을 갖는 경우 전원 전압(VDD)은 제1 전압 레벨(V1)로 출력되고, 디지털 제어 신호(DCN)가 제1 값(1)보다 큰 제2 값(2)을 갖는 경우 전원 전압(VDD)은 제1 전압 레벨(V1)보다 큰 제2 전압 레벨(V2)로 생성된다. 또한, 전원 전압(VDD)이 가질 수 있는 전압 레벨(V1, V2, … V2^N)은 디지털 제어 신호(DCN)가 가질 수 있는 디지털 값, 즉 2^N개의 디지털 값 각각에 대응된다.

도 10은 도 4의 디지털 제어부의 전압 레벨 설정부에 포함되는 단위 레벨 셀의 개수의 예를 나타내는 도면이고, 도 11 및 도 12는 각각, 단위 레벨 셀의 예를 나타내는 도면이다. 먼저, 도 4 및 도 10을 참조하며, 디지털 제어부(120)는 x개의 단위 레벨 셀(UC)을 포함할 수 있다. x개의 단위 레벨 셀(UC)은 직렬 또는 병렬로 연결될 수 있다. 각 단위 레벨 셀(UC)은 기준 전압(Vref) 또는 전원 전압(VDD)의 임의의 전압 레벨에 대응된다. 예를 들어, 제1 단위 레벨 셀(UC1)은 기준 전압(Vref) 또는 전원 전압(VDD)의 제1 전압 레벨(V1)에 대응되고, 제2 단위 레벨 셀(UC2)은 기준 전압(Vref) 또는 전원 전압(VDD)의 제2 전압 레벨(V2)에 대응될 수 있다. 도 10의 제1 전압 레벨(V1) 및 제2 전압 레벨(V2)은 각각, 도 9의 제1 전압 레벨(V1) 및 제2 전압 레벨(V2)과 동일하거나 상이할 수 있다.

단위 레벨 셀(UC)은 다양한 형태로 구현될 수 있다. 예를 들어, 도 11은, 전류 I를 공급하는 전류원(CG)에 각각 연결되는 단위 레벨 셀(UC)은 도시한다. 도 11은 단위 레벨 셀(UC)은 저항(R)과, 접지 전압에 연결되는 스위치(SW)로 구성될 수 있다. 단위 레벨 셀(UC) 각각에 구비되는 저항(R)은, 안정적이고 정확한 전압(Vout)을 출력하기 위해, 동일한 저항 값을 가질 수 있다. 스위치(SW)를 제어하는 신호, 예를 들어, 디지털 제어 신호(DCN)의 디지털 값에 따라, 각 단위 레벨 셀(UC)의 스위치(SW)가 온 또는 오프 된다.

예를 들어, 단위 레벨 셀(UC)이 3개이고 디지털 제어 신호(DCN)의 디지털 값이 00인 경우, 단위 레벨 셀(UC)의 각 스위치가 오프 되어, 출력되는 전압(Vout)은 3RI의 전압 레벨로 설정될 수 있다. 또는, 단위 레벨 셀(UC)이 3개이고 디지털 제어 신호(DCN)의 디지털 값이 10인 경우, 단위 레벨 셀(UC) 중 접지 전압에 인접하여 위치하는 2개의 단위 레벨 셀(UC)의 스위치가 오프 되고 나머지 하나의 단위 레벨 셀(UC)의 스위치만이 온 되어, 출력되는 전압(Vout)은 RI의 전압 레벨로 설정될 수 있다. 또는 단위 레벨 셀(UC)이 3개이고 디지털 제어 신호(DCN)의 디지털 값이 11인 경우, 단위 레벨 셀(UC)의 각 스위치가 온 되어, 출력되는 전압(Vout)은 0의 전압 레벨로 설정될 수 있다.

다만, 도 11에서 단위 레벨 셀(UC)을 구성하는 스위치(SW)의 위치를 변경하여, 모든 단위 레벨 셀(UC)의 각 스위치가 온 되더라도, 0 이외의 전압 레벨로 전압(Vout)이 출력될 수 있다. 도 11의 단위 레벨 셀(UC)과 달리, 도 12의 단위 레벨 셀(UC)은 각각, 전류 I를 공급하는 전류원(CG) 및 스위치(SW)로 구성될 수 있다. 도 12의 각 단위 레벨 셀(UC)의 전류원(CG)은 안정적이고 정확한 전압(Vout)을 출력하기 위해, 동일한 전류 구동 능력을 가질 수 있다. 도 12의 각 단위 레벨 셀(UC)의 온 또는 오프에 의한 전압 레벨 설정은 전술된 도 11과 같으므로, 이에 대한 설명은 생략한다.

도 4의 디지털 제어부의 전압 레벨 설정부에 포함되는 도 10의 단위 레벨 셀의 개수 x는 디지털 제어 신호(DCN)의 비트 수(N)를 지수로 하는 2의 거듭 제곱(2^N) 보다 하나 작은 2^N-1 일 수 있다. 예를 들어, 도 7 및 도 8의 디지털 제어부(120)의 전압 레벨 생성부(122_1)는 2^N-1 개의 단위 레벨 셀(UC)을 포함할 수 있다. 2^N-1 개의 단위 레벨 셀(UC) 각각에 대한 온 및 오프의 설정으로, 전압 레벨 생성부(122_1)는 도 9의 2^N 개의 전압 레벨 중 하나의 전압 레벨을 설정할 수 있다. 전술한 바와 같이, 모든 단위 레벨 셀(UC)을 온 시키는 경우에 대응되는 전압 레벨이 존재하므로, 각 단위 레벨 셀(UC)이 하나의 전압 레벨에 대응되더라도 2^N개의 전압 레벨에 대해 2^N-1 개의 단위 레벨 셀(UC)이 요구될 수 있다.

도 7 및 도 8의 전압 레벨 생성부(122_1)에 포함되는 단위 레벨 셀(UC) 각각에 대한 온 및 오프 여부는 디지털 제어 신호(DCN)에 의한다. 다시 말해, 도 7 및 도 8의 디지털 제어부(120)는 디지털 제어 신호(DCN)의 2^N 개의 디지털 값 중 하나로 입력되는 N 비트의 디지털 제어 신호(DCN)에 따라, 2^N-1 개의 단위 레벨 셀(UC) 각각을 온 또는 오프하여, 2^N 개의 전압 레벨 중 하나로 기준 전압(Vref)을 설정한다. 도 7 및 도 8의 디지털 제어부(120)의 전압 레벨 보상부(124)는 기준 전압(Vref)의 전압 레벨로 전원 전압(VDD)을 출력한다. 따라서, 도 7 및 도 8의 디지털 제어부(120)에 의해 생성되는 전원 전압(VDD)은 도 9의 2^N 개의 전압 레벨 중 하나를 설정할 수 있다.

전술한 바와 같이, N 비트의 디지털 제어 신호(DCN)에 의해 발진 주파수(fout)가 제어되는 경우, 발진 주파수(fout)는 2^N 개의 주파수 중 하나로 생성될 수 있다. 발진 주파수(fout)는 전원 전압(VDD)의 변동에 민감하다. 따라서, 전원 전압(VDD)을 안정적이고 정확하게 생성해야 한다. 이를 위해, 디지털 제어부(120)의 각 단위 레벨 셀이 하나의 전원 전압(VDD)의 전압 레벨에 대응되어야 한다.

이상에서는 각 전압 레벨의 개수에 대응되는 개수(2^N-1 개)만큼 단위 레벨 셀(UC)을 구비하여, 각 단위 레벨 셀이 하나의 전원 전압(VDD)의 전압 레벨에 대응되는 디지털 제어부(120)의 예를 설명하였다. 이하에서 설명되는 2^N의 해상도를 가지는 디지털 제어 발진기(100)에서 2^N-1 개보다 작은 단위 지연 셀을 포함하더라도 각 단위 레벨 셀이 하나의 전원 전압(VDD)의 전압 레벨에 대응될 수 있어, 레이아웃 면적을 줄이면서도 발진 주파수를 안정적이고 정확하게 생성할 수 있는 디지털 제어 발진기의 예를 설명한다.

도 13 및 도 14는 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다. 먼저, 도 13을 참조하면, 일 실시예에 따른 디지털 제어부(120)는 전압 레벨 설정부(122) 및 전압 레벨 보상부(124)를 포함할 수 있다. 전압 레벨 설정부(122)는 디지털 제어 신호(DCN)에 응답하여 기준 전압(Vref)의 전압 레벨을 설정할 수 있다. 전압 레벨 보상부(124)는 기준 전압(Vref)과 전원 전압(VDD)이 피드백 된 신호 차이를 보상할 수 있다.

도 13의 전압 레벨 설정부(122)는 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)를 포함할 수 있다. 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 제1 비트 위치 값에 응답하여 임시 기준 전압(Vtemp)을 출력할 수 있다. 제2 전압 레벨 설정부(122_4)는 디지털 제어 신호(DCN)의 제2 비트 위치 값에 응답하여, 임시 기준 전압(Vtemp)의 전압 레벨을 변조하여 기준 전압(Vref)으로 출력할 수 있다.

디지털 제어 신호(DCN)의 제1 비트 위치 값은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들이 나타내는 값이고, 디지털 제어 신호(DCN)의 제2 비트 위치 값은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들을 제외한 나머지 비트들이 나타내는 값일 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 제1 비트 위치 값 및 제2 비트 위치 값은 각각, 도 14에 도시되는 바와 같이, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1]) 및 하위 비트 값(DCN[N-i:1])일 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 비트 수(N)가 3이며, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])은 상위 두 개의 비트가 나타내는 값일 수 있다(i=1). 예를 들어, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])은 DCN[3:2]일 수 있다. 예를 들어, 디지털 제어 신호(DCN)가 101로 인가된다면, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1]), 즉 제1 전압 레벨 설정부(122_3)에 인가되는 제1 비트 위치 값은 10일 수 있다.

디지털 제어 신호(DCN)의 비트 수(N)가 3이고 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])이 상위 두 개의 비트가 나타내는 값이면(i=1), 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])은 하위 한 개의 비트가 나타내는 값일 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])이 DCN[3:2]인 경우, 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])은 DCN[1:1]일 수 있다. 예를 들어, 디지털 제어 신호(DCN)가 101로 인가되고 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])이 10이면, 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1]) 즉 제2 전압 레벨 설정부(122_4)에 인가되는 제2 비트 위치 값은 1일 수 있다.

이하에서는 디지털 제어 신호(DCN)의 제1 비트 위치 값 및 제2 비트 위치 값을 각각, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1]) 및 하위 비트 값(DCN[N-i:1])인 예에 한하여 설명한다.

다시 도 13을 참조하면, 각각, 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)에 포함되는 도 10의 단위 레벨 셀(UC)의 개수의 합(x)은 2^N-1 보다 작을 수 있다. 예를 들어, 제1 전압 레벨 설정부(122_3)는 2ⁱ-1 개의 단위 레벨 셀(UC)을 포함하고, 제2 전압 레벨 설정부(122_4)는 x-2ⁱ-1 개의 단위 레벨 셀(UC)을 포함하여, 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)에 포함되는 단위 레벨 셀(UC)의 개수의 합은 x일 수 있다. 이에 대하여 설명한다.

도 15는 도 14의 전압 레벨 설정부의 일 예를 나타내는 도면이다. 도 14를 참조하면, 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트의 개수에 대응되는 개수의 전압 레벨 중 하나를 임시 기준 전압(Vtemp)의 전압 레벨로 설정할 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 상위 비트의 개수가 i라면, 제1 전압 레벨 설정부(122_3)는 2ⁱ 개의 전압 레벨(V1, V2, …, V2ⁱ) 중 하나를 임시 기준 전압(Vtemp)의 전압 레벨로 설정할 수 있다. 예를 들어, 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트의 개수 i를 지수로 하는 2의 거듭 제곱 값(2ⁱ)보다 하나 작은 2ⁱ-1 개의 단위 레벨 셀을 포함할 수 있다. 이하에서는 디지털 제어 신호(DCN)의 상위 비트의 개수 i를 지수로 하는 2의 거듭 제곱 값과 동일한 개수를 2ⁱ개로 간략히 표시한다.

제1 전압 레벨 설정부(122_3)는 전압 레벨 생성부(122_31) 및 선택부(122_32)를 포함할 수 있다. 상기 예에서, 2ⁱ-1 개의 단위 레벨 셀을 포함할 수 있다. 예를 들어, 전압 레벨 생성부(122_31)는 도 11과 같은 구조의 단위 레벨 셀(UC)을 2ⁱ-1 개 구비할 수 있다.

선택부(122_32)는 디지털 제어 신호(DCN)의 에 응답하여 2ⁱ-1 개의 단위 레벨 셀을 각각 온(on) 또는 오프(off)하여, 2ⁱ개 의 전압 레벨 중 하나로, 임시 기준 전압(Vtemp)의 전압 레벨을 선택할 수 있다.

계속해서 도 15를 참조하면, 제2 전압 레벨 설정부(122_4)는 가중치 부가부(122_4)일 수 있다. 가중치 부가부(122_4)는 제1 전압 레벨 설정부(122_3)로부터 인가되는 임시 기준 전압(Vtemp)에, 디지털 제어 신호(DCN)의 하위 비트의 개수에 대응되는 개수의 가중치 중 하나를 부가하여, 기준 전압(Vref)의 전압 레벨로 설정할 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 하위 비트의 개수가 j라면 2^j 개의 가중치가 설정될 수 있다. 예를 들어, 제2 전압 레벨 설정부(122_4)는 2^j개의 가중치를 임시 기준 전압(Vtemp)에 부가하기 위해, 도 12와 같은 구조의 단위 레벨 셀(UC)을 포함할 수 있다. 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])에 따라, 도 12의 각 단위 레벨 셀(UC)의 스위치(SW)를 온 또는 오프함으로써, 가중치를 설정할 수 있다.

예를 들어, 제1 전압 레벨(V1)로 인가되는 임시 기준 전압(Vtemp)에 대해, 제2 전압 레벨 설정부(122_4)는 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])에 대응되는 가중치를 부가할 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 하위 비트의 개수가 2라면 4개의 가중치 중 하나를 임시 기준 전압(Vtemp)에 부가할 수 있다. 이 경우, 제1 전압 레벨(V1)과 제2 전압 레벨(V1)의 차이가 1이라면, 4개의 가중치는 각각, 1, 1.25, 1.5 및 1.75일 수 있다.

이 경우, 제2 전압 레벨 설정부(122_4)는 도 12의 단위 레벨 셀(UC)을 3개 구비할 수 있고, 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1]) 00에 응답하여 모든 단위 레벨 셀의 스위치를 오프함으로써, 가중치 1을 임시 기준 전압(Vtemp)에 부가할 수 있다. 다만, 도 12는 모든 모든 단위 레벨 셀의 스위치를 오프하는 경우, 출력되는 전압(Vout)이 0으로 설정되어 있으나, 저항 R에 전원을 연결하여, 출력되는 전압(Vout)이 1이 되도록 설정될 수 있다.

상기와 같은 방식에 의해, 제2 전압 레벨 설정부(122_4)는 도 16과 같이, 임시 기준 전압(Vtemp)의 두 개의 전압 레벨 사이에 하위 비트의 개수에 대응되는 세분된 전압 레벨을 생성할 수 있다.

따라서, 전압 레벨 설정부(122)는 제2 전압 레벨 설정부(122_4)에 의해 2ⁱ개의 임시 기준 전압(Vtemp)의 전압 레벨 각각에 대해 2^j개의 가중치를 부가할 수 있으므로, 전원 전압(VDD)은 2ⁱ* 2^j개의 전압 레벨 중 하나로 생성될 수 있다. 전술한 바와 같이, 디지털 제어 신호(DCN)의 제1 비트 위치 값(상위 비트 값)은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들이 나타내는 값이고, 디지털 제어 신호(DCN)의 제2 비트 위치 값(하위 비트 값)은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들을 제외한 나머지 비트들이 나타내는 값이므로, 디지털 제어 신호(DCN)의 비트 수 N은 i + j와 같을 수 있다.

따라서, 도 15의 전압 레벨 설정부(122)에 의해 설정될 수 있는 전원 전압(VDD)의 전압 레벨의 개수 2ⁱ* 2^j 는 2^N 과 같을 수 있다. 그러므로, 전압 레벨 설정부(122)는 2^N-1 개보다 작은 개수의 단위 레벨 셀에 의하여도 동일한 해상도를 구현함으로써, 레이아웃 면적을 줄일 수 있다.

도 15의 전원 레벨 설정부(122)에 의해 설정된 기준 전압(Vref)은 도 14의 전압 레벨 보상부(124)로 인가된다. 전압 레벨 보상부(124)는 도 8의 비교부(124_1) 및 정전원 공급부(124_2)를 포함할 수 있다. 따라서, 전압 레벨 설정부(122)로부터 수신되는 기준 전압(Vref) 및 전원 전압(VDD)의 피드백 된 신호를 비교한 차이 값(DIF)에 따라 전류량이 조절되어 전원 전압(VDD)이 일정한 전압 레벨을 유지할 수 있도록 한다. 전압 레벨 보상부(124)는 상기와 같은 동작을 통해, 전원 전압(VDD)이 기준 전압(Vref)의 전압 레벨과 동일한 전압 레벨로 생성되도록 한다.

도 17은 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다. 도 17을 참조하면, 일 실시예에 따른 디지털 제어부(120)는 전압 레벨 설정부(122) 및 전압 레벨 보상부(124)를 포함할 수 있다. 전압 레벨 설정부(122)는 디지털 제어 신호(DCN)에 응답하여 기준 전압(Vref)의 전압 레벨을 설정할 수 있다. 전압 레벨 보상부(124)는 기준 전압(Vref)과 전원 전압(VDD)의 피드백 된 신호의 차이를 보상할 수 있다.

도 17의 전압 레벨 설정부(122)는 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)를 포함할 수 있다. 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 제1 비트 위치 값에 대응되는 개수의 전압 레벨 중 두 개의 전압 레벨로 임시 기준 전압(Vtemp)을 출력할 수 있다. 이하에서는 두 개의 전압 레벨로 출력되는 임시 기준 전압(Vtemp) 중 하나를 제1 임시 기준 전압(Vtemp1)이라 하고, 다른 하나를 제2 임시 기준 전압(Vtemp2)이라 한다.

제2 전압 레벨 설정부(122_4)는 디지털 제어 신호(DCN)의 제2 비트 위치 값에 응답하여, 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압의 전압 레벨을 변조하여 기준 전압(Vref)으로 출력할 수 있다. 제2 전압 레벨 설정부(122_4)는 제1 임시 기준 전압(Vtemp1)과 전원 전압(VDD)이 피드백 된 신호의 차이에 대응되는 제1 차이 값(DIF1)에 제1 계수를 부가한 전압 레벨과, 제2 임시 기준 전압(Vtemp2)과 전원 전압(VDD)이 피드백 된 신호의 차이에 대응되는 제2 차이 값(DIF2)에 제2 계수를 부가한 전압 레벨을 합한 전압 레벨을, 기준 전압(Vref)의 전압 레벨로 하여 출력할 수 있다.

도 17의 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)에 포함되는 도 10의 단위 레벨 셀(UC)의 개수의 합(x)은 2^N-1 보다 작을 수 있다. 예를 들어, 제1 전압 레벨 설정부(122_3)는 2ⁱ-1 개의 단위 레벨 셀(UC)을 포함하고, 제2 전압 레벨 설정부(122_4)는 x-2ⁱ-1 개의 단위 레벨 셀(UC)을 포함하여, 제1 전압 레벨 설정부(122_3) 및 제2 전압 레벨 설정부(122_4)에 포함되는 단위 레벨 셀(UC)의 개수의 합은 2^N-1 보다 적은 x일 수 있다. 이에 대하여 도 18a의 예로 설명한다.

도 18a는 도 17의 디지털 제어부의 일 예를 나타내는 도면이다. 도 18a를 참조하면, 제1 전압 레벨 설정부(122_3)로 인가되는 디지털 제어 신호(DCN)의 제1 비트 위치 값은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들이 나타내는 값일 수 있다. 그리고, 제2 전압 레벨 설정부(122_4)로 인가되는 디지털 제어 신호(DCN)의 제2 비트 위치 값은, 디지털 제어 신호(DCN)의 상위 임의의 개수의 비트들을 제외한 나머지 비트들이 나타내는 값일 수 있다. 디지털 제어 신호(DCN)의 제1 비트 위치 값 및 제2 비트 위치 값은 각각, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1]) 및 하위 비트 값(DCN[N-i:1])일 수 있다. 이는 전술된 바와 동일하므로, 이에 대한 더 자세한 설명은 생략한다. 또한, 전술한 바와 마찬가지로, 이하에서는 디지털 제어 신호(DCN)의 제1 비트 위치 값 및 제2 비트 위치 값을 각각, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1]) 및 하위 비트 값(DCN[N-i:1])인 예에 한하여 설명한다.

도 19는 도 18a의 제1 전압 레벨 설정부의 일 예를 나타내는 도면이다. 도 18a 및 도 19를 참조하면, 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트의 개수에 대응되는 개수의 전압 레벨 중 두 개를 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)을 출력할 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 상위 비트의 개수가 i라면, 제1 전압 레벨 설정부(122_3)는 2ⁱ 개의 전압 레벨(V1, V2, …, V2ⁱ) 중 두 개를 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)으로 출력할 수 있다. 예를 들어, 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트의 개수 i를 지수로 하는 2의 거듭 제곱 값(2ⁱ)보다 하나 작은 2ⁱ-1 개의 단위 레벨 셀을 포함할 수 있다. 이하에서는 디지털 제어 신호(DCN)의 상위 비트의 개수 i를 지수로 하는 2의 거듭 제곱 값과 동일한 개수를 2ⁱ개로 간략히 표시한다.

제1 전압 레벨 설정부(122_3)는 전압 레벨 생성부(122_31) 및 선택부(122_32)를 포함할 수 있다. 상기 예에서, 전압 레벨 생성부(122_31)는 2ⁱ-1 개의 단위 레벨 셀을 포함할 수 있다. 예를 들어, 전압 레벨 생성부(122_31)는 도 11과 같은 구조의 단위 레벨 셀(UC)을 2ⁱ-1 개 구비할 수 있다. 선택부(122_32)는 디지털 제어 신호(DCN)의 상위 비트에 응답하여 2ⁱ-1 개의 단위 레벨 셀을 각각 온(on) 또는 오프(off)하여, 2ⁱ개 의 전압 레벨 중 두 개를, 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)으로 선택할 수 있다.

다만, 이에 한정되는 것은 아니다. 도 18a의 제1 전압 레벨 설정부(122_3)의 다른 예를 나타내는 도 20에 도시되는 바와 같이, 제1 전압 레벨 설정부(122_3)의 선택부(122_32)는 각각, 제1 임시 기준 전압(Vtemp1)을 선택하는 제1 선택부(122_321) 및 제2 임시 기준 전압(Vtemp2)을 선택하는 제2 선택부(122_322)를 포함할 수 있다. 제1 선택부(122_321)는 제1 그룹의 전압 레벨 중 하나를 제1 임시 기준 전압(Vtemp1)으로 선택할 수 있다. 제2 선택부(122_322)는 제2 그룹의 전압 레벨 중 하나를 제2 임시 기준 전압(Vtemp2)으로 선택할 수 있다. 예를 들어, 제1 그룹의 전압 레벨은 도 16에서 홀수로 넘버링된 전압 레벨일 수 있고, 제2 그룹의 전압 레벨은 도 16에서 짝수로 넘버링된 전압 레벨일 수 있다. 이상에서는 전압 레벨 설정부가 전압 레벨 생성부를 포함하는 예에 한하여 설명하였다. 이에 한정되는 것은 아니다. 도 18a의 제1 전압 레벨 설정부(122_3)의 다른 예를 나타내는 도 21에 도시되는 바와 같이, 다수의 전압 레벨(V1, V2, …, V2ⁱ ^-1, V2ⁱ)은 디지털 제어 발진기(100)의 외부로부터 인가될 수도 있다.

다시 도 18a를 참조하면, 제2 전압 레벨 설정부(122_4)는 보간기(122_4)일 수 있다. 보간기(122_4)는 제1 임시 기준 전압(Vtemp1)과 전원 전압(VDD)이 피드백 된 신호의 차이에 대응되는 제1 차이 값(DIF1)에 제1 계수(CFF1)를 부가한 전압 레벨과, 제2 임시 기준 전압(Vtemp2)과 전원 전압(VDD)이 피드백 된 신호의 차이에 대응되는 제2 차이 값(DIF2)에 제2 계수(CFF2)를 부가한 전압 레벨을 합한 전압 레벨을, 기준 전압(Vref)의 전압 레벨로 하여 출력할 수 있다. 도 18a의 보간기(122_4)는 제1 차이 값(DIF1)에 제1 계수(CFF1)를 곱하는 제1 곱셈기(MUL1), 제2 차이 값(DIF2)에 제2 계수(CFF2)를 곱하는 제2 곱셈기(MUL2), 및 제1 곱셈기(MUL1) 및 제2 곱셈기(MUL2)의 출력을 합산하여 기준 전압(Vref)으로 출력하는 합산기(ADD)를 포함한다.

제1 계수(CFF1) 및 제2 계수(CFF2)는 디지털 제어 신호(DCN)의 하위 비트의 개수에 대응되는 개수의 계수 중 하나로 설정될 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 하위 비트의 개수가 j라면 2^j 개의 제1 계수(CFF1) 및 제2 계수(CFF2)가 설정될 수 있다. 예를 들어, 제2 전압 레벨 설정부(122_4)는 2^j개의 제1 계수(CFF1) 및 제2 계수(CFF2)를 임시 기준 전압(Vtemp)에 부가하기 위해, 도 18b와 같은 구조의 단위 레벨 셀(UC)을 포함할 수 있다. 도 18a 및 도 18b를 참조하면, 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])에 따라, 각 단위 레벨 셀(UC)의 스위치(SW)를 온 또는 오프함으로써, 보간기(122_4)의 제1 계수(CFF1) 및 제2 계수(CFF2)가 각각, 설정할 수 있다. 제1 계수(CFF1) 및 제2 계수(CFF2)는 동일하거나 상이할 수 있다. 도 18b의 각 단위 레벨 셀(UC)의 스위치(SW)를 온 또는 오프 함으로써, 제1 계수(CFF1) 및 제2 계수(CFF2)를 설정하는 방식은 전술된 바와 유사하므로, 이에 대한 더 자세한 설명은 생략한다. 다만, 도 18b에는 도시되지 아니하였으나 보간기(122_4)는 각 단위 레벨 셀(UC)의 스위치(SW)를 온 또는 오프에 따라 설정된 전류(Iout)를 기준 전압(Vref)으로 변환하는 로직을 더 포함할 수 있다.

제1 계수(CFF1) 및 제2 계수(CFF2)의 합은 1이다. 따라서, 제2 전압 레벨 설정부(122_4)에 의해 설정되는 전원 전압(VDD)의 전압 레벨은 도 16과 같이, 두 개의 전압 레벨 사이에 하위 비트의 개수에 대응되는 세분된 전압 레벨 중 하나일 수 있다. 따라서, 전압 레벨 설정부(122)는 제2 전압 레벨 설정부(122_4)에 의해 2ⁱ개의 전압 레벨 각각에 대해 2^j개의 가중치를 부가할 수 있으므로, 전원 전압(VDD)은 2ⁱ* 2^j개의 전압 레벨 중 하나로 생성될 수 있다. 전술한 바와 같이, 디지털 제어 신호(DCN)의 비트 수 N은 i+j와 같을 수 있다. 따라서, 도 18a의 전압 레벨 설정부(122)에 의해 설정될 수 있는 전원 전압(VDD)의 전압 레벨의 개수 2ⁱ* 2^j 는 2^N 과 같을 수 있다. 그러므로, 전압 레벨 설정부(122)는 2^N-1 개보다 작은 개수의 단위 레벨 셀에 의하여도 동일한 해상도를 구현함으로써, 레이아웃 면적을 줄일 수 있다.

또한, 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-i:1])에 대해 제1 계수(CFF1) 및 제2 계수(CFF2)는 선형적으로 변경되도록 설정될 수 있다. 따라서, 전원 전압(VDD)이 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)의 차이 내에서 선형적으로 변화되므로, 전원 전압(VDD)은 단조 증가 또는 단조 감소 특성을 갖게 된다. 따라서, 발진 주파수(fout)가 안정적으로 생성될 수 있다. 이때, 선형적이라 함은 해당 구간에서 단조 증가 또는 단조 감소되는 것을 의미한다. 이하 동일하다.

도 18a의 보간기(122_4)에 의해 설정된 기준 전압(Vref)은 전압 레벨 보상부(124)로 인가된다. 전압 레벨 보상부(124)는 제1 비교부(124_11), 제2 비교부(124_12) 및 정전압 공급부(124_2)를 포함할 수 있다. 제1 비교부(124_11) 및 제2 비교부(124_12)는 각각, 제1 전압 레벨 보상부(124)로부터 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)을 입력 받아, 전원 전압(VDD)이 피드백 된 신호를 비교하여 제1 차이 값(DIF1) 및 제2 차이 값(DIF2)을 출력한다. 제1 차이 값(DIF1) 및 제2 차이 값(DIF2)은 보간기(122_4)로 인가된다. 정전압 공급부(124_2)는 보간기(122_4)로부터 인가되는 기준 전압(Vref)에 따라 전류량이 조절되어 전원 전압(VDD)이 일정한 전압 레벨을 유지할 수 있도록 한다. 전압 레벨 보상부(124)는 상기와 같은 동작을 통해, 전원 전압(VDD)이 기준 전압(Vref)의 전압 레벨과 동일한 전압 레벨로 생성되도록 한다.

도 22는 도 18a의 제1 계수 및 제2 계수의 관계의 예를 나타내는 도면이다. 도 18a 및 도 22를 참조하면, 도 18a의 보간기(122_4)의 제1 계수(CFF1) 및 제2 계수(CFF2)는 상호 순환적으로 설정될 수 있다. 전술한 바와 같이, 제1 계수(CFF1)와 제2 계수(CFF2)의 합은 1이다. 이때, 예를 들어, 제1 구간에서 제1 계수(CFF1)는 선형적으로 감소하는 반면, 제2 계수(CFF2)는 선형적으로 증가하도록 설정될 수 있다. 반면, 제1 구간에 뒤따르는 제2 구간에서 제1 계수(CFF1)는 선형적으로 감소하는 반면, 제2 계수(CFF2)는 선형적으로 증가하도록 설정될 수 있다.

이 경우, 보간기(122_4)에서 출력되는 전원 전압(VDD), 디지털 제어 신호(DCN)의 하위 비트의 최상위 비트가 천이되는 때에, 제1 계수(CFF1) 및 제2 계수(CFF2)의 변화 정도가 커서, 전원 전압(VDD)이 급격히 변화되는 것을 방지할 수 있다. 전술한 바와 같이, 발진 주파수(fout)는 전원 전압(VDD)의 변화에 민감할 수 있다. 일 실시예에 따른 디지털 제어 발진기(100)에 의하면, 디지털 제어 신호(DCN)의 하위 비트의 최상위 비트가 천이되더라도, 전원 전압(VDD)의 급격한 변화를 방지함으로써, 안정적으로 발진 주파수(fout)를 생성할 수 있다.

이상에서는 제1 전압 레벨 설정부(122_3)가 두 개의 임시 기준 전압(Vtemp)을 출력하는 경우에 한하여 설명하였다. 그러나, 이에 한정되는 것은 아니다. 제1 전압 레벨 설정부(122_3)는 두 쌍 이상의 임시 기준 전압을 출력하고, 제2 전압 레벨 설정부(122_4), 예를 들어, 보간기(122_4)가 두 쌍 이상의 임시 기준 전압과 전원 전압(VDD)이 피드백 된 신호와의 차이에 계수를 적용하고 합산하여 기준 전압(Vref)을 생성할 수도 있다. 이에 대하여 설명한다.

도 23 및 도 24는 각각, 도 18a의 제1 전압 레벨 설정부의 다른 예를 나타내는 도면이다. 도 23을 참조하면, 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트의 개수에 대응되는 개수의 전압 레벨 중 두 쌍의 임시 기준 전압, 즉 제1 임시 기준 전압(Vtemp1), 제2 임시 기준 전압(Vtemp2), 제3 임시 기준 전압(Vtemp3) 및 제4 임시 기준 전압(Vtemp4)을 출력할 수 있다. 예를 들어, 디지털 제어 신호(DCN)의 상위 비트의 개수가 i라면, 제1 전압 레벨 설정부(122_3)는 2ⁱ 개의 전압 레벨(V1, V2, …, V2ⁱ) 중 제1 임시 기준 전압(Vtemp1), 제2 임시 기준 전압(Vtemp2), 제3 임시 기준 전압(Vtemp3) 및 제4 임시 기준 전압(Vtemp4)을 선택하여 출력할 수 있다.

또는, 제1 전압 레벨 설정부(122_3)는 도 24에 도시되는 바와 같이, 제1 전압 레벨 설정부(122_3)의 선택부(122_32)는 각각, 제1 임시 기준 전압(Vtemp1)을 선택하는 제1 선택부(122_321), 제2 임시 기준 전압(Vtemp2)을 선택하는 제2 선택부(122_322), 제3 임시 기준 전압(Vtemp3)을 선택하는 제3 선택부(122_323), 및 제4 임시 기준 전압(Vtemp4)을 선택하는 제4 선택부(122_324)를 포함할 수 있다. 제1 선택부(122_321)는 제1 그룹의 전압 레벨 중 하나를 제1 임시 기준 전압(Vtemp1)으로 선택할 수 있고, 제2 선택부(122_322)는 제2 그룹의 전압 레벨 중 하나를 제2 임시 기준 전압(Vtemp2)으로 선택할 수 있다. 제3 선택부(122_323)는 제3 그룹의 전압 레벨 중 하나를 제3 임시 기준 전압(Vtemp3)으로 선택할 수 있고, 제4 선택부(122_324)는 제4 그룹의 전압 레벨 중 하나를 제24 임시 기준 전압(Vtemp)으로 선택할 수 있다. 도 24의 제1 전압 레벨 설정부(122_3)는 전술된 도 21에서 설명한 바와 같이, 제1 전압 레벨 설정부(122_3)의 선택부(122_32)가 디지털 제어 발진기(100)의 외부로부터 각 전압을 수신하는 예를 도시한다.

도 25는 도 18a의 보간기의 계수들 사이의 관계를 나타내는 도면이다. 도 18a 및 도 22를 참조하면, 도 18a의 보간기(122_4)는 비록, 제1 계수(CFF1) 및 제2 계수(CFF2)에 의해 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)의 전압 레벨을 변조하는 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 도시하지는 아니하였으나, 도 18a의 보간기(122_4)는 각각, 제1 계수(CFF1), 제2 계수(CFF2), 제3 계수(CFF3) 및 제4 계수(CFF4)에 의해, 제1 임시 기준 전압(Vtemp1), 제2 임시 기준 전압(Vtemp2), 제3 임시 기준 전압(Vtemp3) 및 제4 임시 기준 전압(Vtemp4) 각각의 전압 레벨을 변조하는 곱셈기들을 포함할 수 있다. 제1 계수(CFF1), 제2 계수(CFF2), 제3 계수(CFF3) 및 제4 계수(CFF4)의 합은 1일 수 있다. 그리고, 도 25에 도시되는 바와 같이, 제1 계수(CFF1), 제2 계수(CFF2), 제3 계수(CFF3) 및 제4 계수(CFF4)는 상호, 순환적으로 설정될 수 있다.

예를 들어, 제1 구간에서 제1 계수(CFF1)는 선형적으로 감소하고 제2 계수(CFF2)는 선형적으로 증가하며 제3 계수(CFF3) 및 제4 계수(CFF4)는 0의 값을 갖도록 설정될 수 있다. 그리고, 제1 구간에 뒤따르는 제2 구간에서 제1 계수(CFF1)는 0의 값을 갖고 제2 계수(CFF2)는 선형적으로 감소하며 제3 계수(CFF3)는 선형적으로 증가하고 제4 계수(CFF4)는 0의 값을 갖도록 설정될 수 있다. 그리고, 제2 구간에 뒤따르는 제3 구간에서 제1 계수(CFF1) 및 제2 계수(CFF2)는 0의 값을 갖고 제3 계수(CFF3)는 선형적으로 감소하며 제4 계수(CFF4)는 선형적으로 증가하도록 설정될 수 있다. 그리고, 제3 구간에 뒤따르는 제4 구간에서 제1 계수(CFF1)는 선형적으로 증가하고 제2 계수(CFF2)는 0의 값을 갖고 제3 계수(CFF3)는 0의 값을 갖고 제4 계수(CFF4)는 선형적으로 증가하도록 감소될 수 있다. 즉, 제1 계수(CFF1), 제2 계수(CFF2), 제3 계수(CFF3) 및 제4 계수(CFF4)가 각각, 순환적으로 선형적 증가, 선형적 감소 및 제로(zero) 상태를 갖도록 설정된다.

이 경우, 보간기(122_4)에서 출력되는 전원 전압(VDD), 디지털 제어 신호(DCN)의 하위 비트의 최상위 비트가 천이되는 때에, 제1 계수(CFF1), 제2 계수(CFF2), 제3 계수(CFF3) 및 제4 계수(CFF4)의 변화 정도가 커서, 기준 전압(Vref) 또는 전원 전압(VDD)이 급격히 변화되는 것을 방지할 수 있다. 각 구간에서 두 쌍의 계수 중 한 쌍의 계수는 0의 값을 가져 전원 전압(VDD)에 영향을 주지 아니한다. 즉, 도 25에 의하면, 임의의 임시 기준 전압이 천이되어 안정된 다음에 해당 임시 기준 전압에 대해 계수를 부가함으로써, 기준 전압(Vref) 또는 전원 전압(VDD)이 급격히 변화되는 것을 방지할 수 있다. 따라서 일 실시예에 따른 디지털 제어 발진기(100)에 의하면, 디지털 제어 신호(DCN)의 하위 비트의 최상위 비트가 천이되더라도, 전원 전압(VDD)의 급격한 변화를 방지함으로써, 안정적으로 발진 주파수(fout)를 생성할 수 있다.

도 26은 도 4의 전압 레벨 설정부의 다른 예를 나타내는 도면이다. 도 26을 참조하면, 전압 레벨 설정부(122)는 제1 전압 레벨 설정부(122_3), 제2 전압 레벨 설정부(122_4) 및 제3 전압 레벨 설정부(122_5)를 포함한다. 제1 전압 레벨 설정부(122_3)는 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])에 근거하여 1차 임시 기준 전압(Vtempa)을 생성한다. 제2 전압 레벨 설정부(122_4)는 디지털 제어 신호(DCN)의 중간 비트 값(DCN[N-i:N-i-j+1])에 근거하여 1차 임시 기준 전압(Vtempa)의 전압 레벨을 변조하여 2차 임시 기준 전압(Vtempb)을 생성한다. 제3 전압 레벨 설정부(122_5)는 디지털 제어 신호(DCN)의 하위 비트 값(DCN[N-j:1])에 근거하여 2차 임시 기준 전압(Vtempb)의 전압 레벨을 변조하여 기준 전압(Vref)을 생성한다.

제1 전압 레벨 설정부(122_3), 제2 전압 레벨 설정부(122_4) 및 제3 전압 레벨 설정부(122_5)는 각각, 인가되는 디지털 제어 신호(DCN)의 비트의 개수에 대응되는 단위 지연 셀을 포함할 수 있다. 도 26의 예에서, 제1 전압 레벨 설정부(122_3), 제2 전압 레벨 설정부(122_4) 및 제3 전압 레벨 설정부(122_5)로 인가되는 디지털 제어 신호(DCN)의 비트의 개수가 각각, i, j 및 N-i-j인 경우, 제1 전압 레벨 설정부(122_3), 제2 전압 레벨 설정부(122_4) 및 제3 전압 레벨 설정부(122_5)는 각각, 2ⁱ-1, 2^j-1, 및 2^N-i-j-1 개의 단위 레벨 셀을 포함할 수 있다.

상기 예의 경우, 1차 임시 기준 전압(Vtempa)은 2ⁱ 개의 전압 레벨 중 하나로 출력될 수 있고, 1차 임시 기준 전압(Vtempa)의 2ⁱ 개의 전압 레벨 각각에 대한 2^j 개의 전압 레벨, 즉 2ⁱ*2^j 개의 전압 레벨 중 하나로 2차 임시 기준 전압(Vtempb)이 출력될 수 있다. 또한, 2차 임시 기준 전압(Vtempb)의 2ⁱ 및 2^j 개의 전압 레벨 각각에 대해 2^N-i-j 개의 전압 레벨, 즉 2ⁱ*2^j*2^N-i-j 개의 전압 레벨 중 하나로 2차 임시 기준 전압(Vtempb)이 출력될 수 있다. 따라서, 전압 레벨 설정부(122)에 포함되는 단위 레벨 셀의 개수는 (2ⁱ-1)+(2^j-1)+(2^N-i-j-1)로, 2^N-1 개 보다 적으면서도, 해상도를 유지할 수 있다.

도 27은 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다. 도 27을 참조하면, 선택부(122_32)는 예를 들어, 제1 임시 기준 전압(Vtemp1), 제2 임시 기준 전압(Vtemp2), 제3 임시 기준 전압(Vtemp3) 및 제4 임시 기준 전압(Vtemp4)을 출력할 수 있다. 이 경우, 선택부(122_32)는 각각, 디지털 제어 신호(DCN)의 상위 비트 값(DCN[N:N-i+1])에 근거하여 대응되는 그룹의 전압 레벨 중 하나를 선택하는 제1 선택부(122_321), 제2 선택부(122_322), 제3 선택부(122_323) 및 제4 선택부(122_324)를 포함할 수 있다. 제1 선택부(122_321), 제2 선택부(122_322), 제3 선택부(122_323) 및 제4 선택부(122_324)는 각각, 제1 임시 기준 전압(Vtemp1), 제2 임시 기준 전압(Vtemp2), 제3 임시 기준 전압(Vtemp3) 및 제4 임시 기준 전압(Vtemp4)을 출력할 수 있다. 도 27에서 각각의 그룹의 전압 레벨을 생성하는 도 24의 전압 레벨 생성부(122_3)가 더 포함될 수 있다. 다만, 이에 한정되는 것은 아니고, 선택부(122_32)는 도 19와 같이, 하나의 선택부(122_32)에 의해, 한 쌍의 임시 기준 전압, 즉 제1 임시 기준 전압(Vtemp1) 및 제2 임시 기준 전압(Vtemp2)만을 선택할 수 있다.

도 27의 디지털 제어부(120)는 전원 전압(VDD)의 전압 레벨을 설정하기 위해, 선택부(122_32)와 함께, 보간기(122_5) 및 시그마-델타 변조기(122_4)를 더 구비할 수 있다. 보간기(122_5)는 도 18a 또는 도 25에서 설명한 구조 및 동작을 수행할 수 있다. 다만, 도 27의 보간기(122_5)의 계수, 예를 들어, 도 18a의 제1 계수(CFF1) 및 제2 계수(CFF2)의 값이 시그마-델타 변조기(122_4)에 의해 변조될 수 있다. 이에 따라, 도 28에 도시되는 바와 같이, 동일한 해상도를 구현하기 위해 보다 적은 수의 단위 지연 셀을 구비할 수 있다.

도 29는 도 4의 디지털 제어 발진기의 다른 예를 나타내는 도면이다. 도 29를 참조하면, 도 29의 디지털 제어 발진기(100)는 도 4의 디지털 제어 발진기(100)와 달리, 전압 레벨 보상부(124)로 피드백 된 신호가 전원 전압(VDD)이 아닌, 전원 전압(VDD)을 분주한 신호(VDD/n)이다. 이를 위해, 도 29의 디지털 제어 발진기(100)는 전원 전압(VDD)을 n개로 분주하여 전압 레벨 보상부(124)로 인가한다. 전압 분주기(126)는 전원 전압(VDD)을 분주하기 위해, 저항 분배기(미도시)를 포함할 수 있다. 도 29의 전압 레벨 보상부(124)는 도 8 또는 도 18a 등과 같은 구조로 구비될 수 있다. 다만, 기준 전압(Vref) 또는 임시 기준 전압(Vtemp)과 전원 전압(VDD)의 차이가 아닌, 기준 전압(Vref) 또는 임시 기준 전압(Vtemp)과 분주된 전원 전압(VDD)의 차이를 보상하므로, 그에 따른 설계의 변경이 요구될 수 있다. 예를 들어, 도 29의 전압 레벨 보상부(124)에 구비될 수 있는 전류원은, 도 8의 정전압 공급부(124_2)의 전류원이 차이 값(DIF)에 대응되어 공급하는 전류의 양과 다른 전류량을 공급할 수 있다.

도 30 및 도 31은 각각, 도 4의 디지털 제어부의 다른 예를 나타내는 도면이다. 먼저, 도 4 및 도 30을 참조하면, 전술된 디지털 제어부(120)들과 달리, 도 30의 디지털 제어부(120)는 전원 레벨 설정부(122)가 보간기로만 구비되는 예를 도시한다. 보간기의 구조 및 동작에 대하여는 전술된 바와 같으므로, 자세한 설명은 생략한다. 다만, 도 30의 보간기는 제1 곱셈기(MUL1) 및 제2 곱셈기(MUL2)와 함께, 비교기(124_11, 124_12)를 포함하는 개념으로 이해될 수 있음을 알려둔다. 도 30의 보간기는 N 비트의 디지털 제어 신호(DCN)에 대해, 각각, 2^N개의 값 중 하나를 갖는 제1 계수(CFF1) 및 제2 계수(CFF2)를, 제1 차이 값(DIF1) 및 제2 차이 값(DIF2)에 부가하고 그 결과를 합산하여 정전압 공급부(124_2)에 제공한다.

도 30에서, 보간기로 인가되는 제1 차이 값(DIF1) 및 제2 차이 값(DIF2)은 각각, 제1 임시 기준 전압(Vref1) 및 제2 임시 기준 전압(Vref2)과 전원 전압(VDD)이 피드백 된 신호에 대해 산출된 값이다. 다만, 이에 한정되는 것은 아니다. 도 31을 참조하면, 보간기로 인가되는 제1 차이 값(DIF1) 및 제2 차이 값(DIF2)은 각각, 하나의 임시 기준 전압(Vref)과, 전압 분주기(126)가 전원 전압(VDD)을 분주한 제1 분주 전압(VDD/n1) 및 제2 분주 전압(VDD/n2)을 비교하여 산출될 수 있다.

도 32는 일 실시예에 따른 디지털 제어 발진기를 포함하는 위상 고정 루프의 일 예를 나타내는 도면이다. 도 32를 참조하면, 위상 고정 루프(3200)는 위상 검출기(3220), 디지털 루프 필터(3240) 및 디지털 제어 발진기(100)를 포함할 수 있다. 위상 고정 루프(3200)는 외부로부터 입력되는 신호의 주파수에 응답하여 임의의 주파수를 갖는 신호를 발생시킬 수 있는 궤환형 회로이다. 위상 검출기(3220)는 기준 신호(REF)와 디지털 제어 발진기(100)로부터 출력되는 출력 클럭(CLK)를 비교하여 그 위상차(△)를 출력한다. 디지털 루프 필터(3240)는 위상차(△)에 대응되는 디지털 제어 신호(DCN)를 디지털 제어 발진기(100)에 제공할 수 있다. 이를 위해, 디지털 루프 필터(3240)는 위상차(△)를 디코딩하여 대응되는 디지털 제어 신호(DCN)로 출력하는 디코더(미도시)를 구비할 수 있다.

다만, 다만, 이에 한정되는 것은 아니다. 도 33은 디지털 제어 신호의 생성에 대한 일 예를 나타내는 도면이다. 도 33을 참조하면, 디지털 제어 발진기(100)를 포함하는 전자 장치에 구비될 수 있는 온도 검출부(3120)에 의해 디지털 제어 신호(DCN)가 생성될 수 있다. 온도 검출부(3120)는 디지털 제어 발진기(100)의 온도 또는 디지털 제어 발진기(100)가 포함되는 전자 장치의 온도를 검출하여 기준 온도와의 차이에 대응되는 온도 코드(Inf_t)를 생성할 수 있다. 디지털 제어 신호 생성부(3140)는 온도 코드(Inf_t)를 수신하여 대응되는 디지털 제어 신호(DCN)로 생성할 수 있다.

다시 도 32를 참조하면, 디지털 제어 발진기(100)는 디지털 루프 필터(3240)로부터 인가되는 디지털 제어 신호(DCN)에 응답하여, 출력 클럭(CLK)의 주파수를 조절한다. 일 실시예에 따른 위상 고정 루프(3200)에 의하면, 적은 면적으로도 정확하고 안정적인 주파수를 생성할 수 있다.

도 34는 일 실시예에 따른 디지털 제어 발진기를 포함하는 클럭 데이터 복원 회로의 일 예를 나타내는 도면이다. 도 34를 참조하면, 클럭 데이터 복원 회로(3300)는 위상 고정 루프(3320)와 복원부(3340)를 포함할 수 있다. 장치 또는 시스템의 고집적화 및 고속화의 이유로, 고속 직렬 통신 방식을 사용하고 별도의 클럭 신호를 전송하지 않고 데이터 만을 전송하거나 데이터에 클럭 신호에 대한 정보를 포함하여 전송한다. 이에 따라, 수신 장치는 송신 장치에서 전송된 데이터로부터 클럭 정보를 추출하고 이를 데이터와 동기시키기 위해 클럭 데이터 복원 회로(3300)가 사용된다.

위상 고정 루프(3320)는 전술된 도 32와 같이, 입력 클럭(ICLK)과 디지털 제어 발진기(100)로부터 출력되는 출력 클럭(OCLK)를 비교하여 출력 클럭(OCLK)을 조정한다. 복원부(3340)는 출력 클럭(OCLK), 즉 클럭 신호에 대한 정보를 수신하여 입력 데이터(DTA)로부터 데이터 및 클럭을 복원(RDTA, RCLK)한다. 일 실시예에 따른 클럭 데이터 복원 회로(3300)에 의하면, 적은 면적으로도 정확하고 안정적인 주파수를 생성함으로써, 정확한 데이터 및 클럭의 복원을 수행할 수 있다.

도 35는 일 실시예에 따른 디지털 제어 발진기를 포함하는 전자 장치의 일 예를 나타내는 도면이다. 도 35를 참조하면, 전자 장치(3400)는 디지털 제어 발진기(100)를 이용하여, 각 기능 블록(미도시)에서 사용되는 클럭을 공급할 수 있다. 각 기능 블록에서 사용되는 클럭은 서로 상이하거나 동일할 수 있다. 전자 장치(3400)의 각 기능 블록은 제공되는 클럭에 의해 동기 되어 동작한다. 전자 장치(3400)는 TV, 스마트폰, 태블릿 PC 등 다양한 전자 장치일 수 있다. 따라서, 일 실시예에 따른 전자 장치(3400)에 의하면, 적은 면적으로도 정확하고 안정적인 주파수를 생성함으로써, 정확하고 안정적인 동작을 수행할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 개시를 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 개시에 의한 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 디지털 제어 발진기
120: 디지털 제어부
140: 전원 제어 발진부
DCN: 디지털 제어 신호
PS: 출력 전원
CLK: 출력 클럭
fout: 발진 주파수

Claims

출력 전원을 피드백 한 신호와 입력되는 디지털 제어 신호에 근거하여 전원 레벨이 설정된 기준 전원의 차이를 보상하여, 출력 전원으로 출력하는 디지털 제어부; 및
출력 클럭을 상기 출력 전원에 대응되는 발진 주파수로 생성하는 전원 제어 발진부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제1 항에 있어서,
상기 기준 전원 및 상기 출력 전원은 각각, 전압 전원인 것을 특징으로 하는 디지털 제어 발진기.
제1 항에 있어서, 상기 디지털 제어부는,
상기 디지털 제어 신호에 응답하여 상기 기준 전원의 전원 레벨을 설정하는 전원 레벨 설정부; 및
상기 기준 전원과 상기 출력 전원을 피드백 한 신호의 차이를 보상하는 전원 레벨 보상부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제3 항에 있어서, 상기 전원 레벨 설정부는,
상기 디지털 제어 신호의 비트 수를 지수로 하는 2의 거듭 제곱 값에 대응되는 개수의 단위 레벨 셀을 포함하는 전원 레벨 생성부; 및
상기 디지털 제어 신호에 응답하여 상기 각 단위 레벨 셀을 온(on) 또는 오프(off)하여, 상기 디지털 제어 신호의 비트 수를 지수로 하는 2의 거듭 제곱 값과 동일한 개수의 전원 레벨 중 하나로, 상기 기준 전원의 전원 레벨을 선택하는 선택부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제3 항에 있어서, 상기 전원 레벨 설정부는,
상기 디지털 제어 신호의 제1 비트 위치 값에 응답하여 임시 기준 전원을 출력하는 제1 전원 레벨 설정부; 및
상기 디지털 제어 신호의 제2 비트 위치 값에 응답하여, 상기 임시 기준 전원의 전원 레벨을 변조하여 상기 기준 전원으로 출력하는 제2 전원 레벨 설정부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제5 항에 있어서,
상기 제1 전원 레벨 설정부 및 상기 제2 전원 레벨 설정부에 포함되는, 각각, 온 또는 오프에 의해 상기 디지털 제어 신호의 비트 수를 지수로 하는 2의 거듭 제곱 값과 동일한 개수의 전원 레벨 중 하나의 전원 레벨에 대응되는 단위 레벨 셀의 개수의 합이, 상기 디지털 제어 신호의 비트 수를 지수로 하는 2의 거듭 제곱 값보다 적은 것을 특징으로 하는 디지털 제어 발진기.
제5 항에 있어서,
상기 디지털 제어 신호의 제1 비트 위치 값은,
상기 디지털 제어 신호의 상위 임의의 개수의 비트들이 나타내는 값이고,
상기 디지털 제어 신호의 제2 비트 위치 값은,
상기 디지털 제어 신호의 상위 임의의 개수의 비트들을 제외한 나머지 비트들이 나타내는 값인 것을 특징으로 하는 디지털 제어 발진기.
제5 항에 있어서,
상기 제1 전원 레벨 설정부는,
상기 제1 비트 위치 값을 나타내는 상기 디지털 제어 신호의 상위 임의의 비트의 개수에 대응되는 개수의 전원 레벨 중 하나를 상기 임시 기준 전원의 전원 레벨로 설정하고,
상기 제2 전원 레벨 설정부는,
상기 임시 기준 전원의 전원 레벨에, 상기 제2 비트 위치 값을 나타내는 상기 디지털 제어 신호의 상위 임의의 비트를 제외한 나머지 비트의 개수에 대응되는 개수의 가중치 중 하나를 부가하여, 상기 기준 전원의 전원 레벨로 설정하는 것을 특징으로 하는 디지털 제어 발진기.
제5 항에 있어서,
상기 제1 전원 레벨 설정부는,
상기 제1 비트 위치 값에 대응되는 개수의 전원 레벨 중 두 개를 각각, 상기 임시 기준 전원의 제1 전원 레벨 및 제2 전원 레벨로 설정하고,
상기 제2 전원 레벨 설정부는,
상기 임시 기준 전원의 제1 전원 레벨과 상기 출력 전원을 피드백 한 신호의 전원 레벨의 차이에 대응되는 제1 차이 값에 제1 계수를 부가한 전원 레벨과, 상기 임시 기준 전원의 제2 전원 레벨과 상기 출력 전원을 피드백 한 신호의 전원 레벨의 차이에 대응되는 제2 차이 값에 제2 계수를 부가한 전원 레벨을 합한 전원 레벨을, 상기 기준 전원의 전원 레벨로 설정하는 것을 특징으로 하는 디지털 제어 발진기.
제9 항에 있어서, 상기 제2 전원 레벨 설정부는,
상기 제1 차이 값과 상기 제1 계수를 곱하는 제1 곱셈기;
상기 제2 차이 값에 상기 제2 계수를 곱하는 제2 곱셈기; 및
상기 제1 곱셈기의 출력과 상기 제2 곱셈기의 출력을 합산하여 상기 기준 전원을 출력하는 합산기를 구비하는 보간기를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제9 항에 있어서,
상기 제1 계수 및 상기 제2 계수의 합은 1이고,
상기 임시 기준 전원의 임의의 전압 레벨에 대해 상기 제1 계수는 단조 증가하고 상기 제2 계수는 단조 감소하거나, 상기 제1 계수는 단조 감소하고 상기 제2 계수는 단조 증가하는 것을 특징으로 하는 디지털 제어 발진기.
제9 항에 있어서,
상기 제1 계수 및 상기 2 계수를 변조하는 시그마-델타 변조기를 더 구비하는 것을 특징으로 하는 디지털 제어 발진기.
제3 항에 있어서, 상기 전원 레벨 설정부는,
상기 디지털 제어 신호의 제1 비트 위치 값에 응답하여 제1 임시 기준 전원을 출력하는 제1 전원 레벨 설정부;
상기 디지털 제어 신호의 제2 비트 위치 값에 응답하여, 상기 제1 임시 기준 전원의 전원 레벨을 변조하여 제2 임시 기준 전원으로 출력하는 제2 전원 레벨 설정부; 및
상기 디지털 제어 신호의 제3 비트 위치 값에 응답하여, 상기 제2 임시 기준 전원의 전원 레벨을 변조하여 상기 기준 전원으로 출력하는 제3 전원 레벨 설정부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제3 항에 있어서, 상기 전원 레벨 보상부는,
상기 전원 레벨 설정부로부터 수신되는 기준 전원 및 상기 피드백 된 출력 전원을 비교하여 차이 값을 출력하는 비교부; 및
상기 차이 값을 보상하여 상기 출력 전원을 공급하는 정전원 공급부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제1 항에 있어서, 상기 전원 제어 발진부는,
상기 출력 전원의 전원 레벨에 따라 지연량을 달리하는 단위 지연 셀들을 구비하는 링 발진기를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제1 항에 있어서, 상기 디지털 제어부는,
상기 출력 전원을 분주하여 분주기를 더 구비하고, 상기 분주된 출력 전원과 상기 기준 전원의 차이를 보상하여, 상기 출력 전원으로 출력하는 것을 특징으로 하는 디지털 제어 발진기.
제16 항에 있어서, 상기 디지털 제어부는,
상기 기준 전원과 상기 분주된 출력 전원을 비교하여 제1 차이 값 및 제2 차이 값을 생성하는 비교부;
상기 제1 차이 값에 제1 계수를 곱하는 제1 곱셈기;
상기 제2 차이 값에 제2 계수를 곱하는 제2 곱셈기;
상기 제1 곱셈기의 출력과 상기 제2 곱셈기의 출력을 합산하는 합산기; 및
상기 합산기의 출력에 따라 전류량을 제어하여 상기 출력 전원으로 출력하는 정전원 공급부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
제16 항에 있어서, 상기 디지털 제어부는,
상기 분주기에 의해 제1 값으로 분주되어 피드백된 출력 전압을 상기 기준 전원과 비교하여 제1 차이 값을 출력하는 제1 비교기;
상기 분주기에 의해 제2 값으로 분주되어 피드백된 출력 전압을 상기 기준 전원과 비교하는 제2 차이 값을 출력하는 제2 비교기;
상기 제1 차이 값에 제1 계수를 곱하는 제1 곱셈기;
상기 제2 차이 값에 제2 계수를 곱하는 제2 곱셈기;
상기 제1 곱셈기의 출력과 상기 제2 곱셈기의 출력을 합산하는 합산기; 및
상기 합산기의 출력에 따라 전류량을 제어하여 상기 출력 전원으로 출력하는 정전원 공급부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.
출력 전원을 피드백 한 신호와 입력되는 디지털 제어 신호에 근거하여 전원 레벨이 설정된 기준 전원의 차이를 보상하여, 출력 전원으로 출력하는 디지털 제어부 및 출력 클럭을 상기 출력 전원에 대응되는 발진 주파수로 생성하는 전원 제어 발진부를 포함하는 디지털 제어 발진기; 및
상기 출력 클럭에 동기 되어 동작하는 기능 블록을 포함하는 전자 장치.
전원 전압의 전압 레벨에 대응되는 발진 주파수로 출력 클럭을 출력하는 전압 제어 발진부; 및
N 비트의 디지털 제어 신호를 수신하여 2^N개의 전압 레벨 중 하나를 상기 전원 전압의 전압 레벨로 설정하는 디지털 제어부를 포함하고,
상기 디지털 제어부는,
상기 디지털 제어 신호의 상위 i개의 비트에 의한 상위 비트 값에 따라 2ⁱ개의 전압 레벨 중 한 쌍의 전압 레벨을 제1 기준 전압 및 제2 기준 전압으로 출력하는 제1 전압 레벨 설정부; 및
각각, 제1 기준 전압 및 제2 기준 전압과 상기 전원 전압을 피드백 한 신호의 차이에, 상기 디지털 제어 신호의 하위 N-i개의 비트에 의한 하위 비트 값에 대응되는 계수를 곱하고 곱한 결과를 합산하여 출력하는 보간기; 및
상기 보간기의 출력에 따라 공급하는 전류량을 제어하여 상기 전원 전압의 전압 레벨을 보상하는 정전압 공급부를 포함하는 것을 특징으로 하는 디지털 제어 발진기.