KR20050103542A - 디지털 전류제어 주파수 발진기 - Google Patents

디지털 전류제어 주파수 발진기 Download PDF

Info

Publication number
KR20050103542A
KR20050103542A KR1020040028736A KR20040028736A KR20050103542A KR 20050103542 A KR20050103542 A KR 20050103542A KR 1020040028736 A KR1020040028736 A KR 1020040028736A KR 20040028736 A KR20040028736 A KR 20040028736A KR 20050103542 A KR20050103542 A KR 20050103542A
Authority
KR
South Korea
Prior art keywords
current
drain
pmos transistor
gate
voltage
Prior art date
Application number
KR1020040028736A
Other languages
English (en)
Inventor
오태영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040028736A priority Critical patent/KR20050103542A/ko
Publication of KR20050103542A publication Critical patent/KR20050103542A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 전류제어 주파수 발생기에 관한 것으로, 전압을 입력받아 그에 상응하는 전류를 출력하는 전압-전류 변환기(201), 디지털 제어신호를 입력받고 상기 디지털 제어신호에 따른 제어전류를 발생하는 제어전류발생기(202), 및 상기 전압-전류 변환기의 출력전류와 상기 제어전류의 합성전류를 입력받아 주파수를 출력하는 주파수 출력기(203)를 포함한다.

Description

디지털 전류제어 주파수 발진기{Digital Current Control Oscillator}
본 발명은 디지털 전류제어 주파수 발진기에 관한 것으로, 좀 더 자세하게 설명하면 주파수 발생기의 주파수를 전류 제어를 통하여 순간적으로 변화시키는 전자회로에 관한 것이다.
발진기에서 특정한 주파수의 주파수원을 만든 경우 시스템에서 하나의 주파수만 쓰는 경우는 거의 없다. 정해진 대역 (band) 내에서 여러주파수를 골라가며 사용하는 경우가 많게 되는데 이러한 경우 해당 주파수들을 만들어내는 발진기가 일일이 따로 있어야 한다.
발진기에서 주파수를 결정(또는 선택)하는 곳은 공진부이자. 따라서, 이 부분을 가변하여 공진주파수를 바꾸게 된다. 상기 공진 주파수의 변경방법은 배렉터다이오드를 이용하여 이루어진다. 배렉터 다이오드는 가해지는 전압에 따라 캐패시턴스값이 변하므로 공진 주파수 역시 변동되어 다양한 주파수원의 발생이 가능하다.
상기와 같은 원리를 이용하여 만들어지는 것이 전압제어발진기, 소위 VCO(Votage Controled Oscillator)이다.
실제로 전압제어발진기는 전압에 의해 가변되지만, 온도변화나 전압불안정과 같은 외부적 영향에 약하다는 문제점이 있다. 즉 원하는 발진주파수가 고정되지 않고 흔들리게 되는데, 원천적인 소스가 흔들려 버리면 시스템이 정상적으로 동작이 불가하다. 그래서 전압제어발진기는 주파수안정성을 향상시키기 위해 위상고정루프가 사용된다.
도 1은 종래의 전압제어 발진기의 블록도이다.
상기 실시예에서, 전압제어발진기는 전압-전류 변환기(201) 및 주파수 발생기를(203) 포함한다.
씨모스 공정에서 가장 많이 사용되는 주파수 발생기는 인버터 체인을 이용한 링 주파수 발생기이다. 종래의 회로에서는 다음 그림과 같이 링 주파수 발생기의 출력 주파수를 조절하기 위해서 전압을 전류로 변환하는 회로를 구성하고 이 회로의 입력 전압을 조절하여 주파수 발생기의 입력 전류를 다시 조절하는 방법을 취하고 있다.
그러나, 씨모스공정 변화 또는 공급 전압에 따라 주파수 발생기는 같은 제어 전압에 대해서도 2배 이상 다른 주파수 특성을 보인다. 따라서 전압 제어 방식은 주파수 발생기의 출력 주파수를 정밀 미세 조정을 하기가 불가능한 문제가 있다.
본 발명의 목적은 주파수 발생기의 동작 중에 출력 주파수를 빠른 속도로 변조시키는 회로를 제공하는 데 있다.
본 발명의 다른 목적은 종래의 기술과는 달리 출력 주파수의 변화량이 CMOS공정 변화에 영향을 받지 않으며, 디지털 방식의 입력을 받아 정하여진 %만큼 출력 주파수를 변화시키는 회로를 제공하는 데 있다.
본 발명의 또 다른 목적은 링 주파수 발생기의 출력 주파수와 공급 전류가 비례관계를 갖는 다는 특성을 이용하여 종래의 회로와는 달리 주파수 발생기로 직접 전류를 공급하는 회로를 제공하는 데 있다..
본 발명은 디지털 전류제어 주파수 발생기에 관한 것으로 전압을 입력받아 그에 상응하는 전류를 출력하는 전압-전류 변환기(201), 디지털 제어신호를 입력받고 상기 디지털 제어신호에 따른 제어전류를 발생하는 제어전류발생기(202), 및 상기 전압-전류 변환기의 출력전류와 상기 제어전류의 합성전류를 입력받아 주파수를 출력하는 주파수 출력기(203)를 포함한다.
본 발명에서 상기 전압-전류 변환기(201)는 상기 제어전압을 입력전압으로 하고 제 1기준전위(VDD)와 연결되는 제 1전류미러부(301), 상기 제 1전류미러부(301)의 출력전류를 입력전류하고 제 2기준 전위(VSS)와 연결된 제 2전류 미러부(302), 및 상기 제 2전류미러부(302)의 출력전류를 입력전류로 하고 제1 기준전위(VDD)와 연결되며, 상기 제어전류 발생기에 제 2제어전압을 공급하고, 상기 주파수 발생기에 전류를 공급하는 제 3전류미러부(303)를 포함하는 것이 바람직하다.
본 발명에서 제 1전류미러부(301)는 게이트에는 제 1제어전압이 입력되고, 소스에는 제 2기준전위(VSS)와 타측이 연결된 저항과 연결된 제1엔모스 트랜지스터(NM1); 소스에는 제 1기준전위(VDD)와 연결되고, 게이트에는 드레인 및 상기 제 1엔모스 트랜지스터(NM1)의 드레인과 연결된 제 1피모스 트랜지스터(PM1); 및 게이트에는 상기 제 1피모스 트랜지스터(PM1)의 드레인과 연결되고, 소스에는 제 1기준전위(VDD)가 연결되며, 드레인에는 전류가 출력되는 제 2피모스 트랜지스터를 포함하는 것이 바람직하다.
본 발명에서 제 2전류미러부(302)는 소스에는 제 2기준전위(VSS)가 연결되고, 게이트에는 드레인이 연결되며, 드레인에는 전류가 입력되는 제 2엔모스 트랜지스터(NM2); 소스에는 제 2기준전위(VSS)가 연결되고, 게이트에는 상기 제 2엔모스 트랜지스터(NM2)의 게이트가 연결되며 드레인에는 전류가 출력되는 제 3엔모스 트랜지스터(NM3)를 포함하는 것이 바람직하다.
본 발명에서 상기 제 3 전류미러부(303)는 소스에는 제 1기준전위(VDD)가 연결되고, 게이트에는 드레인이 연결되는 제 3피모스 트랜지스터(PM3); 소스에는 제 1기준전위(VDD)가 연결되고, 게이트에는 상기 제 3피모스 트랜지스터(PM3)의 게이트가 연결되는 제 4피모스 트랜지스터(PM4); 소스에는 상기 제 3피모스 트랜지스터(PM3)의 드레인이 연결되고, 게이트에는 드레인이 연결되며, 드레인에는 전류가 입력되는 제 5피모스 트랜지스터(PM5); 및 소스에는 상기 제4피모스 트랜지스터(PM4)의 드레인이 연결되고, 게이트에는 상기 제5피모스 트랜지스터(PM5)의 게이트가 연결되며, 드레인에는 전류가 출력되는 제 6피모스 트랜지스터(PM6)를 포함하는 것이 바람직하다.
본 발명에서 상기 제어전류 발생기(202)는 차동증폭부(401)를 포함하며; 상기 차동증폭기는 게이트에 상기 전압-전류 변환기에서 출력되는 제 2제어전압(Vcon)이 입력되고, 소스에는 제 1기준 전위(VDD)가 연결되는 제 7피모스 트랜지스터(PM4); 소스에는 상기 제 7피모스 트랜지스터(PM4)의 드레인과 연결되고, 게이트에는 디지털 제어신호와 연결되며, 드레인은 출력단자(iout)와 연결되는 제 8 피모스 트랜지스터(PM5); 소스는 상기 제 7피모스 트랜지스터(PM4)의 드레인과 연결되고, 게이트는 인버터(a)에 의한 역 디지털 제어신호와 연결되며, 드레인은 제 2기준 전위와 연결되는 제 9피모스 트랜지스터(PM6)를 포함하는 것이 바람직하다.
본 발명에서 상기 제 9피모스 트랜지스터(PM6)의 드레인과 상기 제2기준 전위(VSS) 사이에는 저항(R2)과 캐패시터(C1)가 병렬로 연결된 바이패스부를 더 포함하는 것이 바람직하다.
본 발명에서 상기 차동증폭부(301)는 적어도 하나 이상이 포함되어 있는 것이 바람직하다.
본 발명에서 상기 제어전류 발생기에 입력되는 제 2제어전압은 상기 전압-전류 변환기내의 제 4피모스 트랜지스터의 게이트에서 형성되는 전압을 이용하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 디지털 전류제어 주파수 발생기의 블록도이다.
상기 실시예에서, 디지털 전류제어 발진기는 전압-전류 변환기(201), 제어 전류 발생기(202) 및 주파수 발생기(203)를 포함한다.
상기 실시예는, 제어 전류 발생기(202)가 작동하는 방법을 개략적으로 나타낸 것이다.
도 2을 참조하면, 기존의 전압 제어 주파수 발생기에 디지털 제어 신호를 받아들여 제어 전류를 발생시키는 제어 전류 발생기(202)가 추가 되어 있다.
제어 전류 발생기(202)에서 발생된 전류는 기존의 전압-전류 변환기(201)에서 발생된 전류와 더하여져서 주파수 발생기(203)로 공급되어진다.
링 주파수 발생기(203)는 식 (1)과 같은 전류-주파수 특성을 갖는다.
...................... 식 (1)
여기에서
: 출력주파수 : 공급전류
: 링 주파수 발생기의 스테이지 수
: 첫번째 스테이지의 엔모스, 피모스의 드레인 캐피시턴스
이다.
위의 특성에서 나타나는 대로 공급 전류를 변화시키면 주파수 발생기(203)의 출력 주파수도 이에 비례하여 변화하게 된다.
도 3은 본 발명의 일 실시예에 따른 제어 전류 발생기의 연결방법을 나타낸 블록도이다.
상기 실시예에서, 제어 전류 발생기는 상기 전압-전류 변환기에서 제어전압을 공급 받고 제어전류를 발생한다.
상기 실시예는, 제어전류를 발생하는 방법을 개략적으로 나타낸 것이다.
도 3을 참조하면, 상기 제어 전류 발생기(202)는 상기 전압-전류 변환기(201)에서 제어전압을 공급받는다.
상기 전압-전류 변환기는 3개의 전류미러부(301~303)를 포함한다. 상기 전류미러의 개수는 한정된 것이 아니라 당업자에게 있어 용이하게 변경가능하다.
우선 제어전압이 제 1전류미러부(301)에 공급되면 상기 제 1전류미러부(301)는 이를 전류원으로 대치하여 제 2전류미러부(302)에 공급하고, 상기 제 2전류미러부(302)는 제3전류미러부(303)에 전류를 공급하며, 상기 제 3전류미러부(303)는 상기 제어전류 발생기에 제 2제어전압(Vcon) 및 상기 주파수 발생기(203)에 전류를 공급한다.
상기 제 1전류미러부(301)는 제 1, 제2피모스 트랜지스터(PM1, PM2)와 제 1엔모스 트랜지스터(NM1) 및 제 1저항(R1)을 포함한다. 외부에서 입력되는 제어전압은 상기 제 1엔모스 트랜지스터(NM1)의 게이트에 입력된다. 상기 제 1엔모스 트랜지스터(NM1)는 게이트에 상기와 같이 제어전압이 입력되고, 소스에 상기 제 1저항(R1)의 일단이 연결되며, 드레인에 상기 제 1피모스 트랜지스터(PM1)의 게이트와 드레인 및 상기 제 2피모스 트랜지스터(PM2)의 게이트가 연결된다. 상기 제 1피모스 트랜지스터(PM1)는 게이트에 드레인과 상기 제 1엔모스 트랜지스터(NM1)의 드레인 및 상기 제 2피모스 트랜지스터(PM2)의 게이트가 연결되고, 소스에 제 1기준전압(VDD)이 연결된다. 상기 제 2피모스 트랜지스터(PM2)는 소스에 제 1기준전압(VDD)이 연결되고, 게이트에 상기 제 1피모스 트랜지스터(PM1)의 소스와 드레인 및 상기 제 1엔모스 트랜지스터(NM1)의 드레인이 연결되며, 드레인으로 전류가 출력된다. 상기 제 1저항(R1)의 일방은 상기 제 1 엔모스 트랜지스터(NM1)의 소스와 연결되고, 타단은 제 2기준전압(VSS)과 연결된다.
상기 제 2전류미러부(302)는 제 2, 제 3엔모스 트랜지스터(NM2, NM3)를 포함한다.상기 제 2엔모스 트랜지스터(NM2)는 소스에 제 2기준전압(VSS)이 연결되고, 게이트에 드레인 및 상기 제 3엔모스 트랜지스터(NM3)의 게이트가 연결되며, 드레인에 상기 제 1전류미러(301)에서 출력된 전류가 입력된다. 상기 제 3엔모스 트랜지스터(NM3)는 소스에 제 2기준전압(VSS)이 연결되고, 게이트에 상기 제 2엔모스 트랜지스터(NM2)의 게이트와 연결되며, 드레인으로 전류가 출력된다.
제 3전류미러부(303)는 제 3내지 제 6피모스 트랜지스터(PM3~PM6)를 포함한다. 상기 제 3피모스 트랜지스터(PM3)는 소스에 제 1기준전위(VDD)가 연결되고, 게이트에 드레인 및 상기 제 4피모스 트랜지스터(PM4)의 게이트가 연결되며, 드레인에 상기 제 4피모스 트랜지스터(PM4)의 게이트가 연결된다. 제 4피모스 트랜지스터(PM4)는 소스에 제 1기준전위가 연결되고 게이트에 상기 제 3피모스 트랜지스터(PM3)의 게이트와 연결되며, 드레인에 상기 제 6피모스 트랜지스터(PM6)의 소스에 연결된다. 제 5피모스 트랜지스터(PM5)는 소스에 상기 제 3피모스 트랜지스터(PM3)의 드레인과 연결되고, 게이트에 드레인 및 상기 제 6피모스 트랜지스터(PM6)의 게이트와 연결되며, 드레인에 상기 제 2전류미러부(302)에서 출력되는 전류가 입력된다. 상기 제 6피모스 트랜지스터(PM6)는 소스에 상기 제 4피모스 트랜지스터(PM4)의 소스가 연결되고 게이트에 상기 제 5피모스 트랜지스터(PM5)가 연결되며 드레인에서 상기 주파수 발생기로 입력되는 전류를 출력한다.
주파수 발생기(203)의 공급 전류는 전류미러에 의해 주어지므로, 이 전류미러에 들어가는 피모스의 게이트 전압을 제어전류 발생기(202)로 보내준다. 제어전류 발생기(202)는 16비트의 디지털 제어 신호를 받도록 표시되어 있으나 필요에 따라 입력 비트수는 늘이거나 줄일 수 있다. 제어 전류 발생기의 출력선을 주파수 발생기의 전류공급선과 연결하여 별도의 회로 없이 전류를 합하게 된다.
도 4는 본 발명의 일 실시예에 따른 제어 전류 발생기의 블록도이다.
상기 실시예에서, 제어 전류 발생기는 차동 증폭부와 디지털 제어신호 입력부 및 출력부를 포함한다.
상기 실시예는 디지털 제어신호에 의해 출력전류가 조절되는 것을 개략적으로 나타낸 것이다.
도 4를 참조하면, 상기 제어 전류 발생기(202)는 16개의 차동증폭부(401~416) 및 출력부(420)를 포함한다. 상기 차동증폭부는 제 7내지 제 9피모스 트랜지스터(PM7~PM9) 및 인버터를 포함하고, 상기 출력부는 출력단자(iout) 및 제 2기준전위(VSS)와 연결된 저항(R2)과 캐피시터(C1)의 병렬회로를 포함한다.
상기 차동증폭부(401)에서 제 7피모스 트랜지스터는(PM7) 게이트에 상기 전류-전압 변환기(201)에서 공급된 제 2제어전압(Vcon)이 입력되고, 소스에 제 1기준전위(VDD)가 연결되며 드레인에 상기 제 8 및 제 9 피모스 트랜지스터(PM8, PM9)의 소스가 연결된다. 상기 제 7피모스 트랜지스터(PM7)는 소스에 상기 제 7피모스 트랜지스터(PM7)의 드레인이 연결되고, 소스에 디지털 제어신호가 입력되며 드레인에 출력단자가 연결된다. 상기 제 8피모스 트랜지스터(PM8)는 소스에 상기 제 7피모스 트랜지스터(PM7)의 드레인이 연결되고, 게이트에 상기 디지털 제어신호가 인버터에 의해 역전된 신호가 입력되며, 드레인에 제 2기준전위(VSS)와 연결된다.
상기 차동증폭부(401)는 발명의 목적에 따라 복수개가 형성되는 것이 바람직하다. 본 발명에서는 16개의 차동증폭부(401~416)가 사용되었고 각각은 0~15번 까지 고유번호가 부여되어 있다. 상기 복수개의 차동증폭부에서 제 8피모스 트랜지스터(PM8)의 드레인은 각각연결되고, 상기 제 8피모스 트랜지스터(PM8)의 드레인 역시 연결된다.
도 3의 Msupply와 제어전류 발생기의 M0~M15는 전류미러이므로 M 0~M15 의 길이가 Msupply 와 동일하다면 Mk에 흐르는 전류는 식(2)와 같다.
.......................................식(2)
디지털 제어 신호는 앞의 전류가 주파수 발생기로 공급될 것인지 아니면 저항을 통해 VSS로 빠져 나갈 것인지 결정하게 된다. 디퍼런셜(differential) 구조를 이용하여 M0~M15 가 꺼지지 않게 하여 전류 공급의 on-off를 빠르게 하는 형태를 취하고 있으나, 제어 신호가 자주 변하지 않는 경우에는 소비 전력을 줄이기 위하여 이 전류를 끄는 구조로 구현 할 수도 있다.
예를 들어 디지털 제어신호 중 icon<k>=0 이고 나머지는 1일 경우 출력 주파수는 식 (3)과 같다.
..............................식(3)
앞의 예는 기본 주파수에서 원하는 만큼 출력 주파수를 올려주는 경우이나 이를 응용하면 기본 주파수에서 원하는 만큼 내려주는 방법도 가능 하다. 기본 주파수가 icon<0>~icon<15>가 모두 0일때 출력되도록 하고 이 때 icon<k>를 1로 변화시켜 주면 출력 주파수는 식 (4) 및 식(5)와 같이 변하게 된다.
...............................식(4)
Wtotal = Wtotal + ΣWk .........................................식 (5)
상기한 두 방식을 혼합하면 기본 주파수에서 주파수를 올리거나 내려주는 것 또한 가능하므로 응용 목적에 따라 최적의 변화 방식을 선택하여 이용 할 수 있다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 디지털 제어 신호에 따라 출력 주파수를 바꾸어 주는 변조 회로를 간단하고 씨모스 공정 변화에 영향을 받지 않도록 구현할 수 있다.
특히 전자파 장애를 줄여주는 확산 스펙트럼 위상고정루프 회로에 이용하면 작은 면적으로 출력 주파수를 원하는 만큼 변화시키는 것이 가능하다.
도 1은 종래의 전압제어 발진기의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디지털 전류제어 주파수 발생기의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 제어 전류 발생기의 연결방법을 나타낸 블록도이다.
도 4는 본 발명의 일 실시예에 따른 제어 전류 발생기의 블록도이다.
{도면의 주요 부호에 대한 설명}
201 : 전압-전류 변환기 202 : 제어 전류 발생기
203 : 주파수 발생기 301 : 제 1전류미러부
302 : 제 2전류미러부 303 : 제 3전류미러부
401 ~ 416 : 차동증폭부

Claims (9)

  1. 전압을 입력받아 그에 상응하는 전류를 출력하는 전압-전류 변환기(201), 디지털 제어신호를 입력받고 상기 디지털 제어신호에 따른 제어전류를 발생하는 제어전류발생기(202), 및 상기 전압-전류 변환기의 출력전류와 상기 제어전류의 합성전류를 입력받아 주파수를 출력하는 주파수 출력기(203)를 포함하는 디지털 전류제어 주파수 발생기.
  2. 제 1항에 있어서, 상기 전압-전류 변환기(201)는
    상기 제어전압을 입력전압으로 하고 제 1기준전위(VDD)와 연결되는 제 1전류미러부(301), 상기 제 1전류미러부(301)의 출력전류를 입력전류하고 제 2기준 전위(VSS)와 연결된 제 2전류 미러부(302), 및 상기 제 2전류미러부(302)의 출력전류를 입력전류로 하고 제1 기준전위(VDD)와 연결되며, 상기 제어전류 발생기에 제 2제어전압을 공급하고, 상기 주파수 발생기에 전류를 공급하는 제 3전류미러부(303)를 포함하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  3. 제 2항에 있어서, 제 1전류미러부(301)는
    게이트에는 제 1제어전압이 입력되고, 소스에는 제 2기준전위(VSS)와 타측이 연결된 저항과 연결된 제1엔모스 트랜지스터(NM1); 소스에는 제 1기준전위(VDD)와 연결되고, 게이트에는 드레인 및 상기 제 1엔모스 트랜지스터(NM1)의 드레인과 연결된 제 1피모스 트랜지스터(PM1); 및 게이트에는 상기 제 1피모스 트랜지스터(PM1)의 드레인과 연결되고, 소스에는 제 1기준전위(VDD)가 연결되며, 드레인에는 전류가 출력되는 제 2피모스 트랜지스터를 포함하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  4. 제 2항에 있어서, 제 2전류미러부(302)는
    소스에는 제 2기준전위(VSS)가 연결되고, 게이트에는 드레인이 연결되며, 드레인에는 전류가 입력되는 제 2엔모스 트랜지스터(NM2); 소스에는 제 2기준전위(VSS)가 연결되고, 게이트에는 상기 제 2엔모스 트랜지스터(NM2)의 게이트가 연결되며 드레인에는 전류가 출력되는 제 3엔모스 트랜지스터(NM3)를 포함하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  5. 제 2항에 있어서, 상기 제 3 전류미러부(303)는
    소스에는 제 1기준전위(VDD)가 연결되고, 게이트에는 드레인이 연결되는 제 3피모스 트랜지스터(PM3); 소스에는 제 1기준전위(VDD)가 연결되고, 게이트에는 상기 제 3피모스 트랜지스터(PM3)의 게이트가 연결되는 제 4피모스 트랜지스터(PM4); 소스에는 상기 제 3피모스 트랜지스터(PM3)의 드레인이 연결되고, 게이트에는 드레인이 연결되며, 드레인에는 전류가 입력되는 제 5피모스 트랜지스터(PM5); 및 소스에는 상기 제4피모스 트랜지스터(PM4)의 드레인이 연결되고, 게이트에는 상기 제5피모스 트랜지스터(PM5)의 게이트가 연결되며, 드레인에는 전류가 출력되는 제 6피모스 트랜지스터(PM6)를 포함하는 것을 특징으로 디지털 전류제어 주파수 발생기.
  6. 제 1항에 있어서, 상기 제어전류 발생기(202)는
    차동증폭부(401)를 포함하며; 상기 차동증폭기는 게이트에 상기 전압-전류 변환기에서 출력되는 제 2제어전압(Vcon)이 입력되고, 소스에는 제 1기준 전위(VDD)가 연결되는 제 7피모스 트랜지스터(PM4); 소스에는 상기 제 7피모스 트랜지스터(PM4)의 드레인과 연결되고, 게이트에는 디지털 제어신호와 연결되며, 드레인은 출력단자(iout)와 연결되는 제 8 피모스 트랜지스터(PM5); 소스는 상기 제 7피모스 트랜지스터(PM4)의 드레인과 연결되고, 게이트는 인버터(a)에 의한 역 디지털 제어신호와 연결되며, 드레인은 제 2기준 전위와 연결되는 제 9피모스 트랜지스터(PM6)를 포함하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  7. 제 6항에 있어서, 상기 제 9피모스 트랜지스터(PM6)의 드레인과 상기 제2기준 전위(VSS) 사이에는 저항(R2)과 캐패시터(C1)가 병렬로 연결된 바이패스부를 더 포함하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  8. 제 6항에 있어서, 상기 차동증폭부(301)는 적어도 하나 이상이 포함되어 있는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서, 상기 제어전류 발생기에 입력되는 제 2제어전압은 상기 전압-전류 변환기내의 제 4피모스 트랜지스터의 게이트에서 형성되는 전압을 이용하는 것을 특징으로 하는 디지털 전류제어 주파수 발생기.
KR1020040028736A 2004-04-26 2004-04-26 디지털 전류제어 주파수 발진기 KR20050103542A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040028736A KR20050103542A (ko) 2004-04-26 2004-04-26 디지털 전류제어 주파수 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040028736A KR20050103542A (ko) 2004-04-26 2004-04-26 디지털 전류제어 주파수 발진기

Publications (1)

Publication Number Publication Date
KR20050103542A true KR20050103542A (ko) 2005-11-01

Family

ID=37281375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040028736A KR20050103542A (ko) 2004-04-26 2004-04-26 디지털 전류제어 주파수 발진기

Country Status (1)

Country Link
KR (1) KR20050103542A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444472B2 (en) 2013-08-28 2016-09-13 Samsung Electronics Co., Ltd. Digitally controlled oscillator and electronic device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444472B2 (en) 2013-08-28 2016-09-13 Samsung Electronics Co., Ltd. Digitally controlled oscillator and electronic device including the same
US9800250B2 (en) 2013-08-28 2017-10-24 Samsung Electronics Co., Ltd. Digitally controlled oscillator and electronic device including the same

Similar Documents

Publication Publication Date Title
US6958631B2 (en) High-speed current switch circuit
JP3144700B2 (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
JP2002111449A (ja) 電圧制御発振回路およびそれを備える位相同期ループ回路
US6255872B1 (en) Charge pump circuit for PLL
JPH05243990A (ja) 電圧制御発振器
EP1608060A1 (en) CMOS LC-tank oscillator
US7286023B2 (en) Crystal oscillation circuit with frequency regulation
JP2008311820A (ja) 電圧制御発振器および発振制御システム
EP0945986A2 (en) Charge pump circuit for PLL
US6452430B1 (en) Phase-locked loop circuit
JP4390105B2 (ja) 可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器
US20160065132A1 (en) Crystal oscillation circuit and electronic timepiece
US20030111669A1 (en) CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
US6714087B2 (en) Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks
JP3795733B2 (ja) 半導体集積回路
US6853256B2 (en) Voltage controlled oscillator with reference current generator
KR20050103542A (ko) 디지털 전류제어 주파수 발진기
JP2006033197A (ja) Ｐｌｌ回路
JP2009182584A (ja) Ｐｌｌ回路
JPH088651A (ja) 電圧制御発振器
US6650196B2 (en) Multi-frequency band controlled oscillator
JP2006033238A (ja) 電圧制御型発振器
JPH08162911A (ja) 電圧制御発振器
US8598958B1 (en) Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination