KR20110005056A - 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기 - Google Patents

지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기 Download PDF

Info

Publication number
KR20110005056A
KR20110005056A KR1020090062567A KR20090062567A KR20110005056A KR 20110005056 A KR20110005056 A KR 20110005056A KR 1020090062567 A KR1020090062567 A KR 1020090062567A KR 20090062567 A KR20090062567 A KR 20090062567A KR 20110005056 A KR20110005056 A KR 20110005056A
Authority
KR
South Korea
Prior art keywords
cell
turn
selection
resistance
signal
Prior art date
Application number
KR1020090062567A
Other languages
English (en)
Inventor
김봉진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090062567A priority Critical patent/KR20110005056A/ko
Priority to US12/661,934 priority patent/US20110006851A1/en
Publication of KR20110005056A publication Critical patent/KR20110005056A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00221—Layout of the delay element using FET's where the conduction path of the different output FET's is connected in parallel with different gate control, e.g. having different sizes or thresholds, or coupled through different resistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 발진기의 출력 주파수가 디지털제어신호에 따라 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기를 개시한다. 상기 단위 인버터 셀은, 기준신호 및 제0제어신호에 응답하여 입력단자로부터 인가되는 입력신호에 대한 출력신호의 지연응답특성을 선형적으로 가변시키며, 기준셀 및 제1선택셀을 구비한다. 상기 기준셀은 상기 기준신호 및 상기 기준신호의 위상을 반전시킨 역기준신호에 응답하여 상기 입력신호의 위상을 반전시킨 상기 출력신호를 출력단자로 전송한다. 상기 제1선택셀은 상기 제0제어신호 및 상기 제0제어신호의 위상을 반전시킨 제0역제어신호에 응답하여 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성한다. 여기서 상기 기준셀 및 상기 제1선택셀을 구성하는 트랜지스터의 개수, 각 트랜지스터들의 크기 및 각 트랜지스터들의 연결 관계는 동일하다.
단위 인버터, 주파수 응답 특성, 선형성, DCO, 인버터 체인

Description

지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기{Unit inverter cell with linearly varying delay response characteristics and Digitally Controlled Oscillator including the Unit inverter cell}
본 발명은 디지털제어발진기 및 상기 발진기에 포함되는 단위 인버터 셀에 관한 것으로, 발진기의 출력 주파수가 디지털제어신호에 따라 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기에 관한 것이다.
DCO(Digitally Controlled Oscillator)는 일정한 주파수를 가지는 신호를 생성하는 장치이다. DCO는 입력되는 신호를 일정시간 지연시키는 인버터 체인(inverter chain)을 구비하는데, 디지털 코드(code)는 인버터 체인 중 몇 번째의 인버터를 통해 출력되는 지연신호를 선택하는 가에 대한 정보를 가지고 있으며, 선택된 지연신호에 따라 결정된 주파수를 가지는 신호를 생성시킨다.
어떤 회로에 입력되는 신호와 회로로부터 출력되는 신호 사이에는 시간 상 일정한 지연이 발생하게 된다. 인버터의 경우 인버터를 구성하는 트랜지스터는 일 정한 시간의 게이트지연시간(gate delay time)이 존재하기 때문에 입력신호와 출력신호의 응답지연이 발생하게 된다. 인버터를 지연소자로 사용할 경우, 게이트지연시간을 일부러 활용하는 수도 있지만, 보다 큰 지연시간을 얻기 위해서는 출력단자에 커패시터 또는 저항을 연결시키는 경우가 일반적이다.
DCO의 경우에도 지연소자로 사용되는 인버터의 출력단자에 저항(resistor) 또는 커패시터(capacitor)를 추가로 설치하고, 디지털 코드에 따라 저항 값(resistance) 또는 커패시턴스(capacitance)를 가변시킴으로써 출력신호의 주파수를 조절한다. 디지털 코드에 따라 저항 값 또는 커패시턴스를 가변시키는 방법은 다양한데, 저항들과 출력단자 사이 그리고 커패시터들과 출력단자 사이에 배치된 스위치를 턴 온 또는 턴 오프 시킴으로써, 출력단자에서 보는 저항 값 및 커패시턴스를 가변시키는 것이 일반적이다.
일반적으로 단일 소자로서의 저항의 저항 값 및 커패시터의 커패시턴스에 편차가 있을 수 있으며, 이를 반도체로 집적한 경우 그 값의 편차는 단위소자에 비해 더욱 더 증가하며, 이러한 편차가 정확한 지연시간을 결정하지 못하도록 하는 원인이 된다. 또한 수동소자(passive element)들을 추가로 설치하여야 하므로 발진기에 소비되는 면적이 증가할 뿐만 아니라, 추가되는 수동소자에 의해 발진주파수의 범위도 한정되게 되는 단점이 있다.
상기와 같은 단점을 발생시키는 수동소자를 사용하지 않고 디지털 코드의 변화에 따라 주파수가 변하는 출력신호를 생성하는 발진기가 요구된다. 특히, 상기 발진기는 디지털 코드의 변화에 따라 출력되는 신호의 주파수가 선형적으로 변해야 할 것이다.
본 발명이 해결하고자 하는 기술적과제는, 디지털 코드의 변화에 따라 지연특성이 선형적으로 변하는 단위 인버터 셀을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 생성되는 신호의 주파수가 디지털 코드의 변화에 따라 선형적으로 변하는 디지털제어발진기를 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명의 일면에 따른 단위 인버터 셀은, 기준신호 및 제0제어신호에 응답하여 입력단자로부터 인가되는 입력신호에 대한 출력신호의 지연응답특성을 선형적으로 가변시키며, 기준셀 및 제1선택셀을 구비한다. 상기 기준셀은 상기 기준신호 및 상기 기준신호의 위상을 반전시킨 역기준신호에 응답하여 상기 입력신호의 위상을 반전시킨 상기 출력신호를 출력단자로 전송한다. 상기 제1선택셀은 상기 제0제어신호 및 상기 제0제어신호의 위상을 반전시킨 제0역제어신호에 응답하여 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성한다. 여기서 상기 기준셀 및 상기 제1선택셀을 구성하는 트랜지스터의 개수, 각 트랜지스터들의 크기 및 각 트랜지스터들의 연결 관계는 동일하다.
상기 기술적과제를 이루기 위한 본 발명의 다른 일면에 따른 단위 인버터 셀은, 기준셀 및 N(1 이상의 정수)개의 선택셀을 구비한다. 상기 기준셀은, 입력신호의 위상을 반전시킨 출력신호를 생성한다. 상기 N개의 선택셀은 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성한다. 여기서, 상기 N개의 선택셀을 구성하는 소자들의 개수 및 연결 관계는 상기 기준셀을 구성하는 소자들의 개수 및 연결 관계와 동일하고, 제1선택셀을 구성하는 소자들의 크기는 상기 기준셀을 구성하는 소자들의 크기와 동일하며, 제2선택셀을 구성하는 소자들의 크기는 상기 제1선택셀을 구성하는 소자들의 크기에 비해 2배가 되고, 제N선택셀을 구성하는 소자들의 크기는 제(N-1)선택셀을 구성하는 소자들의 크기에 비해 2배가 된다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 디지털제어발진기는, 입력신호의 위상을 반전시킨 출력신호를 생성하는 기준셀 및 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성하는 N(1 이상의 정수)개의 선택셀을 구비하는 단위 인버터를 직렬로 연결시킨 인버터체인회로를 구비하며, 상기 단위 인버터 셀은 상기 N개의 선택셀을 구성하는 소자들의 개수 및 연결 관계는 상기 기준셀을 구성하는 소자들의 개수 및 연결 관계와 동일하고, 제1선택셀을 구성하는 소자들의 크기는 상기 기준셀을 구성하는 소자들의 크기와 동일하며, 제2선택셀을 구성하는 소자들의 크기는 상기 제1선택셀을 구성하는 소자들의 크기에 비해 2배가 되고, 제N선택셀을 구성하는 소자들의 크기는 제(N-1)선택셀을 구성하는 소자들의 크기에 비해 2배가 된다.
본 발명은 생성되는 신호의 주파수가 디지털 코드에 따라 선형적으로 변하게 됨으로써 출력신호의 주파수를 정밀하게 제어할 수 있으며, 또한 트랜지스터의 크기 및 스위치의 크기를 다르게 하여 상기의 기능을 수행하게 함으로써 전체적인 면 적 및 소비 전력도 최적화할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 저항 및 커패시터 부하를 사용하는 인버터 체인을 나타낸다.
도 1을 참조하면, 인버터 체인(100)은 3개의 인버터(101~103), 2개의 저항(R1, R2) 및 2개의 커패시터(C1, C2)를 구비한다. 직렬로 연결된 3개의 인버터(101~103)는 입력과 출력이 서로 연결되어 하나의 체인을 구성하며, 임의의 인버터의 출력단자에 부하로서 저항 및 커패시터가 연결된다.
제3인버터(103)로부터 출력되어 제1인버터(101)의 입력단자로 인가되는 입력신호와 제1인버터(101)의 출력단자에서 출력되는 신호사이의 응답지연시간은, 제1인버터(101)를 구성하는 소자 자체의 지연시간 이외에도 제1인버터(101)의 출력단자에 연결된 제1저항(R1) 및 제1커패시터(C1)의 값에 의해 결정된다.
도 1에 도시된 회로는 상술한 바와 같이 인버터 체인을 구성하는 인버터의 출력단자에 일정한 크기의 저항 및 커패시터를 추가하게 됨으로써, 인버터 체인이 차지하는 면적을 증가시키며 결국 발진기의 면적을 증가시키는 원인이 되며, 저항 및 커패시터에서 소비되는 전력의 양도 적지 않다. 따라서 소비 전력이 적은 시스템의 경우, 소비 전력이 적지 않은 상기 인버터 체인을 포함하는 발진기를 사용할 수 없다는 단점이 있다.
본 발명에서는 입력신호에 대한 출력신호의 응답특성이 디지털 코드에 따라 변하며, 특히 디지털 코드가 선형적으로 변화함에 따라 응답특성도 선형적으로 변화하는 DCO를 제안하고자 한다. DCO는 인버터 체인을 구비하는데, 디지털 코드가 선형적으로 변할 때 인버터 체인을 구성하는 임의의 인버터의 출력신호의 응답특성이 선형적으로 변화하여야 한다. 이하에서는 인버터 체인이 이러한 지연응답특성을 가질 수 있도록 하는 단위 인버터 셀에 대해서 설명한다.
도 2는 본 발명에 따른 단위 인버터 셀을 나타낸다.
도 2를 참조하면, 단위 인버터 셀(200)은, 기준신호(CR) 및 4개의 제어신호(C0~C3)에 응답하여, 입력단자(IN)로부터 인가되는 입력신호에 대한 출력신호의 응답지연특성을 선형적으로 가변시키며, 기준셀(201) 및 4개의 선택셀(202~205)을 구비한다.
기준셀(201)은 기준신호(CR) 및 기준신호(CR)의 위상을 반전시킨 역기준신호(CRB)에 응답하여 입력신호의 위상을 반전시킨다. 4개의 선택셀(202~205)들은 제0제어신호(C0) 내지 제3제어신호(C3)와 이들의 위상을 각각 반전시킨 제0역제어신호(C0B) 내지 제3역제어신호(C3B)에 응답하여 입력신호의 위상을 반전시킨다.
기준셀(201)은 역기준신호(CRB)에 응답하여 제1기준전압(V1)을 스위칭하는 제1기준스위치(SWRP), 기준신호(CR)에 응답하여 제2기준전압(V2)을 스위칭하는 제2기준스위치(SWRN) 및 2개의 기준스위치(SWRP, SWRN)를 경유하여 인가되는 제1기준전압(V1) 및 제2기준전압(V2)의 유무에 따라 입력신호의 위상을 반전시키는 기준인버터(IR)를 구비한다.
제1선택셀(202)은 제0역제어신호(C0B)에 응답하여 제1기준전압(V1)을 스위칭하는 제1선택스위치(SW0P), 제0제어신호(C0)에 응답하여 제2기준전압(V2)을 스위칭하는 제2선택스위치(SW0N) 및 2개의 선택스위치(SW0P, SW0N)를 경유하여 인가되는 제1기준전압(V1) 및 제2기준전압(V2)의 유무에 따라 입력신호의 위상을 반전시키는 제1선택인버터(I0)를 구비한다.
제2선택셀(203)은 제1역제어신호(C1B)에 응답하여 제1기준전압(V1)을 스위칭하는 제3선택스위치(SW1P), 제1제어신호(C1)에 응답하여 제2기준전압(V2)을 스위칭하는 제4선택스위치(SW1N) 및 2개의 선택스위치(SW1P, SW1N)를 경유하여 인가되는 제1기준전압(V1) 및 제2기준전압(V2)의 유무에 따라 입력신호의 위상을 반전시키는 제2선택인버터(I1)를 구비한다.
제3선택셀(204)은 제2역제어신호(C2B)에 응답하여 제1기준전압(V1)을 스위칭하는 제5선택스위치(SW2P), 제2제어신호(C2)에 응답하여 제2기준전압(V2)을 스위칭하는 제6선택스위치(SW2N) 및 2개의 선택스위치(SW2P, SW2N)를 경유하여 인가되는 제1기준전압(V1) 및 제2기준전압(V2)의 유무에 따라 입력신호의 위상을 반전시키는 제 3선택인버터(I2)를 구비한다.
제4선택셀(205)은 제3역제어신호(C3B)에 응답하여 제1기준전압(V1)을 스위칭하는 제7선택스위치(SW3P), 제3제어신호(C3)에 응답하여 제2기준전압(V2)을 스위칭하는 제8선택스위치(SW3N) 및 2개의 선택스위치(SW3P, SW3N)를 경유하여 인가되는 제1기준전압(V1) 및 제2기준전압(V2)의 유무에 따라 입력신호의 위상을 반전시키는 제4선택인버터(I3)를 구비한다.
5개의 인버터들(IR, I0~I3)의 내부에 기재된 X1, X2, X4, X8은, 인버터들(IR, I0~I3)을 구성하는 트랜지스터들의 물리적 크기를 의미하며, 2의 배수로 커진다는 것을 알 수 있다. 트랜지스터의 물리적 크기는 트랜지스터의 게이트의 길이(gate length; L)와 게이트의 폭(gate width; W)의 비(W/L)를 의미하는데, 게이트의 길이 및 게이트의 폭의 비가 상대적으로 크다는 말은 해당 트랜지스터의 턴 온 저항 값이 상대적으로 적다는 말이 된다. 따라서 제1선택인버터(I0)를 구성하는 트랜지스터들의 턴 온 저항이 제2선택인버터(I1)를 구성하는 트랜지스터들의 턴 온 저항에 비해 반이라는 것을 알 수 있다.
또한 도 2에는 표시되지 않았지만, 기준셀(201)의 기준인버터(IR)를 구성하는 2개의 트랜지스터들 중 하나의 트랜지스터의 턴 온 저항은 제1기준스위치(SWIP)의 턴 온 저항과 동일하고, 나머지 하나의 트랜지스터의 턴 온 저항은 제2기준스위치(SWIN)의 턴 온 저항과 동일하다.
제1선택셀(202)의 제1선택인버터(I0)를 구성하는 2개의 트랜지스터들 중 하 나의 트랜지스터의 턴 온 저항은 제1선택스위치(SW0P)의 턴 온 저항과 동일하고, 나머지 하나의 트랜지스터의 턴 온 저항은 제2선택스위치(SW0N)의 턴 온 저항과 동일하다. 제2선택셀(203)의 제2선택인버터(I1)를 구성하는 2개의 트랜지스터들 중 하나의 트랜지스터의 턴 온 저항은 제3선택스위치(SW1P)의 턴 온 저항과 동일하고, 나머지 하나의 트랜지스터의 턴 온 저항은 제4선택스위치(SW1N)의 턴 온 저항과 동일하다. 제3선택셀(204)의 제3선택인버터(I2)를 구성하는 2개의 트랜지스터들 중 하나의 트랜지스터의 턴 온 저항은 제5선택스위치(SW2P)의 턴 온 저항과 동일하고, 나머지 하나의 트랜지스터의 턴 온 저항은 제6선택스위치(SW2N)의 턴 온 저항과 동일하다. 제4선택셀(205)의 제3선택인버터(I3)를 구성하는 2개의 트랜지스터들 중 하나의 트랜지스터의 턴 온 저항은 제7선택스위치(SW3P)의 턴 온 저항과 동일하고, 나머지 하나의 트랜지스터의 턴 온 저항은 제8선택스위치(SW3N)의 턴 온 저항과 동일하다.
또 다른 실시 예로는, 기준셀(201)을 구성하는 모든 트랜지스터의 턴 온 저항 값은 동일하게 하고, 마찬가지로 제1선택셀(202)을 구성하는 모든 트랜지스터의 턴 온 저항도 동일한 턴 온 저항 값을 가지도록 하는 것이다. 마찬가지로, 제2선택셀(203) 내지 제4선택셀(205)을 구성하는 모든 트랜지스터들 각각의 턴 온 저항은 동일한 셀 내에서는 동일한 값을 가지도록 하는 것이다.
제2선택셀(203)을 구성하는 2개의 선택스위치(SW1P, SW1N)의 턴 온 저항 및 제2선택인버터(I1)를 구성하는 트랜지스터들의 턴 온 저항은 제1선택셀(202)을 구성하는 2개의 선택스위치(SW0P, SW0N)의 턴 온 저항 및 제1선택인버터(I0)를 구성하는 트랜지스터들의 턴 온 저항에 비해 반(a half)이 된다.
제3선택셀(204)을 구성하는 2개의 선택스위치(SW2P, SW2N)의 턴 온 저항 및 제3선택인버터(I2)를 구성하는 트랜지스터들의 턴 온 저항은 제2선택셀(203)을 구성하는 2개의 선택스위치(SW1P, SW1N)의 턴 온 저항 및 제2선택인버터(I1)를 구성하는 트랜지스터들의 턴 온 저항에 비해 반(a half)이 된다.
마찬가지로, 제4선택셀(205)을 구성하는 2개의 선택스위치(SW3P, SW3N)의 턴 온 저항 및 제4선택인버터(I3)를 구성하는 트랜지스터들의 턴 온 저항은 제3선택셀(204)을 구성하는 2개의 선택스위치(SW2P, SW2N)의 턴 온 저항 및 제3선택인버터(I2)를 구성하는 트랜지스터들의 턴 온 저항에 비해 반(a half)이 된다.
기준셀(201)의 경우 제1기준전압(V1) 및 제2기준전압(V2)이 인가되지 않으면 기준인버터(IR)가 동작을 하지 않게 되므로 이를 방지하기 위하여 제1기준스위치(SWRP) 및 제2기준스위치(SWRN)를 항상 턴 온 시켜두는 것이 바람직하다. 이 경우 기준신호(CR) 및 역기준신호(CRB)는 전압준위가 고정된 바이어스 전압을 가지게 될 것이다.
그러나 4개의 선택셀(202~205)은 제0제어신호(C0) 내지 제3제어신호(C3) 및 제0역제어신호(C0B) 내지 제3역제어신호(C3B)에 따라 해당 인버터들(I0~I3)에 제1기준전압(V1) 및 제2기준전압(V2)을 공급하거나 공급하지 않음으로써 단위 인버터 셀(200)의 입력신호에 대한 출력신호의 주파수 특성을 결정하게 한다.
상기의 내용을 요약하면,
제1선택셀(202), 2선택셀(203), 제3선택셀(204) 및 제4선택셀(205)로 갈수록 스위치들 및 인버터들을 구성하는 트랜지스터들의 크기는 앞선 선택셀들보다 2배가 되어 결국 턴 온 저항은 반으로 줄어들게 된다는 것이다.
도 2에는 제1기준신호(V1)와 제2기준신호(V2)의 전압 준위에 대해서는 표시하지 않았지만, 제1기준신호(V1)가 제2기준신호(V2)에 비해 상대적으로 높은 전압준위를 가진다. 경우에 따라서 제2기준신호(V2)는 접지전압(ground voltage)이 된다.
도 3은 제1선택셀의 내부 회로도이다.
도 3을 참조하면, 제1선택셀(202)은 제1선택스위치(SW0P), 제1인버터 트랜지스터(I0P), 제2인버터 트랜지스터(I0N) 및 제2선택스위치(SW0N)를 구비한다.
제1선택스위치(SW0P)는 제0역제어신호(C0B)에 응답하여 제1기준전압(V1)을 제1인버터 트랜지스터(I0P)에 스위칭한다. 제2선택스위치(SW0N)는 제0제어신호(C0)에 응답하여 제2기준전압(V2)을 제2인버터 트랜지스터(I0N)에 스위칭한다. 제1인버터 트랜지스터(I0P)는 일 단자로부터 인가되는 제1기준전압(V1)의 유무에 따라 게이트에 인가되는 입력신호(IN)의 위상을 반전시킨 출력신호(OUT)를 다른 일 단자로 출력한다. 제2인버터 트랜지스터(I0N)는 일 단자로부터 인가되는 제2기준전압(V2)의 유무에 따라 게이트에 인가되는 입력신호(IN)의 위상을 반전시킨 출력신호(OUT)를 다른 일 단자로 출력한다.
도 3에서는 설명의 편의를 위해 도 2에 도시된 기준셀(201), 제1선택셀(202) 내지 제4선택셀(205) 중 하나만 선택하여 도시하였으나 나머지 셀들의 구성도 동일하다.
도 4는 제1선택셀의 등가회로이다.
도 4를 참조하면, 제1선택스위치(SW0P)의 턴 온 저항(RS0P)은 제1인버터 트랜지스터(I0P)의 턴 온 저항(RI0P)과 동일하며, 제2선택스위치(SW0N)의 턴 온 저항(RS0N)은 제2인버터 트랜지스터(I0N)의 턴 온 저항(RI0N)과 동일하다고 이미 언급하였다. 그러나 이상적인 인버터를 구성하는 2개의 트랜지스터의 턴 온 저항은 동일하므로, 2개의 스위치들(SW0P, SW0N)의 턴 온 저항과 2개의 인버터 트랜지스터들(I0P, I0N)의 턴 온 저항이 모두 동일하게 하는 것이 바람직하다. 기준셀(201) 및 나머지 기준셀들(202~205)도 마찬가지이다.
도 3 및 도 4에 도시된 바와 같은 제1선택셀의 주파수 응답특성은 수학식 1과 같이 표시할 수 있다.
Figure 112009041855231-PAT00001
Figure 112009041855231-PAT00002
Figure 112009041855231-PAT00003
제1선택스위치(SW0P)의 턴 온 저항(RS0P) 및 제2선택스위치(SW0N)의 턴 온 저항(RS0N)을 RS로 정의하고, 제1인버터 트랜지스터(I0P)의 턴 온 저항(RI0P) 및 제2인버터 트랜지스터(I0N)의 턴 온 저항(RI0N)을 RI로 정의하면, 제1선택셀의 주파수 응답특성은 수학식 2와 같이 정리된다.
Figure 112009041855231-PAT00004
여기서 제1선택스위치(SW0P)의 턴 온 저항(RS0P)과 제1인버터 트랜지스터(I0P)의 턴 온 저항(RI0P)과 동일하며, 제2선택스위치(SW0N)의 턴 온 저항(RS0N)은 제2인버터 트랜지스터(I0N)의 턴 온 저항(RI0N)과 동일하므로, 제1선택셀의 주파수 응답특성은 최종적으로는 수학식 3과 같이 표시할 수 있다.
Figure 112009041855231-PAT00005
수학식 3으로부터 제1선택셀(202)의 주파수 응답특성이 선형적으로 변한다는 것을 알 수 있다. 이러한 선형성을 가지는 선택셀을 기준셀에 병렬로 연결하는 경우, 단위 인버터 셀의 주파수 응답특성도 선형성을 가지는 것은 당연하다.
도 5는 디지털 코드의 변화에 따른 종래의 DCO의 출력신호의 주파수 특성을 나타낸다.
도 6은 디지털 코드의 변화에 따른 본 발명의 DCO의 출력신호의 주파수 특성을 나타낸다.
도 5에 도시된 종래의 DCO의 출력신호는 디지털 코드(FC Code)의 변화에 따라 주파수 특성(DCO Frequency)이 비선형적으로 변하고 있는데 반해, 도 6에 도시된 본 발명에 따른 DCO의 출력신호는 디지털 코드가 변화에 선형적으로 변한다는 것을 알 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 저항 및 커패시터 부하를 사용하는 인버터 체인을 나타낸다.
도 2는 본 발명에 따른 단위 인버터 셀을 나타낸다.
도 3은 제1선택셀의 내부 회로도이다.
도 4는 제1선택셀의 등가회로이다.
도 5는 디지털 코드의 변화에 따른 종래의 DCO의 출력신호의 주파수 특성을 나타낸다.
도 6은 디지털 코드의 변화에 따른 본 발명의 DCO의 출력신호의 주파수 특성을 나타낸다.

Claims (10)

  1. 기준신호(CR) 및 제0제어신호(C0)에 응답하여 입력단자(IN)로부터 인가되는 입력신호에 대한 출력신호의 지연응답특성을 선형적으로 가변시키는 단위 인버터 셀에 있어서,
    상기 기준신호(CR) 및 상기 기준신호(CR)의 위상을 반전시킨 역기준신호(CRB)에 응답하여 상기 입력신호의 위상을 반전시킨 상기 출력신호를 출력단자(OUT)로 전송하는 기준셀;
    상기 제0제어신호(C0) 및 상기 제0제어신호(C0)의 위상을 반전시킨 제0역제어신호(C0B)에 응답하여 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성하는 제1선택셀을 구비하며,
    상기 기준셀 및 상기 제1선택셀을 구성하는 트랜지스터의 개수, 각 트랜지스터들의 크기 및 각 트랜지스터들의 연결 관계는 동일한 단위 인버터 셀.
  2. 제1항에 있어서, 상기 기준셀은,
    상기 역기준신호(CRB)에 응답하여 일 단자에 연결된 제1기준전압(V1)을 스위칭 하는 제1기준스위치(SWRP);
    상기 기준신호(CR)에 응답하여 일 단자에 연결된 제2기준전압(V2)을 스위칭 하는 제2기준스위치(SWRN);
    일 단자가 상기 제1기준스위치(SWRP)의 다른 일 단자에 연결되고 다른 일 단자는 출력단자(OUT)에 연결되며 게이트에 상기 입력신호가 인가되는 제1인버터 트랜지스터; 및
    일 단자가 상기 출력단자(OUT)에 연결되고 다른 일 단자가 상기 제2기준스위치(SWRN)의 다른 일 단자에 연결되며 게이트에 상기 입력신호가 인가되는 제2인버터 트랜지스터를 구비하고,
    상기 제1선택셀은,
    상기 제0역제어신호(C0B)에 응답하여 일 단자에 연결된 제1기준전압(V1)을 스위칭 하는 제1선택스위치(SW0P);
    상기 제0제어신호(C0)에 응답하여 일 단자에 연결된 제2기준전압(V2)을 스위칭 하는 제2선택스위치(SW0N);
    일 단자가 상기 제1선택스위치(SW0P)의 다른 일 단자에 연결되고 다른 일 단자는 출력단자(OUT)에 연결되며 게이트에 상기 입력신호가 인가되는 제3인버터 트랜지스터; 및
    일 단자가 상기 출력단자(OUT)에 연결되고 다른 일 단자가 상기 제2선택스위치(SW0N)의 다른 일 단자에 연결되며 게이트에 상기 입력신호가 인가되는 제4인버터 트랜지스터를 구비하고,
    상기 제1기준스위치(SWRP)의 턴 온 저항과 상기 제2기준스위치(SWRN)의 턴 온 저항은 상기 제1인버터 트랜지스터의 턴 온 저항과 상기 제2인버터 트랜지스터의 턴 온 저항과 각각 동일한 값을 가지거나,
    상기 제1기준스위치(SWRP)의 턴 온 저항, 상기 제2기준스위치(SWRN)의 턴 온 저항, 상기 제1인버터 트랜지스터의 턴 온 저항 및 상기 제2인버터 트랜지스터의 턴 온 저항이 모두 동일한 값을 가지고,
    상기 제1선택스위치(SW0P)의 턴 온 저항과 상기 제2선택스위치(SW0N)의 턴 온 저항은 상기 제3인버터 트랜지스터의 턴 온 저항과 상기 제4인버터 트랜지스터의 턴 온 저항과 각각 동일한 값을 가지거나,
    상기 제1선택스위치(SW0P)의 턴 온 저항, 상기 제2선택스위치(SW0N)의 턴 온 저항, 상기 제3인버터 트랜지스터의 턴 온 저항 및 상기 제4인버터 트랜지스터의 턴 온 저항이 모두 동일한 값을 가지는 단위 인버터 셀.
  3. 제2항에 있어서,
    상기 제1기준스위치(SWRP) 및 상기 제2기준스위치(SWRN)는 항상 턴 온 되어 있는 단위 인버터 셀.
  4. 제1항에 있어서, 상기 단위 인버터 셀은 제1제어신호(C1) 및 상기 제1제어신호(C1)의 위상을 반전 시킨 제1역제어신호(C1B)에 응답하여 동작하는 제2선택셀 내지 제N(N은 3이상의 정수)제어신호 및 상기 제N제어신호의 위상을 반전시킨 제N역 제어신호(CNB)에 응답하여 동작하는 제N선택셀을 더 구비하며,
    상기 제2선택셀 내지 상기 제N선택셀을 구성하는 구성소자들의 개수 및 연결관계는 상기 제1선택셀과 동일하며,
    상기 제2선택셀을 구성하는 소자들의 턴 온 저항 값은 상기 제1선택셀을 구성하는 소자들의 턴 온 저항 값에 비해 1/2배이고,
    상기 제N선택셀을 구성하는 소자들의 턴 온 저항 값은 상기 제(N-1)선택셀을 구성하는 소자들의 턴 온 저항 값에 비해 1/2배인 단위 인버터 셀.
  5. 제1항에 있어서,
    상기 제1기준전압(V1)은 상기 제2기준전압(V2)에 비해 상대적으로 높은 전압준위를 가지며, 상기 제2기준전압(V2)은 접지전압인 단위 인버터 셀.
  6. 입력신호의 위상을 반전시킨 출력신호를 생성하는 기준셀; 및
    상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성하는 N(1 이상의 정수)개의 선택셀을 구비하며,
    상기 N개의 선택셀을 구성하는 소자들의 개수 및 연결 관계는 상기 기준셀을 구성하는 소자들의 개수 및 연결 관계와 동일하고,
    제(N+1)선택셀을 구성하는 소자들의 턴 온 저항 값은 제N선택셀을 구성하는 소자들의 턴 온 저항 값에 비해 1/2배가 되는 단위 인버터 셀.
  7. 제6항에 있어서, 상기 기준셀은,
    기준신호(CR)의 위상을 반전시킨 역기준신호(CRB)에 응답하여 일 단자에 연결된 제1기준전압(V1)을 스위칭 하는 제1기준스위치(SWRP);
    상기 기준신호(CR)에 응답하여 일 단자에 연결된 제2기준전압(V2)을 스위칭 하는 제2기준스위치(SWRN);
    일 단자가 상기 제1기준스위치(SWRP)의 다른 일 단자에 연결되고 다른 일 단자는 출력단자(OUT)에 연결되며 게이트에 상기 입력신호가 인가되는 제1인버터 트랜지스터; 및
    일 단자가 상기 출력단자(OUT)에 연결되고 다른 일 단자가 상기 제2기준스위치(SWRN)의 다른 일 단자에 연결되며 게이트에 상기 입력신호가 인가되는 제2인버터 트랜지스터를 구비하며,
    상기 제1기준스위치(SWRP)의 턴 온 저항과 상기 제2기준스위치(SWRN)의 턴 온 저항은 상기 제1인버터 트랜지스터의 턴 온 저항과 상기 제2인버터 트랜지스터의 턴 온 저항과 각각 동일한 값을 가지거나,
    상기 제1기준스위치(SWRP)의 턴 온 저항, 상기 제2기준스위치(SWRN)의 턴 온 저항, 상기 제1인버터 트랜지스터의 턴 온 저항 및 상기 제2인버터 트랜지스터의 턴 온 저항은 모두 동일한 값을 가지는 단위 인버터 셀.
  8. 제7항에 있어서, 상기 제1기준스위치(SWRP) 및 상기 제2기준스위치(SWRN)는 항상 턴 온 되어 있는 단위 인버터 셀.
  9. 제6항에 있어서, 상기 N은 제어신호의 비트(bit) 수와 일치하며,
    제1선택셀은 제1제어신호 및 상기 제1제어신호의 위상을 반전시킨 제1역제어신호에 응답하여 동작하며,
    제2선택셀은 제2제어신호 및 상기 제2제어신호의 위상을 반전시킨 제2역제어신호에 응답하여 동작하고,
    제N선택셀은 제N제어신호 및 상기 제N제어신호의 위상을 반전시킨 제N역제어신호에 응답하여 동작하는 단위 인버터 셀.
  10. 입력신호의 위상을 반전시킨 출력신호를 생성하는 기준셀 및 상기 입력신호의 위상을 반전시켜 상기 출력신호를 생성하는 N(1 이상의 정수)개의 선택셀을 구비하는 단위 인버터를 직렬로 연결시킨 인버터체인회로를 구비하는 디지털제어발진기에 있어서,
    상기 단위 인버터 셀은,
    상기 N개의 선택셀을 구성하는 소자들의 개수 및 연결 관계는 상기 기준셀을 구성하는 소자들의 개수 및 연결 관계와 동일하고,
    제(N+1)선택셀을 구성하는 소자들의 턴 온 저항 값은 제N선택셀을 구성하는 소자들의 턴 온 저항 값에 비해 1/2배가 되는 디지털제어발진기.
KR1020090062567A 2009-07-09 2009-07-09 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기 KR20110005056A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090062567A KR20110005056A (ko) 2009-07-09 2009-07-09 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기
US12/661,934 US20110006851A1 (en) 2009-07-09 2010-03-26 Unit inverter having linearly varying delay response characteristic and digitally controlled oscillator including the unit inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090062567A KR20110005056A (ko) 2009-07-09 2009-07-09 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기

Publications (1)

Publication Number Publication Date
KR20110005056A true KR20110005056A (ko) 2011-01-17

Family

ID=43427010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062567A KR20110005056A (ko) 2009-07-09 2009-07-09 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기

Country Status (2)

Country Link
US (1) US20110006851A1 (ko)
KR (1) KR20110005056A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791764B2 (en) 2011-03-03 2014-07-29 Samsung Electronics Co., Ltd. Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same
US10067000B2 (en) 2014-12-01 2018-09-04 Mediatek Inc. Inverter and ring oscillator with high temperature sensitivity

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878614B2 (en) * 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop
US9019020B2 (en) * 2013-04-30 2015-04-28 International Business Machines Corporation Progressively sized digitally-controlled oscillator
SG11201601235SA (en) * 2013-08-19 2016-03-30 Japan Science & Tech Agency Reconfigurable delay circuit, delay monitor circuit using said delay circuit, variation compensation circuit, variation measurement method, and variation compensation method
KR102044479B1 (ko) 2013-08-28 2019-11-13 삼성전자주식회사 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치
KR102521756B1 (ko) * 2016-06-22 2023-04-14 삼성전자주식회사 반도체 메모리 장치의 지연 회로, 반도체 메모리 장치 및 이의 동작 방법
US10277206B2 (en) * 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit with an oscillating signal-generating assembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310523B1 (en) * 2000-05-08 2001-10-30 National Science Council Wide-range and low-power consumption voltage-controlled oscillator
US6525569B1 (en) * 2001-09-21 2003-02-25 International Business Machines Corporation Driver circuit having shapable transition waveforms

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791764B2 (en) 2011-03-03 2014-07-29 Samsung Electronics Co., Ltd. Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same
US10067000B2 (en) 2014-12-01 2018-09-04 Mediatek Inc. Inverter and ring oscillator with high temperature sensitivity

Also Published As

Publication number Publication date
US20110006851A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
KR20110005056A (ko) 지연응답특성이 선형적으로 변하는 단위 인버터 셀 및 상기 단위 인버터 셀을 구비하는 디지털제어발진기
US5117206A (en) Variable capacitance integrated circuit usable in temperature compensated oscillators
US7944199B2 (en) Voltage-measuring circuit and method
US7944316B2 (en) Multi-phase oscillator
US7459951B2 (en) Self-calibrating digital pulse-width modulator (DPWM)
US7443219B2 (en) Phase interpolation apparatus, systems, and methods
US7683597B2 (en) PWM signal generating circuit and power supply apparatus comprising such PWM signal generating circuit
KR101541733B1 (ko) 디지털 제어 발진기
US9667259B2 (en) Apparatus and method for generating a temperature-dependent control signal
KR100715845B1 (ko) 위상혼합기 및 이를 이용한 다중위상 발생기
Ghonoodi et al. Analysis of frequency and amplitude in CMOS differential ring oscillators
US10656023B2 (en) Temperature sensing device and temperature-voltage converter
US6888389B2 (en) Digital control variable delay circuit which is hardly susceptible to noise
US6509803B2 (en) Voltage-controlled oscillator having short synchronous pull-in time
KR100524165B1 (ko) 반도체 집적 회로
JP2014241004A (ja) 電源回路
US7446585B2 (en) Programmable delay circuit
JP2014075763A (ja) 温度周波数変換回路及び温度補償型発振回路
KR20060091523A (ko) 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로
WO2007108348A1 (ja) 電圧制御発振回路
US7667514B2 (en) Delay circuit and electronic device including delay circuit
KR20090009621A (ko) 신호 발생 장치
JP2015095849A (ja) 発振器及び電圧発生回路
JP6088189B2 (ja) 温度補償型発振回路
KR102022386B1 (ko) 저전력 IoT 디바이스용 RC딜레이형 VCO모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid