KR20150019494A - 비동기 i2c 오류 검출 - Google Patents
비동기 i2c 오류 검출 Download PDFInfo
- Publication number
- KR20150019494A KR20150019494A KR20130096470A KR20130096470A KR20150019494A KR 20150019494 A KR20150019494 A KR 20150019494A KR 20130096470 A KR20130096470 A KR 20130096470A KR 20130096470 A KR20130096470 A KR 20130096470A KR 20150019494 A KR20150019494 A KR 20150019494A
- Authority
- KR
- South Korea
- Prior art keywords
- asynchronous
- error detection
- error
- circuit
- system clock
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
비동기 I2C 회로 오류 검출법
외부 System Clock을 사용하지 않는 비동기식 회로에서 우리가 제안하는 독창적인 오류 검출법
내부 입력 Data만 이용하여 Error의 유무 판별 후 I2C회로에서 동작
외부 System Clock을 사용하지 않는 비동기식 회로에서 우리가 제안하는 독창적인 오류 검출법
내부 입력 Data만 이용하여 Error의 유무 판별 후 I2C회로에서 동작
Description
IT(전자기기)
(Phillips, 현(現)NXP사(社)) I2C
본 발명은 외부 System Clock을 사용한 오류검출법을 비동기식에서 사용하는데 한계가 있는점을 확인, 이를 해결하기 위해 비동기식에 맞는 오류 검출법을 개발하여 제안하고자 한다.
내부 Clock을 사용하여 data를 전송하는 비동기식 I2C 에서 오류 검출
기존 오류 검출 방법은 외부 Sytem Clock에 의존하여 우리가 진행하는
비동기 방식 I2C에서는 검출에 대한 신뢰성이 떨어진다.
우리가 제안하는 비동기식 오류 검출 방법은 System Clock에 의존하지 않고
내부 입력만으로 가능하기 때문에 신뢰성을 높일 수 있다.
10 :
I2C
Input
Data
20 : I2C Input Clk(내부 clk : Asynchronous )
30 : Input Data & Clk F/F 1
40 : Input Data & Clk F/F 2
20 : I2C Input Clk(내부 clk : Asynchronous )
30 : Input Data & Clk F/F 1
40 : Input Data & Clk F/F 2
1. 내부 Two Phase Clock을 사용하여 SCL이 Rising시와 Falling시 Data Status Check
2. 도면에서 30, 40은 서로 다른 Phase Clock으로 동작.
3. 30과 40이 같은 결과일때, Error는 없음.
4. 30과 40이 서로 다른 결과를 내보일때 Error회로는 1을 값으로 내보내고, I2C회로는 Error로 인식하여 모든 작업 중단 및 초기 상태로 되돌아감.
F/F : Flip_Flop : 메모리 소자.
Clock의 상태에 따라 이전값 또는 현재의 데이터를 내보내는 역할을 한다.
Inverter : Data의 Value를 역으로 내보낸다. (예 1 -> 0 , 0 -> 1)
Exclusive OR Gate :(논리회로 소자) : 입력 a 와 b가 서로 같은 조건일때 0을 내보내고, 서로 다른 조건일때 1을 내보낸다.
And Gate : 0과 0을 제외하고 서로 같은 조건일때 1을 내보낸다.
서로 다른 조건일때 0을 내보낸다.
0과 0은 0을 내보낸다.
Clock의 상태에 따라 이전값 또는 현재의 데이터를 내보내는 역할을 한다.
Inverter : Data의 Value를 역으로 내보낸다. (예 1 -> 0 , 0 -> 1)
Exclusive OR Gate :(논리회로 소자) : 입력 a 와 b가 서로 같은 조건일때 0을 내보내고, 서로 다른 조건일때 1을 내보낸다.
And Gate : 0과 0을 제외하고 서로 같은 조건일때 1을 내보낸다.
서로 다른 조건일때 0을 내보낸다.
0과 0은 0을 내보낸다.
Claims (1)
- 전자출원
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130096470A KR20150019494A (ko) | 2013-08-14 | 2013-08-14 | 비동기 i2c 오류 검출 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130096470A KR20150019494A (ko) | 2013-08-14 | 2013-08-14 | 비동기 i2c 오류 검출 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150019494A true KR20150019494A (ko) | 2015-02-25 |
Family
ID=52578605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130096470A KR20150019494A (ko) | 2013-08-14 | 2013-08-14 | 비동기 i2c 오류 검출 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20150019494A (ko) |
-
2013
- 2013-08-14 KR KR20130096470A patent/KR20150019494A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9685953B1 (en) | Low latency asynchronous interface circuits | |
WO2014085685A3 (en) | Data transfer across power domains | |
MX2017009413A (es) | Sistemas y metodos para conmutación asincrona de linea de datos i2c. | |
JP2015080202A (ja) | 半導体回路および半導体システム | |
JP2017021749A5 (ko) | ||
US10454478B2 (en) | Communication between integrated circuits | |
CN103873031B (zh) | 非时钟触发寄存器 | |
CN107395180A (zh) | 掉电延迟使能电路 | |
CN104579259A (zh) | 时钟信号丢失检测电路 | |
CN105095137A (zh) | 控制芯片及连接模块 | |
KR20150019494A (ko) | 비동기 i2c 오류 검출 | |
CN209072443U (zh) | 一种mipi中消除随机码抖动噪声的发送电路 | |
CN103955148B (zh) | 一种实现电源时序控制的电路 | |
CN107707221A (zh) | D触发器及其控制方法 | |
CN108040022B (zh) | 一种用于随钻测量仪器的总线编解码装置及方法 | |
WO2014137710A3 (en) | Integrated circuit floorplan for compact clock distribution | |
GB201211424D0 (en) | Data transfer between clock domains | |
WO2012061799A3 (en) | Latch circuits with synchronous data loading and self-timed asynchronous data capture | |
TWI648636B (zh) | C型通用序列匯流排傳輸線及傳輸裝置 | |
CN103280230B (zh) | 时钟同步模块及多芯片系统 | |
US20140210537A1 (en) | Electronic device | |
CN204304770U (zh) | 一种变频器死区补偿电路 | |
US9521016B2 (en) | Data transmission apparatus and method for transmitting data in delay-insensitive data transmission method supporting handshake protocol | |
CN103973299A (zh) | 数据及时钟恢复装置 | |
CN109120274A (zh) | 一种译码电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |