CN104579259A - 时钟信号丢失检测电路 - Google Patents

时钟信号丢失检测电路 Download PDF

Info

Publication number
CN104579259A
CN104579259A CN201410493780.8A CN201410493780A CN104579259A CN 104579259 A CN104579259 A CN 104579259A CN 201410493780 A CN201410493780 A CN 201410493780A CN 104579259 A CN104579259 A CN 104579259A
Authority
CN
China
Prior art keywords
inverter
clock signal
output
input
door
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410493780.8A
Other languages
English (en)
Other versions
CN104579259B (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410493780.8A priority Critical patent/CN104579259B/zh
Publication of CN104579259A publication Critical patent/CN104579259A/zh
Application granted granted Critical
Publication of CN104579259B publication Critical patent/CN104579259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种时钟信号丢失检测电路，包括第一反相器、第二反相器、第三反相器和或门。第一反相器的输入端连接时钟信号，时钟信号通过第三反相器反相后输入到第二反相器的输入端。第一和二反相器的输出端分别连接到或门的两个输入端之一并分别连接一电容。第一反相器和第二反相器都为电流控制上升沿的反相器。第一反相器和第二反相器的输出端的上升沿处分别通过电流源对电容充电实现在整个充电周期结束都使该节点为逻辑0。或门的输出端输出检测信号。本发明不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。

Description

时钟信号丢失检测电路
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种时钟信号丢失检测电路。
背景技术
时钟(Clock)在集成电路中被广泛应用，时钟信号的准确度和稳定度对决定了电路的可靠性。时钟信号丢失会造成严重后果，如可能会导致电路系统无法正常工作或性能下降。所以需要采用时钟信号丢失检测电路来实现对时钟信号的检测。
在时钟信号丢失检测电路通常需要采用参考时钟来实现对所需检测的时钟信号进行检测，即通过作为参考信号的A时钟信号来检测B时钟信号的存在与否。由于需要依赖另一个时钟信号，这时如果主时钟丢失也即参考时钟信号也出问题则将无法正确判断所要检测的时钟信号是否丢失。
发明内容
本发明所要解决的技术问题是提供一种时钟信号丢失检测电路，不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。
为解决上述技术问题，本发明提供的时钟信号丢失检测电路包括第一反相器、第二反相器、第三反相器和或门。
所述第一反相器的输入端连接时钟信号，所述时钟信号通过所述第三反相器反相后输入到所述第二反相器的输入端。
所述第一反相器的输出端连接到所述或门的第一输入端，所述第一反相器的输出端和地之间连接有第一电容。
所述第二反相器的输出端连接到所述或门的第二输入端，所述第二反相器的输出端和地之间连接有第二电容。
所述第一反相器和所述第二反相器都为电流控制上升沿的反相器。
所述第一反相器的输出端的上升沿由第一电流源和所述第一电容控制，当所述时钟信号为低电平时，所述第一电流源对所述第一电容充电使所述第一反相器的输出端电压上升，所述第一电流源和所述第一电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第一反相器的输出端电压为逻辑0。
所述第二反相器的输出端的上升沿由第二电流源和所述第二电容控制，当所述时钟信号为低电平时，所述第二电流源对所述第二电容充电使所述第二反相器的输出端电压上升，所述第二电流源和所述第二电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第二反相器的输出端电压为逻辑0。
所述或门的输出端输出检测信号。
进一步的改进是，所述或门由第四反相器、第五反相器和与非门组成，所述第四反相器的输入端作为所述或门的第一输入端，所述第四反相器的输出端连接到所述与非门的第一输入端，所述第五反相器的输入端作为所述或门的第二输入端，所述第五反相器的输出端连接到所述与非门的第二输入端，所述与非门的输出端作为或门的输出端。
进一步的改进是，所述或门的输出端为逻辑0时，则检测到所述时钟信号存在；所述或门的输出端为逻辑1时，则检测到所述时钟信号不存在。
进一步的改进是，所述第一电流源和所述第二电流源的大小相同。
进一步的改进是，所述第一电容和所述第二电容的大小相同。
进一步的改进是，所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑0；所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑0。
进一步的改进是，所述第四反相器和所述第五反相器的翻转电压相同。
本发明不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例时钟信号丢失检测电路图；
图2是图1中各信号的时序图。
具体实施方式
如图1所示，是本发明实施例时钟信号CK丢失检测电路图；本发明实施例时钟信号CK丢失检测电路包括第一反相器1、第二反相器2、第三反相器3和或门4。
所述第一反相器1的输入端连接时钟信号CK，所述时钟信号CK通过所述第三反相器3反相后输入到所述第二反相器2的输入端。
所述第一反相器1的输出端连接到所述或门4的第一输入端，所述第一反相器1的输出端和地之间连接有第一电容C1。
所述第二反相器2的输出端连接到所述或门4的第二输入端，所述第二反相器2的输出端和地之间连接有第二电容C2。
所述第一反相器1和所述第二反相器2都为电流控制上升沿的反相器。
所述第一反相器1的输出端的上升沿由第一电流源I1和所述第一电容C1控制，当所述时钟信号CK为低电平时，所述第一电流源I1对所述第一电容C1充电使所述第一反相器1的输出端即节点A电压上升，所述第一电流源I1和所述第一电容C1的大小设置要求保证在所述时钟信号CK存在时的低电平期间使所述第一反相器1的输出端电压为逻辑0。
所述第二反相器2的输出端的上升沿由第二电流源和所述第二电容C2控制，当所述时钟信号CK为低电平时，所述第二电流源对所述第二电容C2充电使所述第二反相器2的输出端即节点B电压上升，所述第二电流源和所述第二电容C2的大小设置要求保证在所述时钟信号CK存在时的低电平期间使所述第二反相器2的输出端电压为逻辑0。
本发明实施例中所述第一电流源I1和所述第二电流源的大小相同，所述第一电容C1和所述第二电容C2的大小相同。
所述或门4的输出端输出检测信号CK_FT。所述或门4的输出端为逻辑0时，则检测到所述时钟信号CK存在；所述或门4的输出端为逻辑1时，则检测到所述时钟信号CK不存在。
较佳为，所述或门4由第四反相器5、第五反相器6和与非门7组成，所述第四反相器5的输入端作为所述或门4的第一输入端，所述第四反相器5的输出端连接到所述与非门7的第一输入端，所述第五反相器6的输入端作为所述或门4的第二输入端，所述第五反相器6的输出端连接到所述与非门7的第二输入端，所述与非门7的输出端作为或门4的输出端。
所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑0；所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑0。所述第四反相器和所述第五反相器的翻转电压相同。
如图2所示，是图1中各信号的时序图，共包括时钟信号CK，时钟信号的反相信号CKB，节点A和节点B的信号的时序图。根据时序图说明本发明实施例的原理如下：假设所述第四反相器和所述第五反相器的翻转电压的翻转电压为Vt；如时钟信号CK存在，时钟信号CK为低时，通过第一电流源I1对电容C1充电，节点A的电压VA升高，升高的公式为：
VA＝I×T/C；其中VA代表节点A的电压，I代表第一电流源I1的电流大小，T代表充电时间，C代表所述第一电容C1的电容大小；
由于在一个时钟周期中有半个周期为低电平，故T＝Tck/2，Tck为时钟信号CK的周期时间。这样，半周期之后所述节点A的电压为：I×Tck/(2×C)。
当I×Tck/(2×C)<Vt时，A为逻辑0。同理可以得到节点B的电压。
由图2可知，在时钟信号CK存在器件，节点A和B的电压始终为低电平，经过或运算后输出的检测信号CK_FT为逻辑0。
而如果时钟信号不存在，也即图2中将时钟信号CK始终设置为0或者1，则必然存在节点A为0、节点B为1或节点A为1、节点B为0的情形，无论如何，检测信号CK_FT都为逻辑1。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种时钟信号丢失检测电路，其特征在于，包括：第一反相器、第二反相器、第三反相器和或门；
所述第一反相器的输入端连接时钟信号，所述时钟信号通过所述第三反相器反相后输入到所述第二反相器的输入端；
所述第一反相器的输出端连接到所述或门的第一输入端，所述第一反相器的输出端和地之间连接有第一电容；
所述第二反相器的输出端连接到所述或门的第二输入端，所述第二反相器的输出端和地之间连接有第二电容；
所述第一反相器和所述第二反相器都为电流控制上升沿的反相器；
所述第一反相器的输出端的上升沿由第一电流源和所述第一电容控制，当所述时钟信号为低电平时，所述第一电流源对所述第一电容充电使所述第一反相器的输出端电压上升，所述第一电流源和所述第一电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第一反相器的输出端电压为逻辑0；
所述第二反相器的输出端的上升沿由第二电流源和所述第二电容控制，当所述时钟信号为低电平时，所述第二电流源对所述第二电容充电使所述第二反相器的输出端电压上升，所述第二电流源和所述第二电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第二反相器的输出端电压为逻辑0；
所述或门的输出端输出检测信号。
2.如权利要求1所述的时钟信号丢失检测电路，其特征在于：所述或门由第四反相器、第五反相器和与非门组成，所述第四反相器的输入端作为所述或门的第一输入端，所述第四反相器的输出端连接到所述与非门的第一输入端，所述第五反相器的输入端作为所述或门的第二输入端，所述第五反相器的输出端连接到所述与非门的第二输入端，所述与非门的输出端作为或门的输出端。
3.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于：所述或门的输出端为逻辑0时，则检测到所述时钟信号存在；所述或门的输出端为逻辑1时，则检测到所述时钟信号不存在。
4.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于：所述第一电流源和所述第二电流源的大小相同。
5.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于：所述第一电容和所述第二电容的大小相同。
6.如权利要求2所述的时钟信号丢失检测电路，其特征在于：所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑0；所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑0。
7.如权利要求6所述的时钟信号丢失检测电路，其特征在于：所述第四反相器和所述第五反相器的翻转电压相同。
CN201410493780.8A 2014-09-24 2014-09-24 时钟信号丢失检测电路 Active CN104579259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410493780.8A CN104579259B (zh) 2014-09-24 2014-09-24 时钟信号丢失检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410493780.8A CN104579259B (zh) 2014-09-24 2014-09-24 时钟信号丢失检测电路

Publications (2)

Publication Number Publication Date
CN104579259A true CN104579259A (zh) 2015-04-29
CN104579259B CN104579259B (zh) 2017-08-08

Family

ID=53094612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410493780.8A Active CN104579259B (zh) 2014-09-24 2014-09-24 时钟信号丢失检测电路

Country Status (1)

Country Link
CN (1) CN104579259B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018058915A1 (zh) * 2016-09-28 2018-04-05 深圳市中兴微电子技术有限公司 一种时钟信号丢失检测的装置
CN109412581A (zh) * 2017-08-18 2019-03-01 杭州晶华微电子有限公司 一种时钟停振检测电路
CN113364432A (zh) * 2021-04-26 2021-09-07 西安交通大学 一种参考时钟信号丢失检测电路
CN114089812A (zh) * 2022-01-20 2022-02-25 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505289A (zh) * 2002-12-03 2004-06-16 深圳市中兴通讯股份有限公司 一种数据信号检测装置
US20080256262A1 (en) * 2007-04-10 2008-10-16 De Araujo Daniel N Clock Signal Synchronization Among Computers In A Network
CN101610140A (zh) * 2008-06-20 2009-12-23 华为技术有限公司 信号幅度检测电路及方法
US7944261B1 (en) * 2007-12-03 2011-05-17 Xilinx, Inc. Method and apparatus for detecting clock loss

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505289A (zh) * 2002-12-03 2004-06-16 深圳市中兴通讯股份有限公司 一种数据信号检测装置
US20080256262A1 (en) * 2007-04-10 2008-10-16 De Araujo Daniel N Clock Signal Synchronization Among Computers In A Network
US7944261B1 (en) * 2007-12-03 2011-05-17 Xilinx, Inc. Method and apparatus for detecting clock loss
CN101610140A (zh) * 2008-06-20 2009-12-23 华为技术有限公司 信号幅度检测电路及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018058915A1 (zh) * 2016-09-28 2018-04-05 深圳市中兴微电子技术有限公司 一种时钟信号丢失检测的装置
CN109412581A (zh) * 2017-08-18 2019-03-01 杭州晶华微电子有限公司 一种时钟停振检测电路
CN113364432A (zh) * 2021-04-26 2021-09-07 西安交通大学 一种参考时钟信号丢失检测电路
CN113364432B (zh) * 2021-04-26 2023-06-09 西安交通大学 一种参考时钟信号丢失检测电路
CN114089812A (zh) * 2022-01-20 2022-02-25 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法
CN114089812B (zh) * 2022-01-20 2022-05-20 南京芯驰半导体科技有限公司 一种时钟丢失监测电路及实现方法

Also Published As

Publication number Publication date
CN104579259B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN104579259A (zh) 时钟信号丢失检测电路
WO2015100214A3 (en) Methods and apparatus for sensor diagnostics
WO2012112750A4 (en) Triac dimmer detection
US9106248B1 (en) Analog to digital converter
CN204287305U (zh) 一种交流电压过零点检测电路
CN104236594A (zh) 一种安全触边状态检测电路
US10171070B2 (en) Signal transmission circuit and power conversion device
US11677388B2 (en) Latch circuits and method of operating a latch circuit
US9991876B2 (en) Master-slave flip-flop
CN107516542B (zh) 一种io电路及存储器
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
US8902999B2 (en) Isolation interface circuit for power management
CN106547332B (zh) 电源启动重置电路、电源启动重置方法及其电子装置
CN201957000U (zh) 一种用于侦测时钟频率的电路
CN105515552A (zh) 时钟产生电路和双电源系统
US9385700B2 (en) Clock monitoring for sequential logic circuits
CN103716036B (zh) 高速高输出幅值的驱动电路
US9407255B2 (en) Circuit
US10425067B2 (en) Memory device and method for operating a memory device
CN105356864A (zh) 一种参考时钟检测电路及其方法
CN105577174A (zh) 相位检测器
KR20150019494A (ko) 비동기 i2c 오류 검출
CN103647530A (zh) 一种时钟选择电路
CN103413567A (zh) 参考电压提供电路
CN104852723A (zh) 一种输入缓冲电路和方法、以及集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant