KR20150018137A

KR20150018137A - 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Info

Publication number: KR20150018137A
Application number: KR1020130094686A
Authority: KR
Inventors: 이병화; 이해준; 채은혁; 이배근; 정진만
Original assignee: 삼성전기주식회사
Priority date: 2013-08-09
Filing date: 2013-08-09
Publication date: 2015-02-23
Also published as: US9173294B2; US20150041199A1; JP6309313B2; JP2015037186A; KR102067177B1

Abstract

본 발명은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극; 및 상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극;을 포함하며, 상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품을 제공한다.

Description

기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판{EMBEDDED MULTILAYER CERAMIC ELECTRONIC PART AND PRINT CIRCUIT BOARD HAVING EMBEDDED MULTILAYER CERAMIC ELECTRONIC PART}

본 발명은 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판에 관한 것이다.

전자회로가 고밀도화, 고집적화됨에 따라 인쇄회로 기판에 실장되는 수동 소자들의 실장 공간이 부족하게 되고, 이를 해결하기 위해 기판 속에 내장되는 부품, 즉 임베디드 소자(embedded device)를 구현하고자 하는 노력이 진행되고 있다. 특히, 용량성 부품으로 사용되는 적층 세라믹 전자부품을 기판 내부에 내장하는 방안이 다양하게 제시되고 있다.

기판 내에 적층 세라믹 전자부품을 내장하는 방법으로는, 기판 재료 자체를 적층 세라믹 전자부품용 유전체 재료로 사용하고 구리 배선 등을 적층 세라믹 전자부품용 전극으로 사용하는 방법이 있다. 또한, 기판 내장용 적층 세라믹 전자부품을 구현하기 위한 다른 방안으로서, 고유전율의 고분자 시트나 박막의 유전체를 기판 내부에 형성하여 기판 내장용 적층 세라믹 전자부품을 형성하는 방법, 및 적층 세라믹 전자부품을 기판 내에 내장하는 방법 등이 있다.

일반적으로 적층 세라믹 전자부품은 세라믹 재질로 된 복수 개의 유전체층과 이 복수 개의 유전체층 사이에 삽입된 내부 전극을 구비한다. 이러한 적층 세라믹 전자부품을 기판 내부에 배치시킴으로써, 높은 정전용량을 갖는 기판 내장용 적층 세라믹 전자부품을 구현할 수 있다.

기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판을 제조하기 위해서는 적층 세라믹 전자부품을 코어 기판 내부에 삽입한 후, 기판 배선과 적층 세라믹 전자부품의 외부 전극을 연결하기 위하여 레이저를 이용하여 상부 적층판 및 하부 적층판에 비아홀(via hole)을 뚫어야 한다. 이러한 레이저 가공은 인쇄회로 기판의 제조 비용을 상당히 증가시키는 요인이 된다.

한편, 기판 내장용 적층 세라믹 전자부품은 기판 내 코어 부분에 내장해야 하므로, 기판의 표면에 실장하는 일반적인 적층 세라믹 전자부품과 달리 외부전극 상에 니켈/주석(Ni/Sn) 도금층이 필요치 않게 된다.

즉, 기판 내장용 적층 세라믹 전자부품의 외부전극은 기판 내의 회로와 구리 (Cu) 재질의 비아(via)를 통해 전기적으로 연결되기 때문에, 니켈/주석(Ni/Sn)층 대신 구리(Cu)층이 상기 외부전극 상에 필요하게 된다.

통상 상기 외부전극의 경우에도 구리(Cu)를 주성분으로 하고 있으나, 글라스(glass)가 포함되어 있어 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 있다.

이러한 이유로, 기판 내장용 적층 세라믹 전자부품의 외부전극 상에는 구리(Cu) 도금층을 별도로 형성하고 있는 실정이다.

한편, 기판 내장용 적층 세라믹 전자부품은 메모리카드, PC 메인보드 및 각종 RF모듈에 사용되는 인쇄회로기판에 내장함으로써 실장형 적층 세라믹 전자부품에 비해, 제품의 크기를 획기적으로 감소시킬 수 있다.

또한, MPU 같은 능동소자의 입력단자와 매우 근접거리에 배치될 수 있으므로, 도선 길이로 인한 상호 연결인덕턴스(interconnect inductance)를 저감시킬 수 있다.

이러한 기판 내장용 적층 세라믹 전자부품에서의 인덕턴스 저감효과는 내장방식이라는 고유한 배치관계로 얻어지는 상호 연결 인덕턴스 저감으로 인한 효과에 불과하며, 아직까지는 기판 내장용 적층 세라믹 전자부품 자체의 ESL 특성의 개선까지는 미치지 못하고 있는 실정이다.

일반적으로, 기판 내장용 적층 세라믹 전자부품에 있어서, ESL이 낮아지기 위해서는 적층 세라믹 전자부품 내부의 전류 경로가 짧아지도록 할 필요가 있다.

그러나, 기판 내장용 적층 세라믹 전자부품의 외부전극 상에 구리(Cu) 도금층을 별도로 형성함에 따라 외부전극 내부로 도금액이 침투하는 문제가 있어, 내부의 전류 경로를 단축하는 것이 용이하지 않은 실정이다.

또한, AP(Application processor)가 고속화됨에 따라 기판 내장용 적층 세라믹 전자부품의 사용이 확대되고, 패키지에 임베딩되는 기판 내장용 적층 세라믹 전자부품의 수도 증가하여 점유 면적이 계속 증가하는 문제가 있다.

한국공개특허 제2006-0047733호

본 발명의 일 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극; 및 상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극;을 포함하며, 상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품을 제공한다.

상기 제1 내부전극은 상기 제1 인출부를 갖는 제1 영역 및 상기 제1 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제2 인출부를 갖는 제2 영역을 포함할 수 있다.

상기 제2 내부전극은 상기 제3 인출부를 갖는 제3 영역 및 상기 제3 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제4 인출부를 갖는 제4 영역을 포함할 수 있다.

상기 제1 및 제2 극성 단자전극은 구리(Cu)로 이루어질 수 있다.

상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, tp ≥ 5μm 을 만족할 수 있다.

상기 제1 및 제2 극성 단자전극의 표면조도를 Ra 및 상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, 200nm ≤ Ra ≤ tp를 만족할 수 있다.

상기 제1 및 제2 극성 단자전극은 도금으로 형성될 수 있다.

상기 세라믹 본체의 두께를 ts라 하면, ts ≤ 250μm를 만족할 수 있다.

본 발명의 다른 실시형태는 절연기판; 및 상기 절연기판 내에 내장된 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체와 상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극 및 상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극을 포함하며, 상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판을 제공한다.

상기 제1 및 제2 극성 단자전극은 도금으로 형성될 수 있다.

본 발명에 따르면 기판 내장용 적층 세라믹 전자부품의 내부전극의 패턴과 외부전극의 극성을 조절함으로써, 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

또한, 기판 내장용 적층 세라믹 전자부품의 개수를 감소시켜 적층 세라믹 전자부품의 점유 면적을 감소시킬 수 있다.

또한, 본 발명에 따르면, 저 인덕턴스를 구현함과 동시에 도금층의 표면 조도를 조절하여 적층 세라믹 전자부품과 기판 사이의 들뜸 현상을 개선할 수 있는 접착 특성을 향상시킬 수 있다.

도 1은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 X-X' 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제1 및 제2 내부 전극을 나타내는 평면도이다.
도 4는 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제1 및 제2 내부 전극을 나타내는 평면도이다.
도 5는 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 평면도이다.
도 6은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판을 나타내는 단면도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.

기판 내장용 적층 세라믹 전자부품

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품을 나타내는 사시도이다.

도 2는 도 1의 X-X' 단면도이다.

도 3은 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제1 및 제2 내부 전극을 나타내는 평면도이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품은 유전체층(11)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체(10); 상기 세라믹 본체(10)의 내부에 형성되며, 상기 세라믹 본체(10)의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부(21a, 21b)를 가지는 제1 내부전극(21)과 상기 세라믹 본체(10)의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부(21a, 21b)와 각각 일정거리 이격된 제3 및 제4 인출부(22a, 22b)를 가지는 제2 내부전극(22); 및 상기 세라믹 본체(10)의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극(21)의 제1, 제2 인출부(21a, 21b)와 연결된 제1 극성 외부전극(31, 32) 및 상기 제2 내부전극(22)의 제3, 제4 인출부(22a, 22b)와 연결된 제2 극성 외부전극(33, 34);을 포함하며, 상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a) 및 상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a) 상에 형성된 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)을 포함하며, 상기 세라믹 본체(10)의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

본 발명의 일 실시형태에서, 세라믹 본체(10)는 형상에 있어 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

본 발명의 일 실시형태에서, 세라믹 본체(10)는 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가질 수 있으며, 상기 제1 및 제2 주면은 상기 세라믹 본체(10)의 상면 및 하면으로 표현될 수도 있다.

상기 세라믹 본체(10)의 두께(ts)는 250μm 이하일 수 있다.

상기와 같이 세라믹 본체(10)의 두께(ts)가 250μm 이하로 제작함으로써, 기판 내장용 적층 세라믹 커패시터로서 적합할 수 있다.

또한, 상기 세라믹 본체(10)의 두께(ts)는 상기 제1 주면 및 제2 주면 사이의 거리일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 적층 세라믹 커패시터는 4단자 커패시터일 수 있으나, 이에 제한되는 것은 아니다.

이 경우, 상기 제1 측면에는 제1 극성의 제1 외부전극과 제2 극성의 제3 외부 전극이 배치되고, 상기 제2 측면에는 제2 극성의 제4 외부전극과 제1 극성의 제2 외부 전극이 상기 제1 및 제3 외부 전극과 각각 대향하도록 배치될 수 있다.

상기 제1 극성은 (+) 극성 혹은 (-) 극성일 수 있으며, 이 경우 제2 극성은 상기 제1 극성과는 반대의 극성을 가지는 것으로 정의하도록 한다.

상기와 같이 서로 반대되는 극성이 좌우에 배치되고, 또한 대향하도록 배치됨으로써, 후술하는 바와 같이 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

본 발명의 일 실시형태에 따르면, 상기 유전체층(11)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO₃) 분말일 수 있다.

상기 유전체층(11)을 형성하는 재료는 티탄산바륨(BaTiO₃) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.

상기 유전체층(11) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.

이러한 세라믹 본체(10)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층과, 상하 마진부로서 액티브층의 상하부에 각각 형성된 상부 및 하부 커버층으로 구성될 수 있다.

상기 액티브층은 유전체층(11)을 사이에 두고 복수의 제1 및 제2 내부 전극(21, 22)을 반복적으로 적층하여 형성될 수 있다.

상기 상부 및 하부 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(11)과 동일한 재질 및 구성을 가질 수 있다.

상기 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.

특히, 기판 내장용 적층 세라믹 전자부품의 경우에는 외부전극 상에 구리(Cu) 도금층을 별도로 형성하므로, 도금액 침투에 따른 내부 전극의 손상이 발생할 수 있다.

이로 인하여, 일반적인 기판 내장용 적층 세라믹 전자부품의 경우에는 상부 및 하부 커버층의 두께를 두껍게 형성하여, 상기 도금액 침투에 따른 내부 전극의 손상을 막고 있다.

그러나, 상기와 같이 상부 및 하부 커버층의 두께를 두껍게 형성할 경우 기판 내장용 적층 세라믹 전자부품 내부의 전류 경로가 길어지는 문제가 있어, 등가직렬 인덕턴스(ESL)를 저감하는 것이 용이하지 않은 문제가 있었다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 세라믹 본체(10)의 내부에 형성되며, 상기 세라믹 본체(10)의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부(21a, 21b)를 가지는 제1 내부전극(21)과 상기 세라믹 본체(10)의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부(21a, 21b)와 각각 일정거리 이격된 제3 및 제4 인출부(22a, 22b)를 가지는 제2 내부전극(22)을 포함할 수 있다.

이로 인하여, 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있는 이유에 대한 자세한 설명은 후술하도록 한다.

상기 제1 및 제2 내부 전극(21, 22)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(11) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.

또한, 상기 제1 및 제2 내부 전극(21, 22)은 유전체층(11)의 적층 방향을 따라 형성될 수 있으며, 중간에 배치된 유전체층(11)에 의해 서로 전기적으로 절연될 수 있다.

도 3을 참조하면, 상기 제1 내부전극(21)은 상기 세라믹 본체(10)의 제1 측면으로 노출되는 제1 인출부(21a)와 제2 측면으로 노출되는 제2 인출부(21b)를 가질 수 있다.

또한, 상기 제2 내부전극(22)은 상기 세라믹 본체(10)의 제1 측면으로 노출되는 제3 인출부(22a)와 제2 측면으로 노출되는 제4 인출부(22b)를 가질 수 있다.

즉, 제1 및 제2 내부 전극(21, 22)은 세라믹 본체(10)의 제1 및 제2 측면으로 노출되는 부분을 통해 제1 및 제2 극성 외부 전극(31, 32, 33, 34)과 각각 전기적으로 연결될 수 있다.

따라서, 제1 및 제2 극성 외부 전극(31, 32, 33, 34)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(21, 22) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터의 정전 용량은 제1 및 제2 내부 전극(21, 22)의 서로 중첩되는 영역의 면적과 비례하게 된다.

도 3에서 제1 및 제2 내부전극의 패턴을 도시하였으나, 이는 한 예로서 이에 한정되지 않으며, 다양한 형태의 패턴으로 형성할 수 있음은 물론이다.

또한, 상기 제1 및 제2 내부 전극(21, 22)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(10)의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극(21)의 제1, 제2 인출부(21a, 21b)와 연결된 제1 극성 외부전극(31, 32) 및 상기 제2 내부전극(22)의 제3, 제4 인출부(22a, 22b)와 연결된 제2 극성 외부전극(33, 34)이 형성될 수 있다.

상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a) 및 상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a) 상에 형성된 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)을 포함할 수 있다.

이하에서는, 상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 구조에 대하여 보다 상세히 설명하도록 한다.

상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a)은 제1 도전성 금속 및 글라스를 포함할 수 있다.

정전 용량 형성을 위해 상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)이 상기 세라믹 본체(10)의 제1 및 제2 측면에 형성될 수 있으며, 상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)이 포함하는 상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a)이 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있다.

상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a)은 상기 제1 및 제2 내부전극(21, 22)과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상인 제1 도전성 금속으로 형성될 수 있다.

상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a)은 상기 제1 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 극성 외부전극(31, 32, 33, 34)은 상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a) 상에 형성되는 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)을 포함할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)은 제2 도전성 금속으로 이루어질 수 있다.

상기 제2 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu)일 수 있다.

일반적으로, 적층 세라믹 커패시터는 인쇄회로기판상에 실장되므로, 통상 외부전극 상에 니켈/주석 도금층을 형성한다.

그러나, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 인쇄회로기판 내장용으로서 기판상에 실장을 하지 않으며, 상기 적층 세라믹 커패시터의 상기 제1 극성 외부전극(31, 32) 및 제2 극성 외부전극(33, 34)이 구리(Cu) 재질인 비아(via)를 통해 기판의 회로와 전기적으로 연결된다.

따라서, 본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)은 상기 기판 내의 비아의 재질인 구리(Cu)와 전기적 연결성이 좋은 구리(Cu)로 이루어질 수 있다.

한편, 상기 제1 및 제2 극성 바탕전극(31a, 32a, 33a, 34a)의 경우에도 구리(Cu)를 주성분으로 하고 있으나, 글라스(glass)가 포함되어 있어 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 있다.

이러한 이유로, 기판 내장용 적층 세라믹 전자부품의 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)은 구리(Cu)로 이루어질 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)을 형성하는 방법은 특별히 제한되지 않으며, 예를 들어 도금에 의해 형성될 수 있다.

따라서, 소성 후의 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)은 구리(Cu)로만 이루어져 있으며, 글라스 프릿을 포함하지 않기 때문에 기판 내 비아(via) 형성에 사용되는 레이저 가공시 상기 글라스가 포함하는 성분이 상기 레이저를 흡수함으로써, 비아의 가공 깊이를 조절할 수 없는 문제가 발생하지 않는다.

상기와 같이, 세라믹 본체(10)의 제1 측면에는 제1 극성의 제1 외부전극(31)과 상기 제1 외부전극과 이격하여 제2 극성의 제3 외부 전극(33)이 배치되고, 상기 제2 측면에는 제2 극성의 제4 외부전극(34)과 상기 제4 외부전극(34)과 이격하여 제1 극성의 제2 외부 전극(32)이 배치될 수 있다.

또한, 상기 제4 외부전극과 제2 외부전극은 상기 제1 및 제3 외부 전극과 각각 대향하도록 배치될 수 있다.

상기와 같이 서로 반대되는 극성이 좌우에 배치되고, 또한 대향하도록 배치됨으로써, 서로 반대되는 극성이 세라믹 본체의 측면에 인접하여 배치되어 전류 경로(Current Path)가 단축될 수 있다.

이로 인하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

즉, 4단자 이상의 적층 세라믹 커패시터를 구현함으로써, 2개 이상의 적층 세라믹 커패시터를 하나의 칩으로 제작할 수 있으며, 이로 인해 적층 세라믹 전ㅂ자부품의 점유 면적을 감소시킬 수 있다.

또한, 상술한 바와 같이 4단자 이상의 적층 세라믹 커패시터를 구현하면서도, 서로 반대되는 극성의 외부전극이 세라믹 본체의 측면에 인접하여 형성됨으로써, 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

도 4는 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제1 및 제2 내부 전극을 나타내는 평면도이다.

도 4를 참조하면, 본 발명의 다른 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제1 내부전극(21')은 제1 인출부(21'a)를 갖는 제1 영역 및 상기 제1 영역과 상기 세라믹 본체(10)의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제2 인출부(21'b)를 갖는 제2 영역을 포함할 수 있다.

또한, 상기 제2 내부전극(22')은 상기 제3 인출부(22'a)를 갖는 제3 영역 및 상기 제3 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제4 인출부(22'b)를 갖는 제4 영역을 포함할 수 있다.

도 5는 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 평면도이다.

도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 세라믹 본체(10)의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족할 수 있다.

상기와 같이 W/L ≥ 0.6을 만족하도록 상기 세라믹 본체의 길이 및 폭을 조절함으로써, 적층 세라믹 커패시터의 인덕턴스를 감소시킬 수 있다.

상기 W/L의 값이 0.6 미만일 경우에는 인덕턴스 값의 저감 효과가 미비하다.

또한, 상기와 같이 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 폭(BW)이 150 μm ≤ BW ≤ 350 μm를 만족하도록 형성함으로써, 인덕턴스를 줄임과 동시에 적층 세라믹 커패시터를 기판에 내장시 회로 및 비아와의 접촉 불량 문제를 해결할 수 있다.

상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 폭(BW)이 150 μm 미만일 경우에는 적층 세라믹 커패시터를 기판에 내장시 회로 및 비아와의 접촉 불량 문제가 발생할 수 있다.

한편, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극(31, 32, 33, 34)의 폭(BW)이 350 μm를 초과하는 경우에는 외부전극 간의 거리가 가까워져서 절연저항이 저하되는 등 신뢰성에 문제가 생길 수 있다.

즉, 일반적인 적층 세라믹 커패시터의 경우에는 상기 세라믹 본체의 길이 대비 폭의 비와 제1 및 제2 극성 외부전극의 폭이 상기 수치를 만족하지 않기 때문에 인덕턴스 저감 및 비아와의 접촉 불량 문제를 해결할 수 없다.

한편, 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께를 tp라 하면, tp ≥ 5μm 을 만족할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)는 tp ≥ 5μm 을 만족할 수 있으나, 이에 제한되는 것은 아니며, 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)는 15μm 이하일 수 있다.

상기와 같이 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)가 tp ≥ 5μm 을 만족하며, 15μm 이하가 되도록 조절함으로써, 기판 내의 비아 가공이 우수하며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)가 5μm 미만의 경우에는 후술하는 바와 같이 적층 세라믹 전자부품을 인쇄회로기판에 내장할 때 도전성 비아홀의 가공 시 세라믹 본체(10)까지 도전성 비아홀이 연결되는 불량이 발생되는 문제점이 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)가 15μm를 초과하는 경우에는 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 응력에 의해 세라믹 본체(10)에 크랙이 발생할 수 있다.

한편, 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 표면조도를 Ra 및 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께를 tp라 할때, 200nm ≤ Ra ≤ tp를 만족할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 표면조도(Ra)가 200nm ≤ Ra ≤ tp를 만족하도록 조절함으로써, 적층 세라믹 전자부품과 기판 사이의 들뜸 현상을 개선하고 크랙을 방지할 수 있다.

표면 조도란 금속표면을 가공할 때에 표면에 생기는 미세한 요철의 정도를 일컫는 것으로서, 표면 거칠기라고도 한다.

표면 조도는 가공에 사용되는 공구, 가공법의 적부, 표면에 긁힌 흠, 녹 등에 의해서 생기는 것으로, 거칠기의 정도를 나타내는 데 있어서 표면을 그것과 직각인 평면으로 절단하고 그 단면을 보면 어떤 곡선을 이루는데, 이 곡선의 가장 낮은 곳에서 가장 높은 곳까지의 높이를 취하여 이것을 중심선 평균 거칠기라고 하며, Ra로 표시할 수 있다.

본 발명에서는 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 중심선 평균 거칠기를 Ra라 규정하기로 한다.

구체적으로, 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 중심선 평균 거칠기(Ra)를 산출하는 방법은 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 일 표면에 형성되어 있는 조도에 대하여 가상의 중심선을 그을 수 있다.

다음으로, 상기 조도의 가상의 중심선을 기준으로 각각의 거리(예를 들어, r₁, r₂, r₃ ... r₁₃)를 측정한 후 아래 식과 같이 각 거리의 평균값을 구하여 산출된 값으로 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 중심선 평균 거칠기(Ra)를 산출할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 중심선 평균 거칠기(Ra)를 200nm ≤ Ra ≤ tp의 범위로 조절함으로써, 내전압 특성이 우수하며, 적층 세라믹 전자부품과 기판 사이간의 접착력이 향상된 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.

상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 표면조도가 200nm 미만인 경우에는 적층 세라믹 전자부품과 기판 사이의 들뜸 현상이 문제될 수 있다.

한편, 상기 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 표면조도가 제1 및 제2 극성 단자전극(31b, 32b, 33b, 34b)의 두께(tp)를 초과하는 경우에는 크랙이 발생할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.

본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 제조 방법은 우선, 티탄산바륨(BaTiO₃) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.

상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.

다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.

상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 200 내지 300층 적층하여 세라믹 본체(10)를 제작할 수 있다.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서 상기 제1 및 제2 내부전극(21, 22)은 상기 세라믹 본체(10)의 양 측면으로 노출되도록 형성될 수 있다.

다음으로, 상기 세라믹 본체(10)의 측면에 제1 도전성 금속 및 글라스를 포함하는 제1 및 제2 극성 바탕전극을 형성할 수 있다.

상기 제1 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.

상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층 세라믹 커패시터의 외부전극 제작에 사용되는 글라스와 동일한 조성의 물질이 사용될 수 있다.

상기 제1 및 제2 극성 바탕전극은 상기 세라믹 본체의 측면에 형성됨으로써, 상기 제1 및 제2 내부전극과 각각 전기적으로 연결될 수 있다.

다음으로, 상기 제1 및 제2 극성 바탕전극 상에 제2 도전성 금속으로 이루어진 도금층을 형성할 수 있다.

상기 도금층은 제1 및 제2 극성 단자전극으로 형성될 수 있다.

그 외 상술한 본 발명의 일 실시형태에 따른 기판 내장용 적층 세라믹 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.

이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.

실시예 1)

본 발명의 실시 형태에 따라 기판 내장용 적층 세라믹 전자부품의 제1 및 제2 극성 외부전극의 폭(BW)에 따른 비아 가공 불량률 및 절연저항(IR) 저하 여부를 조사하였다.

또한, 제1 및 제2 극성 외부전극의 폭(BW)에 따른 비아 가공 불량률 및 절연저항(IR) 저하 여부, 제1 및 제2 극성 단자전극의 두께에 따른 비아 가공 불량 발생 여부와 제1 및 제2 극성 단자전극의 표면조도에 따른 접착면 들뜸 발생 빈도를 확인하기 위하여 모바일폰 마더 보드용 칩부품의 통상적인 조건인 85℃, 상대습도 85%에서 적층 세라믹 전자부품이 내장된 기판을 30분간 방치한 후 각각의 실험을 수행하여 조사하였다.

아래 표 1에서는 제1 및 제2 극성 외부전극의 폭(BW)에 따른 비아 가공 불량률 및 절연저항(IR) 저하 여부를 나타내었다.

제1 및 제2 극성 외부전극의 폭(BW) (μm)	비아 가공 불량율	절연저항(IR) 저하 불량율
100	×	◎
130	△	◎
150	○	◎
180	◎	◎
200	◎	◎
250	◎	◎
300	◎	◎
350	◎	○
400	◎	×

×: 불량율 50% 이상

△: 불량율 10%~50%

○: 불량율 0.01%~10%

◎: 불량율 0.01% 미만

상기 표 1을 참조하면, 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭(BW)이 150 μm 미만일 경우에는 적층 세라믹 커패시터를 기판에 내장시 회로 및 비아와의 접촉 불량 문제가 발생함을 알 수 있다.

또한, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭(BW)이 350 μm를 초과하는 경우에는 외부전극 간의 거리가 가까워져서 절연저항이 저하되는 것을 알 수 있다.

반면, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭(BW)이 150 μm ≤ BW ≤ 350 μm를 만족할 경우 적층 세라믹 커패시터를 기판에 내장시 회로 및 비아와의 접촉 불량 문제가 없음을 알 수 있다.

아래 표 2에서는 제1 및 제2 극성 단자전극의 두께에 따른 비아 가공 불량 발생 여부를 나타내었다.

제1 및 제2 극성 단자전극의 두께 (μm )	판 정
1 미만	×
1 ~ 2	×
2 ~ 3	×
3 ~ 4	△
4 ~ 5	○
5 ~ 6	◎
6 이상	◎

×: 불량율 50% 이상

△: 불량율 10%~50%

○: 불량율 0.01%~10%

◎: 불량율 0.01% 미만

상기 표 2를 참조하면, 상기 제1 및 제2 극성 단자전극의 두께가 5μm 이상의 경우에 기판 내의 비아 가공이 우수하며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있음을 알 수 있다.

반면, 상기 제1 및 제2 극성 단자전극의 두께가 5μm 미만의 경우에는 기판 내의 비아 가공시 불량이 발생할 수 있음을 알 수 있다.

아래 표 3에서는 제1 및 제2 극성 단자전극의 표면조도에 따른 접착면 들뜸 발생 빈도 여부를 나타내었다.

제1 및 제2 극성 단자전극의 표면 조도 (nm )	판 정
50 미만	×
50 ~ 100	×
100 ~ 150	△
150 ~ 200	○
200 ~ 250	◎
250 이상	◎

×: 불량율 50% 이상

△: 불량율 10%~50%

○: 불량율 0.01%~10%

◎: 불량율 0.01% 미만

상기 표 3을 참조하면, 상기 제1 및 제2 극성 단자전극의 표면조도가 200 nm 이상의 경우에 접착면 들뜸 발생 빈도가 적어, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있음을 알 수 있다.

반면, 상기 제1 및 제2 극성 단자전극의 표면조도가 200 nm 미만의 경우에는 접착면 들뜸 발생 빈도가 증가하여 신뢰성에 문제가 있음을 알 수 있다.

적층 세라믹 전자부품 내장형 인쇄회로기판

도 6은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판을 나타내는 단면도이다.

도 6을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판(100)은 절연기판(110); 및 상기 절연기판(110) 내에 내장된 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체와 상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극 및 상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극을 포함하며, 상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품;을 포함할 수 있다.

상기 절연기판(110)은 절연층(120)이 포함된 구조로 이루어지며, 필요에 따라 도 6에 예시된 바와 같이 다양한 형태의 층간회로를 구성하는 도전성 패턴(130) 및 도전성 비아홀(140)을 포함할 수 있다. 이러한 절연 기판(110)은, 내부에 적층 세라믹 전자부품을 포함하는 인쇄회로기판(100)일 수 있다.

상기 적층 세라믹 전자부품은 인쇄회로기판(100)에 삽입된 후 인쇄회로기판(100)의 열처리 등과 같은 후공정 진행 중의 여러 가혹환경을 동일하게 경험하게 된다.

특히 열처리 공정에서 인쇄회로기판(100)의 수축 및 팽창은 인쇄회로기판(100) 내부에 삽입된 적층 세라믹 전자부품에 직접적으로 전달되어 적층 세라믹 전자부품과 인쇄회로기판(100)의 접착면에 스트레스를 가하게 된다.

적층 세라믹 전자부품과 인쇄회로기판(100)의 접착면에 인가된 스트레스가 접착강도보다 높을 경우 접착면이 떨어지는 들뜸 불량을 발생시키게 된다.

적층 세라믹 전자부품과 인쇄회로기판(100) 사이의 접착강도는 적층 세라믹 전자부품과 인쇄회로기판(100)의 전기화학적 결합력과 접착면의 유효표면적에 비례하는데, 적층 세라믹 전자부품과 인쇄회로기판(100) 사이 접착면의 유효표면적을 향상시키기 위해 적층 세라믹 전자부품의 표면조도를 제어하여 적층 세라믹 전자부품과 인쇄회로기판(100) 사이의 들뜸 현상을 개선할 수 있다.

또한, 인쇄회로기판(100) 내장용 적층 세라믹 전자부품의 표면조도에 따른 인쇄회로기판(100)과의 접착면 들뜸 발생 빈도를 확인할 수 있다.

또한, 상기 기판 내장용 적층 세라믹 전자부품은 4단자 이상으로서, 극성을 교대로 배치하고 길이 대비 폭의 비(W/L)가 W/L ≥ 0.6를 만족하도록 조절함으로써, 내부의 전류 경로(Current Path)를 단축하여 등가직렬 인덕턴스(ESL)를 감소시킬 수 있다.

그 외의 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내장형 인쇄회로기판의 특징과 동일하므로 여기서는 생략하도록 한다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

10: 세라믹 본체
11: 유전체층
21, 22, 21', 22': 제1 및 제2 내부전극
21a, 21b, 22a, 22b, 21'a, 21'b, 22'a, 22'b: 제1 내지 제4 인출부
31, 32: 제1 극성 외부전극 33, 34: 제2 극성 외부전극
31a, 32a: 제1 극성 바탕전극 33a, 34a: 제2 극성 바탕전극
31b, 32b: 제1 극성 단자전극 33b, 34b: 제2 극성 단자전극
100: 인쇄회로기판
110: 절연기판
120: 절연층
130: 도전성 패턴
140: 도전성 비아홀

Claims

유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체;
상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극; 및
상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극;을 포함하며,
상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 내부전극은 상기 제1 인출부를 갖는 제1 영역 및 상기 제1 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제2 인출부를 갖는 제2 영역을 포함하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제2 내부전극은 상기 제3 인출부를 갖는 제3 영역 및 상기 제3 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제4 인출부를 갖는 제4 영역을 포함하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 극성 단자전극은 구리(Cu)로 이루어진 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, tp ≥ 5μm 을 만족하는 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 극성 단자전극의 표면조도를 Ra 및 상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, 200nm ≤ Ra ≤ tp를 만족하는 기판 내장용 적층 세라믹 전자부품. 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 제1 및 제2 극성 단자전극은 도금으로 형성된 기판 내장용 적층 세라믹 전자부품.
제1항에 있어서,
상기 세라믹 본체의 두께를 ts라 하면, ts ≤ 250μm를 만족하는 기판 내장용 적층 세라믹 전자부품.
절연기판; 및
상기 절연기판 내에 내장된 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1 측면, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체와 상기 세라믹 본체의 내부에 형성되며, 상기 세라믹 본체의 제1 및 제2 측면으로 노출되는 제1 및 제2 인출부를 가지는 제1 내부전극과 상기 세라믹 본체의 제1 및 제2 측면으로 노출되되 상기 제1 및 제2 인출부와 각각 일정거리 이격된 제3 및 제4 인출부를 가지는 제2 내부전극 및 상기 세라믹 본체의 양 측면에서 상기 제1 및 제2 주면에 연장하여 형성되며, 상기 제1 내부전극의 제1, 제2 인출부와 연결된 제1 극성 외부전극 및 상기 제2 내부전극의 제3, 제4 인출부와 연결된 제2 극성 외부전극을 포함하며, 상기 제1 및 제2 극성 외부전극은 각각 2개 이상이며, 제1 및 제2 극성 바탕전극 및 상기 제1 및 제2 극성 바탕전극 상에 형성된 제1 및 제2 극성 단자전극을 포함하며, 상기 세라믹 본체의 길이를 L, 폭을 W라 하면, W/L ≥ 0.6를 만족하며, 상기 제1 및 제2 주면에 형성된 제1 및 제2 극성 외부전극의 폭을 BW라 하면, 150 μm ≤ BW ≤ 350 μm를 만족하는 기판 내장용 적층 세라믹 전자부품;
을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 내부전극은 상기 제1 인출부를 갖는 제1 영역 및 상기 제1 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제2 인출부를 갖는 제2 영역을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제2 내부전극은 상기 제3 인출부를 갖는 제3 영역 및 상기 제3 영역과 상기 세라믹 본체의 길이 방향으로 일정 거리 이격하여 형성되며, 상기 제4 인출부를 갖는 제4 영역을 포함하는 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 및 제2 극성 단자전극은 구리(Cu)로 이루어진 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, tp ≥ 5μm 을 만족하는 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 및 제2 극성 단자전극의 표면조도를 Ra 및 상기 제1 및 제2 극성 단자전극의 두께를 tp라 하면, 200nm ≤ Ra ≤ tp를 만족하는 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 및 제2 극성 단자전극은 도금으로 형성된 적층 세라믹 전자부품 내장형 인쇄회로기판.
제9항에 있어서,
상기 세라믹 본체의 두께를 ts라 하면, ts ≤ 250μm를 만족하는 적층 세라믹 전자부품 내장형 인쇄회로기판.