KR20150010456A - 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20150010456A
KR20150010456A KR20130085516A KR20130085516A KR20150010456A KR 20150010456 A KR20150010456 A KR 20150010456A KR 20130085516 A KR20130085516 A KR 20130085516A KR 20130085516 A KR20130085516 A KR 20130085516A KR 20150010456 A KR20150010456 A KR 20150010456A
Authority
KR
South Korea
Prior art keywords
transparent electrode
layer
polymer substrate
thin film
electrode layer
Prior art date
Application number
KR20130085516A
Other languages
English (en)
Other versions
KR102074431B1 (ko
Inventor
윤영식
김연준
노승범
이상조
한지원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130085516A priority Critical patent/KR102074431B1/ko
Priority to US14/087,233 priority patent/US9425214B2/en
Publication of KR20150010456A publication Critical patent/KR20150010456A/ko
Application granted granted Critical
Publication of KR102074431B1 publication Critical patent/KR102074431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예는 고분자 기판, 상기 고분자 기판 위에 형성되어 있는 산화물 투명 전극층(TCO), 상기 산화물 투명 전극층 위에 형성되어 있는 배리어(barrier)층, 및 상기 배리어층 위에 형성되어 있는 반도체층을 포함하며, 상기 반도체 층은 다결정 실리콘인 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다. 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터는 다결정계 실리콘 박막 트랜지스터의 제조 과정에서 발생하는 열에너지와 광을 산화물 투명 전극층(TCO)이 흡수하여 고분자 재료를 이용한 기판의 손상을 방지할 수 있는 장점이 있다.

Description

박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치{THIN FILM TRANSISTOR SUBSTRATE AND THE METHOD THEREFOR, ORGANIC LIGHT EMITTING DISPLAY COMPRISING THE SAME}
본 발명은 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치에 대한 것이다.
플렉시블 디스플레이용으로 검토되고 있는 박막 트랜지스터를 살펴보면, 액정 디스플레이의 경우는 기존의 글래스계 액정 디스플레이와 동일한 비정질 실리콘계 박막 트랜지스터가 연구되고 있으며, 유기 발광 디스플레이의 경우는 비정질 실리콘계 박막 트랜지스터와 다결정 실리콘을 대변하는 저온 다결정 실리콘(LTPS: low temperature poly-silicon)계 박막 트랜지스터 및 저온 공정이 가능한 금속 산화물계 박막 트랜지스터 등이 검토되고 있다.
본 발명이 이루고자 하는 기술적 과제는 비정질 실리콘계 박막 트랜지스터를 다결정 실리콘계 박막 트랜지스터로 제조하는데 있어서 박막 트랜지스터 기판에 산화물 투명 전극층을 삽입하여 탈수소 공정 온도 조건에서도 고분자 기판의 손상을 방지할 수 있는 박막 트랜지스터 기판 및 이의 제조방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 기판은 고분자 기판, 상기 고분자 기판 위에 형성되어 있는 산화물 투명 전극층(TCO), 상기 산화물 투명 전극층 위에 형성되어 있는 배리어(barrier)층, 및 상기 배리어층 위에 형성되어 있는 반도체층을 포함하며, 상기 반도체 층은 다결정 실리콘인 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
상기 고분자 기판은 PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide)로 이루어진 군으로부터 선택된 1종일 수 있다.
상기 고분자 기판은 투명 혹은 불투명 기판일 수 있다.
상기 고분자 기판은 유리판에 도포되어 있을 수 있다.
상기 고분자 기판의 두께는 10 내지 200㎛일 수 있다.
상기 산화물 투명 전극층(TCO)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene), CNT(Carbon nanotube)로 이루어진 군으로부터 선택된 1종일 수 있다.
상기 산화물 투명 전극층(TCO)은 레이저에 의한 빛과 열을 흡수한다.
상기 배리어층은 상기 산화물 투명 전극층(TCO) 위에 형성되어 있는 대신에, 상기 산화물 투명 전극 아래에 형성되어 있을 수 있다.
상기 배리어층은 상기 산화물 투명전극층 아래에도 추가로 형성되어 있을 수 있다.
상기 배리어층은 복수개로 이루어져 있을 수 있다.
또한, 본 발명의 실시예는 (a) 고분자 기판을 지지체에 도포하는 단계, (b) 상기 고분자 기판 위에 산화물 투명 전극층을 증착하는 단계, (c) 상기 산화물 투명 전극층 위에 배리어층을 증착하는 단계, (d) 상기 배리어층 위에 반도체층으로서 비정질 실리콘을 형성하는 단계, 및 (e) 상기 비정질 실리콘을 탈수소 처리하고, 레이저 빔을 조사하여 다결정 실리콘화시키는 단계를 포함하는 박막 트랜지스터 기판의 제조방법을 제공한다.
상기 고분자 기판은 PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide)로 이루어진 군으로부터 선택된 1종일 수 있다.
상기 산화물 투명 전극층(TCO)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene) 및 CNT(Carbon nanotube)로 이루어진 군으로부터 선택된 1종일 수 있다.
상기 배리어층은 상기 산화물 투명 전극층(TCO) 위에 형성하는 대신에, 상기 산화물 투명 전극 아래에 형성할 수 있다.
상기 (b) 단계 전에 상기 산화물 투명전극층 아래에 상기 배리어층을 추가로 형성할 수 있다.
상기 탈수소 처리는 420~550℃의 온도에서 수행할 수 있다.
상기 레이저는 엑시머 레이저(excimer laser)를 이용할 수 있다.
또한, 본 발명의 실시예는 고분자 기판, 상기 고분자 기판 위에 형성되어 있는 산화물 투명 전극층(TCO), 상기 산화물 투명 전극층 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있는 유기 발광 소자, 및 상기 유기 발광 소자 위에 형성되어 있는 제2 전극을 포함하는 유기 발광 표시 장치를 제공한다.
이상과 같이 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터는 다결정계 실리콘 박막 트랜지스터의 제조 과정에서 발생하는 열에너지와 광을 산화물 투명 전극층(TCO)이 흡수하여 고분자 재료를 이용한 기판의 손상을 방지할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 단면의 개략도이다.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조과정 중 고분자 기판 위에 산화물 투명 전극층을 증착한 단면이다.
도 3은 본 발명의 실시예에 따른 비정질 실리콘계 박막 트랜지스터 기판을 다결정계 실리콘 박막 트랜지스터 기판으로 제조하기 위한 ELA 과정을 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 다결정계 실리콘 박막 트랜지스터 기판의 단면이다.
도 5는 본 발명의 실시예에 따른 다결정계 실리콘 박막 트랜지스터 표시판 중 일부의 단면이다.
도 6는 본 발명의 실시예에 따른 다결정계 실리콘 박막 트랜지스터를 포함하는 유기 발광 표시 장치의 단면이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
유기 발광 디스플레이의 경우 그 구동 원리상 액정 디스플레이의 전압 구동형 박막 트랜지스터와는 다르게 전류 구동형 트랜지스터를 사용해야 하는데, 플렉서블 유기 발광 디스플레이도 마찬가지의 특성이 요구된다. 따라서 높은 전하 이동도를 가지는 다결정 실리콘계 박막 트랜지스터가 사용되어야 하나 일반적인 다결정 실리콘계 박막 트랜지스터의 소자 제작 공정 온도가 너무 높아 통상적인 고분자 기판은 플라스틱 소재 자체가 가지는 특성으로 인하여 높은 아웃개싱(outgassing)이 발생한다. 이러한 아웃개싱은 고분자 기판 상에 적층되는 박막에 영향을 미쳐 소자의 특성을 저하시킬 수 있으며, 아웃개싱된 잔여물은 공정 중 챔버 등에 남아 오염시킬 수 있다. 특히, 플렉서블 유기 발광 디스플레이에 사용되는 기판 소재는 열팽창 계수가 높고 내열성이 낮기 때문에 응용하기가 힘든 면이 있다. 따라서 최근에는 비교적 공정 온도가 낮다고 알려진 금속 산화물계 박막 트랜지스터가 집중적으로 검토되고 있으나 일반적으로 신뢰성이 낮고 충분히 높지 않은 온도에서 소자를 제작하는 경우 소자의 특성이 저하될 수 있다.
저온 다결정 실리콘으로 대변되는 다결정 실리콘계 박막 트랜지스터의 경우 높은 전하 이동도를 가지면서 우수한 신뢰성을 나타낸다. 하지만 이러한 저온 다결정 실리콘의 제조 공정을 살펴보면, 비정질 실리콘 증착 후 약 400~600℃의 온도에서 탈수소하는 공정 등이 포함되어 있어 고분자 기판을 사용하는 플렉시블 디스플레이에는 적용이 사실상 어려우므로 저온 다결정 실리콘 공정은 사용되고 있지 않다.
이러한 탈수소 공정을 원활히 수행하기 위해 레이저를 이용해 탈수소를 진행하고 연이어 결정화 공정인 ELA를 사용하는 방법이 있다. 그러나 이러한 방법으로 제조된 박막 트랜지스터의 경우 전하 이동도는 높으나 소자 신뢰성과 여러 번의 레이저 조사로 인한 표면 무라 등이 발생할 수 있어, 이러한 탈수소 공정 및 ELA 공정의 온도 조건에 견딜 수 있는 박막 트랜지스터가 요구되고 있다.
이제 본 발명의 실시예에 따른 다결정 실리콘 박막트랜지스터 및 이의 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1을 살펴보면, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 단면의 개략도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 고분자 기판(110), 고분자 기판(110) 위에 형성되어 있는 산화물 투명 전극층(112), 산화물 투명 전극층(112) 위에 형성되어 있는 배리어층(111), 배리어층(111) 위에 형성되어 있는 반도체층(151a)로 구성되어 있다.
고분자 기판(110)은 지지체(도시하지 않음) 상에 도포하여 제작될 수 있는데, 상기 지지체로는 유리판이 사용될 수 있으며 이에 한정되지 않는다.
이는 고분자 기판(110) 위에 박막을 포함한 소자를 형성하는 경우, 공정 중 고분자 기판이 손상되는 것을 방지하기 위함이며, 이 경우 소자를 형성하는 공정이 완료된 후 고분자 기판(110)에서 지지체를 제거할 수 있다.
이하에서 각 층의 구성에 대하여 상세하게 설명한다.
고분자 기판(110)은 변형을 최소화하기 위해 고분자 기판을 유리 전이(glass transition) 온도 부근에서 진공 열처리되어 있는 기판이 바람직하다.
고분자 기판(110)은 플렉시블(flexible) 상태이고, PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide) 중 어느 하나로 형성할 수 있으며, 바람직하게는 PI로 형성한다.
폴리이미드계 고분자는 기계적 강도가 우수하며 최대 공정 가능 온도가 약 550℃로 다른 고분자 재료에 비하여 내열성이 우수하기 때문에, 폴리이미드로 이루어진 기판 상에 소자가 형성된 박막 트랜지스터 및 유기 발광 소자의 공정 과정에 일정한 가열 과정이 진행되더라도 각 소자들과 층들의 하중에 의해 처지지 않고 플렉시블 디스플레이 장치의 기판 역할을 안정적으로 수행할 수 있다.
고분자 기판(110)은 투명 고분자 기판 및 불투명 고분자 기판 모두 사용할 수 있다.
고분자 기판(110)은 유리판(도시하지 않음) 상에 예컨대 고분자 수지 용액을 도포하는 방식으로 형성할 수 있다.
고분자 기판(110)은 두께가 얇을수록 가볍고 박막의 디스플레이 실현에 유리하지만, 고분자 기판(110)이 열처리되어 형성된 고분자 기판(110)에 의해 그 하중이 유지될 수 있을 정도의 두께는 확보하여야 한다. 이러한 고분자 기판(110)의 두께는 10 내지 200㎛ 정도일 수 있는데, 10㎛ 이상의 두께에서 유리판을 분리할 경우 형성된 고분자 기판(110)만으로 그 위에 형성된 층들과 소자들의 형상을 안정적으로 유지할 수 있고, 200㎛ 이하의 두께이어야 박막형의 플렉시블 디스플레이 장치의 구현에 적합하다.
고분자 기판(110)을 약 150 내지 550℃의 온도에서 열처리(annealing)하여 형성하는데, 이 때 열처리는 상기 온도 범위에서 단일 온도로 수행하거나, 상기 온도 범위에서 온도를 변화시키면서 수행할 수 있다. 예컨대, 150 내지 550℃의 온도에서 5분 내지 5시간 동안 열처리 할 수 있다.
산화물 투명 전극층(TCO)(112)은 ELA(Eximer Laser Anealing) 공정을 이용하여 비정질 실리콘(a-Si)을 다결정 실리콘(poly-Si)화 하는데 있어서, 비정질 실리콘 층을 투과한 레이저 광이나 레이저에 의해 발생한 열을 흡수하여 내열성이 낮은 고분자 기판(110)에 손상을 방지하기 위해, 고분자 기판(110) 위에 적층되어 있다.
산화물 투명 전극층(112)는 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene), CNT(Carbon nanotube) 중 어느 하나로 형성될 수 있다. 상기 열거된 물질들은 특히 ELA 공정에서 사용되는 308nm 파장의 레이저에 의한 빛 또는 열을 흡수해주거나 방출해줌으로써 고분자 기판(110)의 레이저에 의한 손상을 방지할 수 있다.
배리어층(111)은 산화물 투명 전극층(112) 위에 형성될 수 있는데, 배리어층(111)은 SiOx, SiNx, SiON, AlO, AlON 등의 무기물로 이루어질 수 있으나, 아크릴 또는 폴리이미드 등의 유기물로 이루어질 수 있으며, 또는 유기물과 무기물이 교대로 적층되어 이루어질 수도 있다.
배리어층(111)은 산소와 수분을 차단하는 역할을 수행하는 동시에, 고분자 기판(110)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화 시 열의 전달 속도를 조절함으로써 반도체의 결정화가 잘 이루어질 수 있도록 하는 역할을 수행한다.
배리어층(111)은 반도체층(151a)과 고분자 기판(110) 사이에 한 층 이상으로 형성되어 있을 수 있으며, 산화물 투명 전극층(112)와 배리어층(111) 간의 형성 위치가 상호 변형되어 이용될 수 있다.
즉, 배리어층(111)이 산화물 투명 전극층(112) 상부 또는 하부에 있을 수도 있으며, 산화물 투명 전극층(112) 상, 하부에 각각 모두 형성되어 있을 수도 있다.
반도체층(151a)은 다결정 실리콘으로 형성될 수 있으며, 이 경우 소정 영역이 불순물로 도핑될 수 있다.
일반적으로 반도체층(151a)은 비정질 실리콘을 형성하고 이를 결정화시켜 다결정 실리콘으로 변화시키는데, 이러한 결정화 방법으로는 RTA(Rapid Thermal Annealing)공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Annealing), MIC(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 등 다양한 방법이 적용될 수 있다.
상기 결정화 방법 중 ELA법의 경우 이미 양산 공정으로 적용되어 사용 중이므로, 일반적으로 플렉시블 유기 발광 소자 디스플레이를 포함하는 장치는 주로 ELA법을 통한 결정화 방법이 검토되고 있다. 이러한 ELA 방법에 있어 가장 우선적으로 요구되는 조건은 비정질 실리콘 층의 수소 함량이 약 10% 수준 이하로 낮아야 한다는 점이다. 비정질 실리콘 층의 수소 함량이 높은 경우 결정화를 위한 레이저 빔 조사 시에 수소가 발생하고 이로 인해 다결정 실리콘의 특성이 나빠져 우수한 특성의 박막 트랜지스터를 제조할 수 없게 된다. 따라서 열처리를 통하여 비정질 실리콘 층의 수소 함량을 줄이는 공정을 수행하여야 하는데, 기존의 플렉시블 디스플레이용 기판 재료는 400℃ 이상에서 장시간 동안 수행하는 공정 조건을 견디지 못하고 다량의 아웃개스를 발생시켜, 기판과 설비를 오염시키고 기판 내에 기포를 발생시켜 디스플레이 제조를 어렵게 하였다. 또한 다결정 실리콘을 포함하는 박막 트랜지스터의 경우 불순물 도핑과 이를 활성화하는 공정을 사용하는데, 일반적인 ELA 기반의 박막 트랜지스터의 경우 400℃ 이상의 활성화 온도가 요구된다. 기존의 플렉시블 디스플레이용 기판의 경우 이러한 공정 온도를 견딜 수 없는데, 이러한 탈수소 공정과 활성화 공정 때문에, 고분자 기판을 사용하여 탈수소 공정 및 활성화 공정을 사용하는 다결정 폴리실리콘 박막 트랜지스터를 제작하는 것은 매우 어렵다. 플렉시블 디스플레이를 상용화하기 위해서는 반드시 우수한 특성의 다결정 실리콘 박막 트랜지스터가 필수적으로 요구되며, 또한 다결정 실리콘 박막 트랜지스터를 제조하기 위해서는 반드시 탈수소 공정 등을 포함하여야 한다.
일실시예에 따른 박막 트랜지스터는 상기와 같이 내열성이 우수한 고분자 기판(110)을 포함하여 420 내지 550℃의 온도에서 탈수소 공정도 사용 가능하다.
예컨대, 반도체층(151a)의 형성은 상기 고분자 기판(110) 상에 산화물 투명 전극층(112) 및 배리어층(111)을 형성 후, 배리어층(111) 위에 반도체층(151a)로서 비정질 실리콘을 형성하고, 상기 비정질 실리콘을 420 내지 550℃의 온도에서 탈수소 처리하고, 상기 탈수소화된 실리콘 층에 레이저 빔을 조사하여 결정화시킴으로써 다결정 실리콘 박막 트랜지스터의 제조가 가능할 수 있다.
이하, 본 발명의 실시예에 따른 다결정 실리콘 박막트랜지스터의 제조방법에 대하여 도 2 내지 도 4를 참고로 하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조과정 중 고분자 기판(110) 위에 산화물 투명 전극층(112)을 증착한 단면이며, 도 3은 비정질 실리콘계 박막 트랜지스터 기판을 다결정계 실리콘 박막 트랜지스터 기판으로 제조하기 위한 ELA 과정을 나타낸 것이며, 도 4는 다결정계 실리콘 박막 트랜지스터 기판의 단면이다.
도 2를 참고하면, 우선 고분자 기판(110)을 제조하는데, 고분자 기판(110)은 유리판(도시하지 않음) 상에 예컨대 고분자 수지 용액을 도포하는 방식으로 형성할 수 있다.
고분자 기판(110)은 두께가 얇을수록 가볍고 박막의 디스플레이 실현에 유리하지만, 고분자 기판(110)이 열처리되어 형성된 고분자 기판(110)에 의해 그 하중이 유지될 수 있을 정도의 두께는 확보하여야 한다. 이러한 고분자 기판(110)의 두께는 10 내지 200㎛ 정도일 수 있는데, 10㎛ 이상의 두께에서 유리판을 분리할 경우 형성된 고분자 기판(110)만으로 그 위에 형성된 층들과 소자들의 형상을 안정적으로 유지할 수 있고, 200㎛ 이하의 두께이어야 박막형의 플렉시블 디스플레이 장치의 구현에 적합하다.
고분자 기판(110)을 약 150 내지 550℃의 온도에서 열처리(annealing)하여 형성하는데, 이 때 열처리는 상기 온도 범위에서 단일 온도로 수행하거나, 상기 온도 범위에서 온도를 변화시키면서 수행할 수 있다. 예컨대, 150 내지 550℃의 온도에서 5분 내지 5시간 동안 열처리 할 수 있다.
고분자 기판(110) 위에 산화물 투명 전극층(112)을 형성하는데 산화물 투명 전극층(112)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene), CNT(Carbon nanotube) 중 어느 하나로 형성될 수 있다.
도 3을 참고하면, 산화물 투명 전극층(112) 위에 배리어층(111)을 형성하고, 배리어층(111) 위에 반도체층(151a)으로서 비정질 실리콘을 형성한 후, 상기 비정질 실리콘을 420 내지 550℃의 온도에서 탈수소 처리하고, 상기 탈수소화된 실리콘 층에 레이저 빔을 조사하여 실리콘을 다결정화시킨다.
레이저 빔은 상기 비정질 실리콘층에 연속적으로 에너지를 가하는 것이 아니라 일정한 시간 동안 에너지를 가하는 펄스 방식을 이용하는데, 일정한 시간 동안 에너지를 가하는 것을 샷(shot)이라고 한다. 이 때, 상기 샷을 이용하여 비정질 실리콘층을 다결정 실리콘층으로 결정화하게 되는데, 1회 샷만 조사하고 다음 조사 영역으로 이동할 수 있지만 다수의 샷을 조사하고 다음 조사 영역으로 이동하는 것도 가능하다. 이 때, 상기 레이저 빔은 100 내지 1,000 mJ/cm2의 에너지 밀도를 갖고, 10 내지 40ns 동안 조사하며, 308nm의 파장을 갖는 XeCl 엑시머 레이저에서 발생된다.
상기 레이저 빔에 의한 탈수소 처리는 비정질 실리콘의 수소 함량을 감소시키는데, 예를 들면 10% 이하로 감소시킬 수 있다. 비정질 실리콘의 수소 함량이 상기 범위를 만족하는 경우 결정화를 위한 레이저 빔 조사 시에 수소가 발생하지 않아 우수한 특성의 박막 트랜지스터를 제조할 수 있다.
다결정 실리콘층으로 결정화 과정을 거친 후, 다결정 실리콘층의 일부를 식각하여, 다결정 실리콘층을 패터닝하는 공정을 거친다.
도 4를 참고하면, 상기 ELA 공정을 통해 다결정화 과정을 진행 후, 패터닝된 실리콘이 형성되어 있는 반도체층(151b)을 확인할 수 있다.
이하, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대해서 도 5를 참고하여 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 다결정계 실리콘 박막 트랜지스터 표시판 중 일부의 단면이다.
우선, 박막 트랜지스터 기판으로서 상기에 설명한 바와 같이, 고분자 기판(110) 위에 산화물 투명 전극층(112)를 형성하고, 산화물 투명 전극층(112) 위에 배리어층(111)을 형성한 후, 비정질 실리콘으로 이루어진 반도체층을 레이저 공정을 통해 다결정 실리콘으로 이루어진 반도체층(151b)을 형성한다.
반도체층(151b)에서, 불순물 영역은 소스 및 드레인 영역(153b, 155b)을 포함하며, 이들은 불순물로 도핑되어 있고 서로 분리되어 있다. 진성 영역은 소스 및 드레인 영역(153b, 155b) 사이에 위치한 채널 영역(154b)과 소스(153b) 및 드레인 영역(155b)으로부터 위로 길게 뻗어 나온 유지 영역(storage region)을 포함할 수 있다.
반도체층(151b)과 게이트 전극(124) 사이를 절연하기 위해 그 사이에 게이트 절연막(140)이 형성된다. 게이트 절연막(140)은 실리콘계 절연 물질로 만들어질 수 있으며, 실리콘계 절연 물질의 전구체로 테트라에틸 오르토실리케이트(TEOS: tetraethyl orthosilicate) 또는 실란(silane)을 사용할 수 있다.
게이트 전극(124)은 다양한 도전성 물질로 형성할 수 있다. 예컨대 Mg, Al, Ni, Cr, Mo, W, MoW 또는 Au 등의 물질로 형성할 수 있으며, 이 경우에도 단일층 뿐만 아니라 복수층의 형상으로 형성할 수도 있는 등 다양한 변형이 가능하다.
층간 절연막(160)은 실리콘계 절연 물질로 형성될 수 있으며, 물론 이 외에도 절연성 유기물 등으로 형성될 수도 있다. 상기 층간 절연막(160)과 게이트 절연막(140)을 선택적으로 제거하여 소스 및 드레인 영역이 노출되는 컨택홀(163)을 형성할 수 있다. 그리고 상기 컨택홀(163)이 매립되도록 층간 절연막(160) 상에 전술한 게이트 전극(124)용 물질로, 단일층 또는 복수층의 형상으로 소스 및 드레인 전극(173a, 173b)을 형성한다.
소스 및 드레인 전극(173a, 173b)의 상부에는 보호막(패시베이션층 및/또는 평탄화막)(180)이 구비되어 하부의 박막 트랜지스터를 보호하고 평탄화시킨다. 이 보호막(180)은 다양한 형태로 구성될 수 있는데, BCB(benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
다음으로, 상기 박막 트랜지스터 상부에 디스플레이 소자가 형성되어 플렉시블 디스플레이 장치를 도 6을 참고하여 상세하게 설명한다.
도 6는 본 발명의 실시예에 따른 다결정계 실리콘 박막 트랜지스터를 포함하는 유기 발광 표시 장치의 단면이다.
일 구현예에 따라 상기 플렉시블 디스플레이 장치는 상기 특성을 가지는 박막 트랜지스터 및 상기 박막 트랜지스터 상에 상기 박막 트랜지스터와 전기적으로 연결되어 형성된 디스플레이 소자를 포함한다.
상기 디스플레이 소자로서 유기 발광 소자를 예시하고 있으나, 이에 제한되지 아니하며, 다양한 디스플레이 소자가 적용될 수 있을 것이다.
박막 트랜지스터 상부에 유기 발광 소자를 형성하기 위하여 먼저, 소스 전극 또는 드레인 전극의 일 전극에 컨택홀(185)을 형성하여 제1 전극(191)에 전기적으로 연결될 수 있도록 한다.
제1 전극(191)은 후에 유기 발광 소자에 구비되는 전극들 중 일 전극으로서 기능하는 것으로, 다양한 도전성 물질로 형성될 수 있다. 상기 제1 전극(131)은 후에 형성될 유기 발광 소자에 따라 투명 전극으로서 형성될 수도 있고 반사형 전극으로서 형성될 수도 있다. 투명 전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 제1 전극(191) 상에 제1 전극(191)의 적어도 일부가 노출되도록 절연성 물질로 패터닝된 화소 정의막(116)이 형성되며, 이어서 제1 전극(191)의 노출된 부분에 발광층을 포함하는 중간층(132)이 형성되고, 이 중간층(132)을 중심으로 제1 전극(191)에 대향하도록 제2 전극(133)이 형성되어 있는 유기 발광 소자를 이룬다.
도 6에는 중간층(132)이 각 부화소, 즉 패터닝된 각 제1 전극(191)에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(132)은 인접한 부화소의 중간층(132)과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(132) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층(132)과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.
중간층(132)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emissive layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌 (CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴노린 알루미늄 (tris-8-hydroxyquinoline aluminium)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크들을 이용한 진공증착 등의 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT을 사용하고, 발광층으로 PPV(poly-phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
제2 전극(133)도 제1 전극(191)과 마찬가지로 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 이루어진 층과, 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
다음으로 도면에는 도시되지 않았으나 봉지 부재를 구비할 수 있다.
상기한 바와 같이 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터는 다결정계 실리콘 박막 트랜지스터의 제조 과정에서 발생하는 열에너지와 광을 산화물 투명 전극층(TCO)이 흡수하여 고분자 재료를 이용한 기판의 손상을 방지할 수 있는 장점이 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 고분자 기판 112: 산화물 투명 전극층
111: 배리어층 151a: 비정질 실리콘 반도체층
151b: 다결정 실리콘 반도체층 140: 게이트 절연막
160: 층간 절연막 124: 게이트 전극
163: 컨택홀 180: 보호막
173a: 소스 전극 173b: 드레인 전극
185: 컨택홀 191: 제1 전극
116: 화소 정의막 132: 중간층
133: 제2 전극

Claims (20)

  1. 고분자 기판,
    상기 고분자 기판 위에 형성되어 있는 산화물 투명 전극층(TCO),
    상기 산화물 투명 전극층 위에 형성되어 있는 배리어(barrier)층, 및
    상기 배리어층 위에 형성되어 있는 반도체층을 포함하며,
    상기 반도체 층은 다결정 실리콘인 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 고분자 기판은 PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 고분자 기판은 투명 혹은 불투명 기판인 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제2항에서,
    상기 고분자 기판은 유리판에 도포되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제2항에서,
    상기 고분자 기판의 두께는 10 내지 200㎛인 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제2항에서,
    상기 산화물 투명 전극층(TCO)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene), CNT(Carbon nanotube)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 산화물 투명 전극층(TCO)은 레이저에 의한 빛과 열을 흡수하는 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 제1항에서,
    상기 배리어층은 상기 산화물 투명 전극층(TCO) 위에 형성되어 있는 대신에, 상기 산화물 투명 전극 아래에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 제1항에서,
    상기 배리어층은 상기 산화물 투명전극층 아래에도 추가로 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 제1항, 제8항 및 제9항 중 어느 한 항에 있어서, 상기 배리어층은 복수 개로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판.
  11. (a) 고분자 기판을 지지체에 도포하는 단계,
    (b) 상기 고분자 기판 위에 산화물 투명 전극층을 증착하는 단계,
    (c) 상기 산화물 투명 전극층 위에 배리어층을 증착하는 단계,
    (d) 상기 배리어층 위에 반도체층으로서 비정질 실리콘을 형성하는 단계, 및
    (e) 상기 비정질 실리콘을 탈수소 처리하고, 레이저 빔을 조사하여 다결정 실리콘화시키는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  12. 제11항에서,
    상기 고분자 기판은 PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  13. 제12항에서,
    상기 산화물 투명 전극층(TCO)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene) 및 CNT(Carbon nanotube)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  14. 제13항에서,
    상기 배리어층은 상기 산화물 투명 전극층(TCO) 위에 형성하는 대신에, 상기 산화물 투명 전극 아래에 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  15. 제13항에서,
    상기 (b) 단계 전에 상기 산화물 투명전극층 아래에 상기 배리어층을 추가로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  16. 제13항에서,
    상기 탈수소 처리는 420~550℃의 온도에서 수행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  17. 제13항에서,
    상기 레이저는 엑시머 레이저(excimer laser)를 이용하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  18. 고분자 기판,
    상기 고분자 기판 위에 형성되어 있는 산화물 투명 전극층(TCO),
    상기 산화물 투명 전극층 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 중간층,
    상기 중간층 위에 형성되어 있는 제2 전극을 포함하는 유기 발광 표시 장치.
  19. 제18항에서,
    상기 고분자 기판은 PC(polycarbonate), PET(poly ethylene telephthalate), PEN(poly ethylene naphthalate), PES(polyether sulfone), PMMA(poly methyl methacrlate), PAR(polyarylate), 및 PI(polyimide)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제19항에서,
    상기 산화물 투명 전극층(TCO)은 ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), ZnO, 그래핀(Graphene) 및 CNT(Carbon nanotube)로 이루어진 군으로부터 선택된 1종인 것을 특징으로 하는 유기 발광 표시 장치.
KR1020130085516A 2013-07-19 2013-07-19 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치 KR102074431B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130085516A KR102074431B1 (ko) 2013-07-19 2013-07-19 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
US14/087,233 US9425214B2 (en) 2013-07-19 2013-11-22 Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130085516A KR102074431B1 (ko) 2013-07-19 2013-07-19 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150010456A true KR20150010456A (ko) 2015-01-28
KR102074431B1 KR102074431B1 (ko) 2020-03-03

Family

ID=52342850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130085516A KR102074431B1 (ko) 2013-07-19 2013-07-19 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9425214B2 (ko)
KR (1) KR102074431B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN103839826B (zh) * 2014-02-24 2017-01-18 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
JP6495754B2 (ja) * 2015-06-12 2019-04-03 株式会社ジャパンディスプレイ 表示装置
CN109148482B (zh) 2018-08-21 2020-11-03 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
CN111769139A (zh) * 2020-06-23 2020-10-13 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075644A (ko) * 2004-12-28 2006-07-04 전자부품연구원 다결정 실리콘 박막 트랜지스터의 제조 방법
KR20070010805A (ko) * 2005-07-20 2007-01-24 삼성에스디아이 주식회사 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
KR20080004232A (ko) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100270315B1 (ko) 1998-10-28 2000-10-16 이계철 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법
US6570223B1 (en) 1999-11-22 2003-05-27 Sony Corporation Functional device and method of manufacturing the same
KR100795323B1 (ko) 2000-04-11 2008-01-21 소니 가부시끼 가이샤 플랫 패널 디스플레이의 제조 방법
KR100624427B1 (ko) 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
JP4579054B2 (ja) 2005-05-31 2010-11-10 大日本印刷株式会社 薄膜トランジスタ搭載パネル及びその製造方法
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
KR100890250B1 (ko) 2007-01-08 2009-03-24 포항공과대학교 산학협력단 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법
KR20080098978A (ko) 2007-05-08 2008-11-12 안성일 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조
KR20100027526A (ko) 2008-09-02 2010-03-11 삼성전기주식회사 박막 소자 제조방법
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
KR101736925B1 (ko) 2010-12-27 2017-05-18 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
KR20130017312A (ko) 2011-08-10 2013-02-20 삼성디스플레이 주식회사 표시 장치
WO2013073434A1 (ja) * 2011-11-18 2013-05-23 Ｊｘ日鉱日石エネルギー株式会社 有機ｅｌ素子
US9379350B2 (en) * 2012-05-22 2016-06-28 Electronics And Telecommunications Research Institute Dual mode display apparatus and method of manufacturing the same
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075644A (ko) * 2004-12-28 2006-07-04 전자부품연구원 다결정 실리콘 박막 트랜지스터의 제조 방법
KR20070010805A (ko) * 2005-07-20 2007-01-24 삼성에스디아이 주식회사 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
KR20080004232A (ko) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
US9425214B2 (en) 2016-08-23
US20150021607A1 (en) 2015-01-22
KR102074431B1 (ko) 2020-03-03

Similar Documents

Publication Publication Date Title
KR101065318B1 (ko) 플렉서블 디스플레이 장치의 제조 방법
KR101097344B1 (ko) 플렉서블 디스플레이 장치의 제조 방법
KR102134845B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
US8624249B2 (en) Organic light emitting display device and manufacturing method for the same
KR102059167B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조 방법
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US8766271B2 (en) Flexible display apparatus
JP5020276B2 (ja) 薄膜トランジスタ及びそれを備える平板表示装置
TWI553847B (zh) 有機發光顯示裝置及其製造方法
KR102074431B1 (ko) 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
US20130015456A1 (en) Organic Light Emitting Display Device and Method of Manufacturing the Same
US20110120755A1 (en) Flexible Display Apparatus and Method of Manufacturing Flexible Display Apparatus
KR102069810B1 (ko) 씰링부를 가지는 디스플레이 장치와, 이의 제조 방법
CN101630693A (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
US9520421B1 (en) Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
CN102842533A (zh) 有机发光显示装置及其制造方法
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
KR20140126439A (ko) 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
CN109638174B (zh) Oled显示面板及其制作方法
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
US20130001566A1 (en) Back plane for use in flat panel displays and method of manufacturing the back plane
KR101097323B1 (ko) 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
US9349978B2 (en) Organic light emitting display device and method of manufacturing the same
KR100749421B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right