KR20140143825A - 포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치 - Google Patents

포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20140143825A
KR20140143825A KR1020147031047A KR20147031047A KR20140143825A KR 20140143825 A KR20140143825 A KR 20140143825A KR 1020147031047 A KR1020147031047 A KR 1020147031047A KR 20147031047 A KR20147031047 A KR 20147031047A KR 20140143825 A KR20140143825 A KR 20140143825A
Authority
KR
South Korea
Prior art keywords
features
plasma
mask
photoresist mask
patterned mask
Prior art date
Application number
KR1020147031047A
Other languages
English (en)
Inventor
라튼딥 스리바스타바
칭후아 중
김태원
고우리 카마르시
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140143825A publication Critical patent/KR20140143825A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 방법이 제공된다. 포토레지스트 마스크는 패터닝된 마스크 피처들을 갖는다. 포토레지스트 마스크는 패터닝된 마스크 피처들을 갖는다. H2 및 N2 함유 처리 가스가 제공된다. 처리 가스로부터 플라즈마를 생성되고, 포토레지스트 마스크를 플라즈마에 노출시킨다. 처리 가스가 중단되고, 이어서 플라즈마-처리된 포토레지스트 마스크를 통해 하부층 내로 피처들이 에칭된다.

Description

포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치{METHOD AND APPARATUS FOR FORMING FEATURES WITH PLASMA PRE-ETCH TREATMENT ON PHOTORESIST}
본 발명은 포토레지스트 마스크 피처의 라인 폭 거칠기 (LWR: line width roughness) 의 감소 및 마스크 피처의 임계 치수 (CD) 제어에 관한 것이다. 보다 구체적으로, 본 발명은 패터닝된 포토레지스트 마스크를 통해 하부층 내에 피처가 형성되는 패터닝된 포토레지스트 마스크의 에칭 전 플라즈마 처리에 관한 것이다.
반도체 웨이퍼 프로세싱 동안, 반도체 디바이스의 피처들은 공지의 패터닝 및 에칭 프로세스들을 사용하여 웨이퍼 내에 규정된다. 이들 프로세스들에서, 포토레지스트 (PR) 재료는 웨이퍼 상에 증착될 수도 있고 이어서 레티클에 의해 광 필터링되도록 노출된다. 레티클은 광이 레티클을 통해 전파하는 것을 차단하는 예시적인 피처 기하 구조들을 사용하여 패터닝된 투명한 플레이트일 수도 있다.
레티클을 통과한 후, 광은 포토레지스트 재료의 표면에 컨택트한다. 광은 개발자가 포토레지스트 재료의 일부를 제거하여, 패터닝된 포토레지스트 마스크를 발생시키도록 포토레지스트 재료의 화학적 조성을 변화시킨다. 양의 (positive) 포토레지스트 재료들의 경우, 노출되지 않은 영역들은 제거된다. 그 후, 패터닝된 포토레지스트 마스크에 의해 더 이상 보호되지 않는 영역들로부터 하부 (underlying) 재료를 제거하도록 웨이퍼가 에칭되어, 웨이퍼 내에 목표된 피처들을 생성한다.
반도체 집적회로 피처들의 임계 치수들 (CD) 이 45 ㎚ 아래로 축소됨에 따라, 종래의 포토리소그래피 프로세스를 사용한 라인 피처 및 공간 피처에 대한 포토레지스트 마스크 층들의 제어는 그 한계들에 도달한다. 불량하고 왜곡된 라인 에지들 및 포토레지스트 층의 불완전하게 현상된 잔여물은 라인 에지 거칠기 (LER: line edge roughness) 와 CD의 σ (표준 편차) 로서 규정되고 ㎚로 규정된, 피처 및 공간 피처의 CD의 변화를 유발하는 라인 피처 및 공간 피처의 에지들에서 상당한 거칠기, 즉 라인 폭 거칠기 (LWR) 를 유발할 것이다. 이 불균일한 에지 패턴은 반도체 디바이스 제조에 필요한 다수의 에칭 단계들 동안 이전되고/되거나 증폭되어 디바이스 성능의 열화 및 수율 손실을 유발한다.
이상적인 피처는 위에서 아래로 볼 때, 도 1a에 도시된 바와 같이, "자 유사 직선 (straight like a ruler)" 인 에지를 갖는다. 그러나, 상기 기술된 바와 같은 다양한 이유들에 대해, 실제 라인 피처는 삐죽삐죽하게 나타날 수도 있고 피처들의 러프한 (rough) 측벽에 의해 유발된 라인 폭 거칠기 (LWR) 를 갖는다. LWR은 위글링 (wiggling) (도 1b에 도시된 바와 같이) 과 같은 저 빈도 거칠기, 및 불규칙한 에지 표면 (도 1c에 도시된 바와 같이) 과 같은 고 빈도 거칠기를 갖는다. 실제로, LWR은 고 빈도 LWR과 저 빈도 LWR의 조합이다. LWR은 위에서 아래로 보았을 때 라인 피처의 에지가 얼마나 매끄러운가의 측정치이다. 고 LWR을 갖는 피처는 라인 피처를 따라 측정된 CD가 위치에 따라 변하여, 결과적인 디바이스의 렌더링 동작이 신뢰할 수 없기 때문에, 일반적으로 매우 바람직하지 않다.
전술한 바를 달성하고 본 발명의 목적에 따라, 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 방법이 제공된다. 포토레지스트 마스크는 패터닝된 마스크 피처들을 갖는다. H2 및 N2 함유 처리 가스가 제공된다. 처리 가스로부터 플라즈마를 생성되고, 포토레지스트 마스크를 플라즈마에 노출시킨다. 처리 가스가 중단되고, 이어서 플라즈마-처리된 포토레지스트 마스크를 통해 하부층 내로 피처들이 에칭된다.
마스크 피처들은 라인 패턴을 포함할 수도 있고, 이 방법은, 노출하는 단계가 마스크 피처들의 라인 폭 거칠기 (LWR: line width roughness) 를 감소시키도록 처리 가스 내에서 H2에 대한 N2의 플로우 비를 제어하는 단계를 포함한다. H2와 N2 (H2 : N2) 의 플로우 비는 2:1 내지 10:1일 수도 있다. 노출하는 단계는 포토레지스트 마스크로 하여금 마스크 피처들의 높이를 감소시키면서 리플로우 (reflow) 하게 하고, 마스크 피처들의 LWR을 감소시킨다.
본 발명의 일 양태에 따라, 처리 가스는 하이드로플루오로카본을 더 함유한다. 하이드로플루오로카본은 CH3F일 수도 있다. 이 방법은 노출하는 단계가 마스크 피처들의 공간 임계 치수 (CD) 를 감소시키도록 처리 가스 내에서 H2에 대한 CH3F의 플로우 비를 제어하는 단계를 더 포함할 수도 있다. H2와 하이드로플루오로카본 (H2 : CH3F) 의 플로우 비는 10:1 내지 100:1일 수도 있다. 노출하는 단계는 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성할 수도 있다. 노출하는 단계는 피처들을 형성하는 동안 하부층에 대한 마스크 선택도 (selectivity) 를 증가시키도록 포토레지스트 마스크를 경화시킬 수도 있다.
본 발명의 다른 양태에 따라, 포토레지스트 마스크가 LWR 및 공간 CD를 갖는 패터닝된 마스크 피처들을 갖는, 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 방법이 제공된다. H2, N2 및 CH3F 함유 처리 가스가 제공된다. 처리 가스로부터 플라즈마가 생성되고 포토레지스트 마스크가 플라즈마에 노출되고, 포토레지스트 마스크를 플라즈마에 노출하는 단계는 마스크 피처들의 LWR 및 공간 CD 양자를 감소시킨다. 처리 가스가 중단된다. 플라즈마-처리된 포토레지스트 마스크를 통해 하부층 내로 피처들이 에칭된다.
노출하는 단계는 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성하는 동안, 라인 폭 거칠기 (LWR) 및 마스크 피처들의 높이를 감소시키도록 포토레지스트 마스크가 리플로우하게 한다. 노출하는 단계는 또한 피처들을 형성하는 동안 포토레지스트 마스크에 대해 하부층에 대한 선택도를 증가시킬 수도 있다.
본 발명의 또 다른 양태에 따라, 패터닝된 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 장치가 제공된다. 장치는 플라즈마 프로세싱 챔버를 포함한다. 플라즈마 프로세싱 챔버는 플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽, 플라즈마 프로세싱 챔버 인클로저 내에서 기판을 지지하고 척킹하는 척, 플라즈마 프로세싱 챔버 인클로저 내의 압력을 조절하기 위한 압력 레귤레이터 (pressure regulator), 플라즈마를 유지하기 위해 플라즈마 프로세싱 챔버 인클로저로 전력을 제공하기 위한 적어도 하나의 전극 또는 코일, 플라즈마 프로세싱 챔버 인클로저 내로 가스를 제공하기 위한 가스 유입구, 및 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배기하기 위한 가스 유출구를 포함한다. 장치는 가스 유입구와 유체적으로 연통하는 가스 소스를 더 포함한다. 가스 소스는 H2 가스 소스, N2 소스, 및 선택적인 (optional) 하이드로플루오로카본 가스 소스를 포함하는, 처리 가스 소스, 및 피처 형성 가스 소스를 포함한다. 장치는 가스 소스, 척, 및 적어도 하나의 전극 또는 코일에 제어가능하게 연결된 제어기를 더 포함한다. 제어기는 적어도 하나의 프로세서, 및 비일시적인 컴퓨터 판독가능 매체를 포함한다. 컴퓨터 판독가능 매체는 하부층 위에 배치된 포토레지스트 마스크를 처리하기 위한 컴퓨터 판독가능 코드를 포함한다. 포토레지스트를 처리하는 컴퓨터 판독가능 코드는 H2, N2, 및 선택적으로 하이드로플루오로카본 함유 처리 가스를 제공하는 컴퓨터 판독가능 코드, 처리 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드, 포토레지스트 마스크를 플라즈마에 노출하기 위한 컴퓨터 판독가능 코드로서, 이 노출은 마스크 피처들의 LWR 및 임계 치수 (CD) 양자를 감소시키는, 상기 노출하기 위한 컴퓨터 판독가능 코드, 및 처리 가스를 중단하기 위한 컴퓨터 판독가능 코드를 포함한다. 컴퓨터 판독가능 매체는 플라즈마-처리된 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 컴퓨터 판독가능 코드를 더 포함한다.
본 발명의 이들 및 다른 특징들은 이하의 도면들과 관련하여 이하의 본 발명의 상세한 설명에 보다 상세히 기술될 것이다.
본 발명은 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부된 도면들의 도면들에, 제한이 아닌 예로서, 예시된다.
도 1a 내지 도 1c는 라인 폭 거칠기를 설명하기 위한 개략도이다.
도 2는 본 발명의 실시예들에 따라 프로세스된 마스크 피처들 및 하부층들을 갖는 패터닝된 포토레지스트 마스크를 포함하는 기판 상에 형성된 층들의 스택의 개략적인 단면도를 예시하는 도면이다.
도 3은 본 발명의 실시예에 따른 에칭 전 플라즈마 처리의 프로세스 흐름도이다.
도 4a 및 도 4b는 각각 본 발명의 일 실시예에 따른 에칭 전 플라즈마 처리 전후 포토레지스트 피처의 단면도를 개략적으로 예시한다.
도 5는 본 발명의 다른 실시예에 따른 에칭 전 플라즈마 처리의 프로세스 흐름도이다.
도 6a 및 도 6b는 각각 본 발명의 다른 실시예에 따른, 에칭 전 플라즈마 처리 전후 포토레지스트 피처의 단면도를 개략적으로 예시한다.
도 7a 및 도 7b는 각각 본 발명의 실시예들과 비교하여, H2 및 CH3F를 사용하는 에칭 전 플라즈마 처리 전후 포토레지스트 피처의 단면도를 개략적으로 예시한다.
도 8은 본 발명의 실시예들에 따라 에칭 전 플라즈마 처리에 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도를 예시하는 도면이다.
도 9는 본 발명의 실시예들에서 사용된 제어기를 구현하기에 적합한 컴퓨터 시스템을 개략적으로 예시하는 도면이다.
본 발명은 이제 첨부된 도면들에 예시된 바와 같이, 본 발명의 몇몇 바람직한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 본 발명의 전체적인 이해를 제공하기 위해 다수의 구체적인 상세들이 언급된다. 그러나, 본 발명은 이들 구체적인 상세들의 일부 또는 전부가 없이도 실시될 수 있다는 것이 당업자에게 자명할 것이다. 다른 예들에서, 공지의 프로세스 단계들 및/또는 구조체들은 본 발명을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않는다.
이해를 용이하게 하기 위해, 도 2는 본 발명의 실시예들에 따라 패터닝된 포토레지스트 (PR) 마스크를 통해 하부층 내로 피처들이 형성되는, 패터닝된 포토레지스트 (PR) 마스크를 갖는 웨이퍼 스택 (10) 의 예의 개략적인 단면도이다. 웨이퍼 스택 (10) 은 기판 (12) 및 기판 (12) 상에 형성된 층들의 스택 (14) 을 포함할 수도 있다. 도 2에 도시된 바와 같이, 하부층 (18) 은 패터닝된 포토레지스트 (PR) 마스크 (20) 아래의 하단 반사방지 (BARC: bottom antireflective coating) 코팅 층, 및 BARC 층 아래에 배치된 에칭 층 (16) 을 포함할 수도 있다. 패터닝된 PR 마스크 (20) 아래의 하부층 (18) 은 하드 마스크 층일 수도 있다. BARC 층 및/또는 하드 마스크 층은 유기일 수도 있고 또는 무기일 수도 있다. 에칭 층 (16) 은 도전층일 수도 있고 또는 유전체 층일 수도 있다. 이 예에서, PR 마스크 (20) 는 193 ㎚ 이상의 생성 포토레지스트 재료이고, 그 사이에 복수의 라인들 및 공간들을 포함하는 라인-공간 패턴을 형성하는 마스크 피처들 (22) 을 갖는다. PR 마스크 (20) 는 약 45 ㎚ 이하의 CD를 가질 수도 있다. 이 라인-공간 패턴 예에서, CD는 인접한 라인들 간의 공간 CD이다. 일부 애플리케이션에서, PR 마스크 (20) 는 32 ㎚, 또는 심지어 20 ㎚ 이하의 CD를 가질 것을 요구할 수도 있다. PR 마스크는 또한 개선된 (즉, 작은) 라인 폭 거칠기 (LWR) 을 가질 것을 요구한다. LWR은 마스크 피처의 평균 라인 폭의 표준 편차로서 규정될 수도 있다.
그러나, 본 발명은 기판 상의 구체적인 층들의 스택에 한정되지 않고, 하부층들을 에칭하기 위한 에칭 마스크로서 사용된 임의의 패터닝된 포토레지스트 마스크에 적용가능하다. 본 발명은 FEOL (front end of line) 및 BEOL (back end of line) 프로세스들 양자에 적용가능하다는 것을 또한 주의해야 한다.
도 3은 본 발명의 일 실시예에서 사용될 수도 있는 방법의 프로세스 흐름도이다. 방법은 패터닝된 마스크의 라인 피처 및 공간 피처의 LWR을 감소시켜, PR 마스크의 플라즈마 에칭 전 처리에 의해 에칭 피처들을 발생시키는 것이다. 도 3에 도시된 바와 같이, 패터닝된 포토레지스트 마스크 및 하부층을 갖는 웨이퍼 스택이 플라즈마 챔버 내에 위치되고 (단계 102) 그리고 하부층의 에칭 프로세스 전에 에칭 전 플라즈마 처리가 수행된다 (단계 104). 에칭 전 플라즈마 처리에서, H2 및 N2 함유 처리 가스가 챔버에 제공되고 (단계 106), 그리고 처리 플라즈마가 처리 가스로부터 생성된다 (단계 108). 패터닝된 포토레지스트가 처리 플라즈마에 노출된 후 (단계 110), 처리 가스가 중단된다 (단계 112). 이어서, 적절한 에칭 가스 또는 가스들을 사용하여 피처들이 플라즈마-처리된 포토레지스트 마스크 (단계 114) 를 통해 하부층 내로 에칭된다. 후속 에칭 단계 (114) 는 BARC/DARC 층 개방 프로세스, 하드 마스크 (ACL) 개방 프로세스, 유전체 에칭 프로세스 및 도전체 에칭 프로세스를 포함할 수도 있다. 에칭 전 플라즈마 처리 (단계 104) 에서 개방하거나 포토레지스트 마스크 피처들을 통해 노출된 하부층을 실질적으로 에칭하지 않는다는 것을 주의해야 한다. 즉, 하부층의 에칭 레이트는 검출가능하지 않거나 매우 느려서 무시할 수 있다.
H2를 사용하는 포토레지스트 재료의 에칭 전 플라즈마 처리는 마스크 피처들의 라인-공간 패턴의 LWR을 감소시키는 것으로 공지되었다. 수소 가스 (H2) 의 사용은 매끄러워진 표면을 제공할 뿐만 아니라 보다 균일한 에칭 내성을 갖는 표면을 생성하기 위해 포토레지스트 마스크 층을 경화한다고 믿어진다. 플라즈마 내의 H2 조성에 의한 경화 프로세스는 경화된 포토레지스트 마스크가 후속 에칭 프로세스들 동안, 보다 양호한 LWR을 산출하는, 보다 균일한 에지 변형 (즉, 라인 에지들에서 보다 낮은 불균일성들) 을 유지하도록 포토레지스트 마스크의 표면들로부터 단일 및 더블 C-O 결합들을 감소시킨다 (화학 반응으로서). 물리적 반응으로서, 경화 프로세스의 결과로서, 포토레지스트 마스크가 수축한다.
출원인들은 H2의 처리 가스에 N2를 첨가하는 것이 LWR을 더 개선한다는 것을 발견하였다. 따라서, 본 발명의 실시예들에 따라, 처리 가스는 첨가제로서 N2를 더 포함한다. H2 및 N2 조합의 신규한 처리 가스는 종래의 H2-만의 처리 가스와 비교하여 LWR (특히 고 빈도 거칠기) 을 개선할뿐만 아니라, 포토레지스트 재료의 수축도 방지한다 (즉, 증가된 CD). 에칭 전 플라즈마 처리 내에서 N2 조성은 포토레지스트 재료의 유리 전이 온도를 감소시킴으로써 포토레지스트 재료의 리플로우를 용이하게 한다고 믿어진다. 예를 들어, 포토레지스트 재료는 100 내지 110 ℃의 유리 전이 온도를 가질 수도 있지만, 리플로우는 약 40 내지 45 ℃에서 발생할 수도 있다. 리플로우는 패터닝된 포토레지스트의 측벽들을 매끄럽게 한다.
도 4a 및 도 4b는 각각 본 발명의 일 실시예에 따른 포토레지스트 재료의 에칭 전 플라즈마 처리 (리플로우) 전후 포토레지스트 패턴의 단면도를 개략적으로 예시한다. 마스크 피처 (22) 의 공간 CD가 x1 (도 4a) 에서 x2 (도 4b) 로 감소되는 동안, 포토레지스트 재료의 리플로우에 의해 마스크 피처의 높이가 또한 h1 (도 4a) 에서 h2 (도 4b) 로 감소된다. 리플로우는 또한 마스크 피처 (22) 의 LWR을 감소시킨다. 예를 들어, 4.7 ㎚ (에칭 전 플라즈마 처리 전) 의 LWR이 종래의 H2-만의 처리가 LWR을 3.6 ㎚로 감소시키는 반면, H2 및 N2의 처리 가스를 사용하여 포토레지스트 재료를 처리함으로써 2.9 ㎚로 감소된 것이 관찰되었다. 그러나, 이들 숫자들은 예시적인 목적만으로 제시되었고, 제한하는 것은 아니라는 것이 이해되어야 한다. 처리 가스 내에서 H2에 대한 N2의 플로우 비뿐만 아니라, 챔버의 압력 및 플라즈마에 인가된 전력은 마스크 피처의 LWR을 감소시키기 위해 제어될 수도 있다.
본 발명의 다른 실시예에 따라, 처리 가스는 하이드로플루오로카본을 더 함유할 수도 있다. 하이드로플루오로카본은 바람직하게 CH3F (플루오로메탄) 이다. 그러나, 디플루오로에탄과 같은 다른 하이드로플루오로카본들이 사용될 수도 있다. 이 실시예에 따라, 포토레지스트 재료의 에칭 전 플라즈마 처리 시 마스크 피처들의 공간 CD뿐만 아니라, 패터닝된 마스크의 라인 피처 및 공간 피처 (및 결과적인 에칭 피처들) 의 LWR 을 감소시킨다. 도 5는 이 실시예에서 사용될 수도 있는 방법의 프로세스 흐름도이다. 도 5에 도시된 바와 같이, 이전의 실시예와 유사하게, 패터닝된 포토레지스트 마스크 및 하부층을 갖는 웨이퍼 스택 (예를 들어, 도 2 참조) 은 플라즈마 챔버 내에 위치되고 (단계 202) 그리고 하부층을 에칭하기 전에 포토레지스트의 에칭 전 플라즈마 처리가 수행된다 (단계 204). 에칭 전 플라즈마 처리 (단계 204) 에서, H2, N2 및 하이드로 플루오로 카본 함유 처리 가스가 챔버에 제공된다 (단계 206). 이 예에서, CH3F는 하이드로플루오로카본으로서 사용된다. 처리 가스로부터 처리 플라즈마가 생성되고 (단계 208), 패터닝된 포토레지스트가 처리 플라즈마에 노출되고 (단계 210), 이어서 처리 가스 가 중단된다 (단계 212). 에칭 전 플라즈마 처리 후에, 적절한 에칭 가스 또는 가스들을 사용하여 플라즈마-처리된 포토레지스트 마스크 (단계 214) 를 통해 하부층으로 피처들이 에칭된다. 후속 에칭 단계 (214) 는 BARC/DARC 층 개방 프로세스, 하드 마스크 (ACL) 개방 프로세스, 유전체 에칭 프로세스, 도전체 에칭 프로세스, 등을 포함할 수도 있다. 에칭 전 플라즈마 처리 (단계 204) 는 개방되지 않거나 포토레지스트 마스크 피처들을 통해 노출된 하부층을 실질적으로 에칭하지 않는다는 것을 주의해야 한다. 즉, 하부층의 에칭 레이트는 검출가능하지 않거나 매우 느려서 무시할 수 있다.
도 6a 및 도 6b는 각각 본 발명의 일 실시예에 따른 포토레지스트 재료의 에칭 전 플라즈마 처리 (리플로우 + 증착) 전후 포토레지스트 재료 패턴의 단면도를 개략적으로 예시한다. 마스크 피처 (22) 의 공간 CD가 x1 (도 6a) 에서 x3 (도 6b) 로 감소되는 동안, 포토레지스트 재료의 에칭 전 플라즈마 처리에 의해 마스크 피처의 높이가 또한 h1 (도 6a) 에서 h3 (도 6b) 로 감소된다. 이 실시예에 따른 감소된 공간 CD는 H2 및 N2만을 함유하는 처리 가스를 사용하는 이전의 실시예에서 획득된 감소된 CD (x2) 보다 실질적으로 작다. 공간 CD는 15 내지 20 ㎚만큼 감소될 수도 있다. 이 실시예에서 에칭 전 플라즈마 처리는 또한 마스크 피처 (22) 의 LWR을 감소시킨다. 예를 들어, 4.7 ㎚ (에칭 전 플라즈마 처리 전) 의 LWR이 종래의 H2-만의 처리가 LWR을 3.6 ㎚로 감소시키는 반면, H2, N2 및 CH3F의 처리 가스를 사용하여 포토레지스트 재료를 처리함으로써 3.2 ㎚로 감소된 것이 관찰되었다. 그러나, 이들 숫자들은 예시적인 목적만으로 제시되었고, 제한하는 것은 아니라는 것이 이해되어야 한다.
상기 기술된 바와 같이, 포토레지스트 재료를 처리 플라즈마에 노출하는 것은 포토레지스트 마스크가 리플로우하게 하여 마스크 피처들의 LWR을 감소시킨다.마스크 피처들의 높이는 또한 리플로우에 의해 감소된다. 처리 가스의 N2 컴포넌트는 리플로우 프로세스에 기여한다. 포토레지스트 재료를 N2 및 하이드로플루오로카본 함유 처리 플라즈마에 노출하는 것은 또한 포토레지스트 마스크의 측벽들 상에 C-N계 증착물들을 형성하여 마스크 피처들의 공간 CD를 감소시킨다. 처리 가스의 하이드로플루오로카본 (CH3F) 컴포넌트는 처리 동안 증착에 기여한다. 따라서, 신규한 H2, N2 및 하이드로플루오로카본 (예를 들어, CH3F) 함유 처리 가스는 단일 처리 단계에서 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성하는 동안 마스크 피처들의 LWR 및 높이를 감소시킨다. C-N계 증착물의 형성은 또한 포토레지스트 마스크를 강화한다. 종래의 에칭 전 플라즈마 처리에서, 추가 증착 단계는 CD를 감소시키는 시작 시에 필요하고, 마스크 피처들의 LWR을 통상적으로 악화시킨다는 것을 주의해야 한다.
게다가, 하부층 내에 피처들을 형성하기 위한 후속 에칭 프로세스는, 에칭 전 플라즈마 처리가 포토레지스트 마스크에 대하여 하부층에 대한 에천트의 에칭 선택도를 증가시킨다는 것이 관찰되었다. 강화된 포토레지스트 마스크가 보다 내구성이 있고 에칭 전 플라즈마 처리가 없는 포토레지스트 마스크보다 에천트에 대한 내성을 갖는 다고 믿어진다. 따라서, 에칭 전 플라즈마 처리에 의해 포토레지스트 마스크의 높이가 감소되지만, 포토레지스트 마스크는 에칭 프로세스를 견딘다.
CH3F를 종래의 H2 처리 가스에 첨가하는 것은 공간 CD가 실질적으로 동일하게 유지되는 동안 LWR을 악화시킨다는 것을 또한 주의해야 한다. 비교를 위해, 도 7a 및 도 7b는 각각 본 발명의 실시예들과 비교하여, H2 및 CH3F의 처리 가스를 사용하는 포토레지스트 재료의 에칭 전 플라즈마 처리 전후 포토레지스트 패턴의 단면도를 개략적으로 예시한다. 도 7a 및 도 7b에 도시된 바와 같이, 마스크 피처 (22) 의 공간 CD (x1 ~ x4) 의 상당한 변화는 없는 반면, 마스크 피처 (22) 의 높이/형상은 약간씩 변한다. 이 에칭 전 플라즈마 처리 시에 리플로우는 거의 또는 전혀 일어나지 않는다고 믿어진다. LWR에 대하여, 4.7 ㎚ (에칭 전 플라즈마 처리 전) 의 LWR이 종래의 H2-만의 처리가 LWR을 3.6 ㎚로 감소시키는 반면, H2 및 CH3F의 처리 가스를 사용하여 포토레지스트 재료를 처리함으로써 4.4 ㎚로 약간 감소된 것이 관찰되었다. 그러나, 종래의 H2-만의 처리가 LWR을 3.6 ㎚로 감소시키기 때문에, 예를 들어, H2 및 CH3F의 첨가는 공간 CD의 의미있는 감소 없이 LWR을 실제로 악화시킨다. (이들 숫자들은 예시적인 목적만으로 제시되었고, 제한하는 것은 아니라는 것이 이해되어야 한다.) 따라서, 종래의 H2 처리 가스와 비교하여, CH3F 첨가는 장점들을 거의 또는 전혀 나타내지 않는다. 그러나, 상기된 바와 같이, CH3F가 H2 + N2의 에칭 전 플라즈마 처리 가스에 첨가되면, LWR 및 공간 CD 양자가 감소된다. 이는 본 발명의 에칭 전 플라즈마 처리의 신규한 컴포넌트 가스 조합의 매우 예상치 못한 결과들이다.
도 5로 돌아가서, 본 발명의 일 실시예에 따르면, 처리 가스가 제공될 때 (단계 206), 포토레지스트 재료의 플라즈마로의 노출 (단계 208) 이 마스크 피처들의 LWR을 감소시키도록 H2에 대한 N2의 플로우 비가 제어된다 (단계 216). 게다가, 노출 (단계 208) 이 마스크 피처들의 공간 CD를 감소시키도록 H2에 대한 CH3F의 플로우 비가 또한 제어된다 (단계 218). 일반적으로, CH3F의 플로우 비가 증가함에 따라, 공간 CD가 감소된다. 챔버의 압력 및 플라즈마에 공급된 전력이 또한 공간 CD 및 LWR의 감소의 적합한 조합을 달성하도록 제어될 수도 있다.
도 8은 본 발명의 일 실시예에 사용될 수도 있는 플라즈마 프로세싱 시스템 (300) 의 예를 개략적으로 예시한다. 플라즈마 프로세싱 시스템 (300) 은 챔버 벽 (350) 에 의해 구획된 플라즈마 프로세싱 챔버 (304) 를 그 안에 갖는 플라즈마 반응기 (302) 를 포함한다. 매칭 네트워크 (308) 에 의해 튜닝된 플라즈마 전력 공급부 (306) 는, 플라즈마 프로세싱 챔버 (304) 내에 플라즈마 (314) 를 생성하도록 플라즈마 프로세싱 챔버 (304) 에 전력을 제공하는, 전극이 되는 전력 윈도 (312) 가까이에 위치된 TCP 코일 (310) 에 전력을 공급한다. TCP 코일 (상부 전력 소스) (310) 은 플라즈마 프로세싱 챔버 (304) 내에서 균일한 확산 프로파일을 생성하도록 구성될 수도 있다. 예를 들어, TCP 코일 (310) 은 플라즈마 (314) 내에서 토로이달 (toroidal) 전력 분포를 생성하도록 구성될 수도 있다. 전력 윈도 (312) 는 TCP 코일 (310) 로부터 플라즈마 프로세싱 챔버 (304) 로 에너지가 통과하게 하면서 플라즈마 프로세싱 챔버 (304) 로부터 TCP 코일 (310) 을 분리하도록 제공된다. 매칭 네트워크 (318) 에 의해 튜닝되는 웨이퍼 바이어스 전압 전력 공급부 (316) 는, 이 실시예에서 전극 (320) 이 또한 기판 지지부이도록 전극 (320) 에 의해 지지된 실리콘 기판 (204) 상의 바이어스 전압을 설정하도록 전극 (320) 에 전력을 제공한다. 펄스 제어기 (352) 는 바이어스 전압이 펄싱되게 한다. 펄스 제어기 (352) 는 매칭 네트워크 (318) 와 기판 지지부 사이 또는 바이어스 전압 전력 공급부 (316) 와 매칭 네트워크 (318) 사이 또는 제어기 (324) 와 바이어스 전압 전력 공급부 (316) 사이 또는 바이어스 전압이 펄싱되도록 하는 일부 다른 구성에 있을 수도 있다. 제어기 (324) 는 플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 에 대한 지점들을 설정한다.
플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 는 예를 들어, 13.56 ㎒, 27 ㎒, 2 ㎒, 400 ㎑, 또는 이들의 조합들과 같은 구체적인 무선 주파수들에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 는 목표된 프로세스 성능을 달성하기 위한 전력들의 범위를 공급하도록 적절한 크기가 될 수도 있다. 예를 들어, 본 발명의 일 실시예에서, 플라즈마 전력 공급부 (306) 는 100 내지 10000 W의 범위의 전력을 공급할 수도 있고, 웨이퍼 바이어스 전압 전력 공급부 (316) 는 10 내지 2000 V의 전압을 공급할 수도 있다. 게다가, TCP 코일 (310) 및/또는 전극 (320) 은 단일 전력 공급원에 의해 전력공급되거나 다수의 전력 공급부들에 의해 전력공급될 수도 있는 2 이상의 서브-코일들 또는 서브-전극들을 포함할 수도 있다.
도 8에 도시된 바와 같이, 플라즈마 프로세싱 시스템 (300) 은 가스 소스/가스 공급 메커니즘 (330) 을 더 포함한다. 가스 소스는 제 1 컴포넌트 가스 소스 (332), 제 2 컴포넌트 가스 소스 (334), 및 제 3 컴포넌트 가스 소스 (335), 및 선택적으로 부가적인 컴포넌트 가스 소스들 (336) 을 포함한다. 제 1, 제 2, 및 제 3 컴포넌트 가스들은 각각 상기에 논의된 바와 같이, H2, N2, 및 CH3F일 수도 있다. 선택적인 컴포넌트 가스는 하부층(들)을 에칭하기 위한 에천트 가스(들)일 수도 있다. 가스 소스들 (332, 334, 335, 및 336) 은 가스 유입구 (340) 를 통해 플라즈마 프로세싱 챔버 (304) 와 유체적으로 연통한다. 가스 유입구는 챔버 (304) 내의 임의의 유리한 위치에 위치될 수도 있고, 가스를 주입하기 위한 임의의 형태를 취할 수도 있다. 바람직하게, 그러나, 가스 유입구는 프로세싱 챔버 (304) 내의 다수의 존들로의 가스들의 각각의 플로우의 독립적인 조정을 허용하는, "튜닝가능한" 가스 주입 프로파일을 생성하도록 구성될 수도 있다. 프로세스 가스들 및 부산물들은 압력 레귤레이터인 압력 제어 밸브 (342), 및 플라즈마 프로세싱 챔버 (304) 내에서 특정한 압력을 유지하도록 또한 기능하고 또한 가스 유출구를 제공하는 펌프 (344) 를 통해 챔버 (304) 로부터 제거된다. 가스 소스/가스 공급 메커니즘 (330) 은 제어기 (324) 에 의해 제어된다. Lam Research Corporation의 Kiyo 시스템이 본 발명의 실시예를 실시하기 위해 사용될 수도 있다.
도 9는 본 발명의 실시예들에서 사용된 제어기 (324) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 도시하는 고수준 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지의 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세스들 (402) 을 포함하고, 전자 디스플레이 디바이스 (402) (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한), 메인 메모리 (406) (예를 들어, RAM (random access memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 제거가능 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스 (412) (예를 들어, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터가 링크를 통해 컴퓨터 시스템 (400) 과 외부 디바이스들 간에 이동되도록 한다. 시스템은 또한 전술한 디바이스들/모듈들이 접속된 통신 인프라스트럭처 (416) (예를 들어, 통신 버스, 크로스오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전달된 정보는 신호들을 반송하고, 유선 또는 케이블, 광 섬유, 전화선, 셀룰러 전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자, 전자기, 광학 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세스들 (402) 이 네트워크로부터 정보를 수신할 수도 있고, 또는 상기 기술된 방법 단계들을 수행하는 동안 네트워크로 정보를 출력할 수도 있다. 게다가, 본 발명의 방법 실시예들은 프로세스들에 상에서만 실행될 수도 있고 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
용어 "비일시적인 컴퓨터 판독가능 매체 (non-transient computer readable medium)" 는 일반적으로 메인 메모리, 2차 메모리, 제거가능한 저장장치, 및 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 지속적인 메모리의 다른 형태들과 같은 저장 디바이스들과 같은 매체를 지칭하는데 사용되고, 반송파 또는 신호들과 같은 임시적인 소재를 커버하는 것으로 해석되지 않아야 한다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파 내에 포함되고 프로세서에 의해 실행가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 데이터 신호에 의해 송신된 컴퓨터 코드일 수도 있다.
예들: 제 1 실시예의 에칭 전 플라즈마 처리 (상기 기술된 바와 같은, 단계 106) 에서, H2 및 N2 함유 처리 가스가 가스 소스 (330) 로부터 프로세스 챔버 (한정 플라즈마 볼륨 (340)) 로 제공된다. 처리 가스는 플로우 레이트, 및 컴포넌트 가스들 H2 및 N2의 플로우 비가 제어되어 LWR을 감소시킨다. 예를 들어, H2 및 N2 (H2 : N2) 의 플로우 비는 2:1 내지 10:1일 수도 있다. 바람직하게, H2 및 N2의 플로우 비는 3:1 내지 7:1일 수도 있다. 보다 바람직하게, H2 및 N2의 플로우 비는 약 4:1이다. 예를 들어, H2의 플로우 비는 200 sccm일 수도 있고, N2의 플로우 비는 목표된 플로우 비에 따라, H2에 대해 예를 들어, 50 sccm으로 조정될 수 있다.
제 2 실시예의 에칭 전 플라즈마 처리 (상기 기술된 바와 같은, 단계 206) 에서, H2, N2 및 CH3F 함유 처리 가스가 가스 소스 (330) 로부터 프로세스 챔버 (한정 플라즈마 볼륨 (340)) 로 제공된다. 포토레지스트 재료의 에칭 전 플라즈마 처리 (단계 210) 가 마스크 피처들의 LWR을 감소시키도록 H2에 대한 N2의 플로우 비가 제어된다 (단계 216). 에칭 전 플라즈마 처리 (단계 210) 가 마스크 피처들의 공간 임계 치수 (CD) 를 감소시키도록 H2에 대한 CH3F의 플로우 비가 또한 제어된다 (단계 218). 예를 들어, H2 및 N2 (H2 : N2) 의 플로우 비는 2:1 내지 10:1일 수도 있다. 바람직하게, H2와 N2의 플로우 비는 3:1 내지 7:1일 수도 있다. 보다 바람직하게, H2와 N2의 플로우 비는 약 4:1이다. 예를 들어, H2의 플로우 비는 200 sccm일 수도 있고, N2의 플로우 비는 목표된 플로우 비에 따라, H2에 대해 예를 들어, 50 sccm으로 조정될 수 있다. H2와 하이드로플루오로카본 (H2 : CH3F) 의 플로우 비는 10:1 내지 100:1일 수도 있다. 바람직하게, H2와 CH3F의 플로우 비는 10:1 내지 60:1이다. 보다 바람직하게, H2와 CH3F의 플로우 비는 10:1 내지 40:1이다. 예를 들어, H2, N2 및 CH3F의 플로우 비는 각각 200 sccm, 50 sccm, 및 5 sccm일 수도 있다. CH3F의 플로우 비는 H2 및 CH3F가 각각 200 sccm 및 50 sccm으로 설정될 때 5 sccm 내지 15 sccm의 범위에서 증가될 수도 있다. N2 및 CH3F의 플로우 비는 고정된 H2의 플로우 비에 대해 변화될 수 있다. 일반적으로, CH3F의 플로우 비가 증가함에 따라, 공간 CD는 감소한다. 챔버의 압력은 1 mT 내지 20 mT, 바람직하게, 5 mT 내지 15 mT의 범위에 있을 수도 있고, 또는 10 mT일 수도 있다. 전력은 또한 공간 CD와 LWR의 감소의 적합한 조합을 달성하도록 조정될 수 있다. 예를 들어, TCP 전력은 공간 CD 및 LWR의 감소 양자를 달성하기 위해 600 W 내지 1800 W의 범위에 있을 수도 있다. TCP 전력은 약 900 W일 수도 있다.
본 발명이 몇몇 바람직한 실시예들로 기술되었지만, 대체, 치환, 수정, 및 다양한 대용 등가물들이 본 발명의 범위 내에 있다. 또한 본 발명의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서 이하의 첨부된 청구항들이 본 발명의 진정한 정신 및 범위 내에 있는 모든 이러한 대체, 치환, 및 다양한 대용 등가물들을 포함하는 것으로 해석되도록 의도된다.

Claims (24)

  1. 포토레지스트 마스크를 통해 하부층 (underlying layer) 내로 피처들을 형성하기 위한 방법으로서, 상기 포토레지스트 마스크는 패터닝된 마스크 피처들을 갖고,
    상기 방법은,
    H2 및 N2 함유 처리 가스를 제공하는 단계;
    상기 처리 가스로부터 플라즈마를 생성하는 단계;
    상기 포토레지스트 마스크를 상기 플라즈마에 노출시키는 단계;
    상기 처리 가스를 중단하는 단계; 및
    플라즈마-처리된 포토레지스트 마스크를 통해 상기 하부층 내로 상기 피처들을 에칭하는 단계를 포함하는, 피처 형성 방법.
  2. 제 1 항에 있어서,
    상기 처리 가스는 하이드로플루오로카본을 더 함유하는, 피처 형성 방법.
  3. 제 1 항에 있어서,
    상기 하이드로플루오로카본은 CH3F인, 피처 형성 방법.
  4. 제 1 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고,
    상기 방법은,
    상기 노출하는 단계가 상기 패터닝된 마스크 피처들의 라인 폭 거칠기 (LWR: line width roughness) 를 감소시키도록 상기 처리 가스 내에서의 H2에 대한 N2의 플로우 비를 제어하는 단계를 더 포함하는, 피처 형성 방법.
  5. 제 4 항에 있어서,
    상기 H2와 N2 (H2 : N2) 의 플로우 비는 2:1 내지 10:1인, 피처 형성 방법.
  6. 제 3 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고,
    상기 방법은,
    상기 노출하는 단계가 상기 패터닝된 마스크 피처들의 공간 임계 치수 (CD: critical dimension) 를 감소시키도록 처리 가스 내에서의 H2에 대한 CH3F의 플로우 비를 제어하는 단계를 더 포함하는, 피처 형성 방법.
  7. 제 6 항에 있어서,
    H2와 하이드로플루오로카본 (H2 : CH3F) 의 플로우 비는 10:1 내지 100:1인, 피처 형성 방법.
  8. 제 1 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고, 그리고 상기 노출하는 단계는 상기 포토레지스트 마스크로 하여금 리플로우 (reflow) 하게 하고 상기 패터닝된 마스크 피처들의 높이를 감소시키는, 피처 형성 방법.
  9. 제 8 항에 있어서,
    상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 LWR을 감소시키는, 피처 형성 방법.
  10. 제 2 항에 있어서,
    상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성하는, 피처 형성 방법.
  11. 제 10 항에 있어서,
    상기 노출하는 단계는 상기 피처들을 형성하는 동안 상기 하부층의 에천트에 대한 내성 (resistance) 을 증가시키도록 상기 포토레지스트 마스크를 경화시키는, 피처 형성 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고,
    상기 방법은,
    상기 노출하는 단계가 상기 패터닝된 마스크 피처들의 LWR을 감소시키도록 상기 처리 가스 내에서의 H2에 대한 N2의 플로우 비를 제어하는 단계를 더 포함하는, 피처 형성 방법.
  13. 제 1 항 내지 제 3 항 및 제 12 항 중 어느 한 항에 있어서,
    상기 H2와 N2 (H2 : N2) 의 플로우 비는 2:1 내지 10:1인, 피처 형성 방법.
  14. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고,
    상기 방법은,
    상기 노출하는 단계가 상기 패터닝된 마스크 피처들의 공간 임계 치수 (CD: critical dimension) 를 감소시키도록 처리 가스 내에서의 H2에 대한 CH3F의 플로우 비를 제어하는 단계를 더 포함하는, 피처 형성 방법.
  15. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    H2와 하이드로플루오로카본 (H2 : CH3F) 의 플로우 비는 10:1 내지 100:1인, 피처 형성 방법.
  16. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 패터닝된 마스크 피처들은 라인 패턴을 포함하고, 그리고 상기 노출하는 단계는 상기 포토레지스트 마스크로 하여금 리플로우하게 하고 상기 패터닝된 마스크 피처들의 높이를 감소시키는, 피처 형성 방법.
  17. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 LWR을 감소시키는, 피처 형성 방법.
  18. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성하는, 피처 형성 방법.
  19. 제 1 항 내지 제 3 항 및 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 노출하는 단계는 상기 피처들을 형성하는 동안 상기 하부층의 에천트에 대한 내성을 증가시키도록 상기 포토레지스트 마스크를 경화시키는, 피처 형성 방법.
  20. 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 방법으로서, 상기 포토레지스트 마스크는 LWR 및 공간 CD를 갖는 패터닝된 마스크 피처들을 갖고,
    상기 방법은,
    H2, N2 및 CH3F 함유 처리 가스를 제공하는 단계;
    상기 처리 가스로부터 플라즈마를 생성하는 단계;
    상기 포토레지스트 마스크를 상기 플라즈마에 노출시키는 단계로서, 상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 LWR 및 CD 양자를 감소시키는, 상기 노출시키는 단계;
    상기 처리 가스를 중단하는 단계; 및
    플라즈마-처리된 포토레지스트 마스크를 통해 상기 하부층 내로 상기 피처들을 에칭하는 단계를 포함하는, 피처 형성 방법.
  21. 제 20 항에 있어서,
    상기 노출하는 단계는 상기 패터닝된 마스크 피처들의 측벽들 상에 C-N계 증착물들을 형성하는 동안, 상기 포토레지스트 마스크로 하여금 리플로우하도록 하여 상기 패터닝된 마스크 피처들의 LWR 및 높이를 감소시키는, 피처 형성 방법.
  22. 제 20 항에 있어서,
    상기 노출하는 단계는 상기 피처들을 형성하는 동안 상기 포토레지스트 마스크에 대하여 상기 하부층에 대한 선택도 (selectivity) 를 증가시키는, 피처 형성 방법.
  23. 제 20 항 또는 제 21 항에 있어서,
    상기 노출하는 단계는 상기 피처들의 형성 동안 상기 포토레지스트 마스크에 대하여 상기 하부층에 대한 선택도를 증가시키는, 피처 형성 방법.
  24. 포토레지스트 마스크를 통해 하부층 내로 피처들을 형성하기 위한 장치로서, 상기 장치는,
    플라즈마 프로세싱 챔버로서,
    플라즈마 프로세싱 챔버 인클로저를 형성하는 챔버 벽;
    상기 플라즈마 프로세싱 챔버 인클로저 내에서 기판을 지지하고 척킹하기 위한 척;
    상기 플라즈마 프로세싱 챔버 인클로저 내의 상기 압력을 조절하기 위한 압력 레귤레이터 (pressure regulator);
    플라즈마를 유지하기 위해 상기 플라즈마 프로세싱 챔버 인클로저로 전력을 제공하기 위한 적어도 하나의 전극 또는 코일;
    상기 플라즈마 프로세싱 챔버 인클로저 내로 가스를 제공하기 위한 가스 유입구; 및
    상기 플라즈마 프로세싱 챔버 인클로저로부터 가스를 배기하기 위한 가스 유출구를 포함하는, 상기 플라즈마 프로세싱 챔버;
    상기 가스 유입구와 유체적으로 연통하는 가스 소스로서,
    H2 가스 소스, N2 소스, 및 선택적인 (optional) 하이드로플루오로카본 가스 소스를 포함하는, 처리 가스 소스; 및
    피처 형성 가스 소스를 포함하는, 상기 가스 소스;
    상기 가스 소스, 상기 척, 및 상기 적어도 하나의 전극 또는 코일에 제어가능하게 연결된 제어기를 포함하고,
    상기 제어기는,
    적어도 하나의 프로세서; 및
    비일시적인 컴퓨터 판독가능 매체를 포함하고,
    상기 비일시적인 컴퓨터 판독가능 매체는,
    상기 하부층 위에 배치된 상기 포토레지스트 마스크를 처리하기 위한 컴퓨터 판독가능 코드, 및
    상기 플라즈마-처리된 포토레지스트 마스크를 통해 상기 하부층 내로 상기 피처들을 형성하기 위한 컴퓨터 판독가능 코드를 포함하고,
    상기 포토레지스트 마스크를 처리하기 위한 컴퓨터 판독가능 코드는,
    H2, N2, 및 선택적인 하이드로플루오로카본 함유 처리 가스를 제공하는 컴퓨터 판독가능 코드;
    상기 처리 가스로부터 플라즈마를 형성하기 위한 컴퓨터 판독가능 코드;
    상기 포토레지스트 마스크를 상기 플라즈마에 노출하기 위한 컴퓨터 판독가능 코드로서, 상기 노출은 상기 패터닝된 마스크 피처들의 LWR 및 임계 치수 (CD) 양자를 감소시키는, 상기 노출하기 위한 컴퓨터 판독가능 코드; 및
    상기 처리 가스를 중단하기 위한 컴퓨터 판독가능 코드를 포함하는, 피처 형성 장치.
KR1020147031047A 2012-04-05 2013-03-22 포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치 KR20140143825A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/440,365 2012-04-05
US13/440,365 US20130267097A1 (en) 2012-04-05 2012-04-05 Method and apparatus for forming features with plasma pre-etch treatment on photoresist
PCT/US2013/033587 WO2013151811A1 (en) 2012-04-05 2013-03-22 Method and apparatus for forming features with plasma pre-etch treatment on photoresist

Publications (1)

Publication Number Publication Date
KR20140143825A true KR20140143825A (ko) 2014-12-17

Family

ID=49292621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031047A KR20140143825A (ko) 2012-04-05 2013-03-22 포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US20130267097A1 (ko)
KR (1) KR20140143825A (ko)
CN (1) CN104246992A (ko)
TW (1) TW201409562A (ko)
WO (1) WO2013151811A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012932A (ko) * 2014-07-25 2016-02-03 도쿄엘렉트론가부시키가이샤 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
TWI653507B (zh) * 2014-02-07 2019-03-11 比利時商愛美科公司 用於減低微影製程後線寬粗糙度之電漿方法
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
CN106611699A (zh) * 2015-10-22 2017-05-03 中芯国际集成电路制造(上海)有限公司 双重构图方法及半导体器件的制造方法
CN105789044A (zh) * 2016-03-19 2016-07-20 复旦大学 一种利用热处理减小微电子器件表面粗糙度的方法
CN105632981A (zh) * 2016-03-19 2016-06-01 复旦大学 一种利用热处理减小微电子器件表面粗糙度的仪器
CN106128969B (zh) * 2016-06-30 2019-02-01 上海华力微电子有限公司 一种离子注入层图形线宽尺寸的形成方法
JP6925202B2 (ja) * 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US11276572B2 (en) * 2017-12-08 2022-03-15 Tokyo Electron Limited Technique for multi-patterning substrates
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
CN112951721A (zh) * 2019-12-11 2021-06-11 台湾积体电路制造股份有限公司 用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458251B1 (en) * 1999-11-16 2002-10-01 Applied Materials, Inc. Pressure modulation method to obtain improved step coverage of seed layer
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
KR100425445B1 (ko) * 2001-04-24 2004-03-30 삼성전자주식회사 플라즈마 에칭 챔버 및 이를 이용한 포토마스크 제조 방법
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8277670B2 (en) * 2008-05-13 2012-10-02 Lam Research Corporation Plasma process with photoresist mask pretreatment
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012932A (ko) * 2014-07-25 2016-02-03 도쿄엘렉트론가부시키가이샤 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화

Also Published As

Publication number Publication date
CN104246992A (zh) 2014-12-24
TW201409562A (zh) 2014-03-01
WO2013151811A1 (en) 2013-10-10
US20130267097A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
KR20140143825A (ko) 포토레지스트 상에 플라즈마 에칭 전 처리를 사용하여 피처들을 형성하기 위한 방법 및 장치
JP5108489B2 (ja) プラズマ処理方法
TW201843701A (zh) 矽氮化物之原子層蝕刻
US7635649B2 (en) Method for manufacturing semiconductor device
CN101278381A (zh) 垂直形貌修整
US9059116B2 (en) Etch with pulsed bias
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
KR102139380B1 (ko) 제어된 위글링에 의한 에칭을 위한 방법
KR20200003941A (ko) 다공성 로우-k (low-k) 유전체 에칭
KR102148036B1 (ko) 비아 제공 방법
US20080268211A1 (en) Line end shortening reduction during etch
US9607848B2 (en) Etch process with pre-etch transient conditioning
CN101054673A (zh) 利用保护性罩幕的光罩等离子体蚀刻法
CN111418046A (zh) 氧化硅氮化硅堆叠件楼梯踏步式蚀刻
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
US10600648B2 (en) Silicon-based deposition for semiconductor processing
KR20140015203A (ko) 트랜치/비아 ｃｄ 축소 및 튜닝 방법
CN107785253A (zh) 利用侧边溅射的线边缘粗糙表面改进

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid