CN106128969B - 一种离子注入层图形线宽尺寸的形成方法 - Google Patents

一种离子注入层图形线宽尺寸的形成方法 Download PDF

Info

Publication number
CN106128969B
CN106128969B CN201610498312.9A CN201610498312A CN106128969B CN 106128969 B CN106128969 B CN 106128969B CN 201610498312 A CN201610498312 A CN 201610498312A CN 106128969 B CN106128969 B CN 106128969B
Authority
CN
China
Prior art keywords
ion
line width
different spaces
critical size
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610498312.9A
Other languages
English (en)
Other versions
CN106128969A (zh
Inventor
王艳云
毛智彪
杨正凯
甘志锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610498312.9A priority Critical patent/CN106128969B/zh
Publication of CN106128969A publication Critical patent/CN106128969A/zh
Application granted granted Critical
Publication of CN106128969B publication Critical patent/CN106128969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种离子注入层图形线宽尺寸的形成方法，其通过确定光刻胶硬化本身对光刻图形线宽的影响以及不同离子注入对硬化后光刻图形线宽的影响，并根据确定光刻胶硬化及不同离子注入对光刻图形线宽的影响确定针对性的补偿值，进而对光刻图形线宽关键尺寸进行补偿。因此，本发明的形成方法在离子注入工艺中具有受到离子注入损伤小和线宽尺寸变化小的优点，改善了漏电效应。

Description

一种离子注入层图形线宽尺寸的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种离子注入层图形线宽尺寸的形成方法。
背景技术
在半导体应用中，离子注入就是将原子或分子电离，加速到一定的能量后，再注入到芯片中进行掺杂，从而改变半导体元件的电学性能。离子注入工艺在形成半导体器件的过程中起着重要作用，对于器件的性能、可靠性等有决定性的影响。
离子注入的主要应用包括金属氧化物半导体CMOS阱的形成、阈值调整注入、场注入、源漏注入、隔离注入、材料改性注入和SOI埋层注入等。随着器件尺寸微缩，需要更精确地控制各个器件的性能，离子注入的步骤随之增多，超浅结注入和同层多次离子注入成为当前的主要趋势与挑战。
离子注入层光刻工艺主要用于提供离子注入的掩蔽层，即使用光刻胶作为离子注入层的掩蔽物，晶圆上不需要离子注入的区域使用光刻胶进行覆盖掩蔽，需要离子注入的区域光刻胶则显影去除掉(如图1所示)。
跨入高技术节点后，一方面离子注入层光刻图形线宽关键尺寸越来越小；另一方面随着图形线宽尺寸的缩小，对图形迭对的精度要求更高。按照摩尔定律，芯片特征尺寸不断缩小，达到0.13um及其以下工艺节点，使用的光刻波长(193nm)已经远大于CD，这使得衍射、干涉等所谓的光学临近效应形成致命问题。
请参阅图2，图2为不同空间间距的线宽图案图形线宽尺寸示意图。
在目前的光刻工艺中根据衬底图形的影响，普遍引入光学临近效应修正(OPC)工艺对图形进行光学临近效应修正。光学临近效应修正是通过对掩膜(Mask)的修正，最大可能的解决这些光刻后的图形变化。
请参阅图3，图3为不同空间间距的线宽图案显影后图形线宽尺寸示意图。现有方法仅考虑了衬底图形的影响，但实际上后续工艺同样对显影后的图形线宽尺寸产生影响：
①、蚀刻硬化工艺对图形线宽尺寸也有影响，请参阅图4，图4为蚀刻硬化后图形线宽尺寸示意图；
②、离子注入工艺过程中高能离子对掩蔽层光刻胶的轰击也会引起光刻胶的收缩，即影响到掩蔽光刻胶图形线宽(如图5所示)。
特别地，当在同一离子注入层进行两次或多次离子注入时，第一次离子注入引起的掩蔽光刻胶图形线宽收缩，会影响其后离子注入工艺。因而光刻工艺中必须考虑离子注入引起的光刻图形线宽的缩小。
然而，仅考虑以上问题在更为先进的工艺节点已经远远不够，如传统的光学临近效应补偿在复杂紧凑的静态存储区域(SRAM)时，由于本身工艺节点先进而导致的工艺窗口过小，就会引发出新的问题，线宽补偿过大会导致需要注入离子区域在第一次离子注入时被光刻胶阻挡，线宽补偿过小会导致不如需要注入离子区域在多次注入后，原本的阻挡层收缩而注入离子(如图6所示)，这时，离子注入工艺将会受其影响，进而导致最终的影响是源漏极端的漏电效应。
发明内容
为了克服以上问题，本发明旨在提供一种离子注入层图形线宽尺寸的形成方法，其建立一种定量的量测方法，确定光刻胶硬化本身对光刻图形线宽的影响以及不同离子注入对硬化后光刻图形线宽的影响，根据确定光刻胶硬化及不同离子注入对光刻图形线宽的影响，确定针对性的补偿值，进而对光刻图形线宽关键尺寸进行补偿。
为实现上述目的，本发明的技术方案如下：
本发明提供一种离子注入层图形线宽尺寸的形成方法，包括步骤S1、步骤S2和步骤S3；
所述步骤S1具体包括如下步骤：
步骤S11：制作一掩膜版，所述掩模版上含有一系列不同空间间距的线宽图案；其中，所述的不同空间间距的线宽图案具有N个关键尺寸；
步骤S12：通过涂胶显影机在晶圆上涂布光刻胶，然后将所述晶圆在曝光机台进行曝光和在涂胶显影机进行显影，以使所述掩模版上的含有不同空间间距图案转移到所述晶圆上；
步骤S13：量取所述不同空间间距的线宽图案的显影后的关键尺寸A1、A2、…An；
步骤S14：将所述晶圆送入蚀刻机台进行光刻胶硬化处理；
步骤S15：量取所述不同空间间距线宽图案蚀刻硬化后的关键尺寸EA1、EA2、…EAn，通过比较所述不同空间间距的线宽图案的显影后的关键尺寸和所述不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值，得出所述不同空间间距图案尺寸的第一补偿值α1、α2、…αn；
步骤S16：将所述晶圆送入离子注入机台分别进行M次不同离子的注入；其中，M为正整数；
步骤S17：量取所述不同空间间距线宽图案离子注入后的M组关键尺寸IA1、IA2、…IAn，IB1、IB2、…IBn，IM1、IM2、…IMn；
步骤S18：将上述M组关键尺寸分别与所述不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值进行比较，得出所述不同空间间距图案尺寸M组第二补偿值1β1、1β2、…1βn，2β1、2β2、…2βn，Mβ1、Mβ2、…Mβn；
步骤S2：根据实际工艺需求确定N和M，进行不同注入层离子注入条件的调整，计算上述不同空间间距线宽图案的第一补偿值和第二补偿值，并根据所述第一补偿值和第二补偿值得到最终线宽补偿值α+1β+…Mβ；其中，上述最终线宽补偿值是所述不同空间间距线宽图案离子注入后的关键尺寸和显影后的关键尺寸的差值；
步骤S3：根据所述最终线宽补偿值对所述掩模版上含有的所述不同空间间距的线宽图案具有N个关键尺寸进行修正。
优选地，所述不同空间间距的线宽图案为线状图案和/或沟道状图案。
优选地，所述曝光机台为I线光刻机、KrF光刻机、ArF光刻机或EUV光刻机台。
优选地，所述光刻胶硬化处理是解离溴化氢释放真空紫外光子，在所述光刻胶表面形成固化层，以增加光刻胶抗离子注入损伤的能力。
优选地，所述离子注入的离子为AS+离子、P+离子、B+离子、BF2+离子、F+离子、C+离子、N+离子、Si+离子、Ge+离子和/或In+离子。
优选地，所述步骤S13中关键尺寸的量取方法是通过线宽测量扫描电镜量取的。
优选地，所述步骤S17中关键尺寸的量取方法是通过线宽测量扫描电镜量取的。
从上述技术方案可以看出，本发明提供的一种离子注入层图形线宽尺寸的形成方法，其通过建立一个定量的量测方法，确定光刻胶硬化及不同离子注入对光刻图形线宽的影响，进而达到对光刻图形线宽关键尺寸进行补偿的目的。具体解决了如下几个方面：
①、在高浓度和高能量离子注入工艺过程中，针对现有技术中对同一离子注入层多次不同离子注入对光刻胶收缩的影响难以仅凭光学临近效应补偿的情况进行了改进，以使最终器件漏电效应降到较低水平。
②、确定光刻胶硬化本身对光刻图形线宽的影响及不同离子注入对硬化后光刻图形线宽的影响；
③、根据确定光刻胶硬化及不同离子注入对光刻图形线宽的影响，确定针对性的补偿值，进而对光刻图形线宽关键尺寸进行补偿。
附图说明
图1为离子注入层示意图
图2为不同空间间距的线宽图案图形线宽尺寸示意图
图3为不同空间间距的线宽图案显影后图形线宽尺寸示意图
图4为不同空间间距的线宽图案蚀刻硬化后图形线宽尺寸示意图
图5为不同空间间距的线宽图案离子注入后图形线宽尺寸示意图
图6为离子注入失效模型示意图
图7为本发明离子注入层图形线宽尺寸的形成方法的流程示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图7，通过具体实施例对本发明的离子注入层图形线宽尺寸的形成方法作进一步详细说明。如前所述，由于常规采用的离子注入层图形线宽尺寸的形成方法，在针对现有技术中对同一离子注入层多次不同离子注入对光刻胶收缩的影响难以仅凭光学临近效应补偿的情况进行了改进，以使最终器件漏电效应降到较低水平。本发明建立了一种定量的量测方法，确定光刻胶硬化及不同离子注入对光刻图形线宽的影响，进而达到对光刻图形线宽关键尺寸进行补偿的目的。
请参阅图7，图7为本发明离子注入层图形线宽尺寸的形成方法的流程示意图。在本发明实施例中，本发明提供一种离子注入层图形线宽尺寸的形成方法，可以包括步骤S1、步骤S2和步骤S3；
步骤S1具体包括如下步骤：
步骤S11：制作一掩膜版，掩模版上含有一系列不同空间间距的线宽图案；其中，不同空间间距的线宽图案具有多个关键尺寸。为叙述方便，下述均以N个关键尺寸为例进行说明。
请再参阅图2，从图2中可以看出，不同空间间距的线宽图案可以为线状图案或沟道状图案，也可以是线状图案和沟道状图案的组合等等。
步骤S12：通过涂胶显影机在晶圆上涂布光刻胶后，将晶圆在曝光机台进行曝光和在涂胶显影机进行显影，以使掩模版上的含有不同空间间距图案转移到晶圆上。从图2和3的对比可以看出，相比不同空间间距的线宽图案，不同空间间距的线宽图案显影后图形线宽尺寸要略大于显影前的图形线宽尺寸；如果经过了引入光学临近效应修正(OPC)工艺对图形进行光学临近效应修正，那么，不同空间间距的线宽图案显影后图形还比较圆滑。
需要说明的是，上述步骤S11和步骤S12均属于现有技术，本发明实施例中的离子注入层图形线宽尺寸的形成方法可以采用现有技术中任何光刻及其修正方法，曝光机台可以为I线光刻机、KrF光刻机、ArF光刻机或EUV光刻机台，在此不再赘述。
步骤S13：量取不同空间间距的线宽图案显影后的关键尺寸A1、A2、…An；在本发明的实施例中，步骤S13中关键尺寸的量取方法可以通过线宽测量扫描电镜量取的。
步骤S14：将晶圆送入蚀刻机台进行光刻胶硬化处理；光刻胶硬化方法是通过蚀刻机台解离溴化氢(HBR)释放真空紫外光子，在光刻胶表面形成固化层，从而增加光刻胶抗离子注入损伤的能力。
在请参阅图4，从图3和4的对比可以看出，相比显影后不同空间间距的线宽图案，不同空间间距的线宽图案光刻胶硬化处理后图形线宽尺寸要略大于显影后的图形线宽尺寸。
步骤S15：量取不同空间间距线宽图案蚀刻硬化后的关键尺寸EA1、EA2、…EAn，通过比较不同空间间距的线宽图案的显影后的关键尺寸和不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值，得出不同空间间距图案尺寸的第一补偿值α1、α2、…αn；具体地：
α1＝EA1-A1
α2＝EA2-A2
…
αn＝EAn-An
接下来，晶圆将根据工艺设计需求进行一次或多次离子注入。在本发明的实施例中，离子注入的离子可以为AS+离子、P+离子、B+离子、BF2+离子、F+离子、C+离子、N+离子、Si+离子、Ge+离子和/或In+离子注入中的一种或多种。
步骤S16：将晶圆送入离子注入机台分别进行一次或多次不同离子的注入；为方便叙述，在本实施例中，多次离子注入可以是M次离子注入。
步骤S17：量取不同空间间距线宽图案离子注入后的M组关键尺寸IA1、IA2、…IAn，IB1、IB2、…IBn，IM1、IM2、…IMn；步骤S17中关键尺寸的量取方法可以是通过线宽测量扫描电镜量测的。
步骤S18：将上述M组关键尺寸分别与不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值进行比较，得出不同空间间距图案尺寸的M组第二补偿值1β1、1β2、…1βn，2β1、2β2、…2βn，Mβ1，Mβ2、…Mβn；具体地：
第一次注入的第二补偿值：1β1＝IA1-EA1
1β2＝IA2-EA2
…
1βn＝IAn-EAn
第二次注入的第二补偿值：2β1＝IB1-EB1
2β2＝IB2-EB2
…
2βn＝IBn-EBn
…
第M次注入的第二补偿值：Mβ1＝IM1-EM1
Mβ2＝IM2-EM2
…
Mβn＝IMn-EMn
上述步骤S1是规定了得到第一补偿值和第二补偿值的方法。有了第一补偿值和第二补偿值的获得方法，就可以后续实际的工艺步骤了。
在本发明的步骤2中，可以根据实际工艺需求确定N和M，进行不同注入层离子注入条件的调整，即计算上述不同空间间距线宽图案的第一补偿值和第二补偿值，并根据第一补偿值和第二补偿值得到最终线宽补偿值α+1β+…Mβ；其中，上述最终线宽补偿值是不同空间间距线宽图案离子注入后的关键尺寸和显影后的关键尺寸的差值。
步骤S3：根据最终线宽补偿值对掩模版上含有的不同空间间距的线宽图案具有N个关键尺寸进行修正。
需要说明的是，在本实施例中，为了达到更好的性能，最终线宽补偿值也可以是α+1β+…Mβ乘以一个权重的值；其中，该权重可以为0-1之间的任意一个值。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (6)

1.一种离子注入层图形线宽尺寸的形成方法，其特征在于，包括步骤S1、步骤S2和步骤S3；
所述步骤S1具体包括如下步骤：
步骤S11：制作一掩模版，所述掩模版上含有一系列不同空间间距的线宽图案；其中，所述的不同空间间距的线宽图案具有N个关键尺寸；其中，N为正整数；
步骤S12：通过涂胶显影机在晶圆上涂布光刻胶，然后将所述晶圆在曝光机台进行曝光和在涂胶显影机进行显影，以使所述掩模版上的含有不同空间间距图案转移到所述晶圆上；
步骤S13：量取所述不同空间间距的线宽图案显影后的关键尺寸A1、A2、…An；
步骤S14：将所述晶圆送入蚀刻机台进行光刻胶硬化处理；所述光刻胶硬化处理是解离溴化氢释放真空紫外光子，在所述光刻胶表面形成固化层，以增加光刻胶抗离子注入损伤的能力；
步骤S15：量取所述不同空间间距线宽图案蚀刻硬化后的关键尺寸EA1、EA2、…EAn，通过比较所述不同空间间距的线宽图案的显影后的关键尺寸和所述不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值，得出所述不同空间间距图案尺寸的第一补偿值α1、α2、…αn；
步骤S16：将所述晶圆送入离子注入机台分别进行M次不同离子的注入；其中，M为正整数；
步骤S17：量取所述不同空间间距线宽图案离子注入后的M组关键尺寸IA1、IA2、…IAn，IB1、IB2、…IBn，IM1、IM2、…IMn；
步骤S18：将上述M组关键尺寸分别与所述不同空间间距线宽图案蚀刻硬化后的关键尺寸的量测值进行比较，得出所述不同空间间距图案尺寸M组第二补偿值1β1、1β2、…1βn，2β1、2β2、…2βn，Mβ1、Mβ2、…Mβn；
步骤S2：根据实际工艺需求确定N和M，进行不同注入层离子注入条件的调整，计算上述不同空间间距线宽图案的第一补偿值和第二补偿值，并根据所述第一补偿值和第二补偿值得到最终线宽补偿值α+1β+…Mβ；其中，上述最终线宽补偿值是所述不同空间间距线宽图案离子注入后的关键尺寸和显影后的关键尺寸的差值；
步骤S3：根据所述最终线宽补偿值对所述掩模版上含有的所述不同空间间距的线宽图案具有N个关键尺寸进行修正。
2.根据权利要求1所述离子注入层图形线宽尺寸的形成方法，其特征在于，所述不同空间间距的线宽图案为线状图案和/或沟道状图案。
3.根据权利要求1所述的离子注入层图形线宽尺寸的形成方法，其特征在于，所述曝光机台为I线光刻机、KrF光刻机、ArF光刻机或EUV光刻机台。
4.根据权利要求1所述的离子注入层图形线宽尺寸的形成方法，其特征在于，所述离子注入的离子为AS+离子、P+离子、B+离子、BF2+离子、F+离子、C+离子、N+离子、Si+离子、Ge+离子和/或In+离子。
5.根据权利要求1所述的离子注入层图形线宽尺寸的形成方法，其特征在于，所述步骤S13中关键尺寸的量取方法是通过线宽测量扫描电镜量取的。
6.根据权利要求1所述的离子注入层图形线宽尺寸的形成方法，其特征在于，所述步骤S17中关键尺寸的量取方法是通过线宽测量扫描电镜量取的。
CN201610498312.9A 2016-06-30 2016-06-30 一种离子注入层图形线宽尺寸的形成方法 Active CN106128969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610498312.9A CN106128969B (zh) 2016-06-30 2016-06-30 一种离子注入层图形线宽尺寸的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610498312.9A CN106128969B (zh) 2016-06-30 2016-06-30 一种离子注入层图形线宽尺寸的形成方法

Publications (2)

Publication Number Publication Date
CN106128969A CN106128969A (zh) 2016-11-16
CN106128969B true CN106128969B (zh) 2019-02-01

Family

ID=57284675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610498312.9A Active CN106128969B (zh) 2016-06-30 2016-06-30 一种离子注入层图形线宽尺寸的形成方法

Country Status (1)

Country Link
CN (1) CN106128969B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146796B (zh) * 2017-04-13 2019-12-31 武汉新芯集成电路制造有限公司 一种提高背面金属栅格分辨率的方法和半导体结构
CN108807156A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 离子注入的方法及半导体结构的形成方法
CN110928136B (zh) * 2019-12-25 2023-06-30 上海华力微电子有限公司 减小关键尺寸漂移的方法
CN113053768A (zh) * 2021-03-11 2021-06-29 泉芯集成电路制造(济南)有限公司 一种线宽的测量方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903649A (zh) * 2011-07-28 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种选择离子注入的光刻胶厚度方法
US20130267097A1 (en) * 2012-04-05 2013-10-10 Lam Research Corporation Method and apparatus for forming features with plasma pre-etch treatment on photoresist
CN104037072B (zh) * 2014-06-12 2017-07-25 上海华力微电子有限公司 离子注入层图形线宽尺寸的优化方法

Also Published As

Publication number Publication date
CN106128969A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN106128969B (zh) 一种离子注入层图形线宽尺寸的形成方法
KR100594225B1 (ko) 전자빔 노광 방법 및 이를 이용한 패턴 형성 방법
US7258965B2 (en) Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
US6576405B1 (en) High aspect ratio photolithographic method for high energy implantation
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
US7493186B2 (en) Method and algorithm for the control of critical dimensions in a thermal flow process
US6875659B2 (en) Methods of code programming a mask ROM
CN104037072B (zh) 离子注入层图形线宽尺寸的优化方法
US7537939B2 (en) System and method for characterizing lithography effects on a wafer
CN108807156A (zh) 离子注入的方法及半导体结构的形成方法
US7666556B2 (en) Method for manufacturing photomask
KR20100001217A (ko) 포토레지스트막 제거방법
US20060019412A1 (en) Method to selectively correct critical dimension errors in the semiconductor industry
US20210191253A1 (en) Semiconductor device and method of fabricating the same
US7393619B2 (en) Method and lithographic structure for measuring lengths of lines and spaces
CN113376968B (zh) 一种检测半导体制作工艺缺陷的方法
US6225134B1 (en) Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits
Sungauer et al. Stack effect implementation in OPC and mask verification for production environment
Kuribayashi et al. CD uniformity improvement of through-pitch contact-hole patterning for advanced logic devices
Isoyan et al. Compact OPC model optimization using emulated data
CN116825617A (zh) 5纳米芯片制造的反图双重曝光方法
Iessi et al. CD-uniformity for 45nm NV memory on product-stack
KR20080009429A (ko) 트랜지스터 형성 방법
US8984452B2 (en) Long-range lithographic dose correction
KR100672703B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant