CN108807156A - 离子注入的方法及半导体结构的形成方法 - Google Patents

离子注入的方法及半导体结构的形成方法 Download PDF

Info

Publication number
CN108807156A
CN108807156A CN201810589359.5A CN201810589359A CN108807156A CN 108807156 A CN108807156 A CN 108807156A CN 201810589359 A CN201810589359 A CN 201810589359A CN 108807156 A CN108807156 A CN 108807156A
Authority
CN
China
Prior art keywords
ion implanting
substrate
ion
photoresist
patterned photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810589359.5A
Other languages
English (en)
Inventor
张连宝
曹子贵
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810589359.5A priority Critical patent/CN108807156A/zh
Publication of CN108807156A publication Critical patent/CN108807156A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种离子注入的方法及半导体结构的形成方法,包括提供衬底,所述衬底上形成有图形化的光刻胶;在大于150摄氏度的温度下使所述图形化的光刻胶固化;以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。在大于150摄氏度的温度下对所述图形化的光刻胶进行固化后,所述图形化的光刻胶形状更好,更有利于后续的离子注入工艺,并且固化时高温的环境有利于所述光刻胶中的水汽或溶剂的蒸发,在离子注入光刻机内对衬底进行离子注入时,所述图形化的光刻胶层对所述离子注入光刻机的真空度影响较小,提高了离子注入的稳定性,使器件的失效率降低,良率提升,进而降低了制造成本。

Description

离子注入的方法及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种离子注入的方法及半导体结构的形成方法。
背景技术
目前,离子注入已经成为了微电子工艺中的一种重要的掺杂技术,其具有能够精确控制杂质的总剂量、深度分布和面均匀性等优点,并且离子注入是低温工艺,可防止原来杂质的再扩散,同时可实现自对准技术以减小电容效应,因此是当代制造大规模集成电路中一种非常重要的手段。
采用现有的离子注入工艺对衬底进行离子注入后,形成的器件失效率很高,导致产品的良率降低,增加了制造成本。
发明内容
本发明的目的在于提供一种离子注入的方法及半导体结构的形成方法,以解决采用现有的离子注入工艺后形成的器件失效率高等问题。
为了达到上述目的,本发明提供了一种离子注入的方法,所述离子注入的方法包括:
提供衬底,所述衬底上形成有图形化的光刻胶;
在大于150摄氏度的温度下使所述图形化的光刻胶固化;
以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。
可选的,采用ArF光刻机形成所述图形化的光刻胶及固化所述图形化的光刻胶。
可选的,在所述衬底上形成图形化的光刻胶的步骤包括:
在所述衬底上形成光刻胶层;
采用ArF准分子激光对所述光刻胶层进行曝光,形成所述图形化的光刻胶。
可选的,采用旋涂法形成所述光刻胶层。
可选的,所述ArF准分子激光的波长范围在190nm-195nm之间。
可选的,在所述衬底上形成光刻胶层之后,所述离子注入的方法还包括:
对所述光刻胶层进行软烘烤。
可选的,在真空环境下对所述衬底进行离子注入。
可选的,对所述衬底注入的杂质离子包括氮离子、磷离子、硼离子或砷离子中的一种或多种。
可选的,对所述衬底进行离子注入之后,所述离子注入的方法还包括:
在850摄氏度-1000摄氏度的温度下对所述衬底进行退火处理。
本发明提供了一种半导体结构的形成方法,采用如所述离子注入的方法。
发明人通过研究发现,通过离子注入后形成的器件的阻值越高,其失效率就越高,而器件的阻值的大小与离子注入机腔室的真空度密不可分,具体的,离子注入时,离子注入机腔室的真空度越高,器件的阻值越小。
在本发明提供的离子注入的方法及半导体结构的形成方法中,包括提供衬底,所述衬底上形成有图形化的光刻胶;在大于150摄氏度的温度下使所述图形化的光刻胶固化;以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。在大于150摄氏度的温度下对所述图形化的光刻胶进行固化后,所述图形化的光刻胶形状更好,更有利于后续的离子注入工艺,并且固化时高温的环境有利于所述光刻胶中的水汽或溶剂的蒸发,在离子注入光刻机内对衬底进行离子注入时,所述图形化的光刻胶层对所述离子注入光刻机的真空度影响较小,提高了离子注入的稳定性,使器件的失效率降低,良率提升,进而降低了制造成本。
附图说明
图1为本发明实施例提供的离子注入的方法的流程图;
图2为本发明实施例提供的离子注入后器件的阻值与失效率的关系图;
图3为本发明实施例提供的采用ArF光刻机和DUV光刻机曝光对离子注入机真空度的影响;
图4为本发明实施例提供的采用DUV光刻机曝光后并执行紫外光照射及热处理后的光刻胶层的示意图;
图5为本发明实施例提供的采用ArF光刻机曝光后并执行紫外光照射及热处理后的光刻胶层的示意图;
图6为本发明实施例提供的采用ArF光刻机曝光后的光刻胶层的示意图;
图7为本发明实施例提供的采用ArF光刻机曝光后再采用热处理固化后的光刻胶层的示意图;
图8-图9为本发明实施例提供的采用离子注入的方法形成的半导体结构的剖面示意图;
图10-图11为本发明实施例提供的采用ArF光刻机曝光180摄氏度固化及采用DUV光刻机曝光紫外线固化的对比图;
其中,1-衬底,2-光刻胶层,21-图形化的光刻胶。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图1,其为本发明实施例提供的离子注入的方法的流程图,如图1所示,所述离子注入的方法包括:
S1:提供衬底,所述衬底上形成有图形化的光刻胶;
S2:在大于150摄氏度的温度下使所述图形化的光刻胶固化;
S3:以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。
其中,在大于150摄氏度的温度下对所述图形化的光刻胶进行固化后,所述图形化的光刻胶形状更好,更有利于后续的离子注入工艺,并且固化时高温的环境有利于所述光刻胶中的水汽或溶剂的蒸发,在离子注入光刻机内对衬底进行离子注入时,所述图形化的光刻胶层对所述离子注入光刻机的真空度影响较小,提高了离子注入的稳定性,使器件的失效率降低,良率提升,进而降低了制造成本。
请参阅图2,通过多次测试离子注入后形成的器件的阻值与器件失效率之间的关系,将得到的大量测试数据拟合成为如图2所示的离子注入后形成的器件的阻值与器件失效率关系,从图2中可以看出,经过离子注入后形成的器件的阻值越大,其失效率也越高。而离子注入光刻机的真空度越好,离子注入后形成的器件的阻值越低,器件的失效率也就越低。
接下来,请参阅图3,通过研究两种光刻胶光刻机(DUV光刻机和ArF光刻机)对离子注入光刻机真空度的影响,发现使用DUV光刻机形成图形化的光刻胶对离子注入光刻机的真空度较使用ArF光刻机形成图形化的光刻胶对所述离子注入光刻机的真空度影响更小,即使用DUV光刻机形成图形化的光刻胶后,再进行离子注入,离子注入光刻机的真空度更好。
进一步分析DUV光刻机和ArF光刻机,DUV(深紫外光)光刻机中使用的光刻胶的感光波长优选为248nm,而ArF(氟化氩)光刻机中使用的光刻胶的感光波长优选为193nm。请参阅图4,DUV光刻机形成图形化的光刻胶后,会采用一固化工艺对所述图形化的光刻机进行固化,所述DUV光刻机的固化工艺具体是采用紫外光照射所述图形化的光刻胶同时进行热处理。而在ArF光刻机中形成图形化的光刻胶后,采用与所述DUV光刻机同样的固化工艺(紫外光照射+热处理)固化所述图形化的光刻胶时,所述图形化的光刻胶的图形会垮塌,具体如图5所示,变了性的图形化的光刻胶无法很好的作为离子注入的掩膜,会导致离子注入的区域或深度产生偏差,进而影响器件的性能。
通过进一步研究发现,在所述ArF光刻机中形成图形化的光刻胶后,仅采用热处理也可以固化所述图形化的光刻胶,优选的,热处理的温度高于160摄氏度可以使固化的效果更好。具体的,请参阅图6,在ArF光刻机中形成如图6所示的图形化的光刻胶,再在温度高于160摄氏度的环境下使所述图形化的光刻胶固化,结果如图7所示,所述图形化的光刻胶形状完好,没有发生变形,并且高温的环境也蒸发掉了所述图形化的光刻胶中的水分,有利于后续的离子注入工艺,不会对离子注入机在进行离子注入时的真空度产生较大的影响。
接着请参阅图8,基于上述发现,本实施例首先提供衬底1,所述衬底1的材料优选为硅,具体可以是单晶硅、多晶硅、绝缘体上的硅等;其也可以是锗、锗化硅、砷化镓等材料。在所述衬底1上形成光刻胶层2,具体的,可以采用旋涂工艺在所述衬底1上形成光刻胶层2。接着对所述光刻胶层2进行软烘烤,使所述光刻胶层2内的溶剂挥发,增加所述光刻胶层2与所述衬底1之间的粘附性、光吸收及抗腐蚀能力,缓和涂胶过程中光刻胶层2内产生的应力。
接下来,请参阅图9,对所述光刻胶层2进行对准和曝光,然后再采用显影液溶解不需要的光刻胶层2,以形成图形化的光刻胶21,可选的,所述对准和曝光步骤是在ArF光刻机中进行的,所述ArF光刻机能够发出准分子激光,其波长范围在190nm-195nm之间,本实施例中,所述ArF光刻机的曝光波长为193nm。接着,在大于150摄氏度的温度下对所述图形化的光刻胶21进行固化,不仅可以提高所述图形化的光刻胶21对所述衬底1的粘附性,还可以时所述图形化的光刻胶21的图形更好,进一步,还可以降低对下一步离子注入工艺的影响。对所述图形化的光刻胶21进行固化的温度可以是160摄氏度、170摄氏度、190摄氏度、210摄氏度等,本实施例中,对所述图形化的光刻胶21进行固化的温度为180摄氏度。对所述图形化的光刻胶21进行固化后,在对所述图形化的光刻胶21进行显影检查,以查找所述图形化的光刻胶21中是否有缺陷,为下一步离子注入工艺做准备。
接着,以所述图形化的光刻胶层21为掩膜,对所述衬底1进行离子注入,注入的杂质离子可以是氮离子(N+)、磷离子(P+)、硼离子(B+)或砷离子(As+)中的一种或多种,可以根据实际需要形成的器件进行选择。所述离子注入在离子注入机中进行,在进行离子注入时,所述离子注入机内呈真空状态,并且,由于对所述图形化的光刻胶21进行了高温固化处理,去除了所述图形化的光刻胶21中的水汽和溶剂,对所述离子注入机的真空度影响较小,使离子注入后形成的器件阻值较小,降低了器件的失效率,进而提高了离子注入的质量。
最后,采用灰化工艺去除所述图形化的光刻胶21,并对所述离子注入后的衬底1进行高温退火工艺,以修复因为离子注入产生的晶格缺陷。所述高温退火工艺的温度在850摄氏度-1000摄氏度之间,例如是880摄氏度、920摄氏度、960摄氏度及980摄氏度等吗,本发明不作限制。
进一步,采用ArF光刻机和DUV光刻机在相同的条件下对光刻胶层2进行对准和曝光,然后所述ArF光刻机采用180摄氏度的温度对图形化的光刻胶层21进行固化,所述DUV光刻机通过紫外光对所述光刻胶层21进行固化,然后在相同的离子注入机内以同样的注入调节对衬底进行离子注入,然后形成器件,结果如图10-图11所示,所述采用180摄氏度温度固化和采用紫外光固化形成的器件的阻值是近似相等的,说明在ArF光刻机曝光后采用180摄氏度温度固化和DUV光刻机曝光后采用紫外光固化对离子注入机的真空度的影响近似相等。
本实施例还提供了一种半导体结构的形成方法,采用上述离子注入的方法对衬底进行离子注入。
综上,在本发明实施例提供的离子注入的方法及半导体结构的形成方法中,包括提供衬底,所述衬底上形成有图形化的光刻胶;在大于150摄氏度的温度下使所述图形化的光刻胶固化;以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。在大于150摄氏度的温度下对所述图形化的光刻胶进行固化后,所述图形化的光刻胶形状更好,更有利于后续的离子注入工艺,并且固化时高温的环境有利于所述光刻胶中的水汽或溶剂的蒸发,在离子注入光刻机内对衬底进行离子注入时,所述图形化的光刻胶层对所述离子注入光刻机的真空度影响较小,提高了离子注入的稳定性,使器件的失效率降低,良率提升,进而降低了制造成本。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种离子注入的方法,其特征在于,所述离子注入的方法包括:
提供衬底,所述衬底上形成有图形化的光刻胶;
在大于150摄氏度的温度下使所述图形化的光刻胶固化;
以所述图形化的光刻胶为掩膜,对所述衬底进行离子注入。
2.如权利要求1所述的离子注入的方法,其特征在于,采用ArF光刻机形成所述图形化的光刻胶及固化所述图形化的光刻胶。
3.如权利要求2所述的离子注入的方法,其特征在于,在所述衬底上形成图形化的光刻胶的步骤包括:
在所述衬底上形成光刻胶层;
采用ArF准分子激光对所述光刻胶层进行曝光,形成所述图形化的光刻胶。
4.如权利要求2所述的离子注入的方法,其特征在于,采用旋涂法形成所述光刻胶层。
5.如权利要求3所述的离子注入的方法,其特征在于,所述ArF准分子激光的波长范围在190nm-195nm之间。
6.如权利要求3所述的离子注入的方法,其特征在于,在所述衬底上形成光刻胶层之后,所述离子注入的方法还包括:
对所述光刻胶层进行软烘烤。
7.如权利要求1所述的离子注入的方法,其特征在于,在真空环境下对所述衬底进行离子注入。
8.如权利要求7所述的离子注入的方法,其特征在于,对所述衬底注入的杂质离子包括氮离子、磷离子、硼离子或砷离子中的一种或多种。
9.如权利要求8所述的离子注入的方法,其特征在于,对所述衬底进行离子注入之后,所述离子注入的方法还包括:
在850摄氏度-1000摄氏度的温度下对所述衬底进行退火处理。
10.一种半导体结构的形成方法,其特征在于,采用如权利要求1-9中任一项所述的离子注入的方法。
CN201810589359.5A 2018-06-08 2018-06-08 离子注入的方法及半导体结构的形成方法 Pending CN108807156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810589359.5A CN108807156A (zh) 2018-06-08 2018-06-08 离子注入的方法及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810589359.5A CN108807156A (zh) 2018-06-08 2018-06-08 离子注入的方法及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN108807156A true CN108807156A (zh) 2018-11-13

Family

ID=64087923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810589359.5A Pending CN108807156A (zh) 2018-06-08 2018-06-08 离子注入的方法及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN108807156A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755326A (zh) * 2020-06-29 2020-10-09 西安微电子技术研究所 一种解决7度角注入工艺中硅衬底起皮缺陷的方法
CN112993087A (zh) * 2021-03-02 2021-06-18 苏州太阳井新能源有限公司 一种光伏电池电极的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591654A (en) * 1992-12-28 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and a resist composition used therein
US20040106236A1 (en) * 2002-11-25 2004-06-03 Binghua Hu Method to manufacture LDMOS transistors with improved threshold voltage control
CN101893823A (zh) * 2009-05-21 2010-11-24 中芯国际集成电路制造(北京)有限公司 避免光刻胶层图形损伤的方法
CN105261558A (zh) * 2014-07-04 2016-01-20 无锡华润上华科技有限公司 一种半导体器件的制作方法
CN106128969A (zh) * 2016-06-30 2016-11-16 上海华力微电子有限公司 一种离子注入层图形线宽尺寸的形成方法
CN106324998A (zh) * 2015-07-01 2017-01-11 中芯国际集成电路制造(上海)有限公司 光刻图形的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591654A (en) * 1992-12-28 1997-01-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and a resist composition used therein
US20040106236A1 (en) * 2002-11-25 2004-06-03 Binghua Hu Method to manufacture LDMOS transistors with improved threshold voltage control
CN101893823A (zh) * 2009-05-21 2010-11-24 中芯国际集成电路制造(北京)有限公司 避免光刻胶层图形损伤的方法
CN105261558A (zh) * 2014-07-04 2016-01-20 无锡华润上华科技有限公司 一种半导体器件的制作方法
CN106324998A (zh) * 2015-07-01 2017-01-11 中芯国际集成电路制造(上海)有限公司 光刻图形的形成方法
CN106128969A (zh) * 2016-06-30 2016-11-16 上海华力微电子有限公司 一种离子注入层图形线宽尺寸的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755326A (zh) * 2020-06-29 2020-10-09 西安微电子技术研究所 一种解决7度角注入工艺中硅衬底起皮缺陷的方法
CN112993087A (zh) * 2021-03-02 2021-06-18 苏州太阳井新能源有限公司 一种光伏电池电极的制作方法

Similar Documents

Publication Publication Date Title
US20140272726A1 (en) Photo Resist Baking in Lithography Process
US8133547B2 (en) Photoresist coating composition and method for forming fine contact of semiconductor device
CN103681782B (zh) 用于夹持作用减小的远紫外静电吸盘的方法及结构
US20080292991A1 (en) High fidelity multiple resist patterning
US7767385B2 (en) Method for lithography for optimizing process conditions
CN100573320C (zh) 图形形成方法
JP2013502726A (ja) 基板のパターニング方法及びそのシステム
KR19990023521A (ko) 기판 위에 형성되는 포토레지스트 물질을 경화하는 방법
CN108807156A (zh) 离子注入的方法及半导体结构的形成方法
KR20190064504A (ko) 리소그래피 패터닝을 위한 이온 주입에 의한 반사방지 코팅
CN106128969B (zh) 一种离子注入层图形线宽尺寸的形成方法
KR19990036783A (ko) 포토리소그래피의 특징 축소를 줄이는 공정 및 반도체 디바이스
CN102903649A (zh) 一种选择离子注入的光刻胶厚度方法
TW201306097A (zh) 太陽電池中遮罩的使用以及對準植入用的軟罩幕
US20140377965A1 (en) Directed self-assembly (dsa) formulations used to form dsa-based lithography films
US20110039214A1 (en) Pattern Forming Method and Method of Manufacturing Semiconductor Device
CN101996945A (zh) 半导体器件的形成方法
US4035226A (en) Method of preparing portions of a semiconductor wafer surface for further processing
US20090246708A1 (en) Method of forming mask pattern
CN107664916A (zh) 半导体装置及其制造方法
CN103681248B (zh) 一种半导体器件的制造方法
JP2001230175A (ja) パターン形成方法及び電子線露光装置
US20050255411A1 (en) Multiple exposure and shrink to achieve reduced dimensions
US7517640B2 (en) Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same
JP2004198905A (ja) パターン形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113