KR20140142876A - 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 - Google Patents

단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 Download PDF

Info

Publication number
KR20140142876A
KR20140142876A KR20130064551A KR20130064551A KR20140142876A KR 20140142876 A KR20140142876 A KR 20140142876A KR 20130064551 A KR20130064551 A KR 20130064551A KR 20130064551 A KR20130064551 A KR 20130064551A KR 20140142876 A KR20140142876 A KR 20140142876A
Authority
KR
South Korea
Prior art keywords
rewiring
silicon vias
lines
bumps
integrated circuit
Prior art date
Application number
KR20130064551A
Other languages
English (en)
Other versions
KR101482683B1 (ko
Inventor
김정호
정현석
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR20130064551A priority Critical patent/KR101482683B1/ko
Publication of KR20140142876A publication Critical patent/KR20140142876A/ko
Application granted granted Critical
Publication of KR101482683B1 publication Critical patent/KR101482683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

단선 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들, 복수의 범프들, 제1 재배선들, 제2 재배선들을 포함한다. 복수의 관통 실리콘 비아들은 제1 기판을 관통한다. 복수의 범프들은 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성된다. 제1 재배선들은 관통 실리콘 비아들의 상측들 간에 연결된다. 제2 재배선들은 범프들의 하측들 간에 연결된다. 제1 재배선들과 제2 재배선들은 각각 관통 실리콘 비아들의 상측들과 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 데이지-체인 구조 상의 단선된 지점부터 입력 재배선까지의 커패시턴스에 의한 연결성에 기초하여 제1 및 제2 재배선들 중 단선된 적어도 하나의 재배선의 위치를 검증한다. 본 발명에 의한 실시예들에 의하면 3차원 집적 회로를 손상 시키지 않으면서 커패시턴스에 기초한 연결성을 측정함으로써 단선의 여부 및 위치를 정확하게 파악할 수 있다.

Description

단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법{3D-IC INCLUDING OPEN AND SHORT-CIRCUITED TEST STRUCTURE AND METHOD OF TESTING THE SAME}
본 발명은 3차원 집적 회로의 검증에 관한 것으로서, 더욱 상세하게는 단선, 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법에 관한 것이다.
본 발명은 산업기술연구회 및 한국전자통신연구원의 국가연구개발사업의 일환으로 한국전자통신연구원이 주관기관인 과제고유번호:N02120205, 연구사업명: 영상기반 초미세 실시간 검사 및 결함 분리 시스템 개발, 연구과제명: "전기적 3차원 초미세 결함 검출 기술 개발"에 관한 것이다.
3차원 집적 회로에 있어서 칩을 다층으로 쌓게 되면 칩 간의 연결 길이를 줄일 수 있게 되어 전력 소비량을 줄일 수 있기 때문에 실리콘 기판을 통과하여 연결하는 관통 실리콘 비아 기반의 3차원 집적 회로가 많이 사용되고 있다. 그러나 관통 실리콘 비아의 물리적 크기가 수 마이크로미터 단위로 작아지면서 공정 과정에서 여러 가지 어려움이 발생하고 있다. 공정을 마친 3차원 집적 회로는 신뢰성과 수율을 확인하기 위하여 테스트를 거쳐야 하는데, 현재 3차원 집적 회로를 완벽하게 테스트 하는 방법은 없고 정확한 불량을 검증하기 위해서는 칩을 손상 시켜 단면을 보아야 한다. 3차원 집적 회로의 신뢰성과 수율을 확인하기 위한 많은 연구가 이루어지고 있으며 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높이기 위한 여러 방법들이 시도되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높일 수 있는 단선 테스트 구조를 갖는 3차원 집적 회로를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높일 수 있는 단락 테스트 구조를 갖는 3차원 집적 회로를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높일 수 있는 단선-단락 테스트 구조를 갖는 3차원 집적 회로를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높일 수 있는 단선 테스트 방법을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 높일 수 있는 단락 테스트 방법을 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단선 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들, 복수의 범프들, 제1 재배선들 및 제2 재배선들을 포함한다. 상기 복수의 관통 실리콘 비아들은 제1 기판을 관통한다. 상기 복수의 범프들은 상기 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성된다. 상기 제1 재배선들은 상기 관통 실리콘 비아들의 상측들 간에 연결된다. 상기 제2 재배선들은 상기 범프들의 하측들 간에 연결된다. 상기 제1 재배선들과 상기 제2 재배선들은 각각 상기 관통 실리콘 비아들의 상측들과 상기 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 상기 데이지-체인 구조 상의 단선된 지점부터 입력 재배선까지의 커패시턴스에 의한 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단선된 적어도 하나의 재배선의 위치를 검증한다.
예시적인 실시예에 있어서, 상기 연결성 검증에 의해 상기 단선된 적어도 하나의 재배선의 위치가 상기 제1 재배선들 중 하나인 경우, 상기 관통 실리콘 비아들 중 적어도 하나가 단선된 것으로 판단될 수 있다.
예시적인 실시예에 있어서, 상기 연결성 검증에 의해 상기 단선된 적어도 하나의 재배선의 위치가 상기 제2 재배선들 중 하나인 경우, 상기 범프들 중 적어도 하나가 단선된 것으로 판단될 수 있다.
예시적인 실시예에 있어서, 상기 연결성은 단선된 간격에 기초하여 결정될 수 있다.
예시적인 실시예에 있어서, 상기 커패시턴스에 의한 연결성은 입력 재배선, 출력 재배선 및 그라운드로 형성되는 투-포트 회로의 지-파라미터(G-parameter)를 이용하여 산출될 수 있다.
예시적인 실시예에 있어서, 상기 커패시턴스에 의한 연결성은 입력 재배선을 통하여 측정되는 타임-도메인 리플렉타머트리(Time-Domain Reflectometry,TDR)를 이용하여 산출될 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단락 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들, 복수의 범프들, 제1 재배선들 및 제2 재배선들을 포함한다. 상기 복수의 관통 실리콘 비아들은 제1 기판을 관통한다. 상기 복수의 범프들은 상기 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성된다. 상기 제1 재배선들은 상기 관통 실리콘 비아들의 상측들 간에 연결된다. 상기 제2 재배선들은 상기 범프들의 하측들 간에 연결된다. 상기 제1 재배선들과 상기 제2 재배선들은 각각 상기 관통 실리콘 비아들의 상측들과 상기 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 상기 데이지-체인 구조 상의 그라운드와 단락된 지점부터 입력 재배선까지의 레지스턴스와 인덕턴스에 의한 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단락된 적어도 하나의 재배선의 위치를 검증한다.
예시적인 실시예에 있어서, 상기 연결성 검증에 의해 상기 단락된 적어도 하나의 재배선의 위치가 상기 제1 재배선들 중 하나인 경우, 상기 관통 실리콘 비아들 중 적어도 하나가 단락된 것으로 판단될 수 있다.
예시적인 실시예에 있어서, 상기 연결성 검증에 의해 상기 단락된 적어도 하나의 재배선의 위치가 상기 제2 재배선들 중 하나인 경우, 상기 범프들 중 적어도 하나가 단락된 것으로 판단될 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단선-단락 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들, 복수의 범프들, 제1 재배선들 및 제2 재배선들을 포함한다. 상기 복수의 관통 실리콘 비아들은 제1 기판을 관통한다. 상기 복수의 범프들은 상기 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성된다. 상기 제1 재배선들은 상기 관통 실리콘 비아들의 상측들 간에 연결된다. 상기 제2 재배선들은 상기 범프들의 하측들 간에 연결된다. 상기 제1 재배선들과 상기 제2 재배선들은 각각 상기 관통 실리콘 비아들의 상측들과 상기 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 상기 데이지-체인 구조 상의 단선된 지점부터 입력 재배선까지의 제1 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단선된 적어도 하나의 재배선의 위치를 검증하고, 상기 데이지-체인 구조 상의 그라운드와 단락된 지점부터 입력 재배선까지의 제2 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단락된 적어도 하나의 재배선의 위치를 검증한다.
예시적인 실시예에 있어서, 상기 제1 연결성은 커패시턴스에 기초하여, 상기 제2 연결성은 레지스턴스와 인덕턴스에 기초하여 결정할 수 있다.
예시적인 실시예에 있어서, 상기 제1 및 상기 제2 연결성은 입력 재배선, 출력 재배선 및 그라운드로 형성되는 투-포트 회로의 지-파라미터(G-parameter)를 이용하여 산출될 수 있다.
예시적인 실시예에 있어서, 상기 제1 및 상기 제2 연결성은 입력 재배선을 통하여 측정되는 타임-도메인 리플렉타머트리(Time-Domain Reflectometry, TDR)를 이용하여 산출될 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단선 테스트 방법은 3차원 집적 회로의 입출력단을 결정하는 단계, 상기 입출력단에 기초하여 투-포트(two-port) 회로의 지-파라미터(G-parameter)를 산출하는 단계, 상기 투-포트 회로의 지-파라미터와 단선 정보 지-파라미터를 비교하는 단계 및 상기 비교 결과를 이용하여 단선된 위치를 추출하는 단계를 포함한다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 단락 테스트 방법은 3차원 집적 회로의 입출력단을 결정하는 단계, 상기 입출력단에 기초하여 타임-도메인 리플렉타머트리(Time-Domain Reflectometry, TDR)를 산출하는 단계, 상기 타임-도메인 리플렉타머트리와 단락 정보 타임-도메인 리플렉타머트리를 비교하는 단계 및 상기 비교 결과를 이용하여 단락된 위치를 추출하는 단계를 포함한다.
도 1은 본 발명의 실시예들에 따른 단선 테스트 구조를 갖는 3차원 집적 회로를 나타내는 측면도이다.
도 2는 본 발명의 실시예들에 따른 단선 테스트 구조를 갖는 3차원 집적 회로를 나타내는 평면도이다.
도 3은 본 발명의 실시예들에 따른 단락 테스트 구조를 갖는 3차원 집적 회로를 나타내는 평면도이다.
도 4는 본 발명의 실시예들에 따른 단선 테스트 방법을 나타내는 순서도이다.
도 5는 본 발명의 실시예들에 따른 단락 테스트 방법을 나타내는 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 단선 테스트 구조를 갖는 3차원 집적 회로를 나타내는 측면도이고, 도 2는 본 발명의 실시예들에 따른 단선 테스트 구조를 갖는 3차원 집적 회로를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 단선 테스트 구조를 갖는 3차원 집적 회로(10)는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204), 제1 재배선들(303) 및 제2 재배선들(302, 304)을 포함한다. 복수의 관통 실리콘 비아들(101, 102, 103, 104)은 제1 기판(400)을 관통한다. 복수의 범프들(201, 202, 203, 204)은 관통 실리콘 비아들(101, 102, 103, 104)의 하측 각각에 연결되며 제2 기판(500) 상에 형성된다. 제1 재배선들(303)은 관통 실리콘 비아들(101, 102, 103, 104)의 상측들 간에 연결된다. 제2 재배선들(302, 304)은 범프들(201, 202, 203, 204)의 하측들 간에 연결된다. 제1 재배선들(303)과 제2 재배선들(302, 304)은 각각 관통 실리콘 비아들(101, 102, 103, 104)의 상측들과 범프들(201, 202, 203, 204)의 하측들에 교번적으로 연결되어 데이지-체인(daisy-chain) 구조를 형성하고, 데이지-체인 구조 상의 단선된 지점부터 입력 재배선(301)까지의 커패시턴스에 의한 연결성에 기초하여 제1 재배선들(303) 및 제2 재배선들(302, 304) 중 단선된 적어도 하나의 재배선의 위치를 검증한다. 단선 테스트 구조를 갖는 3차원 집적 회로(10)는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204)을 제1 재배선들(303) 및 제2 재배선들(302, 304)을 이용하여 연결한다. 제1 재배선들(303)과 제2 재배선들(302, 304)로 연결된 복수의 관통 실리콘 비아들(101, 102, 103, 104)과 복수의 범프들(201, 202, 203, 204)은 데이지-체인(daisy-chain) 구조를 형성한다. 데이지-체인 구조에서 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선이 발생하는 경우, 제1 재배선들(303) 또는 제2 재배선들(302, 304)로 연결되는 데이지-체인 구조의 연결성을 측정함으로써 단선의 위치를 파악할 수 있다. 단선의 위치를 판단함에 있어서, 입력 재배선(301)으로부터 데이지-체인 구조를 통해서 연결되는 단선된 위치까지의 커패시턴스에 기초한 연결성을 측정한다. 또한 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선이 발생하는 경우 입력 재배선(301)에서부터 각 데이지-체인 구조의 단선된 위치까지의 커패시턴스에 기초한 연결성에 대한 정보를 얻는다. 실제 3차원 집적 회로에서 측정한 커패시턴스에 기초한 연결성을 사전에 샘플을 통해서 얻은 정보와 비교하면 단선된 위치를 파악할 수 있다. 3차원 집적 회로 내부에 배치되는 복수의 관통 실리콘 비아들(101, 102, 103, 104)과 범프들(201, 202, 203, 204)의 연결성을 검증을 하기 위한 가장 정확한 방법은 직접 칩을 손상시켜 단면을 보는 것이다. 모든 3차원 집적 회로에 대하여 칩을 손상시켜 검증하는 방법은 현실적으로 불가능하다. 본 발명에 의한 실시예들에 의하면 3차원 집적 회로를 손상 시키지 않으면서 커패시턴스에 기초한 연결성을 측정함으로써 단선의 여부 및 위치를 정확하게 파악할 수 있다.
예시적인 실시예에 있어서, 연결성 검증에 의해 단선된 적어도 하나의 재배선의 위치가 제1 재배선들(303) 중 하나인 경우, 관통 실리콘 비아들(101, 102, 103, 104) 중 적어도 하나가 단선된 것으로 판단될 수 있다. 복수의 관통 실리콘 비아들(101, 102, 103, 104)은 제1 재배선들(303)을 이용하여 연결된다. 입력 재배선(301)에서부터 데이지-체인 구조의 단선된 위치까지의 커패시턴스에 의한 연결성을 측정한 결과 단선된 위치가 제1 재배선인 경우, 관통 실리콘 비아들(101, 102, 103, 104) 간에 단선이 발생한 것임을 알 수 있고 단선된 관통 실리콘 비아의 위치도 파악할 수 있다.
예시적인 실시예에 있어서, 연결성 검증에 의해 단선된 적어도 하나의 재배선의 위치가 제2 재배선들(302, 304) 중 하나인 경우, 범프들(201, 202, 203, 204) 중 적어도 하나가 단선된 것으로 판단될 수 있다. 복수의 범프들(201, 202, 203, 204)은 제2 재배선들(302, 304)을 이용하여 연결된다. 입력 재배선(301)에서부터 데이지-체인 구조의 단선된 위치까지의 커패시턴스에 의한 연결성을 측정한 결과 단선된 위치가 제2 재배선인 경우, 범프들(201, 202, 203, 204) 간에 단선이 발생한 것임을 알 수 있고 단선된 범프의 위치도 파악할 수 있다.
예시적인 실시예에 있어서, 연결성은 단선된 간격에 기초하여 결정될 수 있다. 도 2에서 시그널 라인(S)은 중간에 단선되었는데, 단선된 간격에 따라 연결성은 달라지게 된다. 단선된 간격이 작으면 연결성은 높아지고, 단선된 간격이 크면 연결성은 낮아지게 된다.
예시적인 실시예에 있어서, 커패시턴스에 의한 연결성은 입력 재배선(301), 출력 재배선(305) 및 그라운드로 형성되는 투-포트 회로의 지-파라미터(G-parameter)를 이용하여 산출될 수 있다. 커패시턴스에 의한 연결성을 측정하는 방법 중의 하나로 지-파라미터를 이용할 수 있다. 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선이 발생하는 경우 입력 재배선(301), 출력 재배선(305) 및 그라운드로 형성되는 투-포트 회로의 지-파라미터에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 지-파라미터를 사전에 샘플을 통해서 얻은 지-파라미터 정보와 비교하면 단선의 여부 및 위치를 파악할 수 있다.
예시적인 실시예에 있어서, 커패시턴스에 의한 연결성은 입력 재배선(301)을 통하여 측정되는 타임-도메인 리플렉타머트리(Time-Domain Reflectometry,TDR)를 이용하여 산출될 수 있다. 커패시턴스에 의한 연결성을 측정하는 방법 중의 하나로 타임-도메인 리플렉타머트리를 이용할 수 있다. 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선이 발생하는 경우 입력 재배선(301)을 통하여 타임-도메인 리플렉타머트리에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 타임-도메인 리플렉타머트리를 사전에 샘플을 통해서 얻은 타임-도메인 리플렉타머트리 정보와 비교하면 단선의 여부 및 위치를 파악할 수 있다.
도 3은 본 발명의 실시예들에 따른 단락 테스트 구조를 갖는 3차원 집적 회로를 나타내는 평면도이다.
도 3을 참조하면, 단락 테스트 구조를 갖는 3차원 집적 회로(30)는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204), 제1 재배선들(303) 및 제2 재배선들(302, 304)을 포함한다. 복수의 관통 실리콘 비아들(101, 102, 103, 104)은 제1 기판(400)을 관통한다. 복수의 범프들(201, 202, 203, 204)은 관통 실리콘 비아들(101, 102, 103, 104)의 하측 각각에 연결되며 제2 기판(500) 상에 형성된다. 제1 재배선들(303)은 관통 실리콘 비아들(101, 102, 103, 104)의 상측들 간에 연결된다. 제2 재배선들(302, 304)은 범프들(201, 202, 203, 204)의 하측들 간에 연결된다. 제1 재배선들(303)과 제2 재배선들(302, 304)은 각각 관통 실리콘 비아들(101, 102, 103, 104)의 상측들과 범프들(201, 202, 203, 204)의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 데이지-체인 구조 상의 그라운드와 단락된 지점부터 입력 재배선(301)까지의 레지스턴스와 인덕턴스에 의한 연결성에 기초하여 제1 및 제2재배선들 중 단락된 적어도 하나의 재배선의 위치를 검증한다. 단락 테스트 구조를 갖는 3차원 집적 회로(30)는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204)을 제1 재배선들(303) 및 제2 재배선들(302, 304)을 이용하여 연결한다. 제1 재배선들(303)과 제2 재배선들(302, 304)로 연결된 복수의 관통 실리콘 비아들(101, 102, 103, 104)과 복수의 범프들(201, 202, 203, 204)은 데이지-체인(daisy-chain) 구조를 형성한다. 데이지-체인 구조에서 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204)에 단락이 발생하는 경우, 제1 재배선들(303) 또는 제2 재배선들(302, 304)로 연결되는 데이지-체인 구조의 연결성을 측정함으로써 단락의 위치를 파악할 수 있다. 단락의 위치를 판단함에 있어서, 입력 재배선(301)으로부터 데이지-체인 구조를 통해서 연결되는 단락된 위치까지의 레지스턴스와 인덕턴스에 기초한 연결성을 측정한다. 또한 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204)에 단락이 발생하는 경우 입력 재배선(301)에서부터 각 데이지-체인 구조의 단락된 위치까지의 레지스턴스와 인덕턴스에 기초한 연결성에 대한 정보를 얻는다. 실제 3차원 집적 회로에서 측정한 레지스턴스와 인덕턴스에 기초한 연결성을 사전에 샘플을 통해서 얻은 정보와 비교하면 단락된 위치를 파악할 수 있다. 본 발명에 의한 실시예들에 의하면 3차원 집적 회로를 손상 시키지 않으면서 레지스턴스와 인덕턴스에 기초한 연결성을 측정함으로써 단락의 여부 및 위치를 정확하게 파악할 수 있다.
예시적인 실시예에 있어서, 연결성 검증에 의해 단락된 적어도 하나의 재배선의 위치가 제1 재배선들(303) 중 하나인 경우, 관통 실리콘 비아들(101, 102, 103, 104) 중 적어도 하나가 단락된 것으로 판단될 수 있다. 복수의 관통 실리콘 비아들(101, 102, 103, 104)은 제1 재배선들(303)을 이용하여 연결된다. 입력 재배선(301)에서부터 데이지-체인 구조의 단락된 위치까지의 레지스턴스와 인덕턴스에 의한 연결성을 측정한 결과 단락된 위치가 제1 재배선인 경우, 관통 실리콘 비아에 단락이 발생한 것임을 알 수 있고 단락된 관통 실리콘 비아의 위치도 파악할 수 있다.
예시적인 실시예에 있어서, 연결성 검증에 의해 단락된 적어도 하나의 재배선의 위치가 제2 재배선들(302, 304) 중 하나인 경우, 범프들(201, 202, 203, 204) 중 적어도 하나가 단락된 것으로 판단될 수 있다. 복수의 범프들(201, 202, 203, 204)은 제2 재배선들(302, 304)을 이용하여 연결된다. 입력 재배선(301)에서부터 데이지-체인 구조의 단락된 위치까지의 레지스턴스와 인덕턴스에 의한 연결성을 측정한 결과 단락된 위치가 제2 재배선인 경우, 범프에 단락이 발생한 것임을 알 수 있고 단락된 범프의 위치도 파악할 수 있다.
도 1, 도 2및 도 3을 참조하면, 단선-단락 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204), 제1 재배선들(303) 및 제2 재배선들(302, 304)을 포함한다. 복수의 관통 실리콘 비아들(101, 102, 103, 104)은 제1 기판(400)을 관통한다. 복수의 범프들(201, 202, 203, 204)은 관통 실리콘 비아들(101, 102, 103, 104)의 하측 각각에 연결되며 제2 기판(500) 상에 형성된다. 제1 재배선들(303)은 관통 실리콘 비아들(101, 102, 103, 104)의 상측들 간에 연결된다. 제2 재배선들(302, 304)은 범프들(201, 202, 203, 204)의 하측들 간에 연결된다. 제1 재배선들(303)과 제2 재배선들(302, 304)은 각각 관통 실리콘 비아들(101, 102, 103, 104)의 상측들과 범프들(201, 202, 203, 204)의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고, 데이지-체인 구조 상의 단선된 지점부터 입력 재배선(301)까지의 제1 연결성에 기초하여 제1 및 제2재배선들 중 단선된 적어도 하나의 재배선의 위치를 검증하고, 데이지-체인 구조 상의 그라운드와 단락된 지점부터 입력 재배선(301)까지의 제2 연결성에 기초하여 제1 및 제2재배선들 중 단락된 적어도 하나의 재배선의 위치를 검증한다.
예시적인 실시예에 있어서, 제1 연결성은 커패시턴스에 기초하여, 제2 연결성은 레지스턴스와 인덕턴스에 기초하여 결정할 수 있다. 단선-단락 테스트 구조를 갖는 3차원 집적 회로는 복수의 관통 실리콘 비아들(101, 102, 103, 104), 복수의 범프들(201, 202, 203, 204)을 제1 재배선들(303) 및 제2 재배선들(302, 304)을 이용하여 연결한다. 제1 재배선과 제2 재배선들(302, 304)로 연결된 복수의 관통 실리콘 비아들(101, 102, 103, 104)과 복수의 범프들(201, 202, 203, 204)은 데이지-체인(daisy-chain) 구조를 형성한다. 데이지-체인 구조에서 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204)에 단선, 단락이 발생하는 경우, 제1 재배선들(303) 또는 제2 재배선들(302, 304)로 연결되는 데이지-체인 구조의 제1 연결성 및 제2 연결성을 측정함으로써 단선, 단락의 위치를 파악할 수 있다. 단선, 단락의 위치를 판단함에 있어서, 입력 재배선(301)으로부터 데이지-체인 구조를 통해서 연결되는 단선, 단락된 위치까지의 커패시턴스에 기초한 제1 연결성 및 레지스턴스와 인덕턴스에 기초한 제2 연결성을 측정한다. 또한 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선, 단락이 발생하는 경우 입력 재배선(301)에서부터 각 데이지-체인 구조의 단선, 단락된 위치까지의 커패시턴스에 기초한 제1 연결성 및 레지스턴스와 인덕턴스에 기초한 제2 연결성에 대한 정보를 얻는다. 실제 3차원 집적 회로에서 측정한 커패시턴스에 기초한 제1 연결성 및 레지스턴스와 인덕턴스에 기초한 제2 연결성을 사전에 샘플을 통해서 얻은 정보와 비교하면 단선, 단락된 위치를 파악할 수 있다. 본 발명에 의한 실시예들에 의하면 3차원 집적 회로를 손상 시키지 않으면서 커패시턴스에 기초한 제1 연결성 및 제2 연결성을 측정함으로써 단선, 단락의 여부 및 위치를 정확하게 파악할 수 있다.
예시적인 실시예에 있어서, 제1 및 제2 연결성은 입력 재배선(301), 출력 재배선(305) 및 그라운드로 형성되는 투-포트 회로의 지-파라미터(G-parameter)를 이용하여 산출될 수 있다. 레지스턴스와 인덕턴스에 의한 연결성을 측정하는 방법 중의 하나로 지-파라미터를 이용할 수 있다. 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204)에 단락이 발생하는 경우 입력 재배선(301), 출력 재배선(305) 및 그라운드로 형성되는 투-포트 회로의 지-파라미터에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 지-파라미터를 사전에 샘플을 통해서 얻은 지-파라미터 정보와 비교하면 단락의 여부 및 위치를 파악할 수 있다.
예시적인 실시예에 있어서, 제1 및 제2 연결성은 입력 재배선(301)을 통하여 측정되는 타임-도메인 리플렉타머트리(Time-Domain Reflectometry, TDR)를 이용하여 산출될 수 있다. 레지스턴스와 인덕턴스에 의한 연결성을 측정하는 방법 중의 하나로 타임-도메인 리플렉타머트리를 이용할 수 있다. 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단락이 발생하는 경우 입력 재배선(301)을 통하여 타임-도메인 리플렉타머트리에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 타임-도메인 리플렉타머트리를 사전에 샘플을 통해서 얻은 타임-도메인 리플렉타머트리 정보와 비교하면 단락의 여부 및 위치를 파악할 수 있다.
도 4는 본 발명의 실시예들에 따른 단선 테스트 방법을 나타내는 순서도이다.
도 1과 도 4를 참조하면, 단선 테스트를 위하여, 3차원 집적 회로의 입출력단을 결정한다(단계 S1000). 입출력단에 기초하여 투-포트(two-port) 회로의 지-파라미터(G-parameter)를 산출한다(단계 S1100). 투-포트 회로의 지-파라미터와 단선 정보 지-파라미터를 비교한다(단계 S1200). 비교 결과를 이용하여 단선된 위치를 추출한다(단계 S1300). 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단선이 발생하는 경우 입력 재배선(301), 출력 재배선(305) 및 그라운드로 형성되는 투-포트 회로의 지-파라미터에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 지-파라미터를 사전에 샘플을 통해서 얻은 지-파라미터 정보와 비교하면 단선의 여부 및 위치를 파악할 수 있다.
도 5는 본 발명의 실시예들에 따른 단락 테스트 방법을 나타내는 순서도이다.
도 3과 도 5를 참조하면, 단락 테스트를 위하여, 3차원 집적 회로의 입출력단을 결정한다(단계 S2000). 입출력단에 기초하여 타임-도메인 리플렉타머트리(Time-Domain Reflectometry, TDR)를 산출한다(단계 S2100). 타임-도메인 리플렉타머트리와 단락 정보 타임-도메인 리플렉타머트리를 비교한다(단계 S2200). 비교 결과를 이용하여 단락된 위치를 추출한다(단계 S2300). 3차원 집적 회로의 샘플을 통해서 사전에 데이지-체인 상의 복수의 관통 실리콘 비아들(101, 102, 103, 104) 또는 복수의 범프들(201, 202, 203, 204) 간에 단락이 발생하는 경우 입력 재배선(301)을 통하여 타임-도메인 리플렉타머트리에 대한 정보를 얻는다. 그 후 실제 3차원 집적 회로에서 측정한 타임-도메인 리플렉타머트리를 사전에 샘플을 통해서 얻은 타임-도메인 리플렉타머트리 정보와 비교하면 단락의 여부 및 위치를 파악할 수 있다.
본 발명의 실시예들에 따른 단선, 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법은 3차원 집적 회로의 신뢰성과 수율 검증의 정확도를 향상함으로써 다양한 3차원 집적 회로 검증에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (11)

  1. 제1 기판을 관통하는 복수의 관통 실리콘 비아들;
    상기 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성되는 복수의 범프들;
    상기 관통 실리콘 비아들의 상측들 간에 연결되는 제1 재배선들; 및
    상기 범프들의 하측들 간에 연결되는 제2 재배선들을 포함하고,
    상기 제1 재배선들과 상기 제2 재배선들은 각각 상기 관통 실리콘 비아들의 상측들과 상기 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고,
    상기 데이지-체인 구조 상의 단선된 지점부터 입력 재배선까지의 커패시턴스에 의한 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단선된 적어도 하나의 재배선의 위치를 검증하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  2. 제1 항에 있어서,
    상기 연결성 검증에 의해 상기 단선된 적어도 하나의 재배선의 위치가 상기 제1 재배선들 중 하나인 경우, 상기 관통 실리콘 비아들 중 적어도 하나가 단선된 것으로 판단되는 것을 특징으로 하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  3. 제1 항에 있어서,
    상기 연결성 검증에 의해 상기 단선된 적어도 하나의 재배선의 위치가 상기 제2 재배선들 중 하나인 경우, 상기 범프들 중 적어도 하나가 단선된 것으로 판단되는 것을 특징으로 하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  4. 제1 항에 있어서,
    상기 연결성은 단선된 간격에 기초하여 결정되는 것을 특징으로 하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  5. 제1 항에 있어서,
    상기 커패시턴스에 의한 연결성은 입력 재배선, 출력 재배선 및 그라운드로 형성되는 투-포트 회로의 지-파라미터(G-parameter)를 이용하여 산출되는 것을 특징으로 하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  6. 제1 항에 있어서,
    상기 커패시턴스에 의한 연결성은 입력 재배선을 통하여 측정되는 타임-도메인 리플렉타머트리(Time-Domain Reflectometry,TDR)를 이용하여 산출되는 것을 특징으로 하는 단선 테스트 구조를 갖는 3차원 집적 회로.
  7. 제1 기판을 관통하는 복수의 관통 실리콘 비아들;
    상기 관통 실리콘 비아들의 하측 각각에 연결되며 제2 기판 상에 형성되는 복수의 범프들;
    상기 관통 실리콘 비아들의 상측들 간에 연결되는 제1 재배선들; 및
    상기 범프들의 하측들 간에 연결되는 제2 재배선들을 포함하고,
    상기 제1 재배선들과 상기 제2 재배선들은 각각 상기 관통 실리콘 비아들의 상측들과 상기 범프들의 하측들에 교번적으로 연결되어 데이지-체인 구조를 형성하고,
    상기 데이지-체인 구조 상의 그라운드와 단락된 지점부터 입력 재배선까지의 레지스턴스와 인덕턴스에 의한 연결성에 기초하여 상기 제1 및 상기 제2재배선들 중 단락된 적어도 하나의 재배선의 위치를 검증하는 단락 테스트 구조를 갖는 3차원 집적 회로.
  8. 제7 항에 있어서,
    상기 연결성 검증에 의해 상기 단락된 적어도 하나의 재배선의 위치가 상기 제1 재배선들 중 하나인 경우, 상기 관통 실리콘 비아들 중 적어도 하나가 단락된 것으로 판단되는 것을 특징으로 하는 단락 테스트 구조를 갖는 3차원 집적 회로.
  9. 제7 항에 있어서,
    상기 연결성 검증에 의해 상기 단락된 적어도 하나의 재배선의 위치가 상기 제2 재배선들 중 하나인 경우, 상기 범프들 중 적어도 하나가 단락된 것으로 판단되는 것을 특징으로 하는 단락 테스트 구조를 갖는 3차원 집적 회로.
  10. 3차원 집적 회로의 입출력단을 결정하는 단계;
    상기 입출력단에 기초하여 투-포트(two-port) 회로의 지-파라미터(G-parameter)를 산출하는 단계;
    상기 투-포트 회로의 지-파라미터와 단선 정보 지-파라미터를 비교하는 단계; 및
    상기 비교 결과를 이용하여 단선된 위치를 추출하는 단계를 포함하는 단선 테스트 방법.
  11. 3차원 집적 회로의 입출력단을 결정하는 단계;
    상기 입출력단에 기초하여 타임-도메인 리플렉타머트리(Time-Domain Reflectometry, TDR)를 산출하는 단계;
    상기 타임-도메인 리플렉타머트리와 단락 정보 타임-도메인 리플렉타머트리를 비교하는 단계; 및
    상기 비교 결과를 이용하여 단락된 위치를 추출하는 단계를 포함하는 단락 테스트 방법.
KR20130064551A 2013-06-05 2013-06-05 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 KR101482683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130064551A KR101482683B1 (ko) 2013-06-05 2013-06-05 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130064551A KR101482683B1 (ko) 2013-06-05 2013-06-05 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20140142876A true KR20140142876A (ko) 2014-12-15
KR101482683B1 KR101482683B1 (ko) 2015-01-16

Family

ID=52460184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130064551A KR101482683B1 (ko) 2013-06-05 2013-06-05 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법

Country Status (1)

Country Link
KR (1) KR101482683B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875837B1 (ko) * 2018-03-30 2018-07-06 한국과학기술원 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체
CN109037089A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN112309882A (zh) * 2020-09-21 2021-02-02 中国电子科技集团公司第十三研究所 三维集成器件焊接可靠性试验方法及监测系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748552B1 (ko) * 2004-12-07 2007-08-10 삼성전자주식회사 반도체 장치의 불량 분석을 위한 분석 구조체 및 이를이용한 불량 분석 방법
KR101209458B1 (ko) * 2010-12-24 2012-12-07 한국과학기술원 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037089A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法
CN109037089B (zh) * 2017-06-12 2020-09-15 力成科技股份有限公司 重布线层的测试方法
KR101875837B1 (ko) * 2018-03-30 2018-07-06 한국과학기술원 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체
CN112309882A (zh) * 2020-09-21 2021-02-02 中国电子科技集团公司第十三研究所 三维集成器件焊接可靠性试验方法及监测系统
CN112309882B (zh) * 2020-09-21 2022-06-07 中国电子科技集团公司第十三研究所 三维集成器件焊接可靠性试验方法及监测系统

Also Published As

Publication number Publication date
KR101482683B1 (ko) 2015-01-16

Similar Documents

Publication Publication Date Title
US9557376B2 (en) Apparatuses and methods for die seal crack detection
CN104237823B (zh) 一种有效验证探针卡异常的方法
CN103293503B (zh) 探针卡的检测方法
CN104658940B (zh) 一种鳍式场效晶体管电学特性的测量结构
KR101482683B1 (ko) 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법
US10823759B2 (en) Test system and method of testing a wafer for integrated circuit devices
CN106024757A (zh) 对在半导体芯片中的环境状况的检测
CN109255167B (zh) 一种ic版图焊垫之间esd电阻的调整方法
CN104900629A (zh) 一种检测偏移的测试结构
CN102967813A (zh) 一种测试结构及测试方法
US6894524B1 (en) Daisy chain gang testing
CN103137606A (zh) 电阻测试结构及方法
CN104124235B (zh) 测试结构及其测试方法
CN103390086A (zh) 电阻模型的建模方法
CN106158687B (zh) 贯孔漏电与击穿测试
CN110031744B (zh) 用于测试半导体裸片的测试探针设备及相关系统及方法
CN204834614U (zh) 晶圆测试结构
CN204256086U (zh) 一种线路板的开路短路测试装置
US9989572B1 (en) Method and apparatus for testing interposer dies prior to assembly
CN102023236A (zh) 测试结构及测试方法
CN104952750B (zh) 一种硅片电学测试的早期侦测系统及方法
US9384105B2 (en) Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
CN212540578U (zh) 一种测试结构
CN109116112A (zh) 一种导通电阻测试结构及方法
JP2014106039A (ja) 導通検査装置および導通検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 5