KR20140136641A - Lcd and manufacturing method thereof - Google Patents

Lcd and manufacturing method thereof Download PDF

Info

Publication number
KR20140136641A
KR20140136641A KR20130056889A KR20130056889A KR20140136641A KR 20140136641 A KR20140136641 A KR 20140136641A KR 20130056889 A KR20130056889 A KR 20130056889A KR 20130056889 A KR20130056889 A KR 20130056889A KR 20140136641 A KR20140136641 A KR 20140136641A
Authority
KR
South Korea
Prior art keywords
pixel electrode
contact hole
thin film
forming
film transistor
Prior art date
Application number
KR20130056889A
Other languages
Korean (ko)
Other versions
KR101639106B1 (en
Inventor
윤정호
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020130056889A priority Critical patent/KR101639106B1/en
Publication of KR20140136641A publication Critical patent/KR20140136641A/en
Application granted granted Critical
Publication of KR101639106B1 publication Critical patent/KR101639106B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

The present invention relates to a liquid crystal display and a manufacturing method thereof. The liquid crystal display according to the present invention includes: a first protective film which is formed to cover a pixel area and a thin film transistor; a pixel electrode which is formed on the pixel area; a pixel electrode pad which is extended from the pixel electrode; a second protective film having a first contact hole exposing a part of the thin film transistor and a second contact hole exposing a part of the pixel electrode pad; a common electrode which is formed in the pixel area; and a connection pad which is electrically connected to the pixel electrode pad. The liquid crystal display and the manufacturing method thereof for improving aperture ratio and transparency are provided.

Description

액정표시장치 및 그 제조방법{LCD AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device,

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 화소전극이 박막트랜지스터 상부에서 연결 패드를 통해 드레인 전극과 전기적으로 연결되도록 하여 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a liquid crystal display device in which a pixel electrode is electrically connected to a drain electrode through a connection pad from above a thin film transistor, .

일반적으로 액정표시장치(Liquid Crystal Display)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 액정표시장치는 대향되는 두 기판의 일면 또는 대향면 각각에 전계를 생성하는 전극을 형성하고, 상기 두 기판 사이에는 액정을 주입한 후, 상기 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 구동시켜 달라지는 빛의 투과율을 조절하여 화상을 표현하도록 구성된다.BACKGROUND ART [0002] In general, liquid crystal displays (LCDs) are becoming increasingly widespread due to features such as light weight, thinness, and low power consumption driving. In such a liquid crystal display device, an electrode for generating an electric field is formed on one surface or a facing surface of two opposing substrates, liquid crystal is injected between the two substrates, and a voltage is applied to the electrode, So as to express an image by adjusting the transmittance of light.

도 1은 종래 액정표시장치의 평면도이고, 도 2는 도 1의 a-a'을 따라 절단한 단면도이다.1 is a plan view of a conventional liquid crystal display device, and Fig. 2 is a cross-sectional view taken along line a-a 'of Fig.

도 1 및 도 2를 참조하면, 종래 액정표시장치는 액정층(130)을 사이에 두고 상부기판(110)과 하부기판(120)이 상호 대향되도록 배치된다.Referring to FIGS. 1 and 2, the liquid crystal display of the related art is arranged such that the upper substrate 110 and the lower substrate 120 are opposed to each other with the liquid crystal layer 130 interposed therebetween.

상기 상부기판(110)에는 차폐가 필요한 영역(통상적으로 화소영역을 제외한 나머지 영역)을 차폐하도록 블랙매트릭스(111)가 형성되고, 화소영역과 대응되는 영역에는 컬러필터(미도시)가 형성된다.A black matrix 111 is formed on the upper substrate 110 so as to shield an area required to be shielded (normally, except the pixel region), and a color filter (not shown) is formed in a region corresponding to the pixel region.

상기 하부기판(120)에는 게이트라인(121)과 데이터라인(122)이 게이트절연막(123)을 사이에 두고 매트릭스 형태로 배열되어 다수의 화소영역(p)을 정의하도록 형성된다.A gate line 121 and a data line 122 are formed on the lower substrate 120 in a matrix form with a gate insulating layer 123 interposed therebetween to define a plurality of pixel regions p.

상기 화소영역(p)의 일 측 가장자리에는 화소영역(p)에 형성되는 화소전극(127)에 선택적으로 전압이 인가되도록 하는 박막트랜지스터가 형성된다.A thin film transistor is formed on one side edge of the pixel region p so that a voltage is selectively applied to the pixel electrode 127 formed in the pixel region p.

여기서, 박막트랜지스터는 게이트라인(121)으로부터 연장되는 게이트전극(121a)과, 상기 게이트전극(121a)의 상부에 게이트절연막(123)을 사이에 두고 형성되는 액티브층(125)과, 상기 액티브층(125) 상부에 형성되는 소스전극(126a) 및 드레인전극(126b)을 포함하여 구성된다.The thin film transistor includes a gate electrode 121a extending from the gate line 121 and an active layer 125 formed on the gate electrode 121a with a gate insulating film 123 interposed therebetween, And a source electrode 126a and a drain electrode 126b formed on the substrate 125.

그리고, 박막트랜지스터의 상부에는 무기절연막(124a)과 유기절연막(124b)이 순차적으로 적층되어 구성된 제1보호막(124)이 형성된다.A first passivation layer 124 is formed on the top of the thin film transistor. The first passivation layer 124 is formed by sequentially stacking an inorganic insulating layer 124a and an organic insulating layer 124b.

상기 제1보호막(124)의 상부에는 화소영역(p)에 화소전극(127)이 형성되고, 그 상부에 제2보호막(128)이 형성된다.A pixel electrode 127 is formed on the pixel region p and a second protective film 128 is formed on the first protective film 124.

여기서, 상기 박막트랜지스터의 드레인전극(126b)이 노출되도록 제1보호막(124) 및 제2보호막(128)이 식각되어 제1컨택홀(128a)이 형성되고, 상기 화소영역(p)에서는 화소전극(127)의 일부가 노출되도록 제2보호막(128)이 식각되어 제2컨택홀(128b)이 형성된다.The first passivation layer 124 and the second passivation layer 128 are etched to form the first contact hole 128a so that the drain electrode 126b of the thin film transistor is exposed. In the pixel region p, The second protective film 128 is etched to expose a part of the second contact hole 127, thereby forming the second contact hole 128b.

그리고, 제2보호막(128)의 상부 중 화소영역에는 화소전극과 대향되며 빗살 형태로 형성된 공통전극(129)이 형성된다. 또한, 박막트랜지스터의 상부에는 상기 공통전극(129)과 동시에 형성되는 아일랜드(island) 형태의 연결 패드(129a)가 형성되는데, 상기 연결 패드(129a)는 제1컨택홀(128a)을 통해서 드레인전극과 전기적으로 접속되고, 제2컨택홀(128b)을 통해서 전기적으로 접속되도록 형성된다.A common electrode 129 formed in a comb shape is formed in the pixel region of the upper portion of the second protective film 128 so as to face the pixel electrode. An island-shaped connection pad 129a formed at the same time as the common electrode 129 is formed on the top of the TFT. The connection pad 129a is electrically connected to the drain electrode via the first contact hole 128a, And is formed to be electrically connected through the second contact hole 128b.

그런데, 상기와 같이 구성하면 제1컨택홀(126b)과 제2컨택홀(128b) 모두를 차폐하기 위한 그 차폐영역이 넓어져 화소영역(p)의 개구부가 상대적으로 감소하고, 이로 인해 전체적인 투과율이 감소하는 문제점이 있었다.However, with the above configuration, the shielding region for shielding both the first contact hole 126b and the second contact hole 128b is widened, so that the opening of the pixel region p is relatively reduced, .

본 발명의 과제는 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 박막트랜지스터의 상부에 공통전극과 동시에 아일랜드 형태의 연결 패드를 형성하고, 박막트랜지스터의 상부에 화소전극으로부터 연장된 화소전극 패드를 상기 연결 패드에 전기적으로 접속가능하도록 형성하여 개구율 및 투과율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a thin film transistor in which an island-shaped connection pad is formed at the same time as a common electrode on a top of a thin film transistor, And to provide a liquid crystal display device and a method of manufacturing the same that can be formed so as to be electrically connectable to the connection pads to improve an aperture ratio and a transmittance.

또한, 박막트랜지스터 상부에 형성되는 화소전극 패드의 하부에 형성되는 보호막의 두께를 1㎛ ~ 4㎛로 형성하여, 화소전극 패드에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.A liquid crystal display device capable of preventing the deterioration of the characteristics of the thin film transistor along the pixel electrode pad by forming the protective film formed on the lower portion of the pixel electrode pad formed on the thin film transistor to have a thickness of 1 mu m to 4 mu m, Method.

상기 과제는, 본 발명에 따라, 다수의 게이트라인과 데이터라인에 의해 화소영역이 정의되고, 상기 화소영역에는 화소전극 및 공통전극이 형성되고, 상기 화소영역의 일 측에 상기 화소전극에 선택적으로 전압을 인가하도록 형성되는 박막트랜지스터를 포함하는 액정표시장치에 있어서, 상기 화소영역 및 상기 박막트랜지스터를 덮도록 형성되는 제1보호막; 상기 제1보호막의 상부 중 상기 화소영역에 형성되는 화소전극; 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 화소전극에서 연장되는 화소전극 패드; 상기 화소전극 패드 및 상기 화소전극을 덮도록 형성되며, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과, 상기 화소전극 패드의 일부를 노출시키는 제2컨택홀이 형성된 제2보호막; 상기 제2보호막 상부 중 상기 화소전극과 대향되며, 화소영역에 형성되는 공통전극; 및, 상기 제2보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되도록 형성되는 아일랜드 형태의 연결 패드;를 포함하는 것을 특징으로 하는 액정표시장치에 의해 달성될 수 있다.According to an embodiment of the present invention, a pixel region is defined by a plurality of gate lines and a plurality of data lines, a pixel electrode and a common electrode are formed in the pixel region, A liquid crystal display comprising a thin film transistor formed to apply a voltage, the liquid crystal display comprising: a first protective layer formed to cover the pixel region and the thin film transistor; A pixel electrode formed in the pixel region in an upper portion of the first protective film; A pixel electrode pad formed on the upper portion of the first passivation layer and extending from the pixel electrode; A second passivation layer covering the pixel electrode pad and the pixel electrode and having a first contact hole exposing a part of the thin film transistor and a second contact hole exposing a part of the pixel electrode pad; A common electrode facing the pixel electrode in an upper portion of the second passivation layer and formed in a pixel region; And a second passivation layer formed on the upper portion of the second passivation layer and electrically connected to the thin film transistor through the first contact hole and electrically connected to the pixel electrode pad through the second contact hole And a connecting pad in the form of an island.

여기서, 상기 제1보호막은 무기절연막과, 상기 무기절연막을 덮도록 형성되는 유기절연막을 포함하는 것이 바람직하다.Here, the first protective film preferably includes an inorganic insulating film and an organic insulating film formed to cover the inorganic insulating film.

또한, 상기 화소전극 패드와 상기 화소전극은 동일층에 형성되는 것이 바람직하다.The pixel electrode pad and the pixel electrode are preferably formed on the same layer.

또한, 상기 연결 패드와 상기 공통전극은 동일층에 형성되는 것이 바람직하다.The connection pad and the common electrode are preferably formed on the same layer.

또한, 상기 유기절연막의 두께는 1㎛ 내지 4㎛인 것이 바람직하다.The thickness of the organic insulating film is preferably 1 占 퐉 to 4 占 퐉.

상기 액정표시장치의 제조방법은, 화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계; 상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하는 단계; 상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계; 상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성하는 단계; 및, 상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것이 바람직하다.A method of manufacturing a liquid crystal display device includes: preparing a substrate having a gate line and a data line defining a pixel region and a thin film transistor for driving liquid crystal formed on one side of the pixel region; Forming a first protective film to cover the gate lines, the data lines, and the thin film transistors; Forming a pixel electrode in the pixel region of the upper portion of the first passivation layer and forming a pixel electrode pad extending from the pixel electrode on the upper portion of the first passivation layer; Forming a second protective film to cover the pixel electrode and the pixel electrode pad, forming a first contact hole exposing a part of the thin film transistor and a second contact hole exposing a part of the pixel electrode pad; And a common electrode formed on a pixel region of the upper portion of the second passivation film so as to face the pixel electrode and electrically connected to the thin film transistor through the first contact hole on the upper portion of the second passivation layer, And forming a connection pad electrically connected to the pixel electrode pad through the second contact hole.

여기서, 상기 제1보호막을 형성하는 단계는 상기 박막트랜지스터의 상부와 상기 화소영역을 덮는 무기절연막과 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하는 것이 바람직하다.The forming of the first passivation layer may include sequentially forming an inorganic insulating film covering the upper portion of the thin film transistor and the pixel region, and an organic insulating film covering the inorganic insulating film.

한편, 상기 액정표시장치의 다른 제조방법은, 화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계; 상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하고, 상기 제1보호막에 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀을 형성하는 단계; 상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계; 상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 제1컨택홀이 노출되도록 제2보호막을 제거하고 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성하는 단계; 상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것이 바람직하다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, comprising: preparing a substrate on which a gate line and a data line defining a pixel region are formed and a thin film transistor for driving liquid crystal is formed on one side of the pixel region; Forming a first protective film to cover the gate line, the data line, and the thin film transistor, and forming a first contact hole exposing a portion of the thin film transistor in the first protective film; Forming a pixel electrode in the pixel region of the upper portion of the first passivation layer and forming a pixel electrode pad extending from the pixel electrode on the upper portion of the first passivation layer; Forming a second protective layer to cover the pixel electrode and the pixel electrode pad, forming a second contact hole exposing a part of the pixel electrode pad, removing the second protective layer to expose the first contact hole, A common electrode is formed in an upper portion of the second protective film in the pixel region so as to face the pixel electrode and is electrically connected to the thin film transistor through the first contact hole over the thin film transistor of the second protective film upper portion, And forming a connection pad electrically connected to the pixel electrode pad through the contact hole.

여기서, 상기 제1보호막을 형성하고 제1컨택홀을 형성하는 단계는, 상기 박막트랜지스터 상부 및 상기 화소영역을 덮는 무기절연막과, 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하고, 상기 무기절연막과 상기 유기절연막을 식각하여 제1컨택홀을 형성하는 것이 바람직하다.The step of forming the first protective film and forming the first contact hole may include sequentially forming an inorganic insulating film covering the upper portion of the thin film transistor and the pixel region and an organic insulating film covering the inorganic insulating film, And the organic insulating layer is etched to form the first contact hole.

또한, 상기 화소전극과 상기 화소전극 패드는 동일층에 동일공정으로 형성하는 것이 바람직하다.In addition, the pixel electrode and the pixel electrode pad are preferably formed in the same layer in the same process.

또한, 상기 연결 패드와 상기 공통전극은 동일층에 동일공정으로 형성하는 것이 바람직하다.It is preferable that the connection pad and the common electrode are formed in the same layer in the same process.

또한, 상기 유기절연막의 두께는 1㎛ 내지 4㎛로 형성하는 것이 바람직하다.It is preferable that the thickness of the organic insulating film is 1 占 퐉 to 4 占 퐉.

본 발명에 따르면, 박막트랜지스터의 상부에 공통전극과 동시에 아일랜드 형태의 연결 패드를 형성하고, 박막트랜지스터의 상부에 화소전극으로부터 연장된 화소전극 패드를 상기 연결 패드에 전기적으로 접속가능하도록 형성하여 개구율 및 투과율을 향상시킬 수 있는 액정표시장치 및 그 제조방법이 제공된다.According to the present invention, an island-shaped connection pad is formed at the same time as a common electrode on a top of a thin film transistor, and a pixel electrode pad extending from the pixel electrode on the top of the TFT is electrically connected to the connection pad, A liquid crystal display device capable of improving the transmittance and a method of manufacturing the same are provided.

또한, 박막트랜지스터 상부에 형성되는 화소전극 패드의 하부에 형성되는 보호막의 두께를 1㎛ ~ 4㎛로 형성하여, 화소전극 패드에 따른 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시장치 및 그 제조방법이 제공된다.A liquid crystal display device capable of preventing the deterioration of the characteristics of the thin film transistor along the pixel electrode pad by forming the protective film formed on the lower portion of the pixel electrode pad formed on the thin film transistor to have a thickness of 1 mu m to 4 mu m, Method is provided.

도 1은 종래 액정표시장치의 평면도,
도 2는 도 1의 a-a'을 따라 절단한 단면도,
도 3은 본 발명의 제1실시예에 따른 액정표시장치의 평면도,
도 4는 도 1의 A-A'을 따라 절단한 단면도,
도 5 내지 도 9는 도 3의 공정순서도이다.1 is a plan view of a conventional liquid crystal display device,
Fig. 2 is a cross-sectional view taken along line a-a 'of Fig. 1,
3 is a plan view of a liquid crystal display device according to a first embodiment of the present invention,
4 is a cross-sectional view taken along line A-A 'in Fig. 1,
5 to 9 are flow charts of the process of FIG.

설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.Prior to the description, components having the same configuration are denoted by the same reference numerals as those in the first embodiment. In other embodiments, configurations different from those of the first embodiment will be described do.

이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 액정표시장치에 대하여 상세하게 설명한다.Hereinafter, a liquid crystal display according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 제1실시예에 따른 액정표시장치의 평면도이고, 도 4는 도 3의 A-A'을 따라 절단한 단면도이다.FIG. 3 is a plan view of a liquid crystal display device according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line A-A 'of FIG.

도 3 내지 도 4를 참조하면, 본 발명의 제1실시예에 따른 액정표시장치는 상호 대향배치되는 상부기판(10)과 하부기판(20)의 사이에 개재되는 액정층(30)을 포함하여 구성된다.3 to 4, the liquid crystal display according to the first embodiment of the present invention includes an upper substrate 10 disposed to face each other and a liquid crystal layer 30 interposed between the lower substrate 20 .

상기 상부기판(10)에는 후술하는 게이트라인(21) 및 데이터라인(22)에 의해 정의되는 화소영역(P)을 제외한 나머지 영역을 차폐하도록 블랙매트릭스(11)가 형성되며, 상기 화소영역(P)과 대향되는 영역에는 컬러필터(미도시)가 형성된다.A black matrix 11 is formed on the upper substrate 10 so as to shield a remaining region excluding a pixel region P defined by a gate line 21 and a data line 22 to be described later, A color filter (not shown) is formed.

상기 하부기판(20)에는 게이트 절연막을 사이에 두고 다수의 게이트라인(21)과 데이터라인(22)이 형성되어 매트릭스 형태의 화소영역(P)이 정의된다.A plurality of gate lines 21 and data lines 22 are formed on the lower substrate 20 with a gate insulating film interposed therebetween to define a pixel region P in a matrix form.

그리고, 화소영역(P)의 일 측 가장자리는 상기 화소영역(P)에 선택적으로 전압을 인가하도록 박막트랜지스터가 형성된다.A thin film transistor is formed on one edge of the pixel region P so as to selectively apply a voltage to the pixel region P. [

상기 박막트랜지스터는 게이트라인(21)으로부터 화소영역(P) 측으로 연장되는 게이트전극(21a)과, 게이트전극(21a)을 덮도록 형성되는 액티브층(24), 액티브층(24) 상부에 채널영역을 형성하도록 이격형성되는 소스전극(25a) 및 드레인전극(25b)을 포함하여 구성된다.The thin film transistor includes a gate electrode 21a extending from the gate line 21 to the pixel region P, an active layer 24 formed to cover the gate electrode 21a, And a source electrode 25a and a drain electrode 25b spaced apart from each other to form a gate electrode 25a.

상기 박막트랜지스터 및 화소영역(P)의 상부에는 제1보호막(26)이 형성되며, 이때, 제1보호막(26)은 무기절연막(26a)이 형성되고, 그 상부에 무기절연막(26a)을 덮도록 유기절연막(26b)이 순차적으로 적층형성된다.The first protective film 26 is formed on the upper portion of the thin film transistor and the pixel region P. The first protective film 26 is formed with an inorganic insulating film 26a and an inorganic insulating film 26a is formed thereon. An organic insulating film 26b is sequentially stacked.

이때, 유기절연막(26b)은 1㎛ ~ 4㎛의 두께로 형성되는 것이 후술하는 화소전극 패드(27a)에 따른 박막트랜지스터의 특성 저하를 방지할 수 있다.At this time, the organic insulating layer 26b is formed to have a thickness of 1 to 4 占 퐉, thereby preventing deterioration of characteristics of the thin film transistor along the pixel electrode pad 27a described later.

상기 제1보호막(26)의 상부 중 화소영역(P)에는 화소전극(27)이 형성되고, 박막트랜지스터 상부에는 상기 화소전극(27)으로부터 박막트랜지스터 상부로 연장되는 화소전극 패드(27a)가 형성된다.A pixel electrode 27 is formed in the pixel region P of the upper portion of the first protective film 26 and a pixel electrode pad 27a extending from the pixel electrode 27 to the upper portion of the thin film transistor is formed on the thin film transistor do.

상기 화소전극 패드(27a)와 화소전극(27)의 상부에는 제2보호막(28)이 형성되고, 이때, 박막트랜지스터의 드레인전극(25b)을 노출시키는 제1컨택홀(28a)과 화소전극 패드(27a)의 일부를 노출시키는 제2컨택홀(28b)은 제1보호막(26) 및 제2보호막(28)을 선택적으로 식각하여 형성된다.A second passivation layer 28 is formed on the pixel electrode pad 27a and the pixel electrode 27. A first contact hole 28a exposing the drain electrode 25b of the thin film transistor, The second contact hole 28b exposing a part of the first passivation film 27a is formed by selectively etching the first passivation film 26 and the second passivation film 28. [

상기 제2보호막(28) 상부 중 화소영역(P)에는 공통전극(29)이 형성되고, 박막트랜지스터 상부에는 상술한 제1컨택홀(28a)을 통해 드레인전극(25b)과 전기적으로 접속되고, 제2컨택홀(28b)을 통해 화소전극 패드(27a)와 전기적으로 접속되는 연결 패드(29a)가 공통전극(29)과 동일층이면서 아일랜드 형태로 형성된다.A common electrode 29 is formed in the pixel region P of the upper portion of the second protective film 28. The common electrode 29 is electrically connected to the drain electrode 25b through the first contact hole 28a above the thin film transistor, A connection pad 29a electrically connected to the pixel electrode pad 27a through the second contact hole 28b is formed in an island shape with the same layer as the common electrode 29. [

상술한 바와 같은 구조를 통해 드레인전극(25b)으로부터 인가되는 신호는 화소전극(27)에 공급되고, 공통전극(29)과 화소전극(27) 사이에서는 프린지 필드가 형성되어 액정 구동이 가능하게 된다.A signal applied from the drain electrode 25b is supplied to the pixel electrode 27 and a fringe field is formed between the common electrode 29 and the pixel electrode 27 to enable liquid crystal driving .

이는, 종래 액정표시장치에서 제2컨택홀(128b)을 차폐하기 위해 블랙매트릭스(11)를 형성하는 것에 비해 현저하게 개구율을 향상시킬 수 있다.This can remarkably improve the aperture ratio compared with the case where the black matrix 11 is formed to shield the second contact hole 128b in the conventional liquid crystal display device.

아울러, 박막트랜지스터의 상부에서 화소전극 패드(27a)에 의해 박막트랜지스터의 특성이 저하될 수 있으나, 유기절연막(26b)의 두께를 충분히 확보함으로써 서로 간의 전기적 간섭을 배제할 수 있다.
In addition, the characteristics of the thin film transistor can be lowered by the pixel electrode pad 27a in the upper portion of the thin film transistor. However, by sufficiently ensuring the thickness of the organic insulating film 26b, electrical interference between each other can be eliminated.

다음으로, 상기 액정표시장치의 제조방법에 대해 설명한다.Next, a manufacturing method of the liquid crystal display device will be described.

도 5 내지 도 9는 본 발명의 제1실시예에 따른 공정순서도이다. 먼저, 도 5를 참조하면, 하부기판(20)에 제1마스크를 이용하여 게이트라인(도 3의 21) 및 게이트전극(21a)을 패터닝하여 형성한다.5 to 9 are process flow diagrams according to the first embodiment of the present invention. Referring to FIG. 5, a gate line (21 in FIG. 3) and a gate electrode 21a are formed on a lower substrate 20 by patterning using a first mask.

그리고, 상기 게이트라인(21) 및 게이트전극(21a)을 포함한 하부기판(20) 전면에 게이트절연막(23)을 형성한다.A gate insulating film 23 is formed on the entire surface of the lower substrate 20 including the gate line 21 and the gate electrode 21a.

그리고, 도 6에서와 같이, 게이트절연막(23) 상부에 액티브층 형성용 물질을 도포하고, 제2마스크를 이용하여 게이트전극(21a)의 상부에 액티브층(24)을 형성시킨다.Then, as shown in FIG. 6, an active layer forming material is applied on the gate insulating film 23, and an active layer 24 is formed on the gate electrode 21a using a second mask.

이어, 액티브층(24)을 포함한 하부기판(20) 전면에 데이터라인 형성용 물질을 도포하고, 제3마스크를 이용하여 게이트라인(21)과 교차배열되는 데이터라인(도 3의 22)을 형성하고, 동시에 액티브층(24) 상부에는 소스전극(25a) 및 드레인전극(25b)을 패터닝하여 박막트랜지스터를 형성한다.Subsequently, a data line forming material is applied to the entire surface of the lower substrate 20 including the active layer 24, and a data line (22 in FIG. 3) is formed to cross the gate line 21 by using a third mask At the same time, a source electrode 25a and a drain electrode 25b are patterned on the active layer 24 to form a thin film transistor.

이때, 소스전극(25a)과 드레인전극(25b)은 그 사이에 채널영역이 형성되도록 상호 이격되도록 패터닝한다.At this time, the source electrode 25a and the drain electrode 25b are patterned so as to be spaced apart from each other so that a channel region is formed therebetween.

그리고, 도 7에서와 같이, 상기 박막트랜지스터를 포함한 게이트 절연막 전면에 무기절연막(26a)을 형성하고, 그 상부에 유기절연막(26b)을 1㎛ ~ 4㎛의 두께로 형성하여 무기절연막(26a)과 유기절연막(26b)으로 구성된 제1보호막(26)을 형성한다.7, an inorganic insulating film 26a is formed on the entire surface of the gate insulating film including the thin film transistor, and an organic insulating film 26b is formed on the entire surface of the gate insulating film to have a thickness of 1 to 4 mu m, And the organic insulating film 26b are formed.

다음, 도 8에서와 같이, 제1보호막(26) 상부에 화소전극 형성용 물질을 도포하고, 제4마스크를 이용하여 화소영역(P)에서는 화소전극(27)이 형성되도록 패터닝하고, 동시에 박막트랜지스터 상부에는 화소전극(27)으로부터 연장된 화소전극 패드(27a)가 형성되도록 패터닝한다.Next, as shown in FIG. 8, a pixel electrode forming material is applied to the top of the first protective film 26, the pixel electrode 27 is formed in the pixel region P using a fourth mask, And a pixel electrode pad 27a extending from the pixel electrode 27 is formed on the transistor.

그리고, 화소전극(27) 및 화소전극 패드(27a)를 포함한 제1보호막(26) 전면에 제2보호막(28)을 형성하고, 제5마스크를 이용하여 화소영역(P)에서는 드레인전극(25b)이 노출되도록 제1보호막(26) 및 제2보호막(28)을 선택적으로 제거하여 제1컨택홀(28a)을 형성하고, 동시에 화소전극 패드(27a) 상에는 제2보호막(28)을 선택적으로 제거하여 제2컨택홀(28b)을 형성한다.The second protective film 28 is formed on the entire surface of the first protective film 26 including the pixel electrode 27 and the pixel electrode pad 27a and the drain electrode 25b The first protective film 26 and the second protective film 28 are selectively removed to form the first contact hole 28a and the second protective film 28 is selectively formed on the pixel electrode pad 27a Thereby forming a second contact hole 28b.

이어, 도 9에서와 같이, 제6마스크를 이용하여 제2보호막(28) 상부 중 화소영역(P)에는 슬릿(slit)을 가지는 공통전극(29)을 형성하며, 동시에 박막트랜지스터 상부에는 공통전극(29)과 동일층에 아일랜드(island) 형태의 연결 패드(29a)를 형성한다.9, a common electrode 29 having a slit is formed in the pixel region P of the upper portion of the second protective film 28 by using a sixth mask, and at the same time, The connection pad 29a in the form of an island is formed on the same layer as the connection pad 29. [

이때, 연결 패드(29a)는 제1컨택홀(28a)을 통해서 드레인전극(25b)과 전기적으로 접속되고, 제2컨택홀(28b)을 통해 화소전극 패드(27a)과 전기적으로 접속되도록 형성한다.At this time, the connection pad 29a is electrically connected to the drain electrode 25b through the first contact hole 28a and is electrically connected to the pixel electrode pad 27a through the second contact hole 28b .

상기와 같은 방법으로 박막트랜지스터 상부에서 드레인전극(25b)과 화소전극(27)이 전기적으로 접속되도록 할 수 있어, 블랙매트릭스(11)에 의해 차폐되는 영역을 종래보다 작게 하여 개구율이 향상될 수 있다.The drain electrode 25b and the pixel electrode 27 can be electrically connected to each other at the upper portion of the thin film transistor in the same manner as described above and the area shielded by the black matrix 11 can be made smaller than in the prior art, .

한편, 상기 제조방법의 일부 공정을 변경하여 아래와 같은 방법으로 제조할 수도 있다.On the other hand, some processes of the above production method may be modified to produce the following method.

구체적으로, 제1보호막을 형성한 다음에 제1컨택홀을 형성하고, 화소전극 및 화소전극 패드를 형성한 다음에 제2보호막을 형성하면서 제1컨택홀이 노출되도록 제2보호막을 제거하면서 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성할 수도 있다.Specifically, after the first protective film is formed, a first contact hole is formed, a pixel electrode and a pixel electrode pad are formed, and then a second protective film is formed. And a second contact hole exposing a part of the electrode pad may be formed.

본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.The scope of the present invention is not limited to the above-described embodiments, but may be embodied in various forms of embodiments within the scope of the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.

※도면의 주요 부분에 대한 부호의 설명※
10 : 상부기판 11 : 블랙매트릭스
20 : 하부기판 21 : 게이트라인
21a : 게이트전극 22 : 데이터라인
23 : 게이트절연막 24 : 액티브층
25a : 소스전극 25b : 드레인전극
26 : 제1보호막 26a : 무기절연막
26b : 유기절연막 27 : 화소전극
27a : 화소전극 패드 28 : 제2보호막
28a : 제1컨택홀 28b : 제2컨택홀
29 : 공통전극 29a : 연결 패드 [Description of Reference Numerals]
10: upper substrate 11: black matrix
20: lower substrate 21: gate line
21a: gate electrode 22: data line
23: gate insulating film 24: active layer
25a: source electrode 25b: drain electrode
26: first protective film 26a: inorganic insulating film
26b: organic insulating film 27: pixel electrode
27a: pixel electrode pad 28: second protective film
28a: first contact hole 28b: second contact hole
29: common electrode 29a: connection pad

Claims (12)

다수의 게이트라인과 데이터라인에 의해 화소영역이 정의되고, 상기 화소영역에는 화소전극 및 공통전극이 형성되고, 상기 화소영역의 일 측에 상기 화소전극에 선택적으로 전압을 인가하도록 형성되는 박막트랜지스터를 포함하는 액정표시장치에 있어서,
상기 화소영역 및 상기 박막트랜지스터를 덮도록 형성되는 제1보호막;
상기 제1보호막의 상부 중 상기 화소영역에 형성되는 화소전극;
상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 화소전극에서 연장되는 화소전극 패드;
상기 화소전극 패드 및 상기 화소전극을 덮도록 형성되며, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과, 상기 화소전극 패드의 일부를 노출시키는 제2컨택홀이 형성된 제2보호막;
상기 제2보호막 상부 중 상기 화소전극과 대향되며, 화소영역에 형성되는 공통전극; 및,
상기 제2보호막 상부 중 상기 박막트랜지스터 상부에 형성되며, 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되도록 형성되는 아일랜드 형태의 연결 패드;를 포함하는 것을 특징으로 하는 액정표시장치.A pixel region is defined by a plurality of gate lines and a plurality of data lines, a pixel electrode and a common electrode are formed in the pixel region, and a thin film transistor is formed on one side of the pixel region so as to selectively apply a voltage to the pixel electrode In the liquid crystal display device,
A first passivation layer formed to cover the pixel region and the thin film transistor;
A pixel electrode formed in the pixel region in an upper portion of the first protective film;
A pixel electrode pad formed on the upper portion of the first passivation layer and extending from the pixel electrode;
A second passivation layer covering the pixel electrode pad and the pixel electrode and having a first contact hole exposing a part of the thin film transistor and a second contact hole exposing a part of the pixel electrode pad;
A common electrode facing the pixel electrode in an upper portion of the second passivation layer and formed in a pixel region; And
An island shape formed on the upper portion of the second protective film and electrically connected to the thin film transistor through the first contact hole and electrically connected to the pixel electrode pad through the second contact hole; And a connection pad of the liquid crystal display panel. 제 1항에 있어서,
상기 제1보호막은 무기절연막과, 상기 무기절연막을 덮도록 형성되는 유기절연막을 포함하는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the first protective film comprises an inorganic insulating film and an organic insulating film formed to cover the inorganic insulating film. 제 1항에 있어서,
상기 화소전극 패드와 상기 화소전극은 동일층에 형성되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the pixel electrode pad and the pixel electrode are formed on the same layer. 제 2항에 있어서,
상기 연결 패드와 상기 공통전극은 동일층에 형성되는 것을 특징으로 하는 액정표시장치.3. The method of claim 2,
Wherein the connection pad and the common electrode are formed on the same layer. 제 2항에 있어서,
상기 유기절연막의 두께는 1㎛ 내지 4㎛인 것을 특징으로 하는 액정표시장치.3. The method of claim 2,
Wherein the thickness of the organic insulating film is 1 占 퐉 to 4 占 퐉. 액정표시장치의 제조방법에 있어서,
화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계;
상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하는 단계;
상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계;
상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀과 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성하는 단계; 및,
상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.A method of manufacturing a liquid crystal display device,
Preparing a substrate on which a gate line and a data line defining a pixel region are formed and a thin film transistor for liquid crystal driving is formed on one side of the pixel region;
Forming a first protective film to cover the gate lines, the data lines, and the thin film transistors;
Forming a pixel electrode in the pixel region of the upper portion of the first passivation layer and forming a pixel electrode pad extending from the pixel electrode on the upper portion of the first passivation layer;
Forming a second protective film to cover the pixel electrode and the pixel electrode pad, forming a first contact hole exposing a part of the thin film transistor and a second contact hole exposing a part of the pixel electrode pad; And
A common electrode is formed in an upper portion of the second protective film in the pixel region so as to face the pixel electrode and is electrically connected to the thin film transistor through the first contact hole over the thin film transistor of the second protective film upper portion, And forming a connection pad electrically connected to the pixel electrode pad through the contact hole. 제 6항에 있어서,
상기 제1보호막을 형성하는 단계는 상기 박막트랜지스터의 상부와 상기 화소영역을 덮는 무기절연막과 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method according to claim 6,
Wherein the forming of the first protective film comprises sequentially forming an inorganic insulating film covering the upper portion of the thin film transistor and the pixel region, and an organic insulating film covering the inorganic insulating film. 액정표시장치의 제조방법에 있어서,
화소영역을 정의하는 게이트라인과 데이터라인이 형성되고, 상기 화소영역의 의 일 측에 액정구동을 위한 박막트랜지스터가 형성된 기판을 준비하는 단계;
상기 게이트라인과 데이터라인 및 박막트랜지스터를 덮도록 제1보호막을 형성하고, 상기 제1보호막에 상기 박막트랜지스터의 일부를 노출시키는 제1컨택홀을 형성하는 단계;
상기 제1보호막 상부 중 상기 화소영역에 화소전극을 형성하고, 상기 제1보호막 상부 중 상기 박막트랜지스터 상부에 상기 화소전극에서 연장된 화소전극 패드를 형성하는 단계;
상기 화소전극 및 상기 화소전극 패드의 상부를 덮도록 제2보호막을 형성하고, 상기 제1컨택홀이 노출되도록 제2보호막을 제거하고 화소전극 패드 일부를 노출시키는 제2컨택홀을 형성하는 단계; 및,
상기 제2보호막 상부 중 상기 화소전극과 대향되게 화소영역에 공통전극을 형성하고, 상기 제2보호막 상부 중 박막트랜지스터 상부에 상기 제1컨택홀을 통해 상기 박막트랜지스터와 전기적으로 접속되고, 상기 제2컨택홀을 통해 상기 화소전극 패드와 전기적으로 접속되는 연결 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.A method of manufacturing a liquid crystal display device,
Preparing a substrate on which a gate line and a data line defining a pixel region are formed and a thin film transistor for liquid crystal driving is formed on one side of the pixel region;
Forming a first protective film to cover the gate line, the data line, and the thin film transistor, and forming a first contact hole exposing a portion of the thin film transistor in the first protective film;
Forming a pixel electrode in the pixel region of the upper portion of the first passivation layer and forming a pixel electrode pad extending from the pixel electrode on the upper portion of the first passivation layer;
Forming a second protective layer to cover the pixel electrode and the pixel electrode pad, forming a second contact hole exposing a part of the pixel electrode pad, removing the second protective layer to expose the first contact hole, And
A common electrode is formed in an upper portion of the second protective film in the pixel region so as to face the pixel electrode and is electrically connected to the thin film transistor through the first contact hole over the thin film transistor of the second protective film upper portion, And forming a connection pad electrically connected to the pixel electrode pad through the contact hole. 제 8항에 있어서,
상기 제1보호막을 형성하고 제1컨택홀을 형성하는 단계는,
상기 박막트랜지스터 상부 및 상기 화소영역을 덮는 무기절연막과, 상기 무기절연막을 덮는 유기절연막을 순차적으로 형성하고, 상기 무기절연막과 상기 유기절연막을 식각하여 제1컨택홀을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.9. The method of claim 8,
The forming of the first protective film and the formation of the first contact hole may include:
An inorganic insulating film covering the upper portion of the thin film transistor and the pixel region and an organic insulating film covering the inorganic insulating film are sequentially formed and the first contact hole is formed by etching the inorganic insulating film and the organic insulating film. ≪ / RTI > 제 6항 또는 제 8항에 있어서,
상기 화소전극과 상기 화소전극 패드는 동일층에 동일공정으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.9. The method according to claim 6 or 8,
Wherein the pixel electrode and the pixel electrode pad are formed in the same layer in the same process. 제 6항 또는 제 8항에 있어서,
상기 연결 패드와 상기 공통전극은 동일층에 동일공정으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.9. The method according to claim 6 or 8,
Wherein the connection pad and the common electrode are formed on the same layer in the same process. 제 6항 또는 제 8항에 있어서,
상기 유기절연막의 두께는 1㎛ 내지 4㎛로 형성하는 것을 특징으로 하는 액정표시장치.
9. The method according to claim 6 or 8,
Wherein the thickness of the organic insulating film is 1 占 퐉 to 4 占 퐉.
KR1020130056889A 2013-05-21 2013-05-21 Lcd and manufacturing method thereof KR101639106B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130056889A KR101639106B1 (en) 2013-05-21 2013-05-21 Lcd and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056889A KR101639106B1 (en) 2013-05-21 2013-05-21 Lcd and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20140136641A true KR20140136641A (en) 2014-12-01
KR101639106B1 KR101639106B1 (en) 2016-07-12

Family

ID=52456814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056889A KR101639106B1 (en) 2013-05-21 2013-05-21 Lcd and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101639106B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034727A (en) * 1997-10-30 1999-05-15 구자홍 LCD and its manufacturing method
KR20070024131A (en) * 2005-08-26 2007-03-02 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the same
KR20110112695A (en) * 2010-04-07 2011-10-13 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
KR20120107269A (en) * 2011-03-21 2012-10-02 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034727A (en) * 1997-10-30 1999-05-15 구자홍 LCD and its manufacturing method
KR20070024131A (en) * 2005-08-26 2007-03-02 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the same
KR20110112695A (en) * 2010-04-07 2011-10-13 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
KR20120107269A (en) * 2011-03-21 2012-10-02 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
KR101639106B1 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
EP3483926B1 (en) Method for manufacturing an array substrate of an ffs type tft-lcd
KR101749757B1 (en) High Light Transmittance In-Plan Switching Liquid Crystal Display Device And Method For Manufacturing The Same
JP4442684B2 (en) Liquid crystal display device and manufacturing method thereof
JP4251799B2 (en) Liquid crystal display
KR102084177B1 (en) Thin film transistor substrate and display apparatus including the same, and fabrication method thereof
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR20130131701A (en) Array substrate for liquid crystal display and manufacturing method of the same
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR101695022B1 (en) Fringe Field Switching Type Thin Film Transistor Substrate and Manufacturing Method Thereof
JP6188793B2 (en) TFT array substrate, manufacturing method thereof, and display device
KR20130071997A (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing method thereof
KR101323477B1 (en) Liquid crystal display and fabricating method thereof
US9837449B2 (en) Display device with contact between an electrode of a thin film transistor and a pixel electrode
CN113467145B (en) Array substrate, manufacturing method and display panel
KR20120115837A (en) Fringe field switching type thin film transistor substrate and manufacturing method thereof
KR20130030975A (en) Liquid crystal display device
KR20120025887A (en) In-plane switching liquid crystal display device having high aperture ratio and method for manufacturing the same
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR101639106B1 (en) Lcd and manufacturing method thereof
KR20120129644A (en) High light transmittance thin film transistor substrate having color filter layer and manufacturing the same
KR20110076578A (en) Method for fabricating line and method for fabricating liquid crystal display device of using the same
KR20080073265A (en) Fringe field switching mode liquid crystal display device
KR20130104674A (en) Liquid crystal display apparatus and method for manufacturing the same
CN113589612B (en) Array substrate, manufacturing method and display panel
KR20130129619A (en) Fringe horizontal electric field type liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150430

Effective date: 20151222

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant