KR20110076578A - Method for fabricating line and method for fabricating liquid crystal display device of using the same - Google Patents

Method for fabricating line and method for fabricating liquid crystal display device of using the same Download PDF

Info

Publication number
KR20110076578A
KR20110076578A KR1020090133324A KR20090133324A KR20110076578A KR 20110076578 A KR20110076578 A KR 20110076578A KR 1020090133324 A KR1020090133324 A KR 1020090133324A KR 20090133324 A KR20090133324 A KR 20090133324A KR 20110076578 A KR20110076578 A KR 20110076578A
Authority
KR
South Korea
Prior art keywords
wiring
metal film
film
substrate
liquid crystal
Prior art date
Application number
KR1020090133324A
Other languages
Korean (ko)
Other versions
KR101674208B1 (en
Inventor
김강일
노소영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090133324A priority Critical patent/KR101674208B1/en
Publication of KR20110076578A publication Critical patent/KR20110076578A/en
Application granted granted Critical
Publication of KR101674208B1 publication Critical patent/KR101674208B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: A wiring forming method and method for manufacturing a liquid crystal display device using the same are provided to form a narrower width wire and an electrode than physical resolution of the light exposing device by using a mask used in an existing liquid crystal display device manufacturing process and a light exposing device. CONSTITUTION: A wire forming method includes as follows. A first step forms a first metal layer on a substrate. A second step forms a photosensitive film layer which has a reverse tapper by processing a phenomena process and light exposing and spraying a negative photosensitive film on the metal film. A third step forms a second metal film on the substrate which has the photosensitive film pattern. A fourth step forms a first wire(210) and a second wire(211) by processing an etching process by enabling a second metal film formed on the first metal film with the photosensitive pattern as a mask. A fifth step removes the second metal film. A sixth step removes the photosensitive pattern.

Description

배선 형성 방법 및 이를 이용한 액정표시장치 제조방법{Method for fabricating line and Method for fabricating liquid crystal display device of using the same}Method for fabricating line and Method for fabricating liquid crystal display device of using the same

본원 발명은 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법에 관한 것이다.The present invention relates to a wiring forming method and a method for manufacturing a liquid crystal display device using the same.

액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점이 있어 CRT(Cathode-Ray Tube)의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.Liquid crystal displays have been attracting attention as an alternative means of overcoming the shortcomings of Cathode-Ray Tubes (CRTs) due to their advantages such as miniaturization, light weight, and low power consumption. Currently, almost all information requiring display devices is required. It is being installed in the processing equipment.

이러한 액정표시장치는 일반적으로 액정의 특정한 분자 배열에 전압을 인가하여, 다른 분자 배열로 변환시켜 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치이다.Such a liquid crystal display generally applies a voltage to a specific molecular array of a liquid crystal, converts it into a different molecular array, and converts a change in optical properties into a visual change, and is a display device using modulation of light by a liquid crystal cell.

상기 액정표시장치는 화소 단위를 이루는 액정 셀의 형성 공정을 동반하는 패널 상부기판 및 하부기판의 제조공정과, 액정 배향을 위한 배향막의 형성 및 러 빙(Rubbing) 공정과, 상부기판 및 하부기판의 합착 공정과, 합착된 상부기판 및 하부기판 사이에 액정을 주입하고 봉지하는 공정 등의 여러 과정을 거쳐 완성되게 된다.The liquid crystal display device includes a manufacturing process of a panel upper substrate and a lower substrate accompanied with a process of forming a liquid crystal cell forming a pixel unit, a process of forming and rubbing an alignment layer for liquid crystal alignment, and a process of forming an upper substrate and a lower substrate. It is completed through various processes such as a bonding process, a process of injecting and encapsulating liquid crystal between the bonded upper substrate and the lower substrate.

상기 하부기판 제조공정에서는 복수개의 게이트 배선과 데이터 배선을 교차 배열하여 단위 화소 영역을 정의하고, 각각의 화소 영역에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: TFT)와 화소 전극(Pixel electrode)을 형성한다. 상기 박막 트랜지스터는 게이트 배선을 통해 공급되는 구동신호에 의해 턴온(Turn On) 되어, 상기 데이터 배선으로부터 공급되는 그래픽 신호를 화소 전극에 공급하는 스위칭 기능을 한다. 이렇게 화소 전극에 공급된 그래픽 신호는 액정을 회전시키는 전계를 발생시켜 외부광 또는 내부광을 변조시켜 화상을 디스플레이한다.In the lower substrate manufacturing process, a plurality of gate wirings and a data wiring are arranged to define a unit pixel region, and in each pixel region, a thin film transistor (TFT) and a pixel electrode, which are switching elements, are formed. do. The thin film transistor is turned on by a driving signal supplied through a gate wiring, and has a switching function of supplying a graphic signal supplied from the data wiring to a pixel electrode. The graphic signal supplied to the pixel electrode generates an electric field for rotating the liquid crystal to modulate external light or internal light to display an image.

특히, 최근 액정표시장치가 대형화, 고해상도화 되어가면서 고개구율화 및 고투과율화 특성을 갖도록 개발되고 있다.In particular, as liquid crystal displays have become larger and higher in resolution, they have been developed to have high opening ratio and high transmittance characteristics.

액정표시장치가 고개구율 및 고투과율 특성을 갖기 위해서는 정해진 화소 영역 내에 배치된 게이트 배선과 데이터 배선, 화소전극 및 공통전극의 폭을 좁게 형성하는 것이 바람직하다.In order for the liquid crystal display to have high opening ratio and high transmittance characteristics, it is preferable to form a narrow width of the gate wiring, the data wiring, the pixel electrode, and the common electrode disposed in the predetermined pixel region.

하지만, 액정표시장치 제조방법에 사용되는 노광기의 물리적 특성상 배선 폭 또는 전극 폭이 4㎛ 이하로 형성되기 어렵다. 즉, 기판 상에 금속막을 형성한 다음 감광막을 도포하고, 마스크 공정을 진행하여 노광, 현상 및 식각 공정을 진행하여 형성할 수 있는 배선 폭 또는 전극 폭은 4㎛ 내외이다.However, due to the physical characteristics of the exposure apparatus used in the liquid crystal display device manufacturing method, the wiring width or the electrode width is hardly formed to be 4 μm or less. That is, a wiring width or an electrode width that can be formed by forming a metal film on a substrate, then applying a photoresist film, and performing a mask process to perform an exposure, development, and etching process is about 4 μm.

따라서, 액정표시장치가 고개구율 및 고투과율 특성을 갖기 위해서는 화소 영역에 형성되는 배선 또는 전극 폭을 줄이는 방법이 요구된다.Therefore, in order for a liquid crystal display to have high opening ratio and high transmittance characteristics, a method of reducing wiring or electrode width formed in a pixel area is required.

본 발명은 종래 액정표시장치 제조 공정에 사용되는 마스크와 노광 장비를 이용하여 노광 장비의 물리적 해상도보다 훨씬 좁은 폭의 배선과 전극을 형성할 수 있는 배선 형성 방법을 제공함에 있다.The present invention provides a wiring forming method capable of forming wires and electrodes having a width much narrower than the physical resolution of the exposure equipment using masks and exposure equipment used in a conventional liquid crystal display device manufacturing process.

특히, 본 발명은 액정표시장치의 화소 영역에 형성되는 전극 간 거리를 좁혀 저전력, 고개구율 및 고투과율을 특성을 갖도록 한 액정표시장치 제조방법을 제공함에 있다.In particular, the present invention provides a method of manufacturing a liquid crystal display device having a characteristic of low power, high opening ratio, and high transmittance by narrowing the distance between electrodes formed in the pixel region of the liquid crystal display device.

상기와 같은 과제를 해결하기 위한 본 발명의 제 1 실시예에 따른 배선 형성 방법은, 기판 상에 제 1 금속막을 형성하는 단계; 상기 금속막 상에 네가티브 감광막을 도포하고, 노광 및 현상 공정을 진행하여 역테이퍼 구조를 갖는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴이 형성된 기판 상에 제 2 금속막을 형성하는 단계; 상기 감광막 패턴과 제 1 금속막 상에 형성된 제 2 금속막을 마스크로 하여 식각 공정을 진행하여 제 1 배선과 제 2 배선을 형성하는 단계; 상기 제 2 금속막을 제거하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함한다.According to a first aspect of the present invention, there is provided a wiring forming method including: forming a first metal film on a substrate; Applying a negative photoresist film on the metal film, and performing an exposure and development process to form a photoresist pattern having a reverse taper structure; Forming a second metal film on the substrate on which the photosensitive film pattern is formed; Performing an etching process using the photosensitive film pattern and the second metal film formed on the first metal film as a mask to form a first wiring and a second wiring; Removing the second metal film; And removing the photoresist pattern.

또한, 본 발명의 제 2 실시예에 따른 액정표시장치 제조방법은, 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정을 진행하여 게이트 전극 및 게이트 배선을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막과 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 제 2 마스크 공정을 진행하여 소스/드레인 전극, 액티브층 및 데이터 배선을 형성하는 단계; 상기 소스/드레인 전극 등이 형성된 기판 상의 전면에 보호막을 형성한 다음, 제 3 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 및 상기 보호막 상에 상기 제1항에 따라 제 4 마스크 공정을 진행하는 단계를 포함하고, 상기 제1항의 제 1 배선과 제 2 배선은 화소 영역에 형성되고, 상기 제 1 배선은 화소전극, 제 2 배선은 공통전극인 것을 특징으로 한다.In addition, a method of manufacturing a liquid crystal display device according to a second embodiment of the present invention may include forming a metal film on a substrate and then performing a first mask process to form a gate electrode and a gate wiring; A gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a source / drain metal film are sequentially formed on the substrate on which the gate electrode is formed, and then a second mask process is performed to form source / drain electrodes, active layers, and data lines. Forming; Forming a protective film on the entire surface of the substrate on which the source / drain electrodes and the like are formed, and then performing a third mask process to form contact holes; And performing a fourth mask process on the passivation layer according to claim 1, wherein the first wiring and the second wiring of claim 1 are formed in a pixel region, and the first wiring comprises a pixel electrode, a first electrode; The two wirings are characterized in that they are common electrodes.

본 발명의 배선 형성 방법은 네가티브 감광막과 식각 공정을 이용하여 기존 사용되는 마스크와 노광 장비에 의해 형성할 수 있는 배선 폭보다 좁은 폭을 갖는 배선 또는 전극을 형성할 수 있는 효과가 있다.The wiring forming method of the present invention has an effect of forming a wiring or an electrode having a width smaller than the wiring width that can be formed by a mask and exposure equipment that is used by using a negative photosensitive film and an etching process.

또한, 본 발명의 액정표시장치 제조 방법은 장비 추가 없이 화소 영역에 형성되는 전극 간 거리를 좁혀, 저전력 구동, 고개구율 및 고투과율을 구현할 수 있는 효과가 있다.In addition, the manufacturing method of the liquid crystal display of the present invention has the effect of realizing low power driving, high opening ratio, and high transmittance by narrowing the distance between electrodes formed in the pixel region without adding equipment.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소 개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so as to fully convey the spirit of the invention to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 배선 형성 공정을 도시한 것이다.1A to 1E illustrate a wiring forming process according to a first embodiment of the present invention.

아래 설명은 금속막을 증착하고 마스크 공정을 진행하여 배선을 형성하는 것을 중심으로 설명하였지만, 배선은 액정표시장치의 화소전극 또는 공통전극일 수 있다.In the following description, the wiring is formed by depositing a metal film and performing a mask process to form a wiring, but the wiring may be a pixel electrode or a common electrode of a liquid crystal display.

특히, 전극 형성 공정에 적용할 경우에는 IPS(In-Plane Switching) 모드, FFS(Fringe Field Switching) 모드와 같이 TFT(Thin Film Transistor) 기판 상에 공통전극과 화소전극이 함께 형성되는 구조에 적용할 수 있다.In particular, when applied to the electrode forming process, it is applicable to a structure in which a common electrode and a pixel electrode are formed together on a thin film transistor (TFT) substrate, such as IPS (In-Plane Switching) mode and FFS (Fringe Field Switching) mode. Can be.

도 1a 내지 도 1e를 참조하면, 절연기판(100) 상에 투명성 도전막(110)을 형성한다. 이후, 투명성 도전막(110) 상에 감광막을 도포한 다음, 마스크 공정을 진행한다.1A to 1E, a transparent conductive film 110 is formed on the insulating substrate 100. Thereafter, a photosensitive film is coated on the transparent conductive film 110, and then a mask process is performed.

상기 투명성 도전막(110)은 ITO, ITZO, IZO 중 어느 하나를 사용한다.The transparent conductive film 110 uses any one of ITO, ITZO, and IZO.

마스크 공정에 사용되는 감광막(Photoresistor)은 포지티브 감광막과 네가티브 감광막이 있다. 상기 포지티브(positive) 감광막은 빛이 투과되는 투과영역과 빛이 투과되지 않는 비투과영역으로 구분되는 마스크에 빛을 조사할 때, 마스크의 투과 영역과 대응되는 영역의 감광막은 현상 공정에서 제거되고, 마스크의 비투과영역과 대응되는 영역의 감광막은 현상 공정에서 남는 성질을 갖는다.Photoresistors used in the mask process include a positive photoresist film and a negative photoresist film. When the positive photoresist film is irradiated with a mask that is divided into a light transmission region and a non-transmission region that does not transmit light, the photoresist film in a region corresponding to the transmission region of the mask is removed in a developing process, and the mask The photosensitive film in the region corresponding to the non-transmissive region of has properties remaining in the developing process.

상기 네가티브(negative) 감광막은 포지티브 감광막과 반대의 성질을 갖는다. 즉, 마스크의 투과 영역과 대응되는 영역의 감광막은 현상 공정에서 남아 있고, 마스크의 비투과영역과 대응되는 영역의 감광막은 현상 공정에서 제거되는 성질을 갖는다.The negative photoresist film has a property opposite to that of the positive photoresist film. That is, the photosensitive film in the region corresponding to the transmissive region of the mask remains in the developing process, and the photosensitive film in the region corresponding to the non-transmissive region of the mask has the property of being removed in the developing process.

본 발명에서는 현상 공정 후 역테이퍼 구조를 갖는 네가티브 감광막을 사용하여 배선을 제조한다. 상기 역테이퍼 구조는 하측면의 폭보다 상측면의 폭이 더 큰 구조로 정의한다.In the present invention, a wiring is manufactured by using a negative photosensitive film having a reverse taper structure after the developing step. The reverse taper structure is defined as a structure in which the width of the upper side is larger than the width of the lower side.

상기와 같이, 투명성 도전막(110) 상에 감광막이 형성되면, 노광 및 현상 공정을 진행하여 감광막패턴(200)을 형성한다. 상기 감광막패턴(200)은 하측 폭(d3)보다 상측의 폭이 더 넓은 역테이퍼 구조를 갖는다.As described above, when the photosensitive film is formed on the transparent conductive film 110, the photosensitive film pattern 200 is formed by performing exposure and development processes. The photosensitive film pattern 200 has an inverse taper structure in which an upper width is wider than a lower width d3.

상기 감광막패턴(200)의 하측폭은 4㎛ 내외이고, 하측의 가장자리와 상측의 가장자리 거리(d1)는 1㎛ 내외이다. 즉, 감광막패턴(200)의 상측면 가장자리로부터 하측면의 가장자리까지의 거리가 1㎛ 내외이다. 또한, 감광막패턴(200)의 상측면 가장자리와 인접한 감광막패턴(200)의 상측면 가장자리 사이의 거리(d2)는 3㎛ 내외의 거리를 갖는다. 따라서, 상기 감광막패턴(200)의 하측 가장자리와 마주하는 인접한 감광막 패턴(200)의 하측 가장자리 거리(d4)는 5㎛ 내외의 거리를 갖는다.The lower width of the photosensitive film pattern 200 is about 4 μm, and the lower edge and the upper edge distance d1 are about 1 μm. That is, the distance from the top edge of the photosensitive film pattern 200 to the edge of the bottom surface is about 1 μm. In addition, the distance d2 between the upper edge of the photoresist pattern 200 and the upper edge of the adjacent photoresist pattern 200 has a distance of about 3 μm. Therefore, the lower edge distance d4 of the adjacent photoresist pattern 200 facing the lower edge of the photoresist pattern 200 has a distance of about 5 μm.

이와 같이, 감광막 패턴(200)이 투명성 도전막(110) 상에 형성되면, 도 1b에 도시한 바와 같이, 금속막(130)을 형성한다. 금속막(130)은 Mo, Al, Cu, W, Ag 또는 이들의 합금으로 형성할 수 있다.As such, when the photosensitive film pattern 200 is formed on the transparent conductive film 110, as illustrated in FIG. 1B, the metal film 130 is formed. The metal film 130 may be formed of Mo, Al, Cu, W, Ag, or an alloy thereof.

상기 금속막(130)은 상기 감광막패턴(200)과, 상기 감광막패턴(200)들 사이의 투명성 도전막(110) 상에 분리된 패턴으로 형성된다.The metal layer 130 is formed in a pattern separated on the photosensitive film pattern 200 and the transparent conductive film 110 between the photosensitive film patterns 200.

따라서, 상기 투명성 도전막(110) 상에 형성되는 금속막(130)의 폭(d5)은 d2 보다 다소 넓은 3㎛ 이상이 된다. 왜냐하면, 상기 금속막(130)이 투명성 도전막(110) 상에 형성될 때, 감광막패턴(200)의 상측면과 하측면 사이에도 공간에도 금속막(130)이 형성되기 때문이다.Therefore, the width d5 of the metal film 130 formed on the transparent conductive film 110 is 3 μm or more wider than d2. This is because when the metal film 130 is formed on the transparent conductive film 110, the metal film 130 is formed in the space between the upper and lower surfaces of the photosensitive film pattern 200.

상기와 같이, 금속막(130)이 절연기판(100) 상에 형성되면 도 1c 및 도 1d에 도시한 바와 같이, 상기 감광성패턴(200)과 투명성 도전막에 형성된 금속막(130)을 마스크로 하여 투명성 도전막을 식각하여 제 1 배선(210)과 제 2 배선(211)을 형성한다. 상기 제 1 배선(210)과 제 2 배선(211)은 액정표시장치의 화소전극과 공통전극일 수 있다.As described above, when the metal film 130 is formed on the insulating substrate 100, as shown in FIGS. 1C and 1D, the metal film 130 formed on the photosensitive pattern 200 and the transparent conductive film is used as a mask. The transparent conductive film is etched to form the first wiring 210 and the second wiring 211. The first wiring 210 and the second wiring 211 may be a pixel electrode and a common electrode of the liquid crystal display.

상기 제 1 배선(210)은 감광막패턴(200) 하부에 형성되는 배선이고, 제 2 배선(211)은 금속막(130) 하부에 형성된 배선이다.The first wiring 210 is a wiring formed under the photosensitive film pattern 200, and the second wiring 211 is a wiring formed under the metal film 130.

그런 다음, 도 1e에 도시한 바와 같이, 감광막패턴을 제거하면 절연기판(100) 상에는 제 1, 2 배선(210, 211) 만 남게 된다.Then, as shown in FIG. 1E, when the photosensitive film pattern is removed, only the first and second wirings 210 and 211 remain on the insulating substrate 100.

상기 제 1, 2 배선(210, 211)의 폭(d6,d8)은 식각 공정시 상기 감광막패턴(200)과 금속막(130)의 하측으로 언더컷 형태로 식각되기 때문에 제 1 배선(210) 과 제 2 배선(211)의 폭(d6, d8)은 d3과 d2보다 좁은 2.5㎛을 갖는다. 또한, 제 1 배선(210)과 제 2 배선(211) 간의 거리(d7, 2㎛)는 식각시 언더컷으로 인하여 d1의 폭보다 넓게 형성된다.The widths d6 and d8 of the first and second wirings 210 and 211 are etched in the form of undercuts under the photosensitive film pattern 200 and the metal film 130 during the etching process. The widths d6 and d8 of the second wiring 211 have 2.5 μm narrower than d3 and d2. In addition, the distances d7 and 2 μm between the first wiring 210 and the second wiring 211 are wider than the width of d1 due to the undercut during etching.

마스크와 노광 및 현상 공정을 조절하고, 식각 공정(시간)을 조절하면 배선 폭과 배선들 간의 거리는 1~3㎛을 갖는다. 결과적으로 노광 및 현상 공정으로 형성할 수 있는 감광막패턴의 가장 작음 폭보다 더 작은 폭을 갖는 배선 또는 전극을 형성할 수 있게 된다.When the mask, the exposure and development processes are adjusted, and the etching process (time) is adjusted, the wiring width and the distance between the wirings are 1 to 3 μm. As a result, it is possible to form a wiring or an electrode having a width smaller than the smallest width of the photosensitive film pattern which can be formed by the exposure and development processes.

이와 같이, 본 발명은 기존의 마스크와 노광장비를 사용하면서도 3㎛ 이하(1~3㎛)의 배선폭을 형성할 수 있는 효과가 있다. 또한, 배선들 간의 거리도 3㎛ 이하(1~3㎛)로 형성할 수 있다. As described above, the present invention has the effect of forming a wiring width of 3 μm or less (1 to 3 μm) while using existing masks and exposure equipment. In addition, the distance between the wirings may be formed to 3 μm or less (1 to 3 μm).

상기의 배선 형성 공정은 액정표시장치의 화소전극과 공통전극 형성 공정에 그대로 적용할 수 있다.The wiring forming process can be applied to the pixel electrode and the common electrode forming process of the liquid crystal display as it is.

액정표시장치의 화소전극과 공통전극의 폭이 좁아지면 투과율이 상승하고, 저전력 구동이 가능하며, 화소영역에서 전극이 점유하는 면적이 줄어들어 개구율이 향상된다.When the width of the pixel electrode and the common electrode of the liquid crystal display device is narrow, the transmittance is increased, low power driving is possible, and the area occupied by the electrode in the pixel area is reduced, thereby improving the aperture ratio.

도 2는 본 발명의 제 2 실시예에 의한 액정표시장치의 화소 구조이다.2 is a pixel structure of a liquid crystal display device according to a second embodiment of the present invention.

도 2를 참조하면, 기판 상에는 게이트 배선(221)과 데이터 배선(203)이 교차 배열되어 화소 영역을 정의하고 있고, 화소 영역에는 화소전극(240)과 공통전극(250)이 교대로 배치되어 있다.Referring to FIG. 2, a gate area 221 and a data line 203 are alternately arranged on a substrate to define a pixel area, and the pixel electrode 240 and the common electrode 250 are alternately disposed in the pixel area. .

상기 화소 전극(240)은 TFT의 드레인 전극과 전기적으로 연결되어 있고, 상 기 공통전극(250)은 게이트 배선(221)과 평행하게 형성되어 있는 공통배선과 전기적으로 연결되어 있다. 상기 화소전극(240)과 공통전극(250)은 투명성 도전물질로 형성된다.The pixel electrode 240 is electrically connected to the drain electrode of the TFT, and the common electrode 250 is electrically connected to the common wiring formed in parallel with the gate wiring 221. The pixel electrode 240 and the common electrode 250 are formed of a transparent conductive material.

상기와 같은 구조를 갖는 액정표시장치는 화소 영역에 형성된 화소전극(240)과 공통전극(250) 사이에 발생되는 수평 전계에 의해 액정층의 액정분자를 회전시켜 투과율을 조절한다.In the liquid crystal display having the structure as described above, the transmittance is controlled by rotating the liquid crystal molecules of the liquid crystal layer by a horizontal electric field generated between the pixel electrode 240 and the common electrode 250 formed in the pixel region.

본 발명에서는 IPS(In-Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드의 화소 구조에서 공통전극과 화소전극을 동일층에 형성할 때, 도 1a 내지 도 1e의 배선 형성 방법을 적용하여 전극들을 형성한다. 이에 대한 구체적인 설명은 도 3에서 설명한다.In the present invention, when the common electrode and the pixel electrode are formed on the same layer in the pixel structure of the IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode, the electrodes are formed by applying the wiring forming method of FIGS. 1A to 1E. Form. A detailed description thereof will be described with reference to FIG. 3.

도 3은 상기 도 2의 A-A'선을 절단한 단면도이다.3 is a cross-sectional view taken along line AA ′ of FIG. 2.

도 2를 참조하면, 절연기판(200) 상에 금속막을 형성하고, 제 1 마스크 공정을 진행하여 게이트 전극(201), 게이트 배선(미도시) 등을 형성한다. 상기 금속막은 도전율이 높은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), Cr 등의 단일 금속층으로 형성할 수 있고, 경우에 따라서는 이들을 적어도 하나 이상 적층하여 형성할 수 있다.Referring to FIG. 2, a metal film is formed on the insulating substrate 200, and a first mask process is performed to form a gate electrode 201, a gate wiring (not shown), or the like. The metal film may be formed of a single metal layer such as copper (Cu), aluminum (Al), molybdenum (Mo), or Cr having high conductivity, and may be formed by laminating at least one of them in some cases.

상기 게이트 전극(201) 등이 절연기판(200) 상에 형성되면, 게이트 절연막(202), 비정질실리콘막, 도핑된(n+ 또는 p+) 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 제 2 마스크 공정을 진행한다. 제 2 마스크 공정 에서는 회절 마스크 또는 하프톤 마스크 중 어느 하나를 사용할 수 있다.When the gate electrode 201 is formed on the insulating substrate 200, the gate insulating film 202, an amorphous silicon film, a doped (n + or p +) amorphous silicon film, and a source / drain metal film are sequentially formed. The second mask process is performed. In the second mask process, either a diffraction mask or a halftone mask may be used.

상기 게이트 전극(201) 상부에는 박막트랜지스터의 채널층과 오믹콘택층을 포함하는 액티브층(204)과 소스/드레인 전극(206a, 206b)이 형성된다. 이때, 데이터 배선(203)도 함께 형성된다. 상기 데이터 배선(203) 하부에는 회절 또는 하프톤 마스크 공정의 특성에 따라 액티브층(204)이 존재한다.The active layer 204 including the channel layer and the ohmic contact layer of the thin film transistor and the source / drain electrodes 206a and 206b are formed on the gate electrode 201. At this time, the data line 203 is also formed. An active layer 204 is present under the data line 203 depending on the characteristics of a diffraction or halftone mask process.

상기와 같이 소스/드레인 전극(206a, 206b)이 절연기판(200) 상에 형성되면, 보호막(209)을 형성한 다음, 제 3 마스크 공정을 진행하여 콘택홀 공정을 진행한다. 콘택홀 공정에서는 상기 드레인 전극(206b)의 일부와, 도면에서는 도시하지 않았지만, 게이트 패드와 데이터 패드 영역을 노출시킨다.As described above, when the source / drain electrodes 206a and 206b are formed on the insulating substrate 200, the protective layer 209 is formed, and then a third mask process is performed to perform a contact hole process. In the contact hole process, a part of the drain electrode 206b and a gate pad and a data pad area are exposed, although not shown in the drawing.

그럼 다음, 절연기판(200) 상에 투명성 도전막을 형성한 다음, 제 4 마스크 공정을 진행하여 화소 영역에 화소전극(240)과 공통전극(250)을 형성한다. 상기 화소전극(240)과 공통전극(250)은 화소 영역에서 교대로 형성된다.Next, after the transparent conductive film is formed on the insulating substrate 200, the fourth mask process is performed to form the pixel electrode 240 and the common electrode 250 in the pixel region. The pixel electrode 240 and the common electrode 250 are alternately formed in the pixel area.

또한, 제 4 마스크 공정에서는 도 1a 내지 도 1e에서 설명한 배선 형성 공정을 그대로 적용하여 화소전극(240)과 공통전극(250)을 형성한다.In addition, in the fourth mask process, the pixel electrode 240 and the common electrode 250 are formed by applying the wiring forming process described with reference to FIGS. 1A through 1E.

즉, 투명성 도전막을 절연기판(200) 상에 형성한 다음, 네가티브 감광막을 도포하고, 노광 및 현상 공정을 진행한다. 그런 다음, 도 1a 내지 도 1e에 설명한 공정에 따라 화소전극(240)과 공통전극(250)을 형성한다.That is, after the transparent conductive film is formed on the insulating substrate 200, the negative photosensitive film is applied, and the exposure and development processes are performed. Then, the pixel electrode 240 and the common electrode 250 are formed according to the process described with reference to FIGS. 1A to 1E.

도 1a 내지 도 1e에서 설명한 바와 같이, 화소전극(240)과 공통전극(250)의 폭은 3㎛ 이하(1~3㎛)가 되고, 화소전극(240)과 공통전극(250) 사이의 거리도 3㎛이하(1~3㎛)가 된다.As described with reference to FIGS. 1A to 1E, the width of the pixel electrode 240 and the common electrode 250 is 3 μm or less (1 to 3 μm), and the distance between the pixel electrode 240 and the common electrode 250 is shown. It becomes 3 micrometers or less (1-3 micrometers).

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 배선 형성 공정을 도시한 것이다.1A to 1E illustrate a wiring forming process according to a first embodiment of the present invention.

도 2는 본 발명의 제 2 실시예에 의한 액정표시장치의 화소 구조이다.2 is a pixel structure of a liquid crystal display device according to a second embodiment of the present invention.

도 3은 상기 도 2의 A-A'선을 절단한 단면도이다.3 is a cross-sectional view taken along line AA ′ of FIG. 2.

(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)

100: 절연기판 110: 투명성 도전막100: insulating substrate 110: transparent conductive film

200: 감광막패턴 130: 금속막200: photoresist pattern 130: metal film

210: 제 1 배선 211: 제 2 배선210: first wiring 211: second wiring

Claims (6)

기판 상에 제 1 금속막을 형성하는 단계;Forming a first metal film on the substrate; 상기 금속막 상에 네가티브 감광막을 도포하고, 노광 및 현상 공정을 진행하여 역테이퍼 구조를 갖는 감광막 패턴을 형성하는 단계;Applying a negative photoresist film on the metal film, and performing an exposure and development process to form a photoresist pattern having a reverse taper structure; 상기 감광막 패턴이 형성된 기판 상에 제 2 금속막을 형성하는 단계;Forming a second metal film on the substrate on which the photosensitive film pattern is formed; 상기 감광막 패턴과 제 1 금속막 상에 형성된 제 2 금속막을 마스크로 하여 식각 공정을 진행하여 제 1 배선과 제 2 배선을 형성하는 단계;Performing an etching process using the photosensitive film pattern and the second metal film formed on the first metal film as a mask to form a first wiring and a second wiring; 상기 제 2 금속막을 제거하는 단계; 및 Removing the second metal film; And 상기 감광막 패턴을 제거하는 단계를 포함하는 배선 형성 방법.Removing the photoresist pattern. 제 1 항에 있어서, 상기 제 1 배선은 상기 감광막패턴에 의해 형성되는 것을 특징으로 하는 배선 형성 방법.The wiring forming method according to claim 1, wherein the first wiring is formed by the photosensitive film pattern. 제 1 항에 있어서, 상기 제 2 배선은 상기 제 1 금속막 상에 형성된 제 2 금속막에 의해 형성되는 것을 특징으로 하는 배선 형성 방법.The wiring forming method according to claim 1, wherein the second wiring is formed by a second metal film formed on the first metal film. 제 1 항에 있어서, 상기 제 1 배선은 상기 감광막패턴과 맞닿아 있는 하측면의 폭보다 좁은 폭을 갖는 것을 특징으로 하는 배선 형성 방법.The wiring forming method according to claim 1, wherein the first wiring has a width narrower than the width of the lower surface contacting the photosensitive film pattern. 제 1 항에 있어서, 상기 제 2 배선은 상기 제 1 금속막 상에 형성된 제 2 금속막의 폭보다 좁은 폭을 갖는 것을 특징으로 하는 배선 형성 방법.The wiring forming method according to claim 1, wherein the second wiring has a width narrower than a width of the second metal film formed on the first metal film. 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정을 진행하여 게이트 전극 및 게이트 배선을 형성하는 단계;Forming a metal film on the substrate, and then performing a first mask process to form a gate electrode and a gate wiring; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막과 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 제 2 마스크 공정을 진행하여 소스/드레인 전극, 액티브층 및 데이터 배선을 형성하는 단계;A gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a source / drain metal film are sequentially formed on the substrate on which the gate electrode is formed, and then a second mask process is performed to form source / drain electrodes, active layers, and data lines. Forming; 상기 소스/드레인 전극 등이 형성된 기판 상의 전면에 보호막을 형성한 다음, 제 3 마스크 공정을 진행하여 콘택홀을 형성하는 단계; 및Forming a protective film on the entire surface of the substrate on which the source / drain electrodes and the like are formed, and then performing a third mask process to form contact holes; And 상기 보호막 상에 상기 제1항에 따라 제 4 마스크 공정을 진행하는 단계를 포함하고,Performing a fourth mask process according to claim 1 on the passivation layer; 상기 제1항의 제 1 배선과 제 2 배선은 화소 영역에 형성되고, 상기 제 1 배선은 화소전극, 제 2 배선은 공통전극인 것을 특징으로 하는 액정표시장치 제조방 법.The liquid crystal display device manufacturing method according to claim 1, wherein the first wiring and the second wiring are formed in the pixel region, the first wiring is a pixel electrode, and the second wiring is a common electrode.
KR1020090133324A 2009-12-29 2009-12-29 Method for fabricating line and Method for fabricating liquid crystal display device of using the same KR101674208B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133324A KR101674208B1 (en) 2009-12-29 2009-12-29 Method for fabricating line and Method for fabricating liquid crystal display device of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133324A KR101674208B1 (en) 2009-12-29 2009-12-29 Method for fabricating line and Method for fabricating liquid crystal display device of using the same

Publications (2)

Publication Number Publication Date
KR20110076578A true KR20110076578A (en) 2011-07-06
KR101674208B1 KR101674208B1 (en) 2016-11-23

Family

ID=44916461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133324A KR101674208B1 (en) 2009-12-29 2009-12-29 Method for fabricating line and Method for fabricating liquid crystal display device of using the same

Country Status (1)

Country Link
KR (1) KR101674208B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130063140A (en) * 2011-12-06 2013-06-14 엘지디스플레이 주식회사 Method of thin film transistor substrate and method of liquid crystal display device using the same
US9214478B2 (en) 2013-09-11 2015-12-15 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
WO2020073544A1 (en) * 2018-10-08 2020-04-16 深圳市华星光电半导体显示技术有限公司 Method and device for improving contrast ratio of display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004409B1 (en) * 1990-05-18 1994-05-25 가부시끼가이샤 도시바 Making method of semiconductor device
KR20040091483A (en) * 2003-04-22 2004-10-28 삼성전자주식회사 Manufacturing method of thin film transistor array panel
KR20060000960A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR20080057325A (en) * 2005-09-30 2008-06-24 제온 코포레이션 Process for producing substrate with metal wiring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004409B1 (en) * 1990-05-18 1994-05-25 가부시끼가이샤 도시바 Making method of semiconductor device
KR20040091483A (en) * 2003-04-22 2004-10-28 삼성전자주식회사 Manufacturing method of thin film transistor array panel
KR20060000960A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR20080057325A (en) * 2005-09-30 2008-06-24 제온 코포레이션 Process for producing substrate with metal wiring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130063140A (en) * 2011-12-06 2013-06-14 엘지디스플레이 주식회사 Method of thin film transistor substrate and method of liquid crystal display device using the same
US9214478B2 (en) 2013-09-11 2015-12-15 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
WO2020073544A1 (en) * 2018-10-08 2020-04-16 深圳市华星光电半导体显示技术有限公司 Method and device for improving contrast ratio of display

Also Published As

Publication number Publication date
KR101674208B1 (en) 2016-11-23

Similar Documents

Publication Publication Date Title
KR101323408B1 (en) Method for fabricating liquid crystal display device
TWI440945B (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
WO2017166341A1 (en) Method for manufacturing tft substrate and manufactured tft substrate
KR101923717B1 (en) Array substrate for liquid crystal display and manufacturing method of the same
US8895987B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101192073B1 (en) Fringe Field Switching mode Liquid Crystal Display device and fabrication method thereof
KR101870986B1 (en) Method for fabricating thin film transistor array substrate
KR20130054780A (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP2018063348A (en) Liquid crystal display panel and liquid crystal display device
KR102059371B1 (en) Liquid crystal display device and method for manufacturing the same
US20120113377A1 (en) Array substrate and manufacturing method thereof, and liquid crystal display
KR20060135179A (en) Fabrication method of fringe field switching mode liquid crystal display device
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
JP2015108765A (en) Display device
KR101258082B1 (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR101674208B1 (en) Method for fabricating line and Method for fabricating liquid crystal display device of using the same
KR20110068271A (en) Thin film transistor array substrate and method for manufacturing the same
KR101725993B1 (en) Method for fabricating liquid crystal display device
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR102218945B1 (en) Method of fabricating the thin film transistor substrate
KR20110072434A (en) Method for fabricating liquid crystal display device
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR20120051964A (en) Thin film transistor substrate and method of fabricating the same
KR101953593B1 (en) Liquid crystal display device and method of fabricating the same
KR20120075124A (en) Method for fabricating array substrate for liquid crystal display device of ffs mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant