KR101725993B1 - Method for fabricating liquid crystal display device - Google Patents

Method for fabricating liquid crystal display device Download PDF

Info

Publication number
KR101725993B1
KR101725993B1 KR1020090129348A KR20090129348A KR101725993B1 KR 101725993 B1 KR101725993 B1 KR 101725993B1 KR 1020090129348 A KR1020090129348 A KR 1020090129348A KR 20090129348 A KR20090129348 A KR 20090129348A KR 101725993 B1 KR101725993 B1 KR 101725993B1
Authority
KR
South Korea
Prior art keywords
common electrode
electrode pattern
gate
pixel
mask
Prior art date
Application number
KR1020090129348A
Other languages
Korean (ko)
Other versions
KR20110072433A (en
Inventor
박승렬
손경모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090129348A priority Critical patent/KR101725993B1/en
Publication of KR20110072433A publication Critical patent/KR20110072433A/en
Application granted granted Critical
Publication of KR101725993B1 publication Critical patent/KR101725993B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 횡전계형 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 횡전계형 액정표시장치 제조방법은, 기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 게이트 배선과 평행한 공통 배선, 공통 배선과 평행한 제 1 화소전극, 제 1 화소 전극으로부터 분기된 제 2 화소전극패턴, 화소 영역이 오픈된 사각 구조의 제 1 공통전극패턴, 화소 영역의 중심에서 제 2 화소전극패턴과 교대로 배치되는 제 2 공통전극패턴, 게이트 배선으로부터 연장된 게이트 패드 및 데이터 패드를 형성하는 단계, 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계, 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 공통 배선과 교차하고 제 2 화소전극패턴과 평행하고 제 2 공통전극패턴과 평행하고 데이터 패드와 연결된 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계, 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 제 2 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계 및 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 투명성 도전층을 포함하는 제 1 공통 전극, 제 2 공통전극 및 제 2 화소 전극을 형성하는 단계를 포함하고, 화소 영역은 게이트 배선과 데이터 배선이 교차하여 정의된다.The present invention discloses a method of manufacturing a transverse electric field type liquid crystal display device. A method of manufacturing a transverse electric field type liquid crystal display device according to the present invention comprises sequentially forming a transparent conductive layer and a metal film on a substrate and then performing a mask process to form a gate wiring having a laminated structure of a transparent conductive layer and a metal film, A second pixel electrode pattern branched from the first pixel electrode, a first common electrode pattern of a rectangular structure in which a pixel region is opened, a first common electrode pattern of a square structure in which a pixel region is opened, Forming a second common electrode pattern alternately arranged with the gate electrode, a gate pad extended from the gate wiring, and a data pad; forming a gate insulating film, an amorphous silicon film, and a doped amorphous silicon film sequentially Then, a mask process is performed to form an active layer on the gate wiring, a step in which the active layer is formed A source / drain electrode, a data line parallel to the second pixel electrode pattern and parallel to the second common electrode pattern and connected to the data pad, intersecting the source / drain electrode and the common wiring, Forming a gate pad pattern and a data pad pattern, forming a protective film on the substrate on which the source / drain electrodes are formed, and then removing the gate insulating film and the protective film formed on the pixel region using a diffraction mask or a halftone mask, Exposing the electrode pattern, the first common electrode pattern, and the second common electrode pattern, and sequentially etching the transparent conductive layer and the metal film to the exposed pixel region to sequentially form a transparent conductive layer Forming a first common electrode, a second common electrode, and a second pixel electrode, Cross wiring and data wiring are defined as crossing.

Description

액정표시장치 제조방법{Method for fabricating liquid crystal display device}TECHNICAL FIELD [0001] The present invention relates to a method for fabricating a liquid crystal display device,

본원 발명은 액정표시장치 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device.

액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점이 있어 CRT(Cathode-Ray Tube)의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.The liquid crystal display device has been attracting attention as an alternative means to overcome the disadvantages of the CRT (Cathode-Ray Tube) due to its advantages such as miniaturization, light weight and low power consumption. Currently, almost all the information And is mounted on a processing apparatus.

이러한 액정표시장치는 일반적으로 액정의 특정한 분자 배열에 전압을 인가하여, 다른 분자 배열로 변환시켜 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치이다.Such a liquid crystal display device generally applies a voltage to a specific molecular arrangement of a liquid crystal to convert it into another molecular array to convert a change in optical property into a visual change, and is a display device using modulation of light by a liquid crystal cell.

상기 액정표시장치는 화소 단위를 이루는 액정 셀의 형성 공정을 동반하는 패널 상부기판 및 하부기판의 제조공정과, 액정 배향을 위한 배향막의 형성 및 러빙(Rubbing) 공정과, 상부기판 및 하부기판의 합착 공정과, 합착된 상부기판 및 하부기판 사이에 액정을 주입하고 봉지하는 공정 등의 여러 과정을 거쳐 완성되게 된 다.The liquid crystal display device has a manufacturing process of a panel upper substrate and a lower substrate accompanied by a process of forming a liquid crystal cell constituting a pixel unit, an alignment film formation and a rubbing process for alignment of liquid crystal, And a process of injecting and sealing the liquid crystal between the upper substrate and the lower substrate, and the like.

상기 하부기판 제조공정에서는 복수개의 게이트 배선과 데이터 배선을 교차 배열하여 단위 화소 영역을 정의하고, 각각의 화소 영역에는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)와 화소 전극(Pixel electrode)을 형성한다. 상기 박막 트랜지스터는 게이트 배선을 통해 공급되는 구동신호에 의해 턴온(Turn On) 되어, 상기 데이터 배선으로부터 공급되는 그래픽 신호를 화소 전극에 공급하는 스위칭 기능을 한다. 이렇게 화소 전극에 공급된 그래픽 신호는 액정을 회전시키는 전계를 발생시켜 외부광 또는 내부광을 변조시켜 화상을 디스플레이한다.In the lower substrate manufacturing process, a plurality of gate wirings and data wirings are cross-arrayed to define a unit pixel region. In each pixel region, a thin film transistor (hereinafter referred to as a TFT) and a pixel electrode Pixel electrode. The thin film transistor is turned on by a driving signal supplied through a gate wiring and performs a switching function of supplying a graphic signal supplied from the data wiring to a pixel electrode. The graphic signal thus supplied to the pixel electrode generates an electric field for rotating the liquid crystal to modulate external light or internal light to display an image.

상기와 같은 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점이 있다.The liquid crystal display device as described above is a twisted nematic (TN) type liquid crystal display device that drives nematic liquid crystal molecules in a direction perpendicular to the substrate. The liquid crystal display device of this type has a viewing angle of 90 degrees As shown in Fig.

이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.This is because of the refractive anisotropy of the liquid crystal molecules, and liquid crystal molecules aligned horizontally with the substrate are oriented in a direction substantially perpendicular to the substrate when a voltage is applied to the liquid crystal display panel.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 개발되었다.An IPS (In Plane Switching) liquid crystal display device has been developed in which a liquid crystal molecule is driven in a horizontal direction with respect to a substrate to improve a viewing angle to 170 degrees or more.

상기 횡전계 방식 액정표시장치는 액정표시장치의 하부기판 상에 화소전극과 공통전극을 배치한 구조이다. 특히, 횡전계 방식 액정표시장치는 화소전극 또는 공 통전극 중 어느 하나를 불투명 금속으로 사용하기 때문에 개구율이 낮은 단점이 있다.The transverse electric field type liquid crystal display device has a structure in which pixel electrodes and common electrodes are arranged on a lower substrate of a liquid crystal display device. Particularly, since the transverse electric field type liquid crystal display device uses either a pixel electrode or a common electrode as an opaque metal, the aperture ratio is low.

액정표시장치가 고개구율과 고투과율 특성을 갖기 위해서는 정해진 화소 영역 내에서 배치된 게이트 배선과 데이터 배선, 화소전극 및 공통전극의 폭을 좁게 형성하는 것이 바람직하다.In order for the liquid crystal display device to have a high aperture ratio and a high transmittance characteristic, it is preferable to narrow the widths of the gate wirings, the data wirings, the pixel electrodes, and the common electrodes arranged in the predetermined pixel region.

하지만, 액정표시장치 제조방법에 사용되는 노광기의 물리적 특성상 패터닝되는 배선폭 또는 전극 폭을 일정폭 이하로 줄이기 어렵다. 이것은 액정표시장치 제조공정에서 사용되는 마스크와 노광기의 한계 때문이다.However, it is difficult to reduce the wiring width or the electrode width to be patterned to a certain width or less due to the physical characteristics of the exposure apparatus used in the liquid crystal display manufacturing method. This is due to the limitations of the mask and the exposure system used in the LCD manufacturing process.

본 발명은 액정표시장치 제조 공정에 사용되는 마스크와 노광 장비의 물리적 해상도보다 훨씬 좁게 배선 또는 전극 폭을 형성할 수 있는 액정표시장치 제조방법을 제공함에 있다.The present invention provides a method of manufacturing a liquid crystal display device capable of forming a wiring or an electrode width much narrower than a physical resolution of a mask and an exposure apparatus used in a liquid crystal display device manufacturing process.

또한, 본 발명은 액정표시장치의 화소 영역에 형성되는 신호 배선과 전극 폭을 미세 패턴으로 형성하여 화소 개구율과 투과율을 높인 액정표시장치 제조방법을 제공함에 있다.It is another object of the present invention to provide a method of manufacturing a liquid crystal display device in which signal wirings and electrode widths formed in pixel regions of a liquid crystal display device are formed in fine patterns to increase the pixel aperture ratio and transmittance.

상기와 같은 과제를 해결하기 위한 본 발명의 횡전계형 액정표시장치 제조방법은, 기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 게이트 배선과 평행한 공통 배선, 공통 배선과 평행한 제 1 화소전극, 제 1 화소 전극으로부터 분기된 제 2 화소전극패턴, 화소 영역이 오픈된 사각 구조의 제 1 공통전극패턴, 화소 영역의 중심에서 제 2 화소전극패턴과 교대로 배치되는 제 2 공통전극패턴, 게이트 배선으로부터 연장된 게이트 패드 및 데이터 패드를 형성하는 단계, 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계, 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 공통 배선과 교차하고 제 2 화소전극패턴과 평행하고 제 2 공통전극패턴과 평행하고 데이터 패드와 연결된 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계, 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 제 2 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계 및 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 투명성 도전층을 포함하는 제 1 공통 전극, 제 2 공통전극 및 제 2 화소 전극을 형성하는 단계를 포함하고, 화소 영역은 게이트 배선과 데이터 배선이 교차하여 정의된다.According to an aspect of the present invention, there is provided a method of manufacturing a transverse electric field type liquid crystal display device, comprising: sequentially forming a transparent conductive layer and a metal film on a substrate and then performing a mask process to form a laminated structure of a transparent conductive layer and a metal film A second pixel electrode pattern branched from the first pixel electrode, a first common electrode pattern of a square structure in which a pixel region is opened, a second common electrode pattern of a pixel region A step of forming a gate pad and a data pad extending from the gate wiring, a step of forming a gate insulating film, an amorphous silicon film, and a doping film The amorphous silicon film is sequentially formed, and then the mask process is performed to form an active layer on the gate wiring Drain metal film is formed on the substrate on which the active layer is formed, and then the mask process is performed to form source / drain electrodes, data lines parallel to the second common electrode pattern, intersecting with the common wiring, Forming a data line, a gate pad pattern and a data pad pattern connected to the pad, forming a protective film on the substrate on which the source / drain electrode is formed, and then forming a gate insulating film and a protective film on the pixel region using a diffraction mask or a half- Exposing the second pixel electrode pattern, the first common electrode pattern, and the second common electrode pattern, and sequentially performing an etching process for the transparent conductive layer and an etching process for the metal film in the exposed pixel region, Forming a first common electrode, a second common electrode, and a second pixel electrode including a transparent conductive layer in a region And the pixel region is defined by intersecting the gate wiring and the data wiring.

본 발명의 액정표시장치 제조 방법은 기존 사용되는 마스크와 노광 장비를 이용하면서 훨씬 좁은 폭의 배선과 전극을 형성할 수 있는 효과가 있다.The method of manufacturing a liquid crystal display device of the present invention has the effect of forming wirings and electrodes with a much narrower width by using a conventional mask and an exposure apparatus.

또한, 본 발명의 액정표시장치 제조 방법은 장비 추가 없이 화소 영역에 형성되는 신호 배선과 전극 폭을 미세 패턴으로 형성하여 고개구율과 고투과율 액정표시장치를 구현한 효과가 있다.In addition, the method of manufacturing a liquid crystal display of the present invention has the effect of realizing a high aperture ratio and a high transmittance liquid crystal display device by forming a signal line and an electrode width in a fine pattern in a pixel region without adding equipment.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.1 is a plan view showing a pixel structure of a liquid crystal display device according to the present invention.

도 1을 참조하면, 게이트 배선(101)과 데이터 배선(103)이 교차되어 화소 영역이 정의되어 있고, 그 교차 영역에 스위칭 소자인 TFT가 배치되어 있다.Referring to FIG. 1, a gate line 101 and a data line 103 intersect to define a pixel region, and a TFT serving as a switching element is disposed in the intersection region.

상기 화소 영역에는 상기 게이트 배선(101)과 인접한 영역에 상기 게이트 배선(101)과 평행한 공통 배선(104)이 배치되어 있다. 상기 공통 배선(104)은 상기 데이터 배선(103)과 교차된다.In the pixel region, a common wiring 104 parallel to the gate wiring 101 is disposed in a region adjacent to the gate wiring 101. [ The common wiring 104 intersects with the data wiring 103.

또한, 상기 화소 영역의 양측 가장자리를 따라 상기 공통 배선(104)으로부터 분기되는 제 1 공통 전극(114)이 일체로 형성된다. 상기 제 1 공통 전극(114)은 화소 영역이 오픈된 사각 구조로 형성된다.Further, a first common electrode 114 branched from the common wiring 104 is formed integrally along both side edges of the pixel region. The first common electrode 114 has a square structure in which a pixel region is opened.

상기 화소 영역의 중심에는 상기 데이터 배선(103)과 평행한 방향으로 제 2 공통 전극(124)이 형성된다.A second common electrode 124 is formed in the center of the pixel region in a direction parallel to the data line 103.

또한, 상기 화소 영역 내에는 공통배선(104)과 평행한 방향으로 제 1 화소 전극(109)이 형성되어 있다. 상기 제 1 화소 전극(109)으로부터 상기 데이터 배선(103)과 평행한 방향으로 제 2 화소 전극(109a)이 형성된다. 상기 제 2 화소 전극(109a)은 상기 제 2 공통 전극(124)과 교대로 배치된다.In the pixel region, a first pixel electrode 109 is formed in a direction parallel to the common wiring 104. A second pixel electrode 109a is formed in a direction parallel to the data line 103 from the first pixel electrode 109. [ The second pixel electrode 109a is disposed alternately with the second common electrode 124. [

상기 제 1 화소 전극(109)과 제 2 화소 전극(109a)은 일체로 형성되며, 상기 제 1 화소 전극(109)은 TFT의 드레인 전극과 전기적으로 콘택된다.The first pixel electrode 109 and the second pixel electrode 109a are integrally formed, and the first pixel electrode 109 is electrically connected to the drain electrode of the TFT.

패드 영역에는 게이트 패드(110)가 상기 게이트 배선(101)으로부터 연장되어 형성되고, 상기 게이트 패드(110) 상에는 게이트 패드전극(140)이 형성되어 있다.In the pad region, a gate pad 110 is formed extending from the gate wiring 101, and a gate pad electrode 140 is formed on the gate pad 110.

또한, 상기 데이터 패드(103a)는 상기 데이터 배선(103)으로부터 연장되어 형성되고, 상기 데이터 패드(103a) 상에는 데이터 패드전극(130)이 형성되어 있다.The data pad 103a extends from the data line 103 and the data pad electrode 130 is formed on the data pad 103a.

본 발명에서는 화소 전극과 공통 전극들이 1, 2차 식각 공정에 노출되도록 하여 마스크 또는 노광 장비에 의해 구현할 수 있는 전극 폭 보다 좁게 형성한 효과가 있다. 본 발명에서는 공통 전극과 화소 전극의 폭을 2㎛ 이하로 줄일 수 있어, 화소 영역의 개구율과 투과율을 향상시켰다.In the present invention, the pixel electrodes and the common electrodes are exposed to the first and second etching processes, and are formed to be narrower than electrode widths that can be realized by a mask or an exposure apparatus. In the present invention, the widths of the common electrode and the pixel electrode can be reduced to 2 mu m or less, and the aperture ratio and transmittance of the pixel region are improved.

도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 것이다.2A to 2E show a manufacturing process of a liquid crystal display device according to the present invention.

도 2a 내지 도 2e를 참조하면, 투명성 절연기판(100) 상에 투명성 도전물질(ITO, ITZO, IZO)과 금속막을 순차적으로 형성한다. 이후, 마스크 공정을 진행하여 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 제 2 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130)를 동시에 형성한다.2A to 2E, a transparent conductive material (ITO, ITZO, IZO) and a metal film are sequentially formed on a transparent insulating substrate 100. Thereafter, the mask process is performed to form the gate wiring 101, the common wiring 104, the first pixel electrode 109, the second pixel electrode pattern 19, the first common electrode pattern 14, The gate pad 110, and the data pad 130 are simultaneously formed.

상기 금속막은 Cu, MoTi, Al, Ag 등과 같은 물질을 사용하며 적어도 하나 이상의 금속막으로 형성한다.The metal film may be formed of at least one metal film using a material such as Cu, MoTi, Al, or Ag.

따라서, 상기 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130) 들은 투명성 도전물질로 된 금속층을 포함하는 2개 이상의 금속층으로 형성된다.The first common electrode pattern 14, the second common electrode pattern 24, and the gate pad 103 are formed on the gate wiring 101, the common wiring 104, the first pixel electrode 109, the pixel electrode pattern 19, the first common electrode pattern 14, (110) and the data pad (130) are formed of two or more metal layers including a metal layer made of a transparent conductive material.

상기 게이트 배선(101), 공통배선(104), 제 1 화소전극(109), 제 2 화소전극패턴(19), 제 1 공통전극패턴(14), 제 2 공통전극패턴(24), 게이트 패드(110) 및 데이터 패드(130)를 형성하는 방법은, 투명성 도전층 상의 금속막을 식각한 후, 식각된 금속막을 마스크로 하여 하부의 투명성 도전층을 식각하는 방법으로 이루어진다.The first common electrode pattern 14, the second common electrode pattern 24, the gate electrode 102, the common wiring 104, the first pixel electrode 109, the second pixel electrode pattern 19, the first common electrode pattern 14, The method of forming the data pad 110 and the data pad 130 includes a method of etching the metal film on the transparent conductive layer and then etching the transparent conductive layer on the bottom using the etched metal film as a mask.

즉, 제 1 마스크 공정에서는 상기 금속막에 대한 습식각 공정과 투명성 도전층에 대한 습식각 공정이 순차적으로 진행된다.That is, in the first mask process, the wet etching process for the metal film and the wet etching process for the transparent conductive layer proceed sequentially.

상기 금속막과 투명성 도전층의 식각비 차이로 인하여 상기 금속막 아래의 투명성 도전층은 언더 컷 형태로 식각된다. 즉, 식각되는 금속막의 양측 가장자리 내측까지 투명성 도전층이 식각된다. 구체적인 설명은 도 3a 내지 도 3d를 참조한다.The transparent conductive layer under the metal film is etched in an undercut shape due to the difference in etch ratio between the metal film and the transparent conductive layer. That is, the transparent conductive layer is etched to the inside of both side edges of the metal film to be etched. Refer to Figs. 3A to 3D for a specific explanation.

이와 같이, 절연기판(100) 상에 게이트 배선(101) 등이 형성되면 도 2b에 도시한 바와 같이, 게이트 절연막(102)과 비정질 실리콘막 및 도핑된(p+ 또는 n+) 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 전극 역할을 하는 게이트 배선(101) 상부에 액티브층(116)을 형성한다.2B, when the gate wiring 101 is formed on the insulating substrate 100, the gate insulating film 102, the amorphous silicon film, and the doped (p + or n +) amorphous silicon film are sequentially formed Then, a mask process is performed to form an active layer 116 on the gate wiring 101 serving as a gate electrode.

상기 액티브층(116) 형성 공정에서는 회절 마스크 또는 하프톤 마스크를 사용하여 제 1 화소전극(109), 게이트 패드(110) 및 데이터 패드(130)의 일부를 노출시키는 콘택홀도 함께 형성한다.The active layer 116 is formed with a contact hole for exposing a portion of the first pixel electrode 109, the gate pad 110, and the data pad 130 using a diffraction mask or a halftone mask.

즉, 회절 마스크 또는 하프톤 마스크를 이용하는 제 2 마스크 공정에서는 하프톤 패턴으로 형성된 감광막을 마스크로 하여 먼저, 상기 제 1 화소전극(109), 게이트 패드(110) 및 데이터 패드(130) 일부를 노출한다. 이후, 에싱(ashing) 공정을 진행한 다음 상기 액티브층(116)을 형성한다.That is, in the second mask process using the diffraction mask or the half-tone mask, a part of the first pixel electrode 109, the gate pad 110, and the data pad 130 are exposed using the photoresist film formed as the halftone pattern as a mask do. Thereafter, an ashing process is performed, and then the active layer 116 is formed.

그런 다음, 도 2c에 도시한 바와 같이, 액티브층(116)이 형성된 절연기판(100) 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극(117a, 117b), 데이터 배선(103), 게이트 패드패턴(140a) 및 데이터 패드패턴(130a)을 형성한다.Next, as shown in FIG. 2C, a source / drain metal film is formed on the insulating substrate 100 on which the active layer 116 is formed, and then the mask process is performed to form the source / drain electrodes 117a and 117b, A wiring pattern 103, a gate pad pattern 140a and a data pad pattern 130a are formed.

상기 소스/드레인 금속막은 Cu/MoTi과 같은 이중층 금속막으로 형성할 수 있다. 또한, 부식성에 강한 투명성 도전층(ITO, ITZO, IZO)과 Cu, Al, Mo과 같은 금속층으로된 이중층 금속막으로 형성할 수 있다.The source / drain metal film may be formed of a bilayer metal film such as Cu / MoTi. Further, it can be formed of a transparent conductive layer (ITO, ITZO, IZO) resistant to corrosiveness and a double-layer metal film made of a metal layer such as Cu, Al, or Mo.

상기와 같이 소스/드레인 전극(117a, 117b)이 형성되면, 도 2d 및 도 2e에 도시한 바와 같이, 절연기판(100) 상에 보호막(108)을 형성한다. 상기 보호 막(108)이 형성되면 감광막(200)을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역의 게이트 절연막(102)과 보호막(108)을 제거한다.When the source / drain electrodes 117a and 117b are formed as described above, a protective film 108 is formed on the insulating substrate 100, as shown in FIGS. 2D and 2E. When the protective layer 108 is formed, a photoresist layer 200 is formed, and then the gate insulating layer 102 and the protective layer 108 are removed using a diffraction mask or a halftone mask.

따라서, 상기 화소 영역에서는 제 2 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)이 외부로 노출된다. 상기 제 2 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)의 하측 투명성 도전층을 대상으로 2 차 식각 공정을 진행한다. 따라서, 상기 제 2 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(24)의 하측에 형성된 투명성 도전층의 폭은 더욱 좁게 형성된다.Accordingly, the second pixel electrode pattern 19, the first common electrode pattern 14, and the second common electrode pattern 24 are exposed to the outside in the pixel region. A second etching process is performed on the lower transparent conductive layer of the second pixel electrode pattern 19, the first common electrode pattern 14, and the second common electrode pattern 24. Therefore, the width of the transparent conductive layer formed below the second pixel electrode pattern 19, the first common electrode pattern 14, and the second common electrode pattern 24 is narrower.

이후, 제 2 화소전극패턴(19), 제 1 공통전극패턴(14) 및 제 2 공통전극패턴(240)의 상부 금속층을 식각하여 화소 영역에 제 1 공통 전극(114), 제 2 공통전극(124) 및 화소 전극(109a)을 형성한다.Thereafter, the upper metal layer of the second pixel electrode pattern 19, the first common electrode pattern 14, and the second common electrode pattern 240 is etched to form a first common electrode 114, a second common electrode 124 and a pixel electrode 109a are formed.

예를 들면, 제 1 마스크 공정에서 형성된 적층 금속막이 Cu/MoTi/ITO라고 한다면, 먼저, ITO에 대한 습식각 공정을 진행하고, 이후 Cu/MoTi에 대한 식각 공정을 진행한다.For example, if the laminated metal film formed in the first masking process is Cu / MoTi / ITO, first the wet etching process for ITO is performed, and then the etching process for Cu / MoTi is performed.

이후, 하프톤 영역과 대응되는 패드 영역의 게이트 패드패턴(140a) 및 데이터 패드패턴(130a)의 상부 금속막을 식각한다. 이로 인하여 게이트 패드 전극(140) 및 데이터 패드 전극(130)이 형성된다.Thereafter, the gate pad pattern 140a of the pad region corresponding to the halftone region and the upper metal film of the data pad pattern 130a are etched. As a result, the gate pad electrode 140 and the data pad electrode 130 are formed.

상기 소스/드레인 금속막을 Cu/MoTi로 형성할 경우, 상기 게이트 패드 전극(140) 및 데이터 패드 전극(130)은 MoTi 금속층으로 형성된다. 하지만, 소스/드레인 금속막을 Cu, Al, Mo 중 어느 하나와 투명성 도전층으로 형성할 경우에는 상기 게이트 패드 전극(140)과 데이터 패드 전극(130)은 투명성 도전층으로 형성된 다.When the source / drain metal layer is formed of Cu / MoTi, the gate pad electrode 140 and the data pad electrode 130 are formed of a MoTi metal layer. However, when the source / drain metal film is formed of any one of Cu, Al, and Mo and a transparent conductive layer, the gate pad electrode 140 and the data pad electrode 130 are formed of a transparent conductive layer.

따라서, 본 발명의 화소 영역에 형성되는 공통 전극들과 화소 전극의 전극 폭은 노광 장비에 의해 패터닝되는 전극 폭보다 좁은 폭으로 형성된다.Therefore, the electrode widths of the common electrodes and the pixel electrodes formed in the pixel region of the present invention are formed to be narrower than the width of the electrodes patterned by the exposure equipment.

왜냐하면, 제 1 마스크 공정에서 공통전극과 화소 전극은 1차적으로 식각되고, 이후 마지막 마스크 공정에서 2차적으로 식각되어 전극 폭이 좁아지기 때문이다.This is because, in the first mask process, the common electrode and the pixel electrode are primarily etched, and then the second electrode is etched in the last mask process to narrow the electrode width.

그러므로 노광 장비에 의해 형성할 수 있는 전극 폭이 3~4㎛이였다면, 본 발명의 화소 전극과 공통 전극의 폭은 2㎛이하의 값을 갖는다.Therefore, if the width of the electrode that can be formed by the exposure equipment is 3 to 4 mu m, the width of the pixel electrode and the common electrode of the present invention is 2 mu m or less.

이와 같이, 본 발명은 화소 영역에 형성되는 공통 전극과 화소 전극이 점유 면적으로 줄이고, 전극 간 거리를 넓혀 고개구율과 고투과율을 얻을 수 있다.As described above, according to the present invention, the common electrode and the pixel electrode formed in the pixel region are reduced in occupied area, and the distance between the electrodes is widened to obtain a high aperture ratio and a high transmittance.

도 3a 내지 도 3d는 본 발명에 따라 형성되는 전극 폭이 식각 공정에 의해 줄어드는 모습을 도시한 것이다.FIGS. 3A to 3D illustrate how the electrode widths formed according to the present invention are reduced by an etching process.

도 3a 내지 도 3d를 참조하면, 기판(300) 상에 제 1 금속막(310)을 형성하고, 계속해서 제 2, 3 금속막을 형성한 다음, 마스크 공정을 진행하여, 상기 제 2, 3 금속막을 식각하여 제 2, 3 금속패턴(320, 330)을 형성한다. 3A to 3D, a first metal film 310 is formed on a substrate 300, a second and a third metal film are formed, and then a mask process is performed. The second and third metal patterns 320 and 330 are formed by etching the film.

그런 다음, 제 1 금속막(310)을 식각하기 위한 식각 공정을 진행하여, 제 1 금속패턴(311)을 형성한다. 이때, 상기 제 2, 3 금속패턴(320, 330)을 형성하기 위한 식각비와 제 1 금속패턴(311)을 형성하는 식각비의 차이에 의해 서 제 1 금속패턴(311)은 상기 제 2, 3 금속패턴(320, 330)들 안으로 언더 컷이 발생된다.Then, an etching process for etching the first metal film 310 is performed to form a first metal pattern 311. At this time, the first metal pattern 311 is formed by the difference of the etching ratio for forming the second and third metal patterns 320 and 330 and the etching ratio for forming the first metal pattern 311, An undercut is generated in the three metal patterns 320 and 330. [

예를 들어, 본 발명에서는 제 1 금속막을 투명성 도전물질(ITO, IZO, ITZO)로 형성하고, 상기 제 2, 3 금속막을 각각 MoTi와 Cu를 사용하였다.For example, in the present invention, the first metal film is formed of a transparent conductive material (ITO, IZO, ITZO), and the second and third metal films are MoTi and Cu, respectively.

이후, 액정표시장치 제조 공정 중 보호막을 제거하는 마지막 마스크 공정에서 상기 제 1, 2, 3 금속패턴(311, 320, 330)들을 노출시킨다. 그런 다음, 제 1 금속패턴(311)에 대한 2차 식각 공정을 진행하여 전극(312)을 형성한다.Then, the first, second, and third metal patterns 311, 320, and 330 are exposed in a final mask process for removing the protective film during the LCD manufacturing process. Then, a second etching process is performed on the first metal pattern 311 to form the electrode 312.

따라서, 최초 마스크를 이용한 노광 공정으로 형성할 수 있는 제 1 금속패턴(311)의 폭이 3~4㎛라면, 2차 식각 공정에 의해 형성되는 전극(312)의 전극 폭은 2㎛ 이하가 된다.Therefore, if the width of the first metal pattern 311 that can be formed by the exposure process using the first mask is 3 to 4 占 퐉, the electrode width of the electrode 312 formed by the second etching process becomes 2 占 퐉 or less .

도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.1 is a plan view showing a pixel structure of a liquid crystal display device according to the present invention.

도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조 공정을 도시한 것이다.2A to 2E show a manufacturing process of a liquid crystal display device according to the present invention.

도 3a 내지 도 3d는 본 발명에 따라 형성되는 전극 폭이 식각 공정에 의해 줄어드는 모습을 도시한 것이다.FIGS. 3A to 3D illustrate how the electrode widths formed according to the present invention are reduced by an etching process.

(도면의 주요 부분에 대한 참조 부호의 설명) (Description of Reference Numbers to Main Parts of the Drawings)

100: 기판 101: 게이트 배선100: substrate 101: gate wiring

103: 데이터 배선 109: 제 1 화소 전극103: Data line 109: First pixel electrode

109a: 제 2 화소 전극 124: 제 2 공통 전극109a: second pixel electrode 124: second common electrode

110: 게이트 패드 110: gate pad

Claims (6)

기판 상에 투명성 도전층과 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 투명성 도전층과 금속막의 적층 구조를 갖는 게이트 배선, 상기 게이트 배선과 평행한 공통 배선, 상기 공통 배선과 평행한 제 1 화소전극, 상기 제 1 화소 전극으로부터 분기된 제 2 화소전극패턴, 화소 영역이 오픈된 사각 구조의 제 1 공통전극패턴, 상기 화소 영역의 중심에서 상기 제 2 화소전극패턴과 교대로 배치되는 제 2 공통전극패턴, 상기 게이트 배선으로부터 연장된 게이트 패드 및 데이터 패드를 형성하는 단계;A transparent conductive layer and a metal film are successively formed on the substrate, and then a mask process is performed to form a gate wiring having a laminated structure of a transparent conductive layer and a metal film, a common wiring parallel to the gate wiring, A pixel electrode, a second pixel electrode pattern branched from the first pixel electrode, a first common electrode pattern of a square structure in which a pixel region is opened, a second common electrode pattern of a second common electrode pattern arranged alternately with the second pixel electrode pattern at the center of the pixel region, Forming a common electrode pattern, a gate pad extending from the gate wiring, and a data pad; 상기 게이트 배선 등이 형성된 기판 상에 게이트 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 게이트 배선 상부에 액티브층을 형성하는 단계;Sequentially forming a gate insulating film, an amorphous silicon film, and a doped amorphous silicon film on a substrate on which the gate wiring and the like are formed, and then performing a mask process to form an active layer on the gate wiring; 상기 액티브층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극, 상기 공통 배선과 교차하고 상기 제 2 화소전극패턴과 평행하고 상기 제 2 공통전극패턴과 평행하고 상기 데이터 패드와 연결된 데이터 배선, 게이트 패드패턴 및 데이터 패드패턴을 형성하는 단계;Forming a source / drain metal film on the substrate on which the active layer is formed, and then performing a masking process to form source / drain electrodes, parallel to the second pixel electrode pattern and parallel to the second common electrode pattern, Forming a data line, a gate pad pattern and a data pad pattern connected to the data pad; 상기 소스/드레인 전극이 형성된 기판 상에 보호막을 형성한 다음, 회절 마스크 또는 하프톤 마스크를 사용하여 화소 영역에 형성된 게이트 절연막과 보호막을 제거하여 상기 제 2 화소전극패턴, 제 1 공통전극패턴 및 제 2 공통전극패턴을 노출 시키는 단계; 및A protective film is formed on the substrate on which the source / drain electrodes are formed, and then the gate insulating film and the protective film formed on the pixel region are removed using a diffraction mask or a halftone mask, thereby forming the second pixel electrode pattern, 2 exposing the common electrode pattern; And 상기 노출된 화소 영역에 투명성 도전층에 대한 식각 공정과 금속막에 대한 식각 공정을 순차적으로 진행하여 화소 영역에 투명성 도전층을 포함하는 제 1 공통 전극, 제 2 공통전극 및 제 2 화소 전극을 형성하는 단계;를 포함하고,The first common electrode, the second common electrode, and the second pixel electrode including the transparent conductive layer are formed in the pixel region by sequentially performing the etching process for the transparent conductive layer and the etching process for the metal film in the exposed pixel region ; ≪ / RTI > 상기 화소 영역은 상기 게이트 배선과 상기 데이터 배선이 교차하여 정의되는, 횡전계형 액정표시장치 제조방법.Wherein the pixel region is defined by intersecting the gate line and the data line. 제 1 항에 있어서, 상기 금속막은 Cu, MoTi, Al, Ag와 이들의 합금중 적어도 하나 이상의 금속막으로 형성되는, 횡전계형 액정표시장치 제조방법.The method of manufacturing a transverse electric field type liquid crystal display device according to claim 1, wherein the metal film is formed of at least one metal film of Cu, MoTi, Al, Ag and alloys thereof. 제 1 항에 있어서, 상기 게이트 배선, 공통배선, 제 1 화소전극, 제 2 화소전극패턴, 제 1 공통전극패턴, 제 2 공통전극패턴, 게이트 패드 및 데이터 패드를 형성하는 단계는,The method of claim 1, wherein forming the gate line, the common line, the first pixel electrode, the second pixel electrode pattern, the first common electrode pattern, the second common electrode pattern, 상기 금속막을 습식각 하여 패터닝하고, 이후 패터닝된 금속막을 마스크로 하여 투명성 도전층을 습식각 하는 것을 포함하는, 횡전계형 액정표시장치 제조방법.Wet-angle-patterning the metal film, and wet-calibrating the transparent conductive layer using the patterned metal film as a mask. 제 1 항에 있어서, 상기 액티브층 형성 공정에서는 사용하는 마스크는 회절 마스크 또는 하프톤 마스크인, 횡전계형 액정표시장치 제조방법.The method of manufacturing a transverse electric field type liquid crystal display device according to claim 1, wherein the mask used in the active layer formation step is a diffraction mask or a half-tone mask. 제 4 항에 있어서, 상기 액티브층 형성 공정은,The method of manufacturing a semiconductor device according to claim 4, 상기 회절 마스크 또는 하프톤 마스크로 패터닝된 하프톤 감광막을 마스크로 하여, 상기 제 1 화소전극, 게이트 패드 및 데이터 패드의 일부를 노출하는 콘택홀을 형성하고, 에싱 공정을 진행한 후, 액티브층을 형성하는, 횡전계형 액정표시장치 제조방법.A contact hole exposing a part of the first pixel electrode, the gate pad and the data pad is formed using the half-tone photoresist pattern patterned with the diffraction mask or the half-tone mask as a mask, and after the ashing process, Wherein the liquid crystal display device is a liquid crystal display device. 제 1 항에 있어서, 상기 제 1 공통 전극, 제 2 공통전극 및 제 2 화소 전극들의 폭은 2㎛ 이하인, 횡전계형 액정표시장치 제조방법.The method of claim 1, wherein the widths of the first common electrode, the second common electrode, and the second pixel electrodes are 2 占 퐉 or less.
KR1020090129348A 2009-12-22 2009-12-22 Method for fabricating liquid crystal display device KR101725993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090129348A KR101725993B1 (en) 2009-12-22 2009-12-22 Method for fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090129348A KR101725993B1 (en) 2009-12-22 2009-12-22 Method for fabricating liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20110072433A KR20110072433A (en) 2011-06-29
KR101725993B1 true KR101725993B1 (en) 2017-04-11

Family

ID=44403348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129348A KR101725993B1 (en) 2009-12-22 2009-12-22 Method for fabricating liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101725993B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872944B2 (en) 2018-11-26 2020-12-22 Samsung Display Co., Ltd. Display substrate, method of manufacturing display substrate, and display device including display substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6876520B2 (en) * 2016-06-24 2021-05-26 キヤノントッキ株式会社 Substrate sandwiching method, substrate sandwiching device, film forming method, film forming device, and electronic device manufacturing method, substrate mounting method, alignment method, substrate mounting device
CN109524356B (en) * 2018-09-03 2021-08-31 重庆惠科金渝光电科技有限公司 Manufacturing method of array substrate, array substrate and display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558717B1 (en) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR100558713B1 (en) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof
KR101166369B1 (en) * 2004-06-07 2012-07-23 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR20070103158A (en) * 2006-04-18 2007-10-23 엘지.필립스 엘시디 주식회사 Liquid crystal display of in-plane switching mode and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872944B2 (en) 2018-11-26 2020-12-22 Samsung Display Co., Ltd. Display substrate, method of manufacturing display substrate, and display device including display substrate
US11678528B2 (en) 2018-11-26 2023-06-13 Samsung Display Co., Ltd. Display substrate, method of manufacturing display substrate, and display device including display substrate

Also Published As

Publication number Publication date
KR20110072433A (en) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101298613B1 (en) Method for fabricating array substrate for in plane switching mode liquid crystal display device
US8654296B2 (en) Liquid crystal display device
US8895987B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101319977B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101870986B1 (en) Method for fabricating thin film transistor array substrate
KR20080059889A (en) An array substrate of thin film transistor liquid crystal display device and the method for fabricating thereof
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
KR101307961B1 (en) Array substrate for In-Plane Switching mode LCD
KR101725993B1 (en) Method for fabricating liquid crystal display device
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR101320651B1 (en) Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
KR101674208B1 (en) Method for fabricating line and Method for fabricating liquid crystal display device of using the same
KR101011150B1 (en) In-plane switching mode liquid crystal display device and manufacturing method of the same
KR101374997B1 (en) Liquid crystal display device and method of fabricating the same
KR101392203B1 (en) Array substrate for In-Plane switching mode LCD and method of fabricating the same
KR20110072434A (en) Method for fabricating liquid crystal display device
KR101969428B1 (en) Array subsDAte for fringe field switching mode liquid crystal display device
KR102056687B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
KR101677282B1 (en) Thin Film Transistor Liquid Crystal Display Device And Method for fabricating thereof
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
KR101953593B1 (en) Liquid crystal display device and method of fabricating the same
KR101146523B1 (en) A substrate for In-Plane Switching mode Liquid crystal display device and method of manufacturing the same
KR101399154B1 (en) Liquid crystal display device and method of manufacturing the same
KR101776038B1 (en) Array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant