KR100558713B1 - Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof - Google Patents
Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof Download PDFInfo
- Publication number
- KR100558713B1 KR100558713B1 KR1020030071362A KR20030071362A KR100558713B1 KR 100558713 B1 KR100558713 B1 KR 100558713B1 KR 1020030071362 A KR1020030071362 A KR 1020030071362A KR 20030071362 A KR20030071362 A KR 20030071362A KR 100558713 B1 KR100558713 B1 KR 100558713B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- line
- common
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 마스크 공정 수를 줄일 수 있는 수평 전계 인가형 액정 표시 패널 및 그 제조 방법에 관한 것이다.The present invention relates to a horizontal field application liquid crystal display panel capable of reducing the number of mask processes and a method of manufacturing the same.
본 발명에 따른 수평 전계 인가형 액정 표시 패널은 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 박막트랜지스터와 접속되며 상기 게이트라인에 포함된 적어도 어느 하나의 금속으로 형성된 화소전극, 상기 게이트라인과 평행하게 형성된 공통라인과 접속되어 상기 화소전극과 수평전계를 이루며 상기 데이터라인과 동일한 금속으로 형성된 공통전극, 상기 게이트라인, 데이터라인 및 공통라인 중 적어도 어느 하나와 접속되어 투명도전막으로 형성된 패드를 갖는 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a horizontal field application liquid crystal display panel includes a thin film transistor formed at an intersection of a gate line and a data line, a protective layer for protecting the thin film transistor, and at least one of the thin film transistors connected to the thin film transistor. At least one of a pixel electrode formed of a metal and a common electrode formed in parallel with the gate line to form a horizontal electric field with the pixel electrode and formed of the same metal as the data line, the gate line, the data line, and the common line. A thin film transistor array substrate having pads connected to and formed of a transparent conductive film; A color filter array substrate opposed to and bonded to the thin film transistor array substrate; The passivation layer may be formed in an area overlapping the color filter array substrate to expose the transparent conductive layer included in the pad.
Description
도 1은 종래의 수평 전계 인가형 액정 표시 패널 중 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.1 is a plan view illustrating a thin film transistor array substrate in a conventional horizontal field application liquid crystal display panel.
도 2는 도 1에서 선 "Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 어레이기판을 나타내는 단면도이다.FIG. 2 is a cross-sectional view illustrating a thin film transistor array substrate taken along a line “II-II ′” in FIG. 1.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 방법을 단계적으로 나타내는 단면도이다.3A to 3D are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array substrate illustrated in FIG. 2.
도 4는 본 발명의 제1 실시 예에 따른 수평 전계 인가형 액정 표시 패널의 박막트랜지스터 어레이 기판를 나타내는 평면도이다.4 is a plan view illustrating a thin film transistor array substrate of a horizontal field applied liquid crystal display panel according to a first embodiment of the present invention.
도 5는 도 4에서 선 "Ⅴ1-Ⅴ1'", "Ⅴ2-Ⅴ2'"를 따라 절취한 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.FIG. 5 is a cross-sectional view illustrating a thin film transistor array substrate taken along lines "V1-V1 ′" and "V2-V2 ′" in FIG. 4.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.6A and 6B are plan and cross-sectional views illustrating a first mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기 판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.7A and 7B are plan views and cross-sectional views illustrating a second mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 8a 내지 도 8c는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 단면도이다.8A to 8C are cross-sectional views illustrating a second mask process in detail in a method of manufacturing a thin film transistor array substrate according to a first embodiment of the present invention.
도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.9A and 9B are plan views and cross-sectional views illustrating a third mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 10a 내지 도 10e는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 구체적으로 설명하기 위한 단면도이다.10A to 10E are cross-sectional views illustrating a third mask process in detail in a method of manufacturing a thin film transistor array substrate according to a first embodiment of the present invention.
도 11은 본 발명의 제2 실시 예에 따른 수평 전계 인가형 액정 표시 패널의 박막트랜지스터 어레이 기판를 나타내는 평면도이다.FIG. 11 is a plan view illustrating a thin film transistor array substrate of a horizontal field applied liquid crystal display panel according to a second exemplary embodiment of the present invention.
도 12는 도 11에서 선 "ⅩⅡ1-ⅩⅡ1'", "ⅩⅡ2-ⅩⅡ2'"를 따라 절취한 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.FIG. 12 is a cross-sectional view illustrating the thin film transistor array substrate taken along the lines "XII1-XII1 '" and "XII2-XII2'" in FIG.
도 13a 내지 도 13c는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 설명하기 위한 평면도 및 단면도이다.13A to 13C are plan views and cross-sectional views illustrating a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention.
도 14a 내지 도 14c는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 구체적으로 설명하기 위한 단면도이다.14A to 14C are cross-sectional views illustrating a second mask process in detail in a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention.
도 15a 내지 도 15e는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 구체적으로 설명하기 위한 단면도이다.15A to 15E are cross-sectional views for describing a third mask process in a method of manufacturing a thin film transistor array substrate according to a second embodiment of the present invention.
도 16은 도 5 및 도 12에 도시된 박막트랜지스터 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.16 is a cross-sectional view illustrating a liquid crystal display panel including the thin film transistor array substrate illustrated in FIGS. 5 and 12.
도 17은 도 5 및 도 12에 도시된 박막트랜지스터 어레이 기판을 포함하는 액 정표시패널의 다른 실시예를 나타내는 단면도이다.FIG. 17 is a cross-sectional view illustrating another exemplary embodiment of a liquid crystal display panel including the thin film transistor array substrate illustrated in FIGS. 5 and 12.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2,102 : 게이트라인 4,104 : 데이터라인2,102: Gate line 4,104: Data line
6,106 : 게이트전극 8,108 : 소스전극6,106: gate electrode 8,108: source electrode
10,110 : 드레인전극 14,114 : 활성층10,110 drain electrode 14,114 active layer
16,116 : 오믹접촉층 18,118 : 보호막16,116 ohmic contact layer 18,118 protective film
22,122 : 화소전극 26,32,34,132,134 : 접촉홀22,122:
28,128 : 스토리지전극 30,130 : 박막트랜지스터28,128: Storage electrode 30,130: Thin film transistor
40,140 : 스토리지캐패시터 50,150 : 게이트패드40,140: Storage capacitor 50,150: Gate pad
60,160 : 데이터패드 80,180 : 공통패드60,160: Data pad 80,180: Common pad
84,184 : 공통전극 86,186 : 공통라인84,184 Common electrode 86,186 Common line
본 발명은 수평 전계를 이용하는 액정 표시 패널에 관한 것으로, 특히 마스크 공정수를 줄일 수 있는 수평 전계 인가형 액정 표시 패널 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such liquid crystal display devices are classified into vertical electric field types and horizontal electric field types according to the direction of the electric field for driving the liquid crystal.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In the vertical field type liquid crystal display, the common electrode formed on the upper substrate and the pixel electrode formed on the lower substrate are disposed to face each other to drive the liquid crystal of TN (Twisted Nemastic) mode by a vertical electric field formed therebetween. Such a vertical field type liquid crystal display device has a large aperture ratio, but has a narrow viewing angle of about 90 degrees.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정 표시 장치에 대하여 상세히 살펴보기로 한다. In a horizontal field type liquid crystal display, a liquid crystal in an in-plane switch (hereinafter referred to as IPS) mode is driven by a horizontal electric field between a pixel electrode and a common electrode arranged side by side on a lower substrate. The horizontal field type liquid crystal display device has an advantage that a viewing angle is about 160 degrees. Hereinafter, the horizontal field type liquid crystal display device will be described in detail.
수평 전계형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(하부 어레이 기판) 및 칼러 필터 어레이 기판(상부 어레이 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.The horizontal field type liquid crystal display device includes a thin film transistor array substrate (lower array substrate) and a color filter array substrate (upper array substrate) bonded to each other, a spacer for maintaining a constant cell gap between the two substrates, and a spacer provided by the spacer. A liquid crystal filled in the liquid crystal space is provided.
박막 트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된 다.The thin film transistor array substrate is composed of a plurality of signal lines and thin film transistors for forming a horizontal electric field in pixels, and an alignment film coated thereon for liquid crystal alignment. The color filter array substrate is composed of a color filter for color implementation and a black matrix for light leakage prevention, and an alignment film coated thereon for liquid crystal alignment.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다. In such a liquid crystal display device, the thin film transistor array substrate includes a semiconductor process and requires a plurality of mask processes, and thus, the manufacturing process is complicated, which is an important cause of an increase in the manufacturing cost of the liquid crystal panel. In order to solve this problem, the thin film transistor array substrate is developing in a direction of reducing the number of mask processes. This is because one mask process includes many processes such as a thin film deposition process, a cleaning process, a photolithography process, an etching process, a photoresist stripping process, and an inspection process. Accordingly, in recent years, a four-mask process that reduces one mask process has emerged in the five-mask process, which is a standard mask process of a thin film transistor array substrate.
도 1은 종래의 4마스크 공정을 이용한 수평 전계형 액정 표시 장치의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.FIG. 1 is a plan view illustrating a thin film transistor array substrate of a horizontal field type liquid crystal display using a conventional four mask process, and FIG. 2 is a cross-sectional view illustrating a thin film transistor array substrate taken along a line “II-II ′” in FIG. 1. .
도 1 및 도 2를 참조하면, 종래 수평 전계형 액정표시장치의 박막 트랜지스터 어레이 기판은 하부 기판(1) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(22) 및 공통 전극(84)과, 공통 전극(84)과 접속된 공통 라인(86)을 구비한다. 또한, 종래 박막 트랜지스터 어레이 기판은 화소 전극(22)과 공통 라인(86)의 중첩부에 형성된 스토리지 캐패시터(40)와, 게이트 라인(2)과 접속된 게이트 패드(50)와, 데이터 라인(4)과 접속된 데이터 패드(60)와, 공통 라인(86)과 접속된 공통 패드(80)를 추가로 구비한다.1 and 2, a thin film transistor array substrate of a conventional horizontal field type liquid crystal display device includes a
게이트라인(2)은 박막트랜지스터(30)의 게이트전극(6)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(30)의 드레인전극(10)을 통해 화소전극(22)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역을 정의한다.The
공통라인(86)은 화소영역을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(84)에 공급한다.The
박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(10) 사이에 채널을 형성하는 활성층(14)을 더 구비한다. 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(62) 및 스토리지 전극(28)과 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62) 및 스토리지 전극(28)과 오믹 접촉을 위한 오믹 접촉층(16)이 더 형성된다.The
화소 전극(22)은 보호막(18)을 관통하는 제1 접촉홀(32)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(22)은 드레인 전극(10)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 제1 수평부(22a)와, 공통 라인(86)과 중첩되게 형성된 제2 수평부(22b)와, 제1 및 제2 수평부(22a, 22b) 사이에 공통전극(84)과 나란하게 형성된 핑거부(22c)를 구비한다. The
공통 전극(84)은 공통 라인(86)과 접속되어 화소 영역에 형성된다. 특히, 공통 전극(84)은 화소 영역에서 화소 전극(22)의 핑거부(22c)와 나란하게 형성된다.The
이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 공통 라인(86)을 통해 기준 전압이 공급된 공통 전극(84) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(22)의 핑거부(22c)와 공통 전극(84) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.Accordingly, a horizontal electric field is formed between the
스토리지 캐패시터(40)는 공통 라인(86)과, 그 공통 라인(86)과 게이트 절연막(12), 활성층(14), 그리고 오믹 접촉층(16)을 사이에 두고 중첩되는 스토리지전극(28)과, 그 스토리지전극(28)과 보호막(18)을 관통하는 제2 접촉홀(26)을 통해 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(40)는 화소 전극(22)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.The
게이트 라인(2)은 게이트 패드(50)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(50)는 게이트 라인(2)으로부터 신장된 게이트 패드 하부 전극(52)과, 게이트 절연막(12) 및 보호막(18)을 관통하는 제3 접촉홀(54)을 통해 게이트 패드 하부 전극(52)과 접속된 게이트 패드 상부 전극(58)으로 구성된다.The
데이터 라인(4)은 데이터 패드(60)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(60)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(62)과, 보호막(18)을 관통하는 제4 접촉홀(64)을 통해 데이터 패드 하부 전극(62)과 접속된 데이터 패드 상부 전극(68)으로 구성된다.The
공통 라인(86)은 공통 패드(80)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급받게 된다. 공통 패드(80)는 공통 라인(86)으로부터 연장되는 공통 패드 하부 전극(82)과, 게이트 절연막(12) 및 보호막(18)을 관통하는 제5 접촉홀(74)을 통해 공통 패드 하부 전극(82)과 접속된 공통 패드 상부 전극(88)으로 구성된다.The
이러한 구성을 가지는 박막 트랜지스터 어레이 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.A method of manufacturing a thin film transistor array substrate having such a configuration will be described with reference to FIGS. 3A to 3D in detail using a four mask process.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(1) 상에 게이트 라인(2), 게이트 전극(6), 게이트 패드 하부 전극(52), 공통 라인(86), 공통 전극(84) 및 공통 패드 하부 전극(82)을 포함하는 제1 도전 패턴군이 형성된다.Referring to FIG. 3A, the
이를 상세히 설명하면, 하부 기판(1) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공 정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(6), 게이트 패드 하부 전극(52), 공통 라인(86), 공통 전극(84) 및 공통 패드 하부 전극(82)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.In detail, the gate metal layer is formed on the
도 3b를 참조하면, 제1 도전패턴군이 형성된 하부 기판(1) 상에 게이트 절연막(12)이 형성된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(12) 위에 활성층(14) 및 오믹 접촉층(16)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62), 스토리지전극(28)을 포함하는 제2 도전 패턴군이 형성된다.Referring to FIG. 3B, a
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(1) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(12), 제1 및 제2 반도체층, 그리고 데이터 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(12)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 데이터 금속층으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.In detail, the
이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 영역부의 포토레지스트 패턴 보다 낮은 높이를 갖게 한다.Subsequently, a photoresist pattern is formed on the data metal layer by a photolithography process using a second mask. In this case, by using a diffraction exposure mask having a diffraction exposure portion in the channel portion of the thin film transistor, the photoresist pattern of the channel portion has a lower height than the photoresist pattern of the other region portion.
채널부의 높이가 다른 포토레지스트 패턴을 이용한 습식 식각 공정으로 데이터 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(8), 그 소스 전극(8)과 일체화된 드레인 전극(10), 스토리지전극(28)을 포함하는 데이터패턴이 형성된다. 그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 오믹 접촉층(14)과 활성층(16)이 형성된다.The data metal layer is patterned by a wet etching process using a photoresist pattern having a different height of the channel part, so that the
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 일체화된 소스전극(8) 및 드레인전극(10)과 오믹 접촉층(16)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(8)과 드레인 전극(10)이 분리된다.After the photoresist pattern having a relatively low height is removed from the channel portion by an ashing process, the
이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.Subsequently, the photoresist pattern remaining on the second conductive pattern group is removed by a stripping process.
도 3c를 참조하면, 제2 도전패턴군이 형성된 게이트 절연막(12) 상에 제3 마스크 공정을 이용하여 제1 내지 제5 접촉홀(32,26,54,64,74)을 포함하는 보호막(18)이 형성된다.Referring to FIG. 3C, a passivation layer including first to fifth contact holes 32, 26, 54, 64, and 74 may be formed on the
상세히 하면, 데이터패턴이 형성된 게이트 절연막(12) 상에 PECVD 등의 증착 방법으로 보호막(18)이 전면 형성된다. 이어서, 보호막(18)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제5 접촉홀들(32,26,54,64,74)이 형성된다. 제1 접촉홀(32)은 보호막(18)을 관통하여 드레인 전극(10)을 노출시키고, 제2 접촉홀(26)은 보호막(18)을 관통하여 스토리지전극(28)을 노출시킨다. 제3 접촉홀(54)은 보호막(18) 및 게이트 절연막(12)을 관 통하여 게이트 패드 하부 전극(52)을 노출시키고, 제4 접촉홀(64)은 보호막(18)을 관통하여 데이터 패드 하부 전극(62)을 노출시키고, 제5 접촉홀(74)은 보호막(18) 및 게이트 절연막(12)을 관통하여 공통 패드 하부 전극(82)을 노출시킨다. In detail, the
보호막(18)의 재료로는 게이트 절연막(12)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.As the material of the
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(18) 상에 화소 전극(22), 게이트 패드 상부 전극(58), 데이터 패드 상부 전극(68), 공통 패드 상부 전극(88)을 포함하는 제3 도전 패턴군이 형성된다.Referring to FIG. 3D, a
이를 상세히 설명하면, 보호막(18) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(22), 게이트 패드 상부 전극(58), 데이터 패드 상부 전극(68), 공통 패드 상부 전극(88)을 포함하는 제3 도전 패턴군이 형성된다. 화소 전극(22)은 제1 접촉홀(32)을 통해 드레인 전극(10)과 전기적으로 접속되고, 제2 접촉홀(26)을 통해 스토리지 전극(28)과 전기적으로 접속된다. 게이트 패드 상부 전극(58)는 제3 접촉홀(54)을 통해 게이트 패드 하부 전극(52)과 전기적으로 접속된다. 데이터 패드 상부 전극(68)은 제4 접촉홀(64)을 통해 데이터 하부 전극(62)과 전기적으로 접속된다. 공통 패드 상부 전극(88)은 제5 접촉홀(74)을 통해 공통 패드 하부 전극(82)과 전기적으로 접속된다.In detail, the transparent conductive film is coated on the
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다.Here, the material of the transparent conductive film may be indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO) or indium tin zinc oxide (ITZO). ) And the like are used.
이와 같이, 종래의 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.As described above, the conventional horizontal field-applied thin film transistor array substrate and the manufacturing method thereof employ a four mask process, thereby reducing the number of manufacturing steps and reducing the manufacturing cost in proportion to the five mask process. However, since the four mask process is still complicated and the manufacturing cost is limited, there is a need for a method of further reducing the manufacturing cost by simplifying the manufacturing process.
따라서, 본 발명의 목적은 마스크 공정 수를 절감할 수 있는 수평 전계형 액정 표시 패널 및 그 제조 방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a horizontal field type liquid crystal display panel and a method of manufacturing the same that can reduce the number of mask processes.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시패널은 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 박막트랜지스터와 접속되며 상기 게이트라인에 포함된 적어도 어느 하나의 금속으로 형성된 화소전극, 상기 게이트라인과 평행하게 형성된 공통라인과 접속되어 상기 화소전극과 수평전계를 이루며 상기 데이터라인과 동일한 금속으로 형성된 공통전극, 상기 게이트라인, 데이터라 인 및 공통라인 중 적어도 어느 하나와 접속되어 투명도전막으로 형성된 패드를 갖는 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.In order to achieve the above object, a horizontal field application type liquid crystal display panel according to an exemplary embodiment of the present invention is connected to a thin film transistor formed at an intersection of a gate line and a data line, a protective film for protecting the thin film transistor, and the thin film transistor. A pixel electrode formed of at least one metal included in the gate line, a common electrode connected to a common line formed in parallel with the gate line to form a horizontal electric field with the pixel electrode, and formed of the same metal as the data line, and the gate line A thin film transistor array substrate having pads connected to at least one of a data line and a common line and formed of a transparent conductive film; A color filter array substrate opposed to and bonded to the thin film transistor array substrate; The passivation layer may be formed in an area overlapping the color filter array substrate to expose the transparent conductive layer included in the pad.
상기 액정표시패널은 상기 보호막 상에 상기 보호막과 동일패턴으로 형성된 배향막을 추가로 구비하는 것을 특징으로 한다.The liquid crystal display panel may further include an alignment layer formed on the passivation layer in the same pattern as the passivation layer.
상기 화소전극은 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 한다.The pixel electrode is formed of a transparent conductive film and a gate metal film formed on the transparent conductive film.
상기 게이트금속막은 상기 박막트랜지스터의 드레인전극과 중첩되는 영역에 형성되어 상기 투명도전막의 일부를 노출시키는 것을 특징으로 한다.The gate metal layer may be formed in a region overlapping the drain electrode of the thin film transistor to expose a portion of the transparent conductive layer.
상기 게이트금속막은 상기 투명도전막과 동일패턴으로 형성되는 것을 특징으로 한다.The gate metal film is formed in the same pattern as the transparent conductive film.
상기 패드는 상기 게이트라인과 접속되며 상기 게이트라인에 포함된 상기 투명도전막으로 형성된 게이트패드와; 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드와; 상기 공통라인과 접속되며 상기 공통라인에 포함된 상기 투명도전막으로 형성된 공통패드를 포함하는 것을 특징으로 한다.A gate pad connected to the gate line and formed of the transparent conductive film included in the gate line; A data pad connected to the data line and formed of the transparent conductive film; And a common pad connected to the common line and formed of the transparent conductive film included in the common line.
상기 데이터패드는 상기 데이터라인과 중첩되는 영역의 상기 투명도전막 상에 형성되는 게이트금속막을 포함하는 것을 특징으로 한다.The data pad may include a gate metal layer formed on the transparent conductive layer in an area overlapping the data line.
상기 액정표시패널은 상기 게이트라인과, 그 게이트라인과 절연되게 중첩되 어 형성되며 상기 화소전극과 접속된 스토리지전극을 포함하는 스토리지캐패시터를 추가로 구비하는 것을 특징으로 한다.The liquid crystal display panel may further include a storage capacitor including the gate line and a storage electrode overlapping the gate line to be insulated from the gate line and including a storage electrode connected to the pixel electrode.
상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 대향되는 드레인 전극과; 상기 게이트 전극과 상기 게이트 절연패턴을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 한다.The thin film transistor may include a gate electrode connected to the gate line; A source electrode connected to the data line; A drain electrode facing the source electrode; And a semiconductor layer overlapping the gate electrode with the gate insulating pattern therebetween and forming a channel portion between the source electrode and the drain electrode.
상기 게이트라인 및 상기 게이트전극은 상기 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 한다.The gate line and the gate electrode are formed of the transparent conductive film and a gate metal film formed on the transparent conductive film.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 게이트라인 및 데이터라인의 교차부에 형성된 박막트랜지스터, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 박막트랜지스터와 접속되며 상기 게이트라인에 포함된 적어도 어느 하나의 금속으로 형성된 화소전극, 상기 게이트라인과 평행하게 형성된 공통라인과 접속되어 상기 화소전극과 수평전계를 이루며 상기 데이터라인과 동일한 금속으로 형성된 공통전극, 상기 게이트라인, 데이터라인 및 공통라인 중 적어도 어느 하나와 접속되어 투명도전막으로 형성된 패드를 갖는 박막트랜지스터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 상기 패드가 노출되도록 합착하는 단계와; 상기 컬러필터 어레이 기판을 마스크로 상기 보호막을 제거하여 상기 패드의 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 한다.In order to achieve the above object, a method of manufacturing a liquid crystal display panel according to the present invention includes a thin film transistor formed at an intersection of a gate line and a data line, a protective film for protecting the thin film transistor, and a thin film transistor connected to the gate line A pixel electrode formed of at least one metal included therein, the common electrode formed in parallel with the gate line to form a horizontal electric field with the pixel electrode, and formed of the same metal as the data line, the gate line, the data line, Providing a thin film transistor array substrate having pads connected to at least one of the common lines and formed of a transparent conductive film; Providing a color filter array substrate facing the thin film transistor array substrate; Bonding the thin film transistor array substrate and the color filter array substrate to expose the pads; And removing the passivation layer using the color filter array substrate as a mask to expose the transparent conductive layer of the pad.
상기 박막트랜지스터 어레이 기판을 마련하는 단계는 상기 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드, 공통라인, 공통패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와; 상기 게이트패턴들과 화소전극이 형성된 기판 상에 상기 게이트패드, 데이터패드 및 공통패드가 노출되도록 반도체패턴과 게이트절연패턴을 형성하는 단계와; 상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 공통전극, 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하고 상기 데이터패드, 게이트패드 및 공통패드에 포함된 투명도전막을 노출시는 단계와; 상기 데이터패턴이 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.The preparing the thin film transistor array substrate may include forming pixel patterns and gate patterns including a gate line, a gate electrode, a gate pad, a common line, a common pad, and a data pad including a transparent conductive film on the substrate; ; Forming a semiconductor pattern and a gate insulating pattern on the substrate on which the gate patterns and the pixel electrode are formed to expose the gate pad, the data pad, and the common pad; Forming a data pattern including a common electrode, a data line, a source electrode, and a drain electrode on the substrate on which the semiconductor pattern and the gate insulating pattern are formed, and exposing a transparent conductive film included in the data pad, the gate pad, and the common pad; Wow; And forming a protective film on the substrate on which the data pattern is formed.
상기 박막트랜지스터 어레이 기판을 마련하는 단계는 상기 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드, 공통라인, 공통패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와; 상기 게이트패턴들과 화소전극이 형성된 기판 상에 상기 게이트패드, 공통패드, 데이터패드, 공통라인 및 화소전극이 노출되도록 반도체패턴과 게이트절연패턴을 형성하는 단계와; 상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 공통전극, 화소전극, 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하고 상기 데이패드, 게이트패드, 공통패드, 화소전극에 포함된 투명도전막을 노출시키는 단계와; 상기 데이터패턴이 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.The preparing the thin film transistor array substrate may include forming pixel patterns and gate patterns including a gate line, a gate electrode, a gate pad, a common line, a common pad, and a data pad including a transparent conductive film on the substrate; ; Forming a semiconductor pattern and a gate insulating pattern on the substrate on which the gate patterns and the pixel electrode are formed to expose the gate pad, the common pad, the data pad, the common line, and the pixel electrode; A data pattern including a common electrode, a pixel electrode, a data line, a source electrode, and a drain electrode is formed on a substrate on which the semiconductor pattern and the gate insulating pattern are formed, and are transparent in the day pad, the gate pad, the common pad, and the pixel electrode. Exposing the conductive film; And forming a protective film on the substrate on which the data pattern is formed.
상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는 상기 컬러필터 어레이 기판을 마스크로 상기 보호막을 대기압 플라즈마를 이용하여 건식식각하는 단계를 포함하는 것을 특징으로 한다.The exposing the transparent conductive film of the pad region using the color filter array substrate as a mask may include dry etching the protective layer using atmospheric pressure plasma using the color filter array substrate as a mask.
상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는 상기 컬러필터 어레이 기판을 마스크로 상기 보호막을 상압 플라즈마를 이용하여 건식식각하는 단계를 포함하는 것을 특징으로 한다.The exposing the transparent conductive film of the pad region using the color filter array substrate as a mask may include dry etching the protective layer using an atmospheric pressure plasma using the color filter array substrate as a mask.
상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는 상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판이 합착된 액정셀을 식각액에 담가 상기 컬러필터 어레이 기판에 의해 노출된 상기 보호막을 습식식각하는 단계를 포함하는 것을 특징으로 한다.Exposing the transparent conductive film of the pad region using the color filter array substrate as a mask may include dipping a liquid crystal cell in which the color filter array substrate and the thin film transistor array substrate are bonded together in an etchant to expose the protective layer exposed by the color filter array substrate. It characterized in that it comprises a step of wet etching.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시 예에 따른 액정표시패널의 제조방법은 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드, 공통라인, 공통패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극을 형성하는 단계와; 상기 게이트패턴들과 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계와; 상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 공통전극, 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성함과 아울러 상기 데이터패드, 게이트패드 및 공통패드에 포함된 투명도전막을 노출시키는 단계와; 상기 박막트랜지스터를 보호하기 위해 상기 기판 전면에 보호막을 형성하는 단계와; 상기 게이트패드, 데이터패드 및 공통패드를 포함하는 패드영역을 제외한 나머지 영역의 보호막 상에 배향막을 형성하는 단계와; 상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역 에 포함된 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a liquid crystal display panel according to a first embodiment of the present invention includes a gate line, a gate electrode, a gate pad, a common line, a common pad and a data pad including a transparent conductive film on a substrate. Forming gate patterns and pixel electrodes; Forming a semiconductor pattern and a gate insulating pattern on a substrate on which the gate patterns and the pixel electrode are formed; Forming a data pattern including a common electrode, a data line, a source electrode, and a drain electrode on the substrate on which the semiconductor pattern and the gate insulating pattern are formed, and exposing a transparent conductive film included in the data pad, the gate pad, and the common pad. Steps; Forming a protective film on the entire surface of the substrate to protect the thin film transistor; Forming an alignment layer on the passivation layer except for the pad region including the gate pad, the data pad, and the common pad; And removing the passivation layer formed to cover the pad region by using the alignment layer as a mask to expose the transparent conductive layer included in the pad region.
상기 게이트패턴들이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계는 상기 게이트패턴들과 화소전극이 형성된 기판 상에 상기 게이트패드, 데이터패드 및 공통패드가 노출되고 상기 화소전극과 공통라인이 부분적으로 노출되도록 상기 반도체패턴과 게이트절연패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The forming of the semiconductor pattern and the gate insulating pattern on the substrate on which the gate patterns are formed may include exposing the gate pad, the data pad, and the common pad on the substrate on which the gate patterns and the pixel electrode are formed, and the common line with the pixel electrode. And forming the semiconductor pattern and the gate insulating pattern to partially expose the semiconductor pattern and the gate insulating pattern.
상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계는 상기 보호막이 형성된 기판 상에 배향막을 인쇄하는 단계와; 상기 배향막을 마스크로 이용하여 상기 게이트패드 및 데이터패드와 공통패드 중 적어도 어느 하나를 덮도록 형성된 보호막을 식각하는 단계를 포함하는 것을 특징으로 한다.Exposing the transparent conductive film included in the pad area by removing the protective film formed to cover the pad area using the alignment film as a mask, printing the alignment film on the substrate on which the protective film is formed; Etching the passivation layer formed to cover at least one of the gate pad, the data pad, and the common pad by using the alignment layer as a mask.
상기 액정표시패널의 제조방법은 상기 게이트라인과, 그 게이트라인과 절연되게 중첩되며 상기 화소전극과 접속된 스토리지전극을 포함하는 스토리지캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.The method of manufacturing the liquid crystal display panel may further include forming a storage capacitor including the gate line and a storage electrode overlapping the gate line and insulated from the gate line.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 17을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4 to 17.
도 4는 본 발명의 제1 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 5는 도 4에서 선"Ⅴ1-Ⅴ1'", "Ⅴ2-Ⅴ2'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.FIG. 4 is a plan view illustrating a thin film transistor array substrate of a horizontal field applied liquid crystal display according to a first embodiment of the present invention, and FIG. 5 is a line "V1-V1 '" and "V2-V2'" in FIG. It is sectional drawing which shows the thin film transistor array board | substrate cut along.
도 4 및 도 5에 도시된 액정표시패널의 박막트랜지스터 어레이 기판은 하부 기판(101) 위에 게이트 절연패턴(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(122) 및 공통 전극(184)과, 공통 전극(184)과 접속된 공통 라인(186)을 구비한다. 또한, 박막트랜지스터 어레이 기판은 스토리지 전극(128)과 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(140)와, 게이트 라인(102)에서 연장된 게이트 패드(150)와, 데이터 라인(104)에서 연장된 데이터 패드(160)와, 공통 라인(186)에서 연장된 공통 패드(180)를 추가로 구비한다.The thin film transistor array substrate of the liquid crystal display panel shown in FIGS. 4 and 5 includes a
게이트 신호를 공급하는 게이트 라인(102)과 화소 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역을 정의한다.The
액정 구동을 위한 기준 전압을 공급하는 공통 라인(186)은 게이트 라인(102)과 동일금속으로 동일평면 상에 게이트라인(102)과 나란하게 형성된다.The
박막 트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)과 접속된 드레인 전극(110)을 구비한다. The
또한, 박막 트랜지스터(130)는 게이트 전극(106)과 게이트 절연패턴(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110)을 사이에 채널을 형성하는 활성층(114)을 더 구비한다. 그리고, 활성층(114)은 스토리지 전극(128)과도 중첩되게 형성된다. 이러한 활성층(114) 위에는 드레인 전극(110) 및 스토리지 전극(128)과 오믹 접촉을 위한 오믹 접촉층(116)이 더 형성된다.In addition, the
화소 전극(122)은 박막 트랜지스터(130)의 드레인 전극(110) 및 스토리지전극(128)과 제1 접촉홀(132)을 통해 접속되어 화소 영역에 형성된다. 특히, 화소 전극(122)은 드레인 전극(110)에서 인접한 게이트 라인(102)과 나란하게 연장된 화소 수평부(122a)와, 화소 수평부(122a)에서 수직 방향으로 신장된 화소 핑거부(122b)를 구비한다. 이러한 화소전극(122)은 투명도전막(170), 그 투명도전막(170) 상에 형성된 게이트금속막(172)으로 이루어진다. 여기서, 제1 접촉홀(132)은 게이트절연패턴(112), 활성층(114) 및 오믹접촉층(116)을 관통하여 화소전극(122)을 일부 노출시킨다.The
공통 전극(184)은 공통 라인(186)과 접속되어 화소 영역에 형성된다. 특히, 공통 전극(184)은 공통라인(186)과 제2 접촉홀(134)을 통해 접속되는 공통 수평부(184a)와, 공통 수평부(184a)에서 수직 방향으로 신장된 공통 핑거부(184b)를 구비한다. 이러한 공통전극(184)은 데이터라인(104)과 동일한 몰리브덴(Mo), 크롬(Cr), 구리(Cu) 등의 데이터금속으로 형성된다. 여기서, 제2 접촉홀(134)은 게이트절연패턴(112), 활성층(114) 및 오믹접촉층(116)을 관통하여 공통라인(186)을 노출시킨다.The
이에 따라, 박막 트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 공통 라인(186)을 통해 기준 전압이 공급된 공통 전극(184) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(122)의 화소 핑거부(122b)와 공통 전극(184)의 공통 핑거부(184b) 사이에 수평 전계가 형성된다. 이러한 수평 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.Accordingly, a horizontal electric field is formed between the
스토리지 캐패시터(140)는 게이트 라인(102)과, 그 게이트 라인(102)과 게이트 절연패턴(112), 활성층(114), 그리고 오믹 접촉층(116)을 사이에 두고 중첩되고 드레인전극(108)과 일체화된 스토리지 전극(128)으로 구성된다. 이러한 스토리지 캐패시터(140)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호에 충전될 때까지 안정적으로 유지되게 한다.The
게이트패드(150)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 게이트링크(152)를 통해 게이트라인(102)에 공급한다. 이러한 게이트 패드(150)는 게이트라인(102)과 접속된 게이트링크(152)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다.The
데이터패드(160)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 드라이버에서 생성된 데이터신호를 데이터링크(168)를 통해 데이터라인(104)에 공급한다. 이러한 데이터패드(160)는 데이터라인(104)과 접속된 데이터링크(168)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 데이터링크(168)는 투명도전막(170)과, 그 투명도전막(170) 상에 형성된 게이트금속층(172)으로 이루어진 데이터링크하부전극(162)과; 데이터라인(204)에서 신장된 데이터링크상부전극(166)으로 이루어진다. The
공통패드(180)는 외부의 기준 전압원(미도시)으로부터 생성된 기준 전압을 공통링크(182)를 통해 공통라인(186)에 공급한다. 이러한 공통 패드(180)는 공통라인(186)과 접속된 공통링크(182)로부터 신장된 투명도전막(170)이 노출된 구조로 형성된다. The
한편, 화소전극(122), 게이트전극(106), 게이트라인(102), 게이트링크(152), 데이터링크하부전극(162), 공통라인(186) 및 공통링크(182)는 투명도전막(170), 그 투명도전막(170)과 중첩되게 형성되는 게이트금속층(172)으로 형성된다. 또한, 게이트패드(150), 데이터패드(160) 및 공통패드(180)은 게이트금속층(172)이 제거되어 투명도전막(170)이 노출되도록 형성된다.The
이와 같이, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 게이트패드(150), 데이터패드(160) 및 공통패드(180)는 내식성이 강한 투명도전막(170)이 노출되도록 형성되므로 부식에 대한 신뢰성을 확보할 수 있다.As described above, in the thin film transistor array substrate according to the first embodiment of the present invention, the
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법 중 제1 마스크공정을 설명하기 위한 평면도 및 단면도이다.6A and 6B are plan and cross-sectional views illustrating a first mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 6a 및 도 6b를 참조하면, 제1 마스크 공정으로 하부 기판(101) 상에 화소전극(122)과; 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 공통라인(186), 공 통링크(182) 및 공통패드(180)를 포함하는 게이트패턴이 형성된다. 6A and 6B, a
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 순차적으로 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄/네오듐(AlNd)을 포함하는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속층(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 공통라인(186), 공통링크(182) 및 공통패드(180)를 포함하는 게이트패턴과; 게이트금속막(172)을 포함하는 화소전극(122)이 형성된다.To this end, the transparent
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법 중 제2 마스크공정을 설명하기 위한 평면도 및 단면도이다.7A and 7B are plan and cross-sectional views illustrating a second mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 7a 및 도 7b를 참조하면, 제2 마스크공정으로 게이트패턴이 형성된 하부기판(101) 상에 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴과; 게이트절연패턴(112) 및 반도체패턴을 관통하는 제1 및 제2 접촉홀(132,134)이 형성된다. 이러한 제2 마스크공정을 도 8a 내지 도 8c를 결부하여 상세히 설명하기로 한다.7A and 7B, a
먼저, 게이트패턴이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 도 8a에 도시된 바와 같이 게이트 절연막(111)과 제1 및 제2 반도체층(113,115)이 순차적으로 형성된다. 여기서, 게이트 절연막(111)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층(113)은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층(115)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. First, as illustrated in FIG. 8A, the
이어서, 제2 반도체층(115) 상에 포토레지스트막(306)이 전면 형성된 다음 하부기판(101) 상부에 제2 마스크(300)가 정렬된다. 제2 마스크(300)는 투명한 재질인 마스크기판(302)과, 마스크기판(302)의 차단영역(S2)에 형성된 차단부(304)를 구비한다. 여기서, 마스크 기판(302)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제2 마스크(300)를 이용한 포토레지스트막을 노광 및 현상함으로써 도 8b에 도시된 바와 같이 제1 마스크(300)의 차단부(304)와 대응하여 차단 영역(S2)에 포토레지스트 패턴(308)이 형성된다. 이러한 포토레지스트 패턴(308)을 이용한 식각 공정으로 제1 및 제2 반도체패턴(113,115)과 게이트절연막(111)이 패터닝됨으로써 도 8c에 도시된 바와 같이 제1 및 제2 접촉홀(132,134)을 갖는 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 이 때, 게이트절연패턴(112)과 반도체패턴(114,116)은 게이트패드(150), 데이터패드(160), 공통패드(180)이 노출되도록 형성된다. 또한, 게이트절연패턴(112)과 반도체패턴(114,116)을 관통하는 제1 및 제2 접촉홀(132,134) 각각은 화소전극(122)과 공통라인(186)을 일부 노출시킨다.Subsequently, the
도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법 중 제3 마스크공정을 설명하기 위한 평면도 및 단면도이다.9A and 9B are plan and cross-sectional views illustrating a third mask process in the method of manufacturing the thin film transistor array substrate according to the first embodiment of the present invention.
도 9a 및 도 9b를 참조하면, 제3 마스크 공정으로 게이트절연패턴(112)과 반도체패턴(114,116)이 형성된 하부 기판(101) 상에 공통전극(184), 데이터라인(104), 소스전극(108), 드레인전극(110), 스토리지전극(128), 데이터링크상부전극(166)을 포함하는 데이터패턴이 형성된다. 그리고, 데이터패드(160), 게이트패드(150) 및 공통패드(180)에 포함된 게이트금속막(172)이 제거되어 투명도전막(170)이 노출된다. 이러한 제3 마스크공정을 도 10a 내지 도 10e를 참조하여 상세히 하면 다음과 같다.9A and 9B, a
도 10a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터링 등의 증착 방법을 데이터금속층(109)과 포토레지스트막(378)이 순차적으로 형성된다. 여기서, 데이터금속층(109)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다. As shown in FIG. 10A, the
그런 다음, 부분 노광 마스크인 제3 마스크(370)가 하부기판(101) 상부에 정렬된다. 제3 마스크(370)는 투명한 재질인 마스크 기판(372)과, 마스크 기판(372)의 차단 영역(S2)에 형성된 차단부(374)와, 마스크 기판(372)의 부분 노광 영역(S3)에 형성된 회절 노광부(376)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(372)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(370)를 이용한 포토레지스트막(378)을 노광한 후 현상함으로써 도 10b에 도시된 바와 같이 제3 마스크(370)의 차단부(374)와 회절 노광부(376)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(360)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(360)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(360)보다 낮은 제2 높이를 갖게 된다.Then, the
이러한 포토레지스트 패턴(360)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(109)이 패터닝됨으로써 공통전극(184), 스토리지전극(128), 데이터 라인(104), 데이터 라인(104)과 접속된 소스전극(108) 및 드레인 전극(110), 데이터 라인(104)과 다른 일측에 접속된 데이터 링크 상부전극(166)을 포함하는 데이터패턴이 형성되고, 데이터패턴 하부에 형성된 게이트금속막(172)이 게이트절연패턴(112)과 데이터패턴을 마스크로 제거됨으로써 데이터패드(160), 게이트패드(150), 공통패드(180) 및 공통전극(184)에 포함된 투명도전막(170)이 노출된다. The
그리고, 포토레지스트 패턴(360)을 마스크로 이용한 건식 식각 공정으로 활성층(114)과 오믹접촉층(116)은 데이터패턴을 따라 형성된다. 이 때, 데이터패턴과 중첩되는 활성층(114) 및 오믹접촉층(116)을 제외한 나머지 영역에 위치하는 활성층(114) 및 오믹접촉층(116)을 제거하게 된다. 특히, 제i 게이트라인(102)과 제i+1 공통라인(186) 사이의 활성층(114) 및 오믹접촉층(116)이 제거된다. 이는 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴에 의한 셀들간의 단락을 방지하기 위해서이다. The
이어서, 산소(O2) 플라즈마를 이용한 에싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(360)은 도 10c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이를 갖는 포토레지스트 패턴(360)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(360)을 이용한 식각 공정으로 부분 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접촉층(116)이 제거됨으로써 드레인 전극(110)과 소스 전극(108)이 분리된다. 그리고, 데이터패턴 위에 남아 있던 포토레지스트 패턴(360)은 도 10d에 도시된 바와 같이 스트립 공정으로 제거된다. Subsequently, in the ashing process using an oxygen (O 2 ) plasma, the
이어서, 데이터패턴이 형성된 기판(101)의 전면에 도 10e에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연패턴(112)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다. Subsequently, a
도 11은 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 12는 도 11에서 선"ⅩⅡ1-ⅩⅡ1'", "ⅩⅡ2-ⅩⅡ2'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.FIG. 11 is a plan view illustrating a thin film transistor array substrate according to a second exemplary embodiment of the present invention, and FIG. 12 is a thin film transistor array substrate cut along the lines "II-II-XII1 '" and "XII2-XII2'" in FIG. It is sectional drawing to show.
도 11 및 도 12를 참조하면, 도 4 및 도 5에 도시된 박막트랜지스터 어레이 기판과 비교하여 화소영역에 형성되는 화소전극(122)을 투명도전막으로 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.11 and 12, the same components as those of the thin film transistor array substrate illustrated in FIGS. 4 and 5 are provided except that the
화소전극(122)은 박막 트랜지스터(130)의 드레인 전극(110) 및 스토리지전극(128)과 제1 접촉홀(132)을 통해 접속되어 화소 영역에 형성된다. 특히, 화소 전극(122)은 드레인 전극(110)에서 인접한 게이트 라인(102)과 나란하게 연장된 화소 수평부(122a)와, 화소 수평부(122a)에서 수직 방향으로 신장된 화소 핑거부(122b)를 구비한다. 이러한 화소전극(122)은 화소영역에 형성된 투명도전막(170), 그 투명도전막(170) 상에 드레인전극(110)과 중첩되는 영역에 형성된 게이트금속막(172)으로 형성된다. 여기서, 제1 접촉홀(132)은 게이트절연패턴(112), 활성층(114) 및 오믹접촉층(116)을 관통하여 화소전극(122)을 노출시킨다.The
화소전극(122)과 동일평면 상에 동시에 형성되는 공통패드(180), 게이트패드(150) 및 데이터패드(160)는 내식성이 강한 투명도전막(170)이 노출되도록 형성된다.The
도 13a 내지 도 13c는 도 14에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.13A to 13C are cross-sectional views illustrating a method of manufacturing the thin film transistor array substrate illustrated in FIG. 14.
도 13a를 참조하면, 제1 마스크 공정으로 하부 기판(101) 상에 화소전극(122)과; 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 공통라인(186), 공통링크(182) 및 공통패드(180)를 포함하는 게이트패턴이 형성된다. Referring to FIG. 13A, the
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 순차적으로 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄/네오듐(AlNd)을 포함하는 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속층(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 공통라인(186), 공통링크(182) 및 공통패드(180)를 포함하는 게이트패턴과; 게이트금속막(172)을 포함하는 화소전극(122)이 형성된다.To this end, the transparent
도 13b를 참조하면, 제2 마스크공정으로 게이트패턴이 형성된 하부기판(101) 상에 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 이를 도 14a 내지 도 14c를 결부하여 상세히 설명하기로 한다Referring to FIG. 13B, the
먼저, 게이트패턴이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 도 14a에 도시된 바와 같이 게이트 절연막(111)과 제1 및 제2 반도체층(113,115)이 순차적으로 형성된다. 여기서, 게이트 절연막(111)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층(113)은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층(115)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. First, as shown in FIG. 14A, the
이어서, 제2 반도체층(115) 상에 포토레지스트막(226)이 전면 형성된 다음 하부기판(101) 상부에 제2 마스크(220)가 정렬된다. 제2 마스크(220)는 투명한 재질인 마스크기판(222)과, 마스크기판(222)의 차단영역(S2)에 형성된 차단부(224)를 구비한다. 여기서, 마스크 기판(222)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제2 마스크(220)를 이용한 포토레지스트막을 노광 및 현상함으로써 도 14b에 도시된 바와 같이 제2 마스크(220)의 차단부(224)와 대응하여 차단 영역(S2)에 포토레지스트 패턴(228)이 형성된다. 이러한 포토레지스트 패턴(228)을 이용한 식각 공정으로 제1 및 제2 반도체패턴(113,115)과 게이트절연막(111)이 패터닝됨으로써 도 14c에 도시된 바와 같이 제1 및 제2 접촉홀(132,134)을 갖는 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 이 때, 게이트절연패턴(112)과 반도체패턴(114,216)은 화소전극(122), 게이트패드(150), 데이터패드(160) 및 공통패드(180)이 노출되도록 형성된다. 또한, 제1 접촉홀(132)은 게이트절연패턴(112)과 반도체패턴(114,116)을 관통하여 화소전극(122)을 노출키며, 제2 접촉홀(134)은 게이트절연패턴(112)과 반도체패턴(114,116)을 관통하여 공통라인(186)을 일부 노출시킨다.Subsequently, the
도 13c를 참조하면, 제3 마스크 공정으로 게이트절연패턴(112)과 반도체패턴이 형성된 하부 기판(101) 상에 데이터라인(104), 소스전극(108), 드레인전극(110), 스토리지전극(128), 데이터링크상부전극(166) 및 공통전극(184)을 포함하는 데이터패턴이 형성된다. 그리고, 화소전극(122), 데이터패드(160), 게이트패드(150) 및 공통패드(180)에 포함된 게이트금속막(172)이 제거되어 투명도전막(170)이 노출된다. 이러한 제3 마스크공정을 도 15a 내지 도 15e를 참조하여 상세히 하면 다음과 같다.Referring to FIG. 13C, a
도 15a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터링 등의 증착 방법을 데이터금속층(209)과 포토레지스트막(348)이 순차적으로 형성된다. 여기서, 데이터금속층(109)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다. As shown in FIG. 15A, the data metal layer 209 and the photoresist film 348 are sequentially formed on the
그런 다음, 부분 노광 마스크인 제3 마스크(240)가 하부기판(101) 상부에 정렬된다. 제3 마스크(240)는 투명한 재질인 마스크 기판(242)과, 마스크 기판(242)의 차단 영역(S2)에 형성된 차단부(244)와, 마스크 기판(242)의 부분 노광 영역(S3)에 형성된 회절 노광부(246)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(242)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(240)를 이용한 포토레지스트막(248)을 노광한 후 현상함으로써 도 15b에 도시된 바와 같이 제3 마스크(240)의 차단부(244)와 회절 노광부(246)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(250)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(250)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(250)보다 낮은 제2 높이를 갖게 된다.Then, the third mask 240, which is a partial exposure mask, is aligned above the
이러한 포토레지스트 패턴(250)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(209)이 패터닝됨으로써 스토리지전극(128), 데이터 라인(104), 데이터 라인(104)과 접속된 소스전극(108)과 드레인 전극(110), 공통전극(184), 데이터 라 인(104)과 다른 일측에 접속된 데이터 링크 상부전극(166)을 포함하는 데이터패턴이 형성되고, 데이터패턴 하부에 형성된 게이트금속막(172)이 게이트절연패턴(112)과 데이터패턴을 마스크로 제거됨으로써 화소전극(122), 데이터패드(160), 게이트패드(150) 및 공통패드(180)에 포함된 투명도전막(170)이 노출된다. The data metal layer 209 is patterned by a wet etching process using the
그리고, 포토레지스트 패턴(250)을 마스크로 이용한 건식 식각 공정으로 활성층(114)과 오믹접촉층(116)은 데이터패턴을 따라 형성된다. 이 때, 데이터패턴과 중첩되는 활성층(114) 및 오믹접촉층(116)을 제외한 나머지 영역에 위치하는 활성층(114) 및 오믹접촉층(116)을 제거하게 된다. 특히, 제i 게이트라인(102)과 제i+1 공통라인(186) 사이의 활성층(114) 및 오믹접촉층(116)이 제거된다. 이는 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴에 의한 셀들간의 단락을 방지하기 위해서이다. The
이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(250)은 도 15c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이를 갖는 포토레지스트 패턴(250)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(250)을 이용한 식각 공정으로 부분 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접촉층(116)이 제거됨으로써 드레인 전극(110)과 소스 전극(108)이 분리된다. 그리고, 데이터패턴 위에 남아 있던 포토레지스트 패턴(250)은 도 15d에 도시된 바와 같이 스트립 공정으로 제거된다. Subsequently, in the ashing process using an oxygen (O 2 ) plasma, the
이어서, 데이터패턴이 형성된 기판(101)의 전면에 도 15e에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연패턴(112)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다. Subsequently, a
도 16은 도 5 및 도 12에 도시된 하부 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.16 is a cross-sectional view illustrating a liquid crystal display panel including the lower array substrate illustrated in FIGS. 5 and 12.
도 16에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(390)과 하부 어레이 기판(392)을 구비한다. The liquid crystal display panel illustrated in FIG. 16 includes an
상부 어레이 기판(390)에는 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(396)가 상부기판(394) 상에 형성된다. In the
하부 어레이 기판(392)은 상부 어레이 기판(390)과 중첩되는 영역이 보호패턴(330)에 의해 보호되고, 상부 어레이 기판(390)과 비중첩되는 패드영역의 게이트패드(150), 데이터패드(160) 및 공통패드(180) 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출되게 형성된다.In the
이러한 액정표시패널의 제조방법을 살펴보면, 먼저 상부 어레이 기판(390)과 하부 어레이 기판(392)을 별도로 형성한 후 실재(354)로 합착한다. 그런 다음, 상부 어레이 기판(390)을 마스크로 이용한 패드오픈공정에 의해 하부 어레이 기판(392)의 보호막(118)이 패터닝됨으로써 표시영역에 보호패턴(330)이 형성되고 패드영역의 게이트패드(150), 데이터패드(160) 및 공통패드(180) 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출된다. Referring to the manufacturing method of the liquid crystal display panel, first, the
한편, 패드오픈공정은 대기압 플라즈마 발생부에 의해 생성된 플라즈마를 이용하여 상부 어레이 기판(390)에 의해 노출된 각각의 패드를 순차적으로 스캐닝하거나 패드 단위별로 일괄적으로 스캐닝하여 게이트패드(150) 및 데이터패드(160)와 공통패드(180)의 투명도전막(170)을 노출시킨다. 또는 챔버 내에 상부 어레이 기판(390)과 하부 어레이 기판(392)이 합착된 액정셀을 다수개 삽입한 후 상압 플라즈마를 이용하여 상부 어레이 기판(390)에 의해 노출된 패드영역의 보호막(118)을 식각하여 게이트패드(150) 및 데이터패드(160)와 공통패드(180)의 투명도전막(170)을 노출시킨다. 또는 상부 어레이 기판(390)과 하부 어레이 기판(392)이 합착된 액정셀 전체를 식각액에 침지시키거나 게이트패드(150) 및 데이터패드(160)와 공통패드(180)를 포함하는 패드영역만을 식각액에 침지시켜 게이트패드(150) 및 데이터패드(160)와 공통패드(180)의 투명도전막(170)을 노출시킨다. On the other hand, the pad opening process is performed by sequentially scanning each pad exposed by the
도 17은 도 5 및 도 12에 도시된 하부 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.17 is a cross-sectional view illustrating another embodiment of a liquid crystal display panel including the lower array substrate illustrated in FIGS. 5 and 12.
도 17에 도시된 액정표시패널은 실재(354)에 의해 합착된 상부 어레이 기판(390)과 하부 어레이 기판(392)을 구비한다. The liquid crystal display panel illustrated in FIG. 17 includes an
하부 어레이 기판(392)은 배향막(398)에 의해 한정된 표시영역이 보호패턴(330)에 의해 보호되고, 배향막(398)과 비중첩되는 영역에 포함되는 패드영역의 게이트패드(150), 데이터패드(160) 및 공통패드(180) 중 적어도 어느 하나에 포함된 투명도전막(170)이 노출되게 형성된다. 이 때, 보호패턴(330)은 배향막(398)을 마스크로 이용한 식각공정에 의해 패터닝되어 형성되므로 보호패턴(330)과 배향막(398)은 동일패턴으로 형성된다.The
상부 어레이 기판(390)에는 상부기판(394) 상에 블랙매트릭스, 컬러필터 및 공통전극을 포함하는 상부 어레이(392)가 형성된다.In the
상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 액정 표시 패널 및 그 제조 방법은 화소 전극을 게이트패턴에 포함된 금속으로 형성하고, 공통전극은 데이터라인과 동일한 금속으로 형성하고, 게이트패드, 데이터패드 및 공통패드는 내식성이 강한 투명전도성금속이 노출되도록 형성한다. 이에 따라, 본 발명에 따른 수평 전계 인가형 액정 표시 장치 및 그 제조 방법은 3마스크 공정으로 박막 트랜지스터 어레이 기판을 제조할 수 있게 되므로 그 박막 트랜지스터 어레이 기판의 구조 및 공정을 단순화하여 제조 원가 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있게 된다.As described above, the horizontal field-applied liquid crystal display panel and the method of manufacturing the same according to the present invention form the pixel electrode with the metal included in the gate pattern, the common electrode with the same metal as the data line, the gate pad, the data The pad and the common pad are formed to expose the transparent conductive metal having high corrosion resistance. Accordingly, the horizontal field-applied liquid crystal display device and the manufacturing method thereof according to the present invention can manufacture the thin film transistor array substrate in a three mask process, thereby simplifying the structure and the process of the thin film transistor array substrate, thereby reducing the manufacturing cost. In addition, the production yield can be improved.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (20)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030071362A KR100558713B1 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof |
CNB2004100856390A CN100371813C (en) | 2003-10-14 | 2004-10-13 | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
US10/963,945 US7369202B2 (en) | 2003-10-14 | 2004-10-14 | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof |
JP2004300817A JP4727201B2 (en) | 2003-10-14 | 2004-10-14 | Horizontal electric field type liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030071362A KR100558713B1 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050035645A KR20050035645A (en) | 2005-04-19 |
KR100558713B1 true KR100558713B1 (en) | 2006-03-10 |
Family
ID=37239017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030071362A KR100558713B1 (en) | 2003-10-14 | 2003-10-14 | Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100558713B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101443368B1 (en) * | 2006-11-30 | 2014-09-29 | 엘지디스플레이 주식회사 | Liquid Crystal Display device and the fabrication method thereof |
KR101525883B1 (en) * | 2008-07-14 | 2015-06-04 | 삼성디스플레이 주식회사 | Thin film transistor array panel and method of fabricating the same |
KR101067064B1 (en) * | 2009-09-23 | 2011-09-22 | 동명대학교산학협력단 | Integrated Home Network System Using SCPSimple Control Protocoland Method thereof |
KR101725993B1 (en) * | 2009-12-22 | 2017-04-11 | 엘지디스플레이 주식회사 | Method for fabricating liquid crystal display device |
-
2003
- 2003-10-14 KR KR1020030071362A patent/KR100558713B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050035645A (en) | 2005-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4527615B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
KR100583311B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100598737B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR100602062B1 (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
JP2004302466A (en) | Level electrical field applicator version liquid crystal display device and its manufacturing method | |
KR20070000893A (en) | Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof | |
JP4727201B2 (en) | Horizontal electric field type liquid crystal display panel | |
KR100870522B1 (en) | Liquid Crystal Display Device and Method of Fabricating The same | |
KR100558714B1 (en) | Liquid crystal display and fabricating method thereof | |
KR101159388B1 (en) | Liquid crystal display device and fabricating method thereof | |
KR20050060963A (en) | Thin film transistor array substrate and fabricating method thereof | |
KR20040086927A (en) | Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof | |
KR100558713B1 (en) | Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof | |
KR100558717B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
KR100637061B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
KR20050105422A (en) | Liquid crystal display panel and fabricating method thereof | |
KR100646172B1 (en) | Liquid crystal display and fabricating method thereof | |
KR100558718B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100583313B1 (en) | Liquid crystal display and fabricating method thereof | |
KR20040061195A (en) | Liquid Crystal Display Panel and Method of Fabricating the same | |
KR100558716B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100558715B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100682362B1 (en) | Liquid Crystal Dispaly Panel And Method For Fabricating The Same | |
KR100558712B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR20050055384A (en) | Liquid crystal display panel and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 13 |