KR101011150B1 - In-plane switching mode liquid crystal display device and manufacturing method of the same - Google Patents

In-plane switching mode liquid crystal display device and manufacturing method of the same Download PDF

Info

Publication number
KR101011150B1
KR101011150B1 KR1020030098886A KR20030098886A KR101011150B1 KR 101011150 B1 KR101011150 B1 KR 101011150B1 KR 1020030098886 A KR1020030098886 A KR 1020030098886A KR 20030098886 A KR20030098886 A KR 20030098886A KR 101011150 B1 KR101011150 B1 KR 101011150B1
Authority
KR
South Korea
Prior art keywords
data line
gate
electrode
semiconductor layer
contact hole
Prior art date
Application number
KR1020030098886A
Other languages
Korean (ko)
Other versions
KR20050067859A (en
Inventor
오진우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030098886A priority Critical patent/KR101011150B1/en
Publication of KR20050067859A publication Critical patent/KR20050067859A/en
Application granted granted Critical
Publication of KR101011150B1 publication Critical patent/KR101011150B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은, 리페어 콘택홀 패턴 불량에 따라 리페어 패턴과 공통 전극이 단락되는 문제를 개선할 수 있는 횡전계 방식 액정표시장치 및 그 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a transverse electric field type liquid crystal display device and a method of manufacturing the same, which can improve a problem in which a repair pattern and a common electrode are shorted due to a repair contact hole pattern defect.

본 발명은, 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차하는 부분에, 상기 게이트 및 데이터 배선과 연결된 스위칭 소자와; 상기 화소 영역에 형성되고 상기 스위칭 소자와 연결되는 화소 전극 및, 상기 화소 전극과 일정 간격 이격되어 평행하게 형성된 공통 전극과; 상기 데이터 배선을 따라 연장되고 상기 데이터 배선과 콘택홀을 통해 연결되는 리페어 패턴과; 상기 데이터 배선 하부에 위치하여 상기 데이터 배선을 따라 연장된 반도체층을 포함하고, 상기 콘택홀에 대응하여 위치하는 상기 반도체층은 상기 데이터 배선의 폭 방향으로 돌출된 돌출부를 갖는 액정표시장치 및 그 제조방법을 제공한다.The present invention provides a semiconductor device comprising: a gate and data wiring crossing each other on a substrate to define pixel regions; A switching element connected to the gate and the data line at a portion where the gate and the data line cross each other; A pixel electrode formed in the pixel area and connected to the switching element, and a common electrode formed to be parallel to the pixel electrode at a predetermined interval; A repair pattern extending along the data line and connected to the data line through a contact hole; And a semiconductor layer disposed below the data line and extending along the data line, wherein the semiconductor layer corresponding to the contact hole has a protrusion protruding in the width direction of the data line, and a fabrication thereof. Provide a method.

본 발명은, 리페어 패턴과 데이터 배선이 접촉되는 부분의 반도체층의 폭을 넓게 형성하게 된다. 따라서, 반도체층은 식각 방지막(etch stopper) 기능을 하여 리페어 패턴과 공통 전극이 접촉되는 것을 방지할 수 있는 효과가 있다.
According to the present invention, the width of the semiconductor layer at the portion where the repair pattern and the data wiring are in contact with each other is widened. Therefore, the semiconductor layer functions as an etch stopper to prevent the repair pattern and the common electrode from contacting each other.

Description

횡전계 방식 액정표시장치 및 그 제조방법{In-plane switching mode liquid crystal display device and manufacturing method of the same} In-plane switching mode liquid crystal display device and manufacturing method of the same             

도 1a와 1b는 각각, 일반적인 횡전계 방식 액정표시장치의 전압 오프/온 상태에서의 액정 분자의 구동을 개략적으로 도시한 도면.1A and 1B schematically show driving of liquid crystal molecules in a voltage off / on state of a general transverse electric field type liquid crystal display device.

도 2는 종래의 횡전계 방식 액정표시장치용 기판을 도시한 평면도. 2 is a plan view showing a conventional substrate for a transverse electric field type liquid crystal display device.

도 3은 도 2의 절단선 Ⅲ-Ⅲ을 따라 도시한 단면도.3 is a cross-sectional view taken along the line III-III of FIG. 2;

도 4는 본 발명의 실시예에 따른 횡전계 방식 액정표시장치를 도시한 평면도.4 is a plan view showing a transverse electric field type liquid crystal display device according to an embodiment of the present invention.

도 5는 도 4의 A 부분을 확대 도시한 평면도.5 is an enlarged plan view of a portion A of FIG. 4.

도 6a 내지 6d는 도 5의 절단선 Ⅵ-Ⅵ을 따라 도시한 공정 단면도.6A-6D are cross sectional views taken along the line VI-VI of FIG. 5.

도 7a 내지 7d는 도 5의 절단선 Ⅶ-Ⅶ을 따라 도시한 공정 단면도.
7A to 7D are cross-sectional views taken along the line VIII-VIII of FIG. 5.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

216 : 제 2 반도체층 217 : 돌출부216: second semiconductor layer 217: protrusion

230 : 데이터 배선 250 : 공통 전극230: data wiring 250: common electrode

260 : 리페어 패턴260: Repair Pattern

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 리페어 패턴을 갖는 횡전계 방식(In-Plane Switching mode) 액정표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to an in-plane switching mode liquid crystal display device having a repair pattern and a manufacturing method thereof.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 액정의 분자 배열을 조절하면, 빛이 굴절하여 화상 정보를 표현할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal. Therefore, by adjusting the molecular arrangement of the liquid crystal, light can be refracted to express image information.

액정표시장치는 화상 정보를 표현하기 위해 공통 전극과 화소 전극의 전압차에 따라 액정층에 전계를 형성함으로써 구동되는데, 공통 전극과 화소 전극이 동일한 기판에 형성되어, 액정층에 수평전계를 형성하는 횡전계 방식 액정표시장치가 시야각 특성에서 우수하여 널리 사용되고 있다.The liquid crystal display is driven by forming an electric field in the liquid crystal layer according to the voltage difference between the common electrode and the pixel electrode to express the image information. The common electrode and the pixel electrode are formed on the same substrate to form a horizontal electric field in the liquid crystal layer. Transverse electric field type liquid crystal display devices are widely used because of their excellent viewing angle characteristics.

도 1a와 1b는 각각, 일반적인 횡전계 방식 액정표시장치를 도시한 단면도로서, 전압 오프(off)/온(on) 상태에서의 액정 분자(52)의 구동을 개략적으로 도시하고 있다.1A and 1B are cross-sectional views illustrating a general transverse electric field type liquid crystal display device, and schematically illustrate driving of the liquid crystal molecules 52 in a voltage off / on state.

도시한 바와 같이, 종래의 횡전계 방식 액정표시장치는 제 1 기판(10) 상에 화소 전극(40)과 공통 전극(45)이 형성되어 있고, 두 전극(40, 45)에 의해 발생하는 횡전계에 의해 액정 분자(52)가 변화하게 된다. As illustrated, in the conventional transverse electric field type liquid crystal display device, the pixel electrode 40 and the common electrode 45 are formed on the first substrate 10, and the transverse electric field generated by the two electrodes 40 and 45 is formed. The liquid crystal molecules 52 are changed by the electric field.                         

전압 오프 상태에서는, 도 1a에 도시한 바와 같이, 두 전극(40, 45) 사이에 횡전계가 형성되지 않음으로써, 액정 분자(52)에 전계가 인가되지 않는다. 따라서, 액정 분자(52)는 배향 변화가 발생하지 않게 된다.In the voltage-off state, as shown in FIG. 1A, no lateral electric field is formed between the two electrodes 40 and 45, so that no electric field is applied to the liquid crystal molecules 52. Therefore, the orientation change does not occur in the liquid crystal molecules 52.

한편, 전압 온 상태에서는, 도 1b에 도시한 바와 같이, 화소 전극(40)과 공통 전극(45) 사이에는 전계(56)가 발생한다. 화소 및 공통 전극(40, 45) 상에는 수직 전계가 형성되어 그곳에 위치한 액정 분자(52a)는 배향 방향의 변화가 없으나, 공통 전극(45)과 화소 전극(40) 사이에 위치하는 액정 분자(52b)는 공통 전극(45)과 화소 전극(40) 사이에 생성되는 수평(또는 횡) 전계에 의해 기판과 평행하게 배열된다.On the other hand, in the voltage-on state, as shown in FIG. 1B, an electric field 56 is generated between the pixel electrode 40 and the common electrode 45. A vertical electric field is formed on the pixels and the common electrodes 40 and 45 so that the liquid crystal molecules 52a positioned therein have no change in the orientation direction, but the liquid crystal molecules 52b positioned between the common electrode 45 and the pixel electrode 40. Is arranged in parallel with the substrate by a horizontal (or lateral) electric field generated between the common electrode 45 and the pixel electrode 40.

전술한 바와 같이, 횡전계 방식 액정표시장치는 화소 전극과 공통 전극 사이에 발생하는 횡전계에 의해 액정 분자를 구동함으로써, 시야각 특성이 우수하여 널리 사용된다.As described above, the transverse electric field type liquid crystal display device is widely used because the liquid crystal molecules are driven by a transverse electric field generated between the pixel electrode and the common electrode.

도 2는 종래의 횡전계 방식 액정표시장치를 도시한 평면도이고, 도 3은 도 2절단선 Ⅲ-Ⅲ을 따라 도시한 단면도이다.FIG. 2 is a plan view illustrating a conventional transverse electric field type liquid crystal display device, and FIG. 3 is a cross-sectional view taken along the line III-III of FIG. 2.

도시한 바와 같이, 종래의 횡전계 방식 액정표시장치에는, 기판(110) 상에 서로 직교하여 화소 영역(P)을 정의하는 게이트 및 데이터 배선(120, 130)과, 게이트 및 데이터 배선(120, 130)이 교차하는 부분에 박막트랜지스터(T)와, 화소 영역(P) 내에 화소 및 공통 전극(140, 150)이 형성되어 있다. 그리고, 데이터 배선(130) 상에 리페어 패턴(160)이 형성되어 있다. As shown in the drawing, in the conventional transverse electric field type liquid crystal display device, the gate and data lines 120 and 130 defining the pixel region P orthogonal to each other on the substrate 110, and the gate and data lines 120, The thin film transistor T and the pixel and the common electrode 140 and 150 are formed in the pixel region P where the 130 crosses each other. The repair pattern 160 is formed on the data line 130.

리페어 패턴(160)은 데이터 배선(130) 패턴 불량에 따라 데이터 신호가 전달 되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(130)은 선폭이 미세하게 형성되기 때문에, 패턴 형성시 데이터 배선(130)이 단선(open)되는 문제가 발생할 수 있어 리페어 패턴(160)을 형성하게 된다. 리페어 패턴(160)은 데이터 배선(130)보다 좁은 폭을 가지도록 형성되는데, 리페어 패턴(160)은 데이터 배선(130) 상에 데이터 배선(130)을 따라 연장되고, 데이터 배선(130)과 중첩되도록 형성되며, 데이터 배선(130)과 리페어 콘택홀(144)을 통해 연결된다. The repair pattern 160 is formed to prevent a data signal from being transmitted due to a bad pattern of the data line 130. Since the data wire 130 has a fine line width, a problem may occur in that the data wire 130 is open when the pattern is formed, thereby forming the repair pattern 160. The repair pattern 160 is formed to have a narrower width than the data line 130. The repair pattern 160 extends along the data line 130 on the data line 130 and overlaps the data line 130. And a data line 130 and a repair contact hole 144.

데이터 배선(130) 하부에는 제 2 반도체층(116)이 형성되어 있다. 제 2 반도체층(116)은 데이터 배선(130)을 따라 연장되고 중첩된다. The second semiconductor layer 116 is formed under the data line 130. The second semiconductor layer 116 extends and overlaps the data line 130.

그런데, 종래의 횡전계 방식 액정표시장치에서, 리페어 콘택홀(144) 형성 공정에서 패턴 불량이 발생하는 경우에 리페어 콘택홀(144)이 공통 전극(150)을 노출하게 되어 리페어 패턴(160)과 공통 전극(150)이 단락되는 문제가 발생할 수 있게 된다. 그에 따라 횡전계 방식 액정표시장치의 공정 수율이 감소할 수 있게 된다.
However, in the conventional transverse electric field type liquid crystal display device, when a pattern defect occurs in the process of forming the repair contact hole 144, the repair contact hole 144 exposes the common electrode 150 to repair the repair pattern 160. The short circuit of the common electrode 150 may occur. Accordingly, the process yield of the transverse electric field type liquid crystal display device can be reduced.

전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 리페어 콘택홀 패턴 불량에 따라 리페어 패턴과 공통 전극이 단락되는 문제를 개선할 수 있는 횡전계 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a transverse electric field type liquid crystal display device and a method of manufacturing the same, which can improve a problem in which a repair pattern and a common electrode are shorted due to a repair contact hole pattern defect. .

전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차하는 부분에, 상기 게이트 및 데이터 배선과 연결된 스위칭 소자와; 상기 화소 영역에 형성되고 상기 스위칭 소자와 연결되는 화소 전극 및, 상기 화소 전극과 일정 간격 이격되어 평행하게 형성된 공통 전극과; 상기 데이터 배선을 따라 연장되고 상기 데이터 배선과 콘택홀을 통해 연결되는 리페어 패턴과; 상기 데이터 배선 하부에 위치하여 상기 데이터 배선을 따라 연장된 반도체층을 포함하고, 상기 콘택홀에 대응하여 위치하는 상기 반도체층은 상기 데이터 배선의 폭 방향으로 돌출된 돌출부를 가지며, 상기 돌출부는 이와 인접한 상기 공통전극의 가장자리까지 연장 형성된 것이 특징인 액정표시장치를 제공한다.In order to achieve the object as described above, the present invention includes a gate and data wiring crossing the substrate to define a pixel region; A switching element connected to the gate and the data line at a portion where the gate and the data line cross each other; A pixel electrode formed in the pixel area and connected to the switching element, and a common electrode formed to be parallel to the pixel electrode at a predetermined interval; A repair pattern extending along the data line and connected to the data line through a contact hole; And a semiconductor layer positioned below the data wire and extending along the data wire, wherein the semiconductor layer corresponding to the contact hole has a protrusion protruding in the width direction of the data wire, and the protrusion is adjacent to the data wire. It provides a liquid crystal display device characterized in that it extends to the edge of the common electrode.

여기서, 상기 리페어 패턴은 ITO, IZO를 포함하는 투명 도전성 금속 물질로 이루어질 수 있다. 또한, 상기 스위칭 소자는, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극과, 상기 게이트 배선과 연결된 게이트 전극을 포함할 수 있다. The repair pattern may be made of a transparent conductive metal material including ITO and IZO. The switching element may include a source electrode connected to the data line, a drain electrode spaced apart from the source electrode at a predetermined interval, and a gate electrode connected to the gate line.

다른 측면에서, 본 발명은, 화소 영역이 정의된 기판 상에 게이트 배선과, 게이트 전극과, 상기 화소 영역에 공통 전극을 형성하고, 상기 공통 전극 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 순차적으로 반도체 물질과 금속물질을 증착하고 패턴하여 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선과 연결된 소스 및 상기 소스 전극과 일정 간격 이격된 드레인 전극을 형성하고, 상기 소스 및 드레인 전극 하부의 제 1 반도체층과, 상기 데이터 배선 하부의 제 2 반도체층을 형성하는 단계와; 상기 데이터 배선을 노출하는 제 1 콘택홀과 상기 드레인 전극을 노출하는 제 2 콘택홀을 갖는 보호막을 형성하는 단계와; 상기 제 1 콘택홀을 통해 상기 데이터 배선과 연결되는 리페어 패턴과, 상기 제 2 콘택홀을 통해 상기 드레인 전극과 연결되고 상기 공통 전극과 평행한 화소 전극을 형성하는 단계를 포함하고, 상기 제 1 콘택홀에 대응하여 위치하는 상기 제 2 반도체층에 상기 데이터 배선의 폭 방향으로 돌출된 돌출부가 형성된 액정표시장치 제조방법을 제공한다.In another aspect, the present invention includes forming a gate wiring, a gate electrode, a common electrode on the pixel region, and forming a gate insulating film on the common electrode on a substrate on which the pixel region is defined; Sequentially depositing and patterning a semiconductor material and a metal material on the gate insulating layer to form a data line crossing the gate line, a source connected to the data line, and a drain electrode spaced apart from the source electrode at a predetermined interval, and the source Forming a first semiconductor layer under the drain electrode and a second semiconductor layer under the data wiring; Forming a passivation layer having a first contact hole exposing the data line and a second contact hole exposing the drain electrode; Forming a repair pattern connected to the data line through the first contact hole, and a pixel electrode connected to the drain electrode and parallel to the common electrode through the second contact hole; The present invention provides a method of manufacturing a liquid crystal display device, wherein protrusions protruding in the width direction of the data line are formed in the second semiconductor layer corresponding to the holes.

여기서, 상기 돌출부는 상기 공통 전극의 가장자리까지 연장될 수 있다. 그리고, 상기 리페어 패턴은 ITO, IZO를 포함하는 투명 도전성 금속 물질로 이루어질 수 있다.
The protrusion may extend to an edge of the common electrode. The repair pattern may be made of a transparent conductive metal material including ITO and IZO.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 리페어 패턴과 데이터 배선이 접촉되는 부분의 반도체층의 폭을 넓게 형성하게 된다. 따라서, 리페어 패턴과 공통 전극이 접촉되는 것을 방지할 수 있게 된다. In the transverse electric field type liquid crystal display device according to the exemplary embodiment of the present invention, the width of the semiconductor layer in a portion where the repair pattern and the data line are in contact with each other is widened. Therefore, it is possible to prevent the repair pattern and the common electrode from contacting each other.

도 4는 본 발명의 실시예에 따른 횡전계 방식 액정표시장치를 도시한 평면도이고, 도 5는 도 4의 "A" 부분을 확대하여 도시한 평면도이다.4 is a plan view illustrating a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 5 is an enlarged plan view of a portion “A” of FIG. 4.

도시한 바와 같이, 본 발명의 실시예에 따른 횡전계 방식 액정표시장치에는, 기판(210) 상에 서로 직교하여 화소 영역(P)을 정의하는 게이트 및 데이터 배선(220, 230)과, 게이트 및 데이터 배선(220, 230)이 교차하는 부분에 박막트랜지스터(T)와, 화소 영역(P) 내에 화소 및 공통 전극(240, 250)이 형성되어 있다. 그리고, 데이터 배선(230) 상에 리페어 패턴(260)이 형성되어 있다. As illustrated, the transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention includes gate and data lines 220 and 230 that define a pixel region P orthogonal to each other on a substrate 210, a gate and The thin film transistor T and the pixel and the common electrode 240 and 250 are formed in a portion where the data lines 220 and 230 cross each other. The repair pattern 260 is formed on the data line 230.

박막트랜지스터(T)는 게이트 배선(220)에 분기한 게이트 전극(221)과, 게이트 전극(221) 상에 형성된 제 1 반도체층(215)과, 제 1 반도체층(215) 상에 형성되고 데이터 배선(230)에서 분기한 소스 전극(231) 및, 소스 전극(231)과 일정 간격 이격된 드레인 전극(233)으로 이루어진다. 박막트랜지스터(T)는 게이트 전극(221)에 전달된 주사 신호에 따라 온/오프 구동되며, 그에 따라 소스 전극(231)에 전달된 화상 신호를 드레인 전극(233)에 전달하게 된다.The thin film transistor T is formed on the gate electrode 221 branched to the gate wiring 220, the first semiconductor layer 215 formed on the gate electrode 221, and the data formed on the first semiconductor layer 215. A source electrode 231 branched from the wiring 230, and a drain electrode 233 spaced apart from the source electrode 231 by a predetermined interval. The thin film transistor T is driven on / off according to the scan signal transmitted to the gate electrode 221, thereby transferring the image signal transferred to the source electrode 231 to the drain electrode 233.

화소 전극(240)은 드레인 전극(233)과 드레인 콘택홀(243)을 통해 연결된다. 화소 전극(240)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하, ITO라 함.), 인듐-징크-옥사이드(Indium-Zinc-Oxide, 이하, IZO라 함.)와 같은 투명 도전성 금속 물질로 이루어진다. The pixel electrode 240 is connected to the drain electrode 233 through the drain contact hole 243. The pixel electrode 240 is a transparent conductive metal such as indium tin oxide (hereinafter referred to as ITO) or indium zinc oxide (hereinafter referred to as IZO). Made of matter.

공통 전극(250)은 화소 전극(240)과 일정 간격 이격되어 평행하게 형성되고, 게이트 배선(220) 형성 과정에서 게이트 배선(220)과 동일한 물질로 형성된다. 공통 전극(250)은 공통 배선(255)을 통해 외부의 전원으로부터 공통 전압을 인가받게 된다. 공통 전극(250)은 화소 영역(P)의 가장 자리에 위치하여 화소 전극(240)과 데이터 배선(230) 사이에 발생하는 신호 간섭으로 인한 수평 크로스 토크를 방지하게 된다. The common electrode 250 is formed in parallel with the pixel electrode 240 at a predetermined interval, and is formed of the same material as the gate line 220 in the process of forming the gate line 220. The common electrode 250 receives a common voltage from an external power source through the common wire 255. The common electrode 250 is positioned at the edge of the pixel area P to prevent horizontal crosstalk due to signal interference generated between the pixel electrode 240 and the data line 230.

서로 평행하게 형성된 화소 전극(240)과 공통 전극(250)은 두 전극(240, 250) 사이에 횡전계를 형성하여 액정층(미도시)을 구동하게 된다. The pixel electrode 240 and the common electrode 250 formed in parallel to each other form a transverse electric field between the two electrodes 240 and 250 to drive the liquid crystal layer (not shown).

리페어 패턴(260)은 데이터 배선(230) 패턴 불량에 따라 데이터 신호가 전달 되지 못하는 것을 방지하기 위해 형성된다. 데이터 배선(230)은 선폭이 미세하게 형성되기 때문에, 패턴 형성시 데이터 배선(230)이 단선(open)되는 문제가 발생할 수 있어 리페어 패턴(260)을 형성하게 된다. 리페어 패턴(260)은 화소 전극(240) 형성 과정에서 화소 전극(240)과 동일한 물질로 형성된다. 리페어 패턴(260)은 데이터 배선(230)보다 좁은 폭을 가지도록 형성되는데, 리페어 패턴(260)은 데이터 배선(230) 상에 데이터 배선(230)을 따라 연장되고, 데이터 배선(230)과 중첩되도록 형성되며, 데이터 배선(230)과 리페어 콘택홀(244)을 통해 연결된다. The repair pattern 260 is formed to prevent a data signal from being transmitted due to a bad pattern of the data line 230. Since the data line 230 has a fine line width, a problem may occur in that the data line 230 is open when the pattern is formed, thereby forming the repair pattern 260. The repair pattern 260 is formed of the same material as the pixel electrode 240 in the process of forming the pixel electrode 240. The repair pattern 260 is formed to have a narrower width than the data line 230, and the repair pattern 260 extends along the data line 230 on the data line 230 and overlaps the data line 230. And a data line 230 and a repair contact hole 244.

데이터 배선(230) 하부에는 제 2 반도체층(216)이 형성되어 있다. 제 2 반도체층(216)은 제 1 반도체층(215)과 동일층에 위치한다. 제 2 반도체층(216)은 데이터 배선(230)을 따라 연장되고 중첩된다. The second semiconductor layer 216 is formed under the data line 230. The second semiconductor layer 216 is positioned on the same layer as the first semiconductor layer 215. The second semiconductor layer 216 extends and overlaps the data line 230.

제 2 반도체층(216)은 리페어 콘택홀(244)이 형성된 부분(A)에 이웃하는 화소 영역(P)으로 각각 돌출된 돌출부(217)가 형성되어 있다. 돌출부(217)는 그 가장자리가 데이터 배선(230)의 양 측에 위치하는 공통 전극(250)의 가장자리까지 돌출되도록 형성된다. In the second semiconductor layer 216, protrusions 217 protruding to the pixel region P adjacent to the portion A in which the repair contact hole 244 is formed are formed. The protrusion 217 is formed such that an edge thereof protrudes up to an edge of the common electrode 250 positioned at both sides of the data line 230.

리페어 콘택홀(244)이 형성된 부분에 돌출부(217)가 형성됨으로써 돌출부(217)는 일종의 식각 방지막(etch stopper) 기능을 하게 되어, 리페어 콘택홀(244) 불량 발생으로 인해 리페어 패턴(244)과 공통 전극(250)이 단락되는 것을 방지할 수 있게 된다.As the protrusion 217 is formed in the portion where the repair contact hole 244 is formed, the protrusion 217 functions as a kind of etch stopper, and thus the repair pattern 244 and the repair pattern 244 fail. It is possible to prevent the common electrode 250 from being shorted.

이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 기판을 제조하는 방법에 대해 설명한다. Hereinafter, a method of manufacturing a liquid crystal display substrate according to an embodiment of the present invention will be described with reference to the drawings.                     

도 6a 내지 6d와, 도 7a 내지 7d는 각각, 도 5의 절단선 Ⅵ-Ⅵ과 Ⅶ-Ⅶ을 따라 도시한 공정 단면도로서, 본 발명의 실시예에 따른 액정표시장치용 기판을 제조하는 방법을 도시한 공정 단면도이다. 6A to 6D and FIGS. 7A to 7D are cross-sectional views illustrating cutting lines VI-VI and VI-V of FIG. 5, respectively, illustrating a method of manufacturing a liquid crystal display substrate according to an embodiment of the present invention. It is a process cross section shown.

먼저, 도 6a와 7a에 도시한 바와 같이, 기판(210) 상에 제 1 금속 물질을 증착하고 패턴하여 게이트 전극(221)과 공통 전극(250)을 형성한다. 이때, 금속 물질을 패턴하여 게이트 배선(도 4의 220 참조)을 형성한다. First, as shown in FIGS. 6A and 7A, the first metal material is deposited and patterned on the substrate 210 to form the gate electrode 221 and the common electrode 250. At this time, the metal material is patterned to form a gate wiring (see 220 in FIG. 4).

다음으로, 도 6b와 7b에 도시한 바와 같이, 게이트 전극 및 공통 전극(221, 250)이 형성된 기판 상에 게이트 절연막(211)을 형성한다.Next, as shown in FIGS. 6B and 7B, the gate insulating film 211 is formed on the substrate on which the gate electrodes and the common electrodes 221 and 250 are formed.

다음으로, 순수 비정질 실리콘층(215a, 216a)과 불순물 이온(n+ 또는 p+)을 포함한 불순물 비정질 실리콘층(215b, 216b)으로 이루어진 반도체층을 게이트 절연막 상에 형성하고, 반도체층 상에 제 2 금속물질을 증착한다. Next, a semiconductor layer made of pure amorphous silicon layers 215a and 216a and impurity amorphous silicon layers 215b and 216b including impurity ions (n + or p +) is formed on the gate insulating film, and the second metal is formed on the semiconductor layer. Deposit the material.

다음으로, 제 2 금속물질과 반도체층을 패턴하여 소스 및 드레인 전극(231, 233)과, 데이터 배선(230)과, 제 1, 2 반도체층(215, 216)을 형성한다. 여기서, 제 1 반도체층(215)의 채널 영역(CH)과 제 2 반도체층의 돌출부(217)에 대해서는 불순물 비정질 실리콘층(215b, 216b)이 식각되어 제거되는데, 그와 같이 형성하기 위해 채널 영역(CH)과 돌출부(217)에 대응하는 반투과 영역을 갖는 마스크, 즉 빛의 조사량을 작게할 수 있는 하프톤(half-tone) 마스크나 슬릿 패턴(slit pattern)을 이용한 마스크를 사용하여 회절 노광법으로 노광하게 된다. Next, the second metal material and the semiconductor layer are patterned to form source and drain electrodes 231 and 233, data lines 230, and first and second semiconductor layers 215 and 216. In this case, the impurity amorphous silicon layers 215b and 216b are etched and removed from the channel region CH of the first semiconductor layer 215 and the protrusion 217 of the second semiconductor layer. Diffraction exposure using a mask having a semi-transmissive region corresponding to (CH) and the protrusion 217, that is, a mask using a half-tone mask or a slit pattern that can reduce the dose of light It exposes by a method.

노광 후에 패턴하여 반투과 영역에 대응하여 서로 이격된 소스 및 드레인 전극(231, 233)을 형성하고, 소스 및 드레인 전극(231, 233) 사이에 노출된 제 1 반 도체층(215)의 불순물 비정질 실리콘층(215a)을 식각하여 채널 영역(CH)을 형성한다. 그리고, 반투과 영역에 대응하는 데이터 배선(230) 및 제 2 반도체층(216)의 불순물 비정질 실리콘층(216a)의 양 가장자리를 식각하여 돌출부(217)를 형성하게 된다. After exposure, patterns are formed to form source and drain electrodes 231 and 233 spaced apart from each other in correspondence with the semi-transmissive region, and an impurity amorphous of the first semiconductor layer 215 exposed between the source and drain electrodes 231 and 233. The silicon layer 215a is etched to form the channel region CH. Then, both edges of the impurity amorphous silicon layer 216a of the data line 230 and the second semiconductor layer 216 corresponding to the transflective region are etched to form the protrusion 217.

한편, 본 발명의 실시예에 따른 돌출부(217)의 단층구조는 제 1 반도체층의 채널 영역(CH)의 구조와 대응되는 적층 구조를 가질 필요는 없다. Meanwhile, the single layer structure of the protrusion 217 according to the exemplary embodiment of the present invention does not have to have a stacked structure corresponding to that of the channel region CH of the first semiconductor layer.

다음으로, 도 6c와 7c에 도시한 바와 같이, 보호막(280)을 증착하고 패턴하여, 드레인 전극(231)을 노출하는 드레인 콘택홀(243)과 데이터 배선(230)을 노출하는 리페어 콘택홀(244)을 형성한다. Next, as illustrated in FIGS. 6C and 7C, the protective contact 280 may be deposited and patterned to expose the drain contact hole 243 exposing the drain electrode 231 and the repair contact hole exposing the data line 230. 244).

다음으로, 도 6d와 7d에 도시한 바와 같이, 투명 도전성 금속 물질을 증착하고 패턴하여 화소 전극(240)과 리페어 패턴(260)을 형성한다. 6D and 7D, the transparent conductive metal material is deposited and patterned to form the pixel electrode 240 and the repair pattern 260.

전술한 바와 같은 공정을 진행하게 되면, 본 발명의 실시예에 따른 액정표시장치용 기판을 제조할 수 있다.When the process as described above is carried out, it is possible to manufacture a substrate for a liquid crystal display device according to an embodiment of the present invention.

전술한 바와 같이, 본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 리페어 패턴과 데이터 배선이 접촉되는 부분의 반도체층의 폭을 넓게 형성하게 된다. 따라서, 리페어 패턴과 공통 전극이 접촉되는 것을 방지할 수 있게 된다.
As described above, in the transverse electric field type liquid crystal display device according to the exemplary embodiment of the present invention, the width of the semiconductor layer at the portion where the repair pattern and the data line are in contact with each other is widened. Therefore, it is possible to prevent the repair pattern and the common electrode from contacting each other.

전술한 바와 같이, 본 발명은, 리페어 패턴과 데이터 배선이 접촉되는 부분의 반도체층의 폭을 넓게 형성하게 된다. 따라서, 반도체층은 식각 방지막(etch stopper) 기능을 하여 리페어 패턴과 공통 전극이 접촉되는 것을 방지할 수 있는 효과가 있다. As described above, in the present invention, the width of the semiconductor layer at the portion where the repair pattern and the data wiring are in contact with each other is widened. Therefore, the semiconductor layer functions as an etch stopper to prevent the repair pattern and the common electrode from contacting each other.

Claims (7)

기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 및 데이터 배선과;Gate and data lines crossing each other on the substrate to define pixel regions; 상기 게이트 및 데이터 배선이 교차하는 부분에, 상기 게이트 및 데이터 배선과 연결된 스위칭 소자와;A switching element connected to the gate and the data line at a portion where the gate and the data line cross each other; 상기 화소 영역에 형성되고 상기 스위칭 소자와 연결되는 화소 전극 및, 상기 화소 전극과 일정 간격 이격되어 평행하게 형성된 공통 전극과;A pixel electrode formed in the pixel area and connected to the switching element, and a common electrode formed to be parallel to the pixel electrode at a predetermined interval; 상기 데이터 배선을 따라 연장되고 상기 데이터 배선과 콘택홀을 통해 연결되는 리페어 패턴과;A repair pattern extending along the data line and connected to the data line through a contact hole; 상기 데이터 배선 하부에 위치하여 상기 데이터 배선을 따라 연장된 반도체층을 포함하고,A semiconductor layer positioned below the data line and extending along the data line; 상기 콘택홀에 대응하여 위치하는 상기 반도체층은 상기 데이터 배선의 폭 방향으로 돌출된 돌출부를 가지며, 상기 돌출부는 이와 인접한 상기 공통전극의 가장자리까지 연장 형성된 것이 특징인 액정표시장치.And wherein the semiconductor layer corresponding to the contact hole has a protrusion protruding in the width direction of the data line, and the protrusion extends to an edge of the common electrode adjacent thereto. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 리페어 패턴은 ITO, IZO를 포함하는 투명 도전성 금속 물질로 이루어진 액정표시장치.The repair pattern is a liquid crystal display device made of a transparent conductive metal material including ITO, IZO. 제 1 항에 있어서,The method of claim 1, 상기 스위칭 소자는, 상기 데이터 배선과 연결된 소스 전극과, 상기 소스 전극과 일정 간격 이격되고 상기 화소 전극과 연결된 드레인 전극과, 상기 게이트 배선과 연결된 게이트 전극을 포함하는 액정표시장치.The switching element includes a source electrode connected to the data line, a drain electrode spaced apart from the source electrode at a predetermined interval, and a gate electrode connected to the gate line. 화소 영역이 정의된 기판 상에 게이트 배선과, 게이트 전극과, 상기 화소 영역에 공통 전극을 형성하고, 상기 공통 전극 상에 게이트 절연막을 형성하는 단계와;Forming a gate wiring, a gate electrode, a common electrode on the pixel region, and forming a gate insulating layer on the common electrode on a substrate on which the pixel region is defined; 상기 게이트 절연막 상에 순차적으로 반도체 물질과 금속물질을 증착하고 패턴하여 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선과 연결된 소스 및 상기 소스 전극과 일정 간격 이격된 드레인 전극을 형성하고, 상기 소스 및 드레인 전극 하부의 제 1 반도체층과, 상기 데이터 배선 하부의 제 2 반도체층을 형성하는 단계와;Sequentially depositing and patterning a semiconductor material and a metal material on the gate insulating layer to form a data line crossing the gate line, a source connected to the data line, and a drain electrode spaced apart from the source electrode at a predetermined interval, and the source Forming a first semiconductor layer under the drain electrode and a second semiconductor layer under the data wiring; 상기 데이터 배선을 노출하는 제 1 콘택홀과 상기 드레인 전극을 노출하는 제 2 콘택홀을 갖는 보호막을 형성하는 단계와;Forming a passivation layer having a first contact hole exposing the data line and a second contact hole exposing the drain electrode; 상기 제 1 콘택홀을 통해 상기 데이터 배선과 연결되는 리페어 패턴과, 상기 제 2 콘택홀을 통해 상기 드레인 전극과 연결되고 상기 공통 전극과 평행한 화소 전극을 형성하는 단계를 포함하고,Forming a repair pattern connected to the data line through the first contact hole, and a pixel electrode connected to the drain electrode and parallel to the common electrode through the second contact hole; 상기 제 1 콘택홀에 대응하여 위치하는 상기 제 2 반도체층에 상기 데이터 배선의 폭 방향으로 돌출된 돌출부가 형성된 액정표시장치 제조방법.And a protrusion protruding in the width direction of the data line in the second semiconductor layer positioned corresponding to the first contact hole. 제 5 항에 있어서,The method of claim 5, 상기 돌출부는 상기 공통 전극의 가장자리까지 연장된 액정표시장치 제조방법.And wherein the protrusion extends to an edge of the common electrode. 제 5 항에 있어서,The method of claim 5, 상기 리페어 패턴은 ITO, IZO를 포함하는 투명 도전성 금속 물질로 이루어진 액정표시장치 제조방법.And the repair pattern is made of a transparent conductive metal material including ITO and IZO.
KR1020030098886A 2003-12-29 2003-12-29 In-plane switching mode liquid crystal display device and manufacturing method of the same KR101011150B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098886A KR101011150B1 (en) 2003-12-29 2003-12-29 In-plane switching mode liquid crystal display device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098886A KR101011150B1 (en) 2003-12-29 2003-12-29 In-plane switching mode liquid crystal display device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20050067859A KR20050067859A (en) 2005-07-05
KR101011150B1 true KR101011150B1 (en) 2011-01-26

Family

ID=37258479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098886A KR101011150B1 (en) 2003-12-29 2003-12-29 In-plane switching mode liquid crystal display device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101011150B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663728B2 (en) 2006-03-28 2010-02-16 Tpo Displays Corp. Systems for providing conducting pad and fabrication method thereof
KR101246719B1 (en) 2006-06-21 2013-03-25 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR101309434B1 (en) * 2006-12-05 2013-09-23 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR102166873B1 (en) 2014-02-24 2020-10-19 삼성디스플레이 주식회사 Display substrate and method of repairing the same
CN111025798B (en) * 2019-12-02 2021-06-25 武汉华星光电半导体显示技术有限公司 Array substrate and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049377A (en) * 2000-12-19 2002-06-26 구본준, 론 위라하디락사 array panel of liquid crystal display and manufacturing method thereof
KR20030089926A (en) * 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 In-Plane Switching Mode Liquid Crystal Display device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049377A (en) * 2000-12-19 2002-06-26 구본준, 론 위라하디락사 array panel of liquid crystal display and manufacturing method thereof
KR20030089926A (en) * 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 In-Plane Switching Mode Liquid Crystal Display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20050067859A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR101294232B1 (en) Fringe field switching mode liquid crystal display device and the method for fabricating the same
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR101250319B1 (en) Fringe field switching mode liquid crystal display device and Method of fabricating the same
US8497507B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100829785B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
KR100682358B1 (en) Liquid Crystal Dispaly Panel And Method For Fabricating The Same
KR101319977B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US8803147B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
KR101980765B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR100869740B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR20110048333A (en) Array substrate for fringe field switching mode liquid crystal display device
KR20100059508A (en) Pad array of liquid crystal display device
KR101320651B1 (en) Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
KR101011150B1 (en) In-plane switching mode liquid crystal display device and manufacturing method of the same
KR20060131316A (en) Liquid crystal display panel of horizontal electronic fileld applying type and method of fabricating the same
KR20130027207A (en) Method of fabricating array substrate for liquid crystal display device
KR101725993B1 (en) Method for fabricating liquid crystal display device
KR20070068776A (en) Liquid crystal display device and fabricating method thereof
KR101392203B1 (en) Array substrate for In-Plane switching mode LCD and method of fabricating the same
KR101126344B1 (en) Fabricating method of fringe field switch type thin film transistor substrate
KR100542770B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR20110067369A (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10