KR20060000960A - Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof - Google Patents
Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof Download PDFInfo
- Publication number
- KR20060000960A KR20060000960A KR1020040049953A KR20040049953A KR20060000960A KR 20060000960 A KR20060000960 A KR 20060000960A KR 1020040049953 A KR1020040049953 A KR 1020040049953A KR 20040049953 A KR20040049953 A KR 20040049953A KR 20060000960 A KR20060000960 A KR 20060000960A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- conductive layer
- gate
- line
- thin film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 전극의 저항을 낮출 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.The present invention provides a horizontal field application type thin film transistor substrate capable of lowering the resistance of an electrode and a method of manufacturing the same.
이를 위하여, 본 발명의 수평 전계 인가형 박막 트랜지스터 기판은 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 게이트 라인과 나란한 공통 라인과; 상기 공통 라인과 접속되고 상기 화소 영역에 형성된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 공통 전극과 수평 전계를 형성하도록 상기 화소 영역에 형성된 화소 전극을 구비하고; 상기 공통 전극 및 화소 전극 중 적어도 어느 하나의 전극은 불투명한 도전층과 투명 도전층을 포함하는 적어도 이중 구조를 갖는 것을 특징으로 한다.To this end, the horizontal field-applied thin film transistor substrate of the present invention comprises: a gate line and a data line defining a pixel region; A thin film transistor connected to the gate line and the data line; A common line parallel to the gate line; A common electrode connected to the common line and formed in the pixel area; A pixel electrode connected to the thin film transistor and formed in the pixel region to form a horizontal electric field with the common electrode; At least one of the common electrode and the pixel electrode has at least a double structure including an opaque conductive layer and a transparent conductive layer.
Description
도 1은 종래의 수평 전계 인가형 박막 트랜지스터 기판 중 한 화소 영역을 도시한 평면도.1 is a plan view showing one pixel region of a conventional horizontal field applied thin film transistor substrate.
도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.FIG. 2 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 1 taken along lines II ′ and II-II ′.
도 3은 본 발명의 제1 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판 중 한 화소 영역 및 패드 영역을 도시한 평면도.3 is a plan view illustrating one pixel region and a pad region of a horizontal field-applied thin film transistor substrate according to a first exemplary embodiment of the present invention.
도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 절단하여 도시한 단면도.FIG. 4 is a cross-sectional view of the thin film transistor substrate of FIG. 3 taken along lines III-III ', IV-IV', V-V ', and VI-VI'.
도 5는 본 발명의 제2 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판을 도시한 단면도.5 is a cross-sectional view illustrating a horizontal field applied thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 6은 본 발명의 제3 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판을 도시한 단면도.6 is a cross-sectional view illustrating a horizontal field applied thin film transistor substrate according to a third exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>
2, 102 : 게이트 라인 4, 104 : 데이터 라인2, 102:
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극6, 106
10, 110 : 소스 전극 12, 112 : 드레인 전극10, 110:
13, 113, 115, 127, 133 : 컨택홀 13, 113, 115, 127, 133: contact hole
14, 114 : 화소 전극14, 114: pixel electrode
16, 16 : 공통 라인 18, 118 : 공통 전극16, 16:
45, 145 : 기판45, 145: substrate
46, 146 : 게이트 절연막 48, 148 : 활성층46, 146: gate
50, 150 : 오믹접촉층 52, 152 : 보호막50, 150: ohmic contact layer 52, 152: protective film
101 : 금속층 103 : 투명 도전층101: metal layer 103: transparent conductive layer
124 : 게이트 패드 126 : 게이트 패드 하부 전극124: gate pad 126: gate pad lower electrode
130 : 게이트 패드 상부 전극 132 : 데이터 패드130: gate pad upper electrode 132: data pad
134 : 데이터 패드 하부 전극 138 : 데이터 패드 상부 전극134: data pad lower electrode 138: data pad upper electrode
14A, 114A : 화소 전극 수평부 14B, 114B : 화소 전극 핑거부
14A, 114A: pixel electrode
본 발명은 수평 전계를 이용하는 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device using a horizontal electric field, and more particularly to a horizontal field applied thin film transistor substrate and a method of manufacturing the same, which can simplify the process.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such liquid crystal displays are roughly classified into a vertical electric field application type and a horizontal electric field application type according to the direction of the electric field for driving the liquid crystal.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In the vertical field applying liquid crystal display, a liquid crystal of TN (Twisted Nemastic) mode is driven by a vertical electric field formed between a pixel electrode and a common electrode disposed to face the upper and lower substrates. The vertical field application type liquid crystal display device has an advantage of having a large aperture ratio while having a narrow viewing angle of about 90 degrees.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다. The horizontal field application type liquid crystal display drives liquid crystal in In Plane Switching (IPS) mode by a horizontal electric field between a pixel electrode and a common electrode disposed side by side on a lower substrate. Such a horizontal field application liquid crystal display device has an advantage that a viewing angle is about 160 degrees. Hereinafter, the horizontal field application liquid crystal display will be described in detail.
수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판(하판) 및 칼러 필터 기판(상판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.The horizontal field application type liquid crystal display device includes a thin film transistor substrate (bottom plate) and a color filter substrate (top plate) bonded to each other, a spacer for keeping a cell gap constant between the two substrates, and a liquid crystal filled in the cell gap. .
박막 트랜지스터 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. The thin film transistor substrate is composed of a plurality of signal lines and a thin film transistor for forming a horizontal electric field in pixels, and an alignment film coated thereon for liquid crystal alignment. The color filter substrate is composed of a color filter for color implementation and a black matrix for light leakage prevention, and an alignment film coated thereon for liquid crystal alignment.
도 1은 종래의 수평 전계 인가형 박막 트랜지스터 기판 중 한 화소 영역을 도시한 평면도이고, 도 2는 도 1에 도시된 한 화소 영역을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.1 is a plan view showing one pixel region of a conventional horizontal field-applied thin film transistor substrate, and FIG. 2 is a cutaway view of one pixel region shown in FIG. 1 along lines I-I 'and II-II'. It is a cross section.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(45) 위에 게이트 절연막(46)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)과 접속된 공통 라인(16)을 구비한다.The thin film transistor substrate illustrated in FIGS. 1 and 2 includes a
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역을 정의한다.The
액정 구동을 위한 기준 전압을 공급하는 공통 라인(16)은 화소 영역을 사이에 두고 게이트 라인(2)과 나란하게 형성된다.The
박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)과 접속된 게이트 전극(8), 데이터 라인(4)과 접속된 소스 전극(10), 화소 전극(14)과 접속된 드레인 전극(12), 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10) 및 드레인 전극(12) 사이에 채널을 형성하는 활성층(48), 소스 전극(10) 및 드레인 전극(12)과 활성층(48)과의 오믹 접촉을 위한 오믹 컨택층(50)을 구비한다. 그리고, 활성층(48) 및 오믹 컨택층(50)은 데이터 라인(4)과도 중첩된다.
The
화소 전극(14)은 보호막(52)을 관통하는 컨택홀(13)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속되어 화소 영역에 형성된다. 이러한 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 수평부(14A)와, 수평부(14A)로부터 화소 영역으로 신장된 핑거부(14B)를 구비한다. The pixel electrode 14 is connected to the
공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역에 형성된다. 이러한 공통 전극(18)은 화소 영역에서 화소 전극(14)의 핑거부(14B)와 나란하게 형성된다.The
이에 따라, 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)의 핑거부(14B)와 공통 라인(16)을 통해 기준 전압(이하, 공통 전압)이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.Accordingly, the
이러한 박막 트랜지스터 기판에서 공통 전극(18)은 게이트 라인(2)과 동일한 게이트 금속층으로 형성되고, 화소 전극(14)은 투명 도전층으로 형성된다. 이와 달리, 공통 전극(18)이 데이터 라인(4)과 함께 소스/드레인 금속층으로 형성되거나, 화소 전극(14)과 함께 투명 도전층으로 형성되기도 하는데, 투명 도전층은 저항이 높은 단점이 있다. 특히, 액정 패널이 대형화될 수록 공통 전극(18) 및 화소 전극(14)의 길이가 길어지게 되는데, 이 경우 투명 도전층으로 형성된 공통 전극(18) 또는 화소 전극(14)의 저항이 증가하게 됨으로써 화질에 영향을 미치게 된다.
In such a thin film transistor substrate, the
예를 들어, 15인치 패널에서 한 화소 영역 내 공통 전극(18) 또는 화소 전극(14)의 길이가 250㎛였다면, 60인치 패널에서는 그 전극의 길이가 1mm를 넘어설 것이다. 따라서, 패널의 인치가 4배 증가하면 같은 투명 전극 구조에서 공통 전극(18) 또는 화소 전극(14)의 저항은 1/4 이하가 되어야만 한다. 그러나, 투명 전극의 재질을 바꾸거나 구조를 조금 변경하는 것으로 저항을 1/4 이상 낮추는 것은 어려운 일이다. 또한, 투명 전극의 저항을 낮추기 위하여 투명 전극의 두께를 증가시키면, 두꺼운 투명 전극의 단차로 인하여 액정 분자 구동에 이상이 생겨 빛샘 등의 화질 저하 문제가 발생한다.
For example, if the length of the
따라서, 본 발명의 목적은 전극의 저항을 낮출 수 있는 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a horizontal field application type thin film transistor substrate capable of lowering the resistance of an electrode and a method of manufacturing the same.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판은 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 게이트 라인과 나란한 공통 라인과; 상기 공통 라인과 접속되고 상기 화소 영역에 형성된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 공통 전극과 수평 전계를 형성하도록 상기 화소 영역에 형성된 화소 전극을 구비하고; 상기 공통 전극 및 화소 전극 중 적어도 어느 하나의 전극은 불투명한 도전층과 투명 도전층을 포함하는 적어도 이중 구조를 갖는 것을 특징으로 한다.In order to achieve the above object, a horizontal field applied thin film transistor substrate according to an embodiment of the present invention includes a gate line and a data line defining a pixel region; A thin film transistor connected to the gate line and the data line; A common line parallel to the gate line; A common electrode connected to the common line and formed in the pixel area; A pixel electrode connected to the thin film transistor and formed in the pixel region to form a horizontal electric field with the common electrode; At least one of the common electrode and the pixel electrode has at least a double structure including an opaque conductive layer and a transparent conductive layer.
상기 이중 구조를 갖는 공통 전극은 그 공통 전극과 상기 공통 라인 사이의 절연막을 관통하는 컨택홀을 통해 접속된다.The common electrode having the dual structure is connected through a contact hole penetrating through the insulating film between the common electrode and the common line.
상기 이중 구조를 갖는 화소 전극은 그 화소 전극과 상기 박막 트랜지스터의 드레인 전극 사이의 절연막을 관통하는 컨택홀을 통해 접속된다.The pixel electrode having the dual structure is connected through a contact hole penetrating through the insulating film between the pixel electrode and the drain electrode of the thin film transistor.
그리고, 본 발명은 상기 게이트 라인으로부터 연장된 게이트 패드 하부 전극과, 절연막을 관통하는 컨택홀을 통해 노출된 게이트 패드 하부 전극과 접속된 게이트 패드 하부 전극을 포함하는 게이트 패드를 추가로 구비한다.The present invention further includes a gate pad including a gate pad lower electrode extending from the gate line and a gate pad lower electrode connected to the gate pad lower electrode exposed through a contact hole penetrating through the insulating layer.
또한 본 발명은 상기 데이터 라인으로부터 연장된 데이터 패드 하부 전극과, 절연막을 관통하는 컨택홀을 통해 노출된 데이터 패드 하부 전극과 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 추가로 구비한다.The present invention further includes a data pad including a data pad lower electrode extending from the data line and a data pad upper electrode connected to the data pad lower electrode exposed through a contact hole penetrating through the insulating layer.
상기 게이트 패드 상부 전극 및 데이터 패드 상부 전극은 상기 적어도 이중 구조를 갖는다.The gate pad upper electrode and the data pad upper electrode have the at least double structure.
상기 적어도 이중 구조의 도전층 중 상기 불투명한 도전층이 상부층에 형성되거나, 상기 투명한 도전층이 상부층에 형성된다. The opaque conductive layer is formed on the upper layer of the at least double conductive layer, or the transparent conductive layer is formed on the upper layer.
상기 게이트 패드 상부 전극 및 데이터 패드 상부 전극은 상기 투명 도전층만으로 형성된다.The gate pad upper electrode and the data pad upper electrode are formed of only the transparent conductive layer.
본 발명의 실시 예에 따른 수평 전계 인가형 박막 랜지스터 기판의 제조 방법은 게이트 라인, 그 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 상기 게이트 라인과 나란한 공통 라인, 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 이들을 덮는 보호막을 형성하는 단계와; 상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극 및 상기 공통 라인을 각각 노출시키는 제1 및 제2 컨택홀을 형성하는 단계와; 상기 화소 영역의 보호막 위에 불투명 도전층과 투명 도전층을 포함하는 적어도 이중 구조를 갖고, 상기 제1 컨택홀을 통해 상기 드레인 전극과 접속된 화소 전극과, 상기 제2 컨택홀을 통해 상기 공통 라인과 접속된 공통 전극을 형성하는 단계를 포함한다.A method of manufacturing a horizontal field applied thin film transistor substrate according to an exemplary embodiment of the present invention includes a gate line, a data line defining a pixel region crossing the gate line, a common line parallel to the gate line, the gate line, and a data line. Forming a thin film transistor connected thereto and a protective film covering the thin film transistor; Forming first and second contact holes penetrating through the passivation layer to expose the drain electrode and the common line of the thin film transistor, respectively; At least a double structure including an opaque conductive layer and a transparent conductive layer on the passivation layer of the pixel region, the pixel electrode connected to the drain electrode through the first contact hole, and the common line through the second contact hole; Forming a connected common electrode.
상기 화소 전극 및 공통 전극 형성 단계는 상기 불투명 도전층과 투명 도전층을 순차적으로 적층한 다음 마스크 공정으로 패터닝하는 단계를 포함한다.The forming of the pixel electrode and the common electrode may include sequentially stacking the opaque conductive layer and the transparent conductive layer and patterning the same by a mask process.
상기 화소 전극 및 공통 전극 형성 단계는 상기 투명 도전층 및 불투명 도전층 순차적으로 적층한 다음 마스크 공정으로 패터닝하는 단계를 포함한다.The forming of the pixel electrode and the common electrode may include sequentially stacking the transparent conductive layer and the opaque conductive layer and then patterning the same by a mask process.
그리고, 본 발명은 상기 게이트 라인으로부터 연장된 게이트 패드 하부 전극과, 절연막을 관통하는 컨택홀을 통해 노출된 게이트 패드 하부 전극과 접속된 게이트 패드 하부 전극을 포함하는 게이트 패드를 형성하는 단계를 추가로 포함한다.The present invention further includes forming a gate pad including a gate pad lower electrode extending from the gate line and a gate pad lower electrode connected to the gate pad lower electrode exposed through a contact hole penetrating through the insulating layer. Include.
또한, 본 발명은 상기 데이터 라인으로부터 연장된 데이터 패드 하부 전극과, 절연막을 관통하는 컨택홀을 통해 노출된 데이터 패드 하부 전극과 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 형성하는 단계를 추가로 포함한다.The present invention may further include forming a data pad including a data pad lower electrode extending from the data line and a data pad upper electrode connected to the data pad lower electrode exposed through a contact hole penetrating through the insulating layer. Include.
상기 게이트 패드 상부 전극 및 데이터 패드 상부 전극은 상기 공통 전극 및 화소 전극과 함께 적어도 이중 구조의 도전층으로 형성된다.The gate pad upper electrode and the data pad upper electrode are formed of at least a double conductive layer together with the common electrode and the pixel electrode.
상기 게이트 패드 상부 전극 및 데이터 패드 상부 전극은 상기 공통 전극 및 화소 전극과 함께 적어도 이중 구조의 도전층으로 형성된다.The gate pad upper electrode and the data pad upper electrode are formed of at least a double conductive layer together with the common electrode and the pixel electrode.
상기 게이트 패드 상부 전극 및 데이터 패드 상부 전극은 상기 공통 전극 및 화소 전극에 포함되는 투명 도전층으로 형성된다.The gate pad upper electrode and the data pad upper electrode are formed of a transparent conductive layer included in the common electrode and the pixel electrode.
상기 공통 전극, 화소 전극, 게이트 패드 상부 전극, 및 데이터 패드 상부 전극을 형성하는 단계는 상기 투명 도전층을 형성하는 단계와; 금속 마스크를 이용하여 상기 게이트 패드 및 데이터 패드가 형성되어질 패드부를 제외한 기판 상에 상기 불투명 도전층을 형성하는 단계와; 마스크 공정으로 상기 투명 도전층 및 불투명 도전층을 패터닝하는 단계를 추가로 포함한다. The forming of the common electrode, the pixel electrode, the gate pad upper electrode, and the data pad upper electrode may include forming the transparent conductive layer; Forming the opaque conductive layer on a substrate except for a pad portion on which the gate pad and the data pad are to be formed using a metal mask; Patterning the transparent conductive layer and the opaque conductive layer by a mask process.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 6을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 6.
도 3은 본 발명의 실시 예에 따른 수평 전계 인가형 박막 트랜지스터 기판 중 한 화소 영역을 도시한 평면도이고, 도 4는 도 3에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 절단하여 도시한 단면도이다.3 is a plan view illustrating one pixel area of a horizontal field-applied thin film transistor substrate according to an exemplary embodiment of the present invention, and FIG. 4 illustrates III-III ′, IV-IV ′, and V of the thin film transistor substrate illustrated in FIG. 3. Sectional drawing cut along the lines -V 'and VI-VI'.
도 3 및 도 4에 도시된 박막 트랜지스터 기판은 하부 기판(145) 위에 게이트 절연막(146)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 형성하도록 형성된 이중 구조의 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)과 접속된 공통 라인(116)을 구비한다.
The thin film transistor substrate illustrated in FIGS. 3 and 4 includes a
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역을 정의한다.The
액정 구동을 위한 기준 전압을 공급하는 공통 라인(116)은 화소 영역을 사이에 두고 게이트 라인(102)과 동일층에 나란하게 형성된다.The
박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 화소 전극(114)과 접속된 드레인 전극(112), 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극(110) 및 드레인 전극(112) 사이에 채널을 형성하는 활성층(148), 소스 전극(110) 및 드레인 전극(112)과 활성층(148)과의 오믹 접촉을 위한 오믹 컨택층(150)을 구비한다. 그리고, 활성층(148) 및 오믹 컨택층(150)은 데이터 라인(104)과도 중첩된다.The
화소 전극(114)은 보호막(152) 위의 화소 영역에 형성되고, 보호막(152)을 관통하는 제1 컨택홀(113)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접접속된 다수의 슬릿으로 구성된다. The
공통 전극(118)은 보호막(152) 위의 화소 영역에 상기 화소 전극(114)과 수평 전계를 형성하도록 나란하게 형성되고, 보호막(152) 및 게이트 절연막(146)을 관통하는 제2 컨택홀(115)을 통해 공통 라인(116)과 접속된 다수의 슬릿으로 구성된다. The
이에 따라, 박막 트랜지스터(106)를 통해 화소 신호가 공급된 화소 전극 (114)과, 공통 라인(116)을 통해 공급된 공통 전극(118) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.Accordingly, a horizontal electric field is formed between the
게이트 라인(102)은 게이트 패드(124)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(124)는 게이트 라인(102)으로부터 연장된 게이트 패드 하부 전극(126), 게이트 절연막(152) 및 보호막(154)을 관통하는 제3 컨택홀(127)을 통해 노출된 게이트 패드 하부 전극(126)과 접속된 게이트 패드 상부 전극(128)을 구비한다.The
데이터 라인(104)은 데이터 패드(130)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(130)는 데이터 라인(104)으로부터 그 아래의 반도체 패턴과 함께 연장된 데이터 패드 하부 전극(132), 보호막(152)을 관통하는 제4 컨택홀(133)을 통해 노출된 데이터 패드 하부 전극(132)과 접속된 데이터 패드 상부 전극(134)을 구비한다.The
여기서, 화소 전극(114) 및/또는 공통 전극(118)은 이중층 이상의 도전층으로 형성된다. 그리고, 빛샘 방지를 위하여 이중층 이상의 도전층 중 적어도 한 층은 불투명한 도전층으로 형성된다. 또한, 적어도 한 도전층은 노출되더라도 산화가 잘 되지 않은 도전 물질로 이루어져야 한다. 그리고, 적어도 한 층은 비저항이 충분히 낮아서 화소 전극(114) 및 공통 전극(118)으로 사용되기에 적합하여야 한 다. Here, the
예를 들면, 화소 전극(114) 및 공통 전극(118)은 도 4와 같이 불투명 도전층(101)과 투명 도전층(103)이 적층된 이중 구조로 형성된다. 불투명 도전층(101)으로는 Cr, Cu, Ti, Al, AlNd 등과 같은 금속 물질이 이용되고, 투명 도전층(103)으로는 ITO, IZP, ITZO 등과 같은 투명 도전 물질이 이용된다. 이에 따라, 투명 도전층만 이용하는 경우 보다 화소 전극(114) 및 공통 전극(118)의 저항을 낮출 수 있게 된다. 이에 따라, 화소 전극(114) 및 공통 전극(118)은 액정 구동에 영향을 주지 않도록 최대한 낮은 두께를 갖는 것이 적합하다. 불투명 도전층(101)은 광을 차단할 수 있는 최소한의 두께를 갖고, 산화가 잘 되지 않아 상부에 위치하는 투명 도전층(103)도 불투명 도전층(101)을 보호하는 기능만 다 할 수 있는 최소한의 두께를 갖는 것이 좋다. 이 경우, 공통 전극(118)은 라인 저항 문제로 두께를 낮추는데 한계가 있는 공통 라인(116)과는 서로 다른 층에 형성되므로 두께를 최대한 낮추는데 유리하다.For example, the
그리고, 게이트 패드 상부 전극(128) 및 데이터 패드 상부 전극(134)은 상기 화소 전극(114) 및 공통 전극(118)과 동일한 이중층 구조로 형성된다. 이 경우, 투명 도전층만 이용하는 경우 보다 패드부의 저항이 감소되는 효과를 얻을 수 있게 된다. 이러한 화소 전극(118) 및 공통 전극(114)과 게이트 패드 상부 전극(128) 및 데이터 패드 상부 전극(134)은 동일한 마스크 공정으로 형성된다. 구체적으로, 보호막(152) 위에 불투명 도전층(101) 및 투명 도전층(103)이 순차적으로 적층된 다음 포토리소그래피 공정 및 식각 공정으로 불투명 도전층(101) 및 투명 도전층 (103)이 패터닝됨으로써 화소 전극(114), 공통 전극(118), 게이트 패드 상부 전극(128), 데이터 패드 상부 전극(134)가 형성된다. The gate pad
한편, 불투명 도전층(101) 및 투명 도전층(103)은 도 5와 같이 적층 순서가 뒤바뀌어 형성될 수 있다. 이러한 구조는 불투명한 도전층(101)을 먼저 식각하고 투명 도전층(103)을 식각하는 것이 유리한 경우에 적합하다. 이 경우, 불투명한 도전층(101)으로는 Ti 등과 같이 내식성 및 강도가 강하여 패드 신뢰성이 높은 도전 물질이 이용된다.Meanwhile, the opaque
반면에, 불투명한 도전층(101)으로 패드 신뢰성이 낮은 도전 물질이 이용된 경우 도 6과 같이 게이트 패드 상부 전극(128) 및 데이터 패드 상부 전극(134)은 투명 도전층의 단일 구조로 형성한다. 이는 투명 도전층(103)을 형성하고, 그 위에 불투명한 도전층(101)을 형성할 때, 금속 마스크를 이용하여 패드부에 불투명한 도전층(101)이 증착되지 않게 함으로써 가능하다. 이에 따라, 패드부는 투명 도전층의 패드 신뢰성을 그대로 유지할 수 있게 된다.
On the other hand, when a conductive material having low pad reliability is used as the opaque
상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법은 공통 전극 및/또는 화소 전극을 불투명한 도전층과 투명 도전층을 포함하는 이중 이상으로 형성함으로써 저항을 낮출 수 있고 빛샘을 방지하여 컨트라스트를 향상시킬 수 있게 된다. As described above, the horizontal field-applied thin film transistor substrate and the method of manufacturing the same according to the present invention can lower the resistance by forming the common electrode and / or the pixel electrode in at least double including an opaque conductive layer and a transparent conductive layer. By preventing light leakage, the contrast can be improved.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040049953A KR101252082B1 (en) | 2004-06-30 | 2004-06-30 | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040049953A KR101252082B1 (en) | 2004-06-30 | 2004-06-30 | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060000960A true KR20060000960A (en) | 2006-01-06 |
KR101252082B1 KR101252082B1 (en) | 2013-04-12 |
Family
ID=37104175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040049953A KR101252082B1 (en) | 2004-06-30 | 2004-06-30 | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101252082B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110076578A (en) * | 2009-12-29 | 2011-07-06 | 엘지디스플레이 주식회사 | Method for fabricating line and method for fabricating liquid crystal display device of using the same |
US8669600B2 (en) | 2007-09-20 | 2014-03-11 | Lg Display Co., Ltd. | Liquid crystal display device |
KR20150034044A (en) * | 2013-09-25 | 2015-04-02 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method of the same |
KR20190091370A (en) * | 2008-11-28 | 2019-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device and electronic device including the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736114B1 (en) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | IPS mode Liquid crystal display device and method for fabricating the same |
JP2002139737A (en) * | 2000-07-31 | 2002-05-17 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and its manufacturing method |
KR100908849B1 (en) * | 2002-08-07 | 2009-07-21 | 엘지디스플레이 주식회사 | Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same |
-
2004
- 2004-06-30 KR KR1020040049953A patent/KR101252082B1/en active IP Right Grant
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8669600B2 (en) | 2007-09-20 | 2014-03-11 | Lg Display Co., Ltd. | Liquid crystal display device |
KR20190091370A (en) * | 2008-11-28 | 2019-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device and electronic device including the same |
KR20190135554A (en) * | 2008-11-28 | 2019-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, display device and electronic device including the same |
US10629134B2 (en) | 2008-11-28 | 2020-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US10971075B2 (en) | 2008-11-28 | 2021-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US11250785B2 (en) | 2008-11-28 | 2022-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US11527208B2 (en) | 2008-11-28 | 2022-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US11776483B2 (en) | 2008-11-28 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
KR20110076578A (en) * | 2009-12-29 | 2011-07-06 | 엘지디스플레이 주식회사 | Method for fabricating line and method for fabricating liquid crystal display device of using the same |
KR20150034044A (en) * | 2013-09-25 | 2015-04-02 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR101252082B1 (en) | 2013-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101225440B1 (en) | Liquid crystal display and fabricating method thereof | |
KR101201017B1 (en) | Liquid crystal display and fabricating method thereof | |
KR100510566B1 (en) | In-plane switching mode liquid crystal display device | |
KR100748442B1 (en) | a array panel of in plane switching mode liquid crystal display and manufacturing method thereof | |
JP5571759B2 (en) | Liquid crystal display element and manufacturing method thereof | |
US6856371B2 (en) | In plane fringe field switching mode LCD realizing high screen quality | |
KR101085132B1 (en) | Thin film transistor substrate of horizontal electric field and fabricating method thereof | |
KR100560402B1 (en) | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof | |
KR100560399B1 (en) | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof | |
KR20060136287A (en) | Liquid crystal display and fabricating method thereof | |
KR20060079040A (en) | Thin film transistor substrate of fringe field switch type and fabricating method thereof | |
KR20080071001A (en) | Liquid crystal display panel and method of manufacturing the same | |
US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
US7847891B2 (en) | Liquid crystal display | |
KR20060001662A (en) | In plane switching mode liquid crystal display device and method for fabricating thereof | |
KR101157222B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
KR101255327B1 (en) | Liquid Crystal Display Device And Fabricating Method Thereof | |
KR101127822B1 (en) | Thin film transistor substrate of horizontal electric field and fabricating method thereof | |
KR101252082B1 (en) | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof | |
KR101096718B1 (en) | Fabricating method of thin film transistor substrate of horizontal electric field | |
KR100679100B1 (en) | Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same | |
KR100560400B1 (en) | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof | |
KR101146490B1 (en) | In Plane Switching Mode Display device and the fabrication method thereof | |
KR101085150B1 (en) | Liquid crystal display device of in-plane switching and method for fabricating the same | |
KR20040086927A (en) | Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111018 Effective date: 20121221 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |