KR101946901B1 - Liquid crystal display apparatus and method for manufacturing the same - Google Patents

Liquid crystal display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR101946901B1
KR101946901B1 KR1020110107708A KR20110107708A KR101946901B1 KR 101946901 B1 KR101946901 B1 KR 101946901B1 KR 1020110107708 A KR1020110107708 A KR 1020110107708A KR 20110107708 A KR20110107708 A KR 20110107708A KR 101946901 B1 KR101946901 B1 KR 101946901B1
Authority
KR
South Korea
Prior art keywords
common electrode
contact
line
passivation layer
pixel
Prior art date
Application number
KR1020110107708A
Other languages
Korean (ko)
Other versions
KR20130043512A (en
Inventor
박승렬
이지혜
남경진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110107708A priority Critical patent/KR101946901B1/en
Publication of KR20130043512A publication Critical patent/KR20130043512A/en
Application granted granted Critical
Publication of KR101946901B1 publication Critical patent/KR101946901B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Abstract

본 발명은 공통 전극 라인(Add-Vcom line)과 Vcom 전극(common electrode)의 컨택 홀 형성 시, PAS2 보호층의 건식 에치(dry etch) 공정을 삭제하여 제조 공정을 단순화 시킴과 아울러, 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 픽셀 전극이 핑거 형상으로 형성된 픽셀 영역, 공통 전극 라인에 공통 전극이 컨택되는 제1 컨택 영역 및 박막트랜지스터와 픽셀 전극이 컨택되는 제2 컨택 영역을 포함하는 액정 표시장치에 있어서, 제1 방향으로 형성된 게이트 라인 및 공통 전극 라인; 상기 제1 방향과 교차하는 제2 방향으로 형성된 데이터 라인; 상기 게이트 라인 및 공통 전극 라인을 덮도록 형성된 게이트 절연층; 상기 게이트 절연층 및 상기 데이터 라인을 덮도록 형성된 제1 보호층; 상기 제1 보호층을 덮도록 형성된 제2 보호층; 상기 픽셀 영역의 전면 및 상기 제1 컨택 영역에서 상기 제1 보호층과 상기 제2 보호층 상에 형성된 공통 전극; 상기 제2 보호층 상부 및 공통 전극 상에 형성된 제3 보호층; 상기 픽셀 영역에 투명 전도성 물질로 형성된 픽셀 전극; 상기 공통 전극 라인과 상기 공통 전극을 컨택시키는 제1 컨택; 및 상기 드레인과 상기 픽셀 전극을 컨택 시키는 제2 컨택;을 포함한다.The present invention simplifies the manufacturing process by eliminating the dry etch process of the PAS2 protection layer when a contact hole is formed between a common electrode line (Add-Vcom line) and a common electrode (Vcom electrode) To a liquid crystal display device capable of preventing a short-circuit failure of a common electrode and a method of manufacturing the same.
A liquid crystal display device according to an embodiment of the present invention includes a pixel region in which a pixel electrode is formed in a finger shape, a first contact region in which a common electrode is in contact with a common electrode line, and a second contact region in which a thin film transistor and a pixel electrode are in contact A liquid crystal display comprising: a gate line and a common electrode line formed in a first direction; A data line formed in a second direction intersecting the first direction; A gate insulating layer formed to cover the gate line and the common electrode line; A first protective layer formed to cover the gate insulating layer and the data line; A second passivation layer formed to cover the first passivation layer; A common electrode formed on the first protection layer and the second protection layer in the front surface of the pixel region and the first contact region; A third passivation layer formed on the second passivation layer and on the common electrode; A pixel electrode formed of a transparent conductive material in the pixel region; A first contact for contacting the common electrode line and the common electrode; And a second contact for contacting the drain and the pixel electrode.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 평판 표시장치에 관한 것으로, 특히 공통 전극 라인(Add-Vcom line)과 Vcom 전극(common electrode)의 컨택 홀 형성 시, PAS2 보호층의 건식 에치(dry etch) 공정을 삭제하여 제조 공정을 단순화시킴과 아울러, 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.The present invention relates to a flat panel display, and more particularly, to a method of manufacturing a flat display device, in which a dry etch process of a PAS2 protection layer is removed to form a contact hole between a common electrode line (Add-Vcom line) and a Vcom electrode And a liquid crystal display device capable of preventing short-circuiting between a pixel electrode and a common electrode, and a method of manufacturing the same.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시장치(Flat Panel Display apparatus)에 대한 요구가 증대되고 있다.As portable electronic devices such as mobile communication terminals and notebook computers are developed, a demand for a flat panel display apparatus that can be applied thereto is increasing.

평판 표시장치들 중에서 액정 표시장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.Of the flat panel display devices, liquid crystal display devices are being applied to the fields of development of mass production technology, ease of driving means, low power consumption, high image quality and large screen realization.

도 1은 종래 기술에 따른 액정 표시장치의 구조를 나타내는 평면도이다.1 is a plan view showing a structure of a conventional liquid crystal display device.

도 1에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층의 도시는 생략하였다. 도 1에서는 복수의 픽셀 중에서 하나의 픽셀을 나타내고 있다.1 shows a structure of a TFT array substrate (lower substrate) in an FFS (Fringe Field Switch) mode, and a color filter array substrate (upper substrate) and a liquid crystal layer are not shown. 1 shows one pixel among a plurality of pixels.

도 1을 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 복수의 데이터 라인(30)과 복수의 게이트 라인(20)에 의해 정의된다.Referring to FIG. 1, a plurality of pixels are formed on a TFT array substrate, and each of the plurality of pixels is defined by a plurality of data lines 30 and a plurality of gate lines 20 intersecting with each other.

복수의 데이터 라인(30)과 복수의 게이트 라인(20)이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(40, Vcom electrode) 및 픽셀 전극(50, pixel electrode)을 포함한다.A TFT (Thin Film Transistor) is formed in each region where the plurality of data lines 30 and the plurality of gate lines 20 intersect. Further, each of the plurality of pixels includes a common electrode 40 (Vcom electrode) and a pixel electrode (pixel electrode) 50.

복수의 픽셀을 가로지르도록 복수의 게이트 라인(20)과 동일 방향으로 공통 전극 라인(10)이 형성된다.A common electrode line 10 is formed in the same direction as a plurality of gate lines 20 so as to cross a plurality of pixels.

픽셀 전극(50)은 제1 컨택 홀(55)을 통해 TFT의 드레인과 컨택 되어, 데이터 라인(30)을 통해 입력되는 데이터 전압을 픽셀 영역에 공급한다.The pixel electrode 50 is in contact with the drain of the TFT through the first contact hole 55, and supplies the data voltage to the pixel region through the data line 30.

한편, 공통 전극(40)은 제2 컨택 홀(45)을 통해 공통 전극 라인(10)과 컨택 되어, 공통 전극 라인(10)을 통해 입력되는 공통 전압(Vcom)을 픽셀 영역에 공급한다.The common electrode 40 is connected to the common electrode line 10 through the second contact hole 45 and supplies a common voltage Vcom inputted through the common electrode line 10 to the pixel region.

상술한 구성을 포함하는 종래 기술에 따른 액정 표시장치는 픽셀 인가된 데이터 전압 및 공통 전압에 따라 각 픽셀의 액정층을 투과하는 광의 투과율을 조절하여 컬러 화상을 표시한다.The liquid crystal display device according to the related art including the above-described configuration displays a color image by adjusting the transmittance of light passing through the liquid crystal layer of each pixel according to a pixel data voltage and a common voltage.

도 2 및 도 3은 종래 기술에 따른 액정 표시장치의 제조방법에 따른 공통 전극과 픽셀 전극의 쇼트 불량을 나타내는 도면이다. 도 2 및 도 3에서는 도 1에 도시된 A1-A2 선과 B1-B2 선에 의한 단면을 도시하고 있다.FIGS. 2 and 3 are diagrams showing short-circuit defects of a common electrode and a pixel electrode according to a conventional method of manufacturing a liquid crystal display device. Figs. 2 and 3 show cross sections taken along lines A1-A2 and lines B1-B2 shown in Fig.

먼저, 도 2를 참조하면, 기판(5) 상에 게이트 라인(미도시)를 형성한다. 이때, 별도 공정의 추가를 줄이기 위해 게이트 라인을 형성할 때 공통 전극 라인(10)을 함께 형성한다.First, referring to FIG. 2, a gate line (not shown) is formed on a substrate 5. At this time, a common electrode line 10 is formed together when the gate line is formed to reduce the addition of a separate process.

이후, 게이트 라인과 공통 전극 라인(10)을 덮도록 게이트 절연층(15)을 형성한다. 이후, 도면에 도시되지 않았지만, TFT 영역에 액티브(active)를 형성한다.Thereafter, the gate insulating layer 15 is formed so as to cover the gate line and the common electrode line 10. Then, although not shown in the figure, it forms an active in the TFT region.

이후, 데이터 라인(30)을 형성한다. 이때, TFT의 소스(source)와 드레인(drain)을 형성한다.Thereafter, a data line 30 is formed. At this time, a source and a drain of the TFT are formed.

이후, 게이트 절연층(15) 및 데이터 라인(30)을 덮도록 제1 보호층(25)을 형성한다.Thereafter, the first passivation layer 25 is formed to cover the gate insulating layer 15 and the data line 30.

이후, 제1 보호층(25) 상에 포토 아크릴(PAC: photo acryl)로 제2 보호층(35)을 형성한다.Thereafter, the second passivation layer 35 is formed on the first passivation layer 25 with a photoacid (PAC).

이후, 공통 전극 컨택 영역에서, 공통 전극 라인(10)과 공통 전극(40)의 컨택을 위해 공통 전극 라인(10)의 상면이 노출되도록 제1 보호층(15) 및 제2 보호층(25)을 식각하여 컨택 홀(45)을 형성하다.The first protective layer 15 and the second protective layer 25 are formed so that the upper surface of the common electrode line 10 is exposed for the contact between the common electrode line 10 and the common electrode 40 in the common electrode contact region. The contact hole 45 is formed.

이후, 제2 보호층(25) 상부에 ITO(indium tin oxide)와 같은 투명 전도성 물질로 공통 전극(40)을 형성하는데, 컨택 홀(45) 내에도 공통 전극(40)이 형성되어 공통 전극 라인(10)과 컨택이 이루어지도록 한다.The common electrode 40 is formed of a transparent conductive material such as indium tin oxide (ITO) on the second passivation layer 25. The common electrode 40 is also formed in the contact hole 45, (10).

이후, 공통 전극(40)을 덮도록 제3 보호층(60)을 형성한 후, 그 위에 ITO 물질로 픽셀 전극(50)을 형성한다. 이때, 픽셀 전극(50)은 핑거 형상을 가지도록 형성되어, 공통 전극(40)과 픽셀 전극(50) 사이에 프린지 필드가 형성되도록 한다.Thereafter, a third passivation layer 60 is formed to cover the common electrode 40, and a pixel electrode 50 is formed thereon with an ITO material. At this time, the pixel electrode 50 is formed to have a finger shape so that a fringe field is formed between the common electrode 40 and the pixel electrode 50.

도 2와 같은 제조 공정으로 형성된 종래 기술에 따른 액정 표시장치는 유기 절연막으로 형성된 제2 보호층(35) 상부에 형성된 공통 전극(40)과 공통 전극 라인(10)을 전기적으로 컨택시키기 위해, 제2 보호층(35)의 포토(photo) 공정 이후에 건식 에치(dry etch) 공정을 통해 게이트 절연층(15)까지 식각하여 컨택 홀(45)을 형성하게 된다.2, in order to electrically contact the common electrode line 40 formed on the second passivation layer 35 formed of the organic insulating film and the common electrode line 10, the conventional liquid crystal display device formed by the manufacturing process as shown in FIG. After the photo process of the second passivation layer 35, a dry etch process is performed to etch the gate insulating layer 15 to form the contact hole 45. [

여기서, 제2 보호층(35)을 형성하는 공정 중에, 제2 보호층(35) 내부에 이물질(1)이 존재할 수 있다. 특히, 데이터 라인(30)의 상부에 이물질(1)이 존재할 수 있는데, 이 경우 아래와 같은 문제점들이 발생될 수 있다.Here, during the process of forming the second protective layer 35, the foreign matter 1 may be present inside the second protective layer 35. [ Particularly, the foreign matter 1 may exist on the upper part of the data line 30. In this case, the following problems may occur.

드라이 에치 공정 시, 제2 보호층(35)도 함께 식각되어 두께가 얇아지게 되는데, 제2 보호층(35) 내부에 포함되어 있던 이물질(1)이 드라이 에치 공정 중에 유실되면서 하부에 형성된 데이터 라인(30)이 노출되게 된다.The foreign matter 1 contained in the second passivation layer 35 is lost during the dry etching process and the data line 3 formed at the lower portion of the second passivation layer 35 is etched by the dry etching process, (30) is exposed.

이러한 경우, 제2 보호층(35) 상부에 형성되는 공통 전극(40)과 데이터 라인(30) 간에 쇼트(short)가 발생되는 문제점이 있다.In this case, there is a problem that a short is generated between the common electrode 40 formed on the second protective layer 35 and the data line 30.

이어서, 도 3을 참조하면, 이물질(1)이 제2 보호층(35)의 내부에 발생되지 않고, 제2 보호층(35)의 상부에 이물질(1)이 발생될 수도 있고, 이물질(1)의 일부가 제2 보호층(35)에 매립될 수도 있다.3, the foreign matter 1 may not be generated inside the second protection layer 35, the foreign matter 1 may be generated on the second protection layer 35, and the foreign matter 1 May be buried in the second passivation layer 35. [0050]

제2 보호층(35) 상부에 잔존하거나 또는 이물질(1)의 일부가 제2 보호층(35) 내에 일부 매립된 경우, 제2 보호층(35)의 드라이 에치 공정 이후에 데이터 라인(30)이 노출되게 된다.If the data line 30 remains after the dry etching process of the second passivation layer 35, if remaining on the second passivation layer 35 or a part of the foreign matter 1 is partially buried in the second passivation layer 35, Is exposed.

이러한 경우, 제2 보호층(35) 상부에 형성되는 공통 전극(40)과 데이터 라인(30) 간에 쇼트(short)가 발생되는 문제점이 있다.In this case, there is a problem that a short is generated between the common electrode 40 formed on the second protective layer 35 and the data line 30.

공통 전극(40)과 데이터 라인(30)이 쇼트되면 픽셀에 데이터 전압과 공통 전압(Vcom)을 정상적으로 공급할 수 없어 화상의 표시가 불가능해지는 심각한 불량이 발생된다.When the common electrode 40 and the data line 30 are short-circuited, the data voltage and the common voltage Vcom can not be normally supplied to the pixels, resulting in a serious failure that the display of the image becomes impossible.

또한, 유기 절연막인 제2 보호층(35)의 건식 식각으로 인해 얼룩이 발생될 수 있고, 제2 보호층(35)을 두껍게 형성함으로 인해 제조비용이 증가되는 문제점이 있다.Further, the second protective layer 35, which is an organic insulating layer, may be smudged due to dry etching, and the second protective layer 35 may be formed to be thick.

도 2 및 도 3에 도시된 제조 공정 중 발생되는 데이터 라인(30)과 공통 전극(40) 간의 쇼트 불량을 방지하기 위해서는 별도의 마스크를 이용하여 공통 전극 라인(10)의 상부 영역만을 선택적으로 식각하여 컨택 홀(45)을 형성하여야 한다. 그러나, 이 경우 별도의 마스크 추가로 인해 제조 비용의 증가 및 제조 공정이 복잡해져 액정 표시장치의 생산성이 낮아지는 문제점이 있다.In order to prevent short-circuiting between the data line 30 and the common electrode 40 during the manufacturing process shown in FIGS. 2 and 3, only an upper region of the common electrode line 10 is selectively etched using a separate mask The contact hole 45 should be formed. However, in this case, there is a problem that the manufacturing cost is increased due to the addition of a separate mask and the manufacturing process is complicated, thereby lowering the productivity of the liquid crystal display device.

한편, 도 2 및 도 3의 제조 공정을 유지한 상태에서 이물질을 관리를 위한 별도의 세정 공정을 추가하여 이물질의 발생을 억제할 수 있다. 그러나, 이 경우에도 세정 공정 추가 및 이물질 관리가 이루어져야 함으로 제조 공정의 효율이 저하되고, 세정 장비의 세정 주기 단축으로 인해 액정 표시장치의 생산성이 낮아지는 또 다른 문제점이 있다.Meanwhile, in a state in which the manufacturing process of FIGS. 2 and 3 is maintained, a separate cleaning process for managing foreign substances can be added to suppress the generation of foreign matter. However, even in this case, there is another problem that the efficiency of the manufacturing process is lowered due to addition of the cleaning process and foreign matter management, and the productivity of the liquid crystal display device is lowered due to shortening of the cleaning cycle of the cleaning equipment.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있는 액정 표시장치를 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device capable of preventing a short circuit between a pixel electrode and a common electrode.

공통 전극 라인(Add-Vcom line)과 Vcom 전극(common electrode)의 컨택 홀 형성 시, PAS2 보호층의 건식 에치(dry etch) 공정을 삭제하여 제조 공정을 단순화시킬 수 있는 액정 표시장치의 제조방법을 제공하는 것을 기술적 과제로 한다.A manufacturing method of a liquid crystal display device which can simplify a manufacturing process by eliminating a dry etch process of a PAS2 protection layer when forming a contact hole between a common electrode line (Add-Vcom line) and a common electrode The technical problem is to provide.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 마스크 공정을 줄여 제조 비용을 절감시키고 생산성을 높일 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same that can reduce the manufacturing cost and productivity by reducing the mask process.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 유기 절연막(PAS2)의 건식 식각으로 인한 얼룩 발생을 방지함과 아울러, 유기 절연막(PAS2)의 형성에 따른 제조비용을 절감시킬 수 있는 액정 표시장치의 제조방법을 제공하는 것을 기술적 과제로 한다.Disclosure of the Invention The present invention has been made to solve the above problems and it is an object of the present invention to provide a liquid crystal display device capable of preventing the generation of stains due to dry etching of the organic insulating film PAS2 and reducing the manufacturing cost due to the formation of the organic insulating film PAS2 And a manufacturing method thereof.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, TFT 어레이 기판(하부 기판)의 제조공정을 단순화시켜 제조 효율을 향상시킬 수 있는 액정 표시장치의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a liquid crystal display device which can improve manufacturing efficiency by simplifying a manufacturing process of a TFT array substrate (lower substrate).

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

본 발명의 실시 예에 따른 액정 표시장치는 픽셀 전극이 핑거 형상으로 형성된 픽셀 영역, 공통 전극 라인에 공통 전극이 컨택되는 제1 컨택 영역 및 박막트랜지스터와 픽셀 전극이 컨택되는 제2 컨택 영역을 포함하는 액정 표시장치에 있어서, 제1 방향으로 형성된 게이트 라인 및 공통 전극 라인; 상기 제1 방향과 교차하는 제2 방향으로 형성된 데이터 라인; 상기 게이트 라인 및 공통 전극 라인을 덮도록 형성된 게이트 절연층; 상기 게이트 절연층 및 상기 데이터 라인을 덮도록 형성된 제1 보호층; 상기 제1 보호층을 덮도록 형성된 제2 보호층; 상기 픽셀 영역의 전면 및 상기 제1 컨택 영역에서 상기 제1 보호층과 상기 제2 보호층 상에 형성된 공통 전극; 상기 제2 보호층 상부 및 공통 전극 상에 형성된 제3 보호층; 상기 픽셀 영역에 투명 전도성 물질로 형성된 픽셀 전극; 상기 공통 전극 라인과 상기 공통 전극을 컨택시키는 제1 컨택; 및 상기 드레인과 상기 픽셀 전극을 컨택 시키는 제2 컨택;을 포함하는 것을 특징으로 한다.A liquid crystal display device according to an embodiment of the present invention includes a pixel region in which a pixel electrode is formed in a finger shape, a first contact region in which a common electrode is in contact with a common electrode line, and a second contact region in which a thin film transistor and a pixel electrode are in contact A liquid crystal display comprising: a gate line and a common electrode line formed in a first direction; A data line formed in a second direction intersecting the first direction; A gate insulating layer formed to cover the gate line and the common electrode line; A first protective layer formed to cover the gate insulating layer and the data line; A second passivation layer formed to cover the first passivation layer; A common electrode formed on the first protection layer and the second protection layer in the front surface of the pixel region and the first contact region; A third passivation layer formed on the second passivation layer and on the common electrode; A pixel electrode formed of a transparent conductive material in the pixel region; A first contact for contacting the common electrode line and the common electrode; And a second contact for bringing the drain and the pixel electrode into contact with each other.

본 발명의 실시 예에 따른 액정 표시장치는 상기 픽셀 전극을 형성하는 투명 전도성 물질로 상기 공통 전극 라인과 상기 공통 전극이 컨택 된 것을 특징으로 한다.The liquid crystal display device according to an embodiment of the present invention is characterized in that the common electrode line and the common electrode are contacted with a transparent conductive material forming the pixel electrode.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 픽셀 전극이 핑거 형상으로 형성된 픽셀 영역, 공통 전극 라인에 공통 전극이 컨택되는 제1 컨택 영역 및 박막트랜지스터와 픽셀 전극이 컨택되는 제2 컨택 영역을 포함하는 액정 표시장치의 제조방법에 있어서, 제1 방향으로 게이트 라인 및 공통 전극 라인을 형성하는 단계; 상기 게이트 라인 및 공통 전극 라인을 덮도록 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 제1 보호층을 형성하는 단계; 상기 제1 보호층 상에 제2 보호층을 형성하고, 상기 제1 컨택 영역에 형성된 제2 보호층의 일부를 제거하는 단계; 상기 픽셀 영역의 전면에 공통 전극을 형성하고, 상기 제1 컨택 영역에서 상기 제1 보호층과 상기 제2 보호층 상에 공통 전극을 형성하는 단계; 상기 제2 보호층 상부 및 공통 전극 상에 제3 보호층을 형성하고, 상기 제1 컨택 영역에 형성된 제1 보호층 및 제3 보호층을 제거하여 상기 공통 전극 라인과 공통 전극을 노출 시키는 제1 컨택 홀을 형성하는 단계; 상기 제2 컨택 영역에 형성된 박막트랜지스터의 드레인이 노출되도록 제1 보호층, 제2 보호층 및 제3 보호층을 제거하여 제2 컨택 홀을 형성하는 단계; 및 상기 픽셀 영역에 투명 전도성 물질로 픽셀 전극을 형성함과 아울러, 상기 공통 전극 라인과 상기 공통 전극을 컨택시키는 제1 컨택 및 상기 드레인과 상기 픽셀 전극을 컨택 시키는 제2 컨택을 형성하는 단계;를 포함하는 것을 특징으로 한다.A method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention includes a pixel region in which a pixel electrode is formed in a finger shape, a first contact region in which a common electrode is in contact with a common electrode line, The method comprising: forming a gate line and a common electrode line in a first direction; Forming a gate insulating layer to cover the gate line and the common electrode line; Forming a first passivation layer on the gate insulating layer; Forming a second protective layer on the first protective layer and removing a portion of the second protective layer formed on the first contact region; Forming a common electrode on a front surface of the pixel region and forming a common electrode on the first passivation layer and the second passivation layer in the first contact region; Forming a third protection layer on the second protection layer and on the common electrode, removing the first protection layer and the third protection layer formed in the first contact region to expose the common electrode line and the common electrode, Forming a contact hole; Removing the first passivation layer, the second passivation layer, and the third passivation layer to expose the drain of the thin film transistor formed in the second contact region, thereby forming a second contact hole; And forming a pixel electrode with a transparent conductive material in the pixel region and forming a first contact for making contact with the common electrode line and the common electrode and a second contact for making contact with the drain and the pixel electrode, .

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 상기 픽셀 전극을 형성하는 투명 전도성 물질로 상기 공통 전극 라인과 상기 공통 전극을 컨택시키는 것을 특징으로 한다.A method of manufacturing a liquid crystal display device according to an embodiment of the present invention is characterized in that the common electrode line and the common electrode are contacted with a transparent conductive material forming the pixel electrode.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 상기 제1 컨택 홀과 상기 제2 컨택 홀이 동시에 형성되고, 상기 제1 컨택과 상기 제2 컨택이 동시에 형성되는 것을 특징으로 한다.A method of manufacturing a liquid crystal display device according to an embodiment of the present invention is characterized in that the first contact hole and the second contact hole are formed at the same time, and the first contact and the second contact are formed at the same time.

본 발명의 실시 예에 따른 액정 표시장치는 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있다.The liquid crystal display device according to the embodiment of the present invention can prevent short-circuit failure between the pixel electrode and the common electrode.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 공통 전극 라인(Add-Vcom line)과 Vcom 전극(common electrode)의 컨택 홀 형성 시, PAS2 보호층의 건식 에치(dry etch) 공정을 삭제하여 제조 공정을 단순화시킬 수 있다.The liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention can remove the dry etch process of the PAS2 protection layer when forming the contact hole between the common electrode line (Add-Vcom line) and the common electrode So that the manufacturing process can be simplified.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 마스크 공정을 줄여 제조 비용을 절감시키고 생산성을 높일 수 있다.The liquid crystal display device and the manufacturing method thereof according to the embodiment of the present invention can reduce the manufacturing cost and productivity by reducing the mask process.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 유기 절연막의 건식 식각으로 인한 얼룩 발생을 방지할 수 있다.The method of manufacturing a liquid crystal display according to an embodiment of the present invention can prevent the occurrence of stains due to dry etching of the organic insulating film.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 유기 절연막인 제2 보호층(PAS2)을 건식 식각하는 공정을 삭제함으로써, 종래 기술과 같이 제2 보호층(PAS2)을 두껍게 형성하지 않고 얇게 형성하여 제2 보호층(PAS2)의 형성에 따른 제조비용을 절감시킬 수 있다.In the method of manufacturing a liquid crystal display according to an embodiment of the present invention, the second protective layer PAS2, which is an organic insulating layer, is removed by dry etching, so that the second protective layer PAS2 is not formed thick, And the manufacturing cost due to the formation of the second protective layer PAS2 can be reduced.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 TFT 어레이 기판(하부 기판)의 제조공정을 단순화시켜 제조 효율을 향상시킬 수 있다.The manufacturing method of the liquid crystal display device according to the embodiment of the present invention can improve the manufacturing efficiency by simplifying the manufacturing process of the TFT array substrate (lower substrate).

위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악될 수도 있을 것이다.Other features and effects of the present invention may be newly understood through the embodiments of the present invention in addition to the features and effects of the present invention mentioned above.

도 1은 종래 기술에 따른 액정 표시장치의 구조를 나타내는 평면도.
도 2 및 도 3은 종래 기술에 따른 액정 표시장치의 제조방법에 따른 공통 전극과 픽셀 전극의 쇼트 불량을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 액정 표시장치의 구조를 나타내는 평면도.
도 5는 도 4에 도시된 C1-C2 선에 따른 단면도.
도 6은 도 4에 도시된 D1-D2 선에 따른 단면도.
도 7은 도 4에 도시된 E1-E2 선에 따른 단면도.
도 8은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 개략적으로 나타내는 도면.
도 9 내지 도 14는 본 발명의 일 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.
도 15 내지 도 19는 본 발명의 다른 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.1 is a plan view showing a structure of a liquid crystal display device according to the related art.
FIGS. 2 and 3 are diagrams showing a short failure of a common electrode and a pixel electrode according to a conventional method of manufacturing a liquid crystal display device. FIG.
4 is a plan view showing a structure of a liquid crystal display device according to an embodiment of the present invention.
5 is a sectional view taken along the line C1-C2 shown in Fig.
6 is a cross-sectional view taken along the line D1-D2 shown in Fig.
7 is a cross-sectional view taken along the line E1-E2 shown in Fig.
8 is a view schematically showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
9 to 14 are views illustrating a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
15 to 19 are views showing a manufacturing method of a liquid crystal display device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.In describing embodiments of the present invention, when it is described that a structure (electrode, line, layer, contact) is formed over or on another structure, and below or below the substrate, It should be interpreted to include the case where a third structure is interposed between these structures as well as when they are in contact with each other.

상기 '상부에 또는 상에' 및 '하부에 또는 아래에'라는 표현은 도면에 기초하여 본 발명의 액정 표시장치 및 이의 제조방법을 설명하기 위한 것이다. 따라서, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에'라는 표현은 제조 공정 과정과 제조가 완료된 이후 액정 표시장치의 구성에서 서로 상이할 수 있다.The above " above or above " and " below or below " are intended to explain the liquid crystal display of the present invention and a method of manufacturing the same, based on the drawings. Accordingly, the terms 'above' or 'above' and 'below or below' may be different from each other in the fabrication process and the configuration of the liquid crystal display device after the fabrication is completed.

도면을 참조한 본 발명의 상세한 설명에 앞서, 액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Prior to detailed description of the present invention, a liquid crystal display device has a twisted nematic (TN) mode, a VA (Vertical Alignment) mode, an IPS (In Plane Switching) mode, an FFS Field Switching) mode.

그 중에서, TN 모드와 VA 모드는 하부 기판에 픽셀 전극을 형성하고 상부 기판에 공통 전극을 형성하여 수직 전계를 통해 액정층의 배열을 조절하는 방식이다.In the TN mode and the VA mode, a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate to control the alignment of the liquid crystal layer through a vertical electric field.

한편, IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.In the IPS mode and the FFS mode, a pixel electrode and a common electrode are disposed on a lower substrate, and the arrangement of the liquid crystal layer is adjusted by an electric field between the pixel electrode and the common electrode.

IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.In the IPS mode, the pixel electrode and the common electrode are alternately arranged in parallel so that a horizontal electric field is generated between both electrodes to adjust the alignment of the liquid crystal layer. In such an IPS mode, the alignment of the liquid crystal layer is not adjusted in the pixel electrode and the upper portion of the common electrode, so that the transmittance of light is reduced in the region.

IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.The FFS mode is designed to solve the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are spaced apart with an insulating layer therebetween.

이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.At this time, one electrode is formed in a plate shape or a pattern and the other electrode is formed in a finger shape, and the arrangement of the liquid crystal layer is controlled through a fringe field generated between the electrodes Method.

본 발명의 실시 예들에 따른 액정 표시장치는 FFS 모드의 구조를 가진다.The liquid crystal display according to embodiments of the present invention has a structure of an FFS mode.

본 발명의 실시 예에 따른 액정 표시장치는 액정 패널과, 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다. A liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel, a backlight unit for supplying light to the liquid crystal panel, and a driving circuit.

구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.The driving circuit section includes a timing controller (T-con), a data driver (D-IC), a gate driver (G-IC), a backlight driving section and a power supply section for supplying driving power to the driving circuits.

여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.Here, all or a part of the driving circuit portion may be formed on the liquid crystal panel by COG (Chip On Glass) or COF (Chip On Flexible Printed Circuit) method.

백라이트 유닛은 액정 패널에 조사되는 광을 생성하는 복수의 광원(LED 또는 CCFL)과 광 효율을 향상시키기 위한 복수의 광학 부재(도광판, 확산 시트, 프리즘 시트, 이중 휘도 향상 필름 등)을 포함할 수 있다.The backlight unit may include a plurality of light sources (LED or CCFL) for generating light to be illuminated on the liquid crystal panel and a plurality of optical members (light guide plate, diffusion sheet, prism sheet, double brightness enhancement film, etc.) have.

도 4는 본 발명의 실시 예에 따른 액정 표시장치의 구조를 나타내는 평면도이고, 도 5 내지 도 7은 도 4에 도시된 C1-C2 선, D1-D2 선 및 E1-E2 선에 따른 단면도이다.FIG. 4 is a plan view showing a structure of a liquid crystal display device according to an embodiment of the present invention, and FIGS. 5 to 7 are cross-sectional views taken along line C1-C2, line D1-D2, and line E1-E2 shown in FIG.

도 4 내지 도 7에서는 TFT 어레이 기판(하부 기판)에 형성되는 복수의 픽셀 중에서 하나의 픽셀을 일 예로 도시하고 있다. 또한, 액정 표시장치의 구성들 중에서 컬러필터 어레이 기판(상부 기판), 액정층 및 구동회로부의 도시는 생략하였다.4 to 7 illustrate one pixel among a plurality of pixels formed on a TFT array substrate (lower substrate). In addition, illustration of the color filter array substrate (upper substrate), the liquid crystal layer, and the driver circuit portion among the configurations of the liquid crystal display device is omitted.

도 4을 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 복수의 데이터 라인(130)과 복수의 게이트 라인(120)에 의해 정의된다. 또한, 게이트 라인(120)과 동일 방향으로 공통 전극 라인(110)이 형성되어 있다.Referring to FIG. 4, a plurality of pixels are formed on a TFT array substrate, and each of the plurality of pixels is defined by a plurality of data lines 130 and a plurality of gate lines 120 intersecting with each other. In addition, a common electrode line 110 is formed in the same direction as the gate line 120.

복수의 데이터 라인(130)과 복수의 게이트 라인(120)이 교차되는 영역 마다 (TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(140, Vcom electrode) 및 픽셀 전극(150, pixel electrode)을 포함한다.(TFT) is formed for each region where a plurality of data lines 130 and a plurality of gate lines 120 intersect each other. Each of the plurality of pixels includes a common electrode 140 (Vcom electrode) and a pixel electrode 150, pixel electrode).

이하 도 5 내지 도 7을 결부하여, 공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역과, TFT와 픽셀 전극(150)이 컨택되는 제2 컨택 영역을 기준으로 TFT 어레이 기판의 구성에 대하여 상세히 설명하기로 한다.5 to 7, a first contact region in which the common electrode line 110 and the common electrode 140 are in contact with each other, and a second contact region in which the TFT and the pixel electrode 150 are in contact, The configuration of the substrate will be described in detail.

TFT 어레이 기판은 글래스 기판(substrate), 공통 전극 라인(110), 게이트 라인(120), 데이터 라인(130), TFT, 게이트 절연층(115, GI: gate insulator), 공통 전극(140, Vcom electrode), 데이터 컨택(155, data contact), 픽셀 전극(150, Pixel electrode), 제1 보호층(125, PAS1), 제2 보호층(135, PAS2) 및 제3 보호층(160, PAS3)을 포함하여 구성된다.The TFT array substrate includes a glass substrate, a common electrode line 110, a gate line 120, a data line 130, a TFT, a gate insulator 115, a common electrode 140, A data contact 155, a pixel electrode 150, a first passivation layer 125, a PAS1, a second passivation layer 135, and a third passivation layer 160, PAS3. .

구체적으로, 글래스 기판 상에 제1 방향으로 게이트 라인(120)이 형성되고, 상기 게이트 라인(120)이 형성될 때, 동일 방향으로 공통 전극 라인(110)이 형성된다.Specifically, a gate line 120 is formed in a first direction on a glass substrate, and a common electrode line 110 is formed in the same direction when the gate line 120 is formed.

여기서, 게이트 라인(120) 및 공통 전극 라인(110)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.Here, the gate line 120 and the common electrode line 110 may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti), or an alloy of the metals, and may have a thickness of 2,800 angstroms.

일 예로서, 게이트 라인(120) 및 공통 전극 라인(110)은 구리(Cu, 2,500Å) 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the gate line 120 and the common electrode line 110 may be formed to have a structure in which copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å) are stacked.

이때, TFT 영역에서, 게이트 라인(120)을 통해 TFT의 게이트(122)가 형성된다.At this time, in the TFT region, the gate 122 of the TFT is formed through the gate line 120. [

게이트 라인(120) 및 공통 전극 라인(110) 덮도록 게이트 절연층(115)이 형성된다.A gate insulating layer 115 is formed so as to cover the gate line 120 and the common electrode line 110.

여기서, 게이트 절연층(115)은 SiO2 또는 SiNx로 형성될 수 있으며, 4,000Å의 두께를 가질 수 있다.Here, the gate insulating layer 115 may be formed of SiO 2 or SiN x, and may have a thickness of 4,000 ANGSTROM.

한편, 게이트 절연층(115)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.Meanwhile, the gate insulating layer 115 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by CVD (Chemical Vapor Deposition).

TFT 영역에서, 게이트 절연층(115) 상에 TFT의 액티브(124)가 형성된다. 액티브(124) 상부의 일측에 TFT의 소스(132)가 형성되고, 타측에 드레인(134)이 형성된다. 이와 같이, 게이트 절연층(115)을 사이에 두고, 게이트(122)와 액티브(124), 소스(132) 및 드레인(134)이 형성되어 TFT가 구성되게 된다.In the TFT region, an active 124 of the TFT is formed on the gate insulating layer 115. [ A source 132 of the TFT is formed on one side of the upper portion of the active region 124, and a drain 134 is formed on the other side. As described above, the gate 122, the active layer 124, the source 132, and the drain 134 are formed with the gate insulating layer 115 therebetween, thereby forming the TFT.

여기서, 액티브(124)는 비정질 실리콘(a-Si, 1,700Å)과 N+ 도핑층(300Å)으로 구성될 수 있다.Here, the active layer 124 may be composed of amorphous silicon (a-Si, 1,700 Å) and N + -doped layer (300 Å).

TFT의 소스(132) 및 드레인(134)은 게이트 절연층(115) 상에 제2 방향으로 데이터 라인(130)이 형성될 때 함께 형성된다. 제1 방향으로 형성된 게이트 라인(120)과 제2 방향으로 형성된 데이터 라인(130)은 상호 교차한다.A source 132 and a drain 134 of the TFT are formed together when the data line 130 is formed in the second direction on the gate insulating layer 115. The gate line 120 formed in the first direction and the data line 130 formed in the second direction cross each other.

데이터 라인(130), 소스(132) 및 드레인(134)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.The data line 130, the source 132 and the drain 134 may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti), or an alloy of these metals, .

일 예로서, 데이터 라인(130), 소스(132) 및 드레인(134)은 구리(Cu, 2,500Å) 및 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the data line 130, the source 132, and the drain 134 may be formed to have a stacked structure of copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å).

게이트 절연층(115), TFT 및 데이터 라인(130)을 덮도록 제1 보호층(125)이 형성된다. 여기서, 제1 보호층(125)은 SiNx로 형성될 수 있으며, 1,000Å의 두께를 가질 수 있다.The first passivation layer 125 is formed to cover the gate insulating layer 115, the TFT, and the data line 130. Here, the first passivation layer 125 may be formed of SiNx, and may have a thickness of 1,000 ANGSTROM.

제1 보호층(125) 상에는 유기 절연층인 제2 보호층(135, PAS2)이 형성된다. 제2 보호층(135)은 포토 아크릴(PAC: photo acryl)로 형성될 수 있으며, 2.0um의 두께를 가지도록 형성되어 글래스 기판의 전면을 평탄화시킨다.On the first passivation layer 125, a second passivation layer 135 (PAS2) which is an organic insulating layer is formed. The second passivation layer 135 may be formed of PAC (photoacid) and has a thickness of 2.0 um to planarize the entire surface of the glass substrate.

한편, 제2 보호층(135, PAS2)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하여 형성될 수 있다.Meanwhile, the second passivation layer 135, PAS2 may include an acrylate, a polyamide, and an epoxy.

도 5 및 도 7에 도시된 바와 같이, 픽셀 영역에서 제2 보호층(135) 상에 공통 전극(140)이 형성된다.As shown in FIGS. 5 and 7, the common electrode 140 is formed on the second passivation layer 135 in the pixel region.

이때, 도 6에 도시된 바와 같이, 공통 전극 라인(110)과 공통 전극(140)의 컨택 영역(이하, '제1 컨택 영역'이라 함)에서, 공통 전극 라인(110)의 상면이 노출되도록 제2 보호층(135)이 제거되어 있다.6, the upper surface of the common electrode line 110 is exposed in a contact region (hereinafter, referred to as a "first contact region") between the common electrode line 110 and the common electrode 140. In this case, The second protective layer 135 is removed.

제1 컨택 영역에서는 제1 보호층(125)과 제2 보호층(135)의 프로파일(profile)을 따라 제1 보호층(125)과 제2 보호층(135)의 상부에 공통 전극(140)이 형성된다.The common electrode 140 is formed on the first and second protection layers 125 and 135 along the profiles of the first and second protection layers 125 and 135 in the first contact region. .

여기서, 공통 전극(140)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 500Å의 두께를 가진다.Here, the common electrode 140 is formed of a transparent conductive material such as ITO (indium tin oxide) and has a thickness of 500 ANGSTROM.

제2 보호층(135)과 공통 전극(140)을 덮도록 제3 보호층(160)이 형성된다.The third passivation layer 160 is formed to cover the second passivation layer 135 and the common electrode 140.

여기서, 제3 보호층(160)은 SiNx 물질로 형성될 수 있으며, 3,000Å의 두께를 가진다.Here, the third passivation layer 160 may be formed of a SiNx material and has a thickness of 3,000 ANGSTROM.

제3 보호층(160) 상에는 핑거 형상을 가지도록 픽셀 전극(150)이 형성된다.A pixel electrode 150 is formed on the third passivation layer 160 to have a finger shape.

여기서, 픽셀 전극(150)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 400Å의 두께를 가진다.Here, the pixel electrode 150 is formed of a transparent conductive material such as ITO (indium tin oxide), and has a thickness of 400 ANGSTROM.

한편, 도 4 및 도 6에 도시된 바와 같이, 제1 컨택 영역에서, 공통 전극(140) 및 공통 전극 라인(110)이 노출되도록 제1 컨택 홀(142)이 형성되고, 제1 컨택 홀(142) 내에도 픽셀 전극(150)을 형성하기 위한 ITO가 도포되어 공통 전극 컨택(145, 제1 컨택)이 형성된다.4 and 6, a first contact hole 142 is formed in the first contact region so that the common electrode 140 and the common electrode line 110 are exposed, and the first contact hole 142 ITO for forming the pixel electrode 150 is also applied to form a common electrode contact 145 (first contact).

이러한, 공통 전극 컨택(145, 제1 컨택)을 통해 공통 전극 라인(110)과 공통 전극(140)이 컨택된다.The common electrode line 110 and the common electrode 140 are connected to each other through the common electrode contact 145 (first contact).

공통 전극 라인(110)과 공통 전극(140)은 픽셀 전극(150)을 형성하기 위해 도포되는 ITO를 통해 컨택이 이루어지게 된다. 이때, 제1 컨택 영역에서The common electrode line 110 and the common electrode 140 are contacted through the ITO applied to form the pixel electrode 150. At this time, in the first contact region

ITO로 형성된 픽셀 전극 즉, 투명 전극 패턴은 공통 전극 라인(110)과 공통 전극(140)을 컨택시키기 위한 용도로만 형성된 것이다. 따라서, 공통 전극 라인(110)과 공통 전극(140)을 컨택시키는 투명 전극 패턴은 아일랜드(island) 형태로 형성 즉, 픽셀 전극(150)과는 격리되도록 형성되어 별도의 데이터 전압이 공급되지는 않는다.The pixel electrode formed of ITO, that is, the transparent electrode pattern is formed only for the purpose of contacting the common electrode line 110 and the common electrode 140. Therefore, the transparent electrode pattern for making contact with the common electrode line 110 and the common electrode 140 is formed in an island shape, that is, isolated from the pixel electrode 150, so that no separate data voltage is supplied .

도 4, 도 5 및 도 7에 도시된 바와 같이, TFT의 드레인(134)과 픽셀 전극(150)의 컨택 영역(이하, '제2 컨택 영역'이라 함)에서, TFT의 드레인이 노출되도록 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)이 제거되어 있다.The drain of the TFT is exposed in the contact region between the drain 134 of the TFT and the pixel electrode 150 (hereinafter referred to as a "second contact region") as shown in FIGS. 4, 5, The first protective layer 125, the second protective layer 135, and the third protective layer 160 are removed.

TFT의 드레인과 중첩되는 영역의 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)이 식각되어 제2 컨택 홀(152)이 형성되고, 제2 컨택 홀(152) 내에도 ITO가 도포되어 데이터 컨택(155, 제2 컨택)이 형성된다.The first passivation layer 125, the second passivation layer 135 and the third passivation layer 160 are etched to form a second contact hole 152 in a region overlapping the drain of the TFT, and the second contact hole 152 are also coated with ITO to form a data contact 155 (second contact).

데이터 컨택(155, 제2 컨택)을 통해 TFT의 드레인(134)과 픽셀 전극(150)이 컨택 되어, 데이터 라인(130)을 통해 TFT에 인가된 데이터 전압이 픽셀 전극(150)에 공급되게 된다.The drain 134 of the TFT and the pixel electrode 150 are brought in contact with each other through the data contact 155 and the data voltage applied to the TFT through the data line 130 is supplied to the pixel electrode 150 .

상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 표시장치는 공통 전극(140)과 픽셀 전극(150) 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하여 화상을 표시하게 된다.The liquid crystal display according to the embodiment of the present invention including the above-described structure adjusts the arrangement of the liquid crystal layer through a fringe field generated between the common electrode 140 and the pixel electrode 150 to display an image .

상술한 구성을 가지는 본 발명의 실시 예에 따른 액정 표시장치는 공통 전극 라인(Add-Vcom line)과 Vcom 전극(common electrode)의 컨택 홀 형성 시, 유기 절연막인 제2 보호층(135, PAS2)의 건식 에치(dry etch) 공정이 삭제되어 데이터 라인(130) 상에 잔존하는 이물질에 의한 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있다.The liquid crystal display according to an embodiment of the present invention having the above-described structure includes a second passivation layer 135 (PAS2), which is an organic insulating layer, when forming a contact hole between a common electrode line (Add-Vcom line) The dry etch process of the pixel electrode and the common electrode of the data line 130 may be eliminated to prevent short-circuiting between the pixel electrode and the common electrode due to foreign substances remaining on the data line 130.

또한, 유기 절연막인 제2 보호층(135, PAS2)을 건식 식각하지 않음으로 이에 다른 얼룩 발생을 방지하여 화상의 표시 품질을 높일 수 있다.In addition, since the second passivation layer 135 (PAS2), which is an organic insulating film, is not dry-etched, it is possible to prevent the occurrence of other stains, thereby improving the display quality of an image.

이하, 도 8 내지 도 19를 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들에 대하여 설명하기로 한다. 도 9 내지 도 19에서는 복수의 픽셀 중에서 하나의 픽셀을 도시하고 있으며, 도 4에 도시된 D1-D2 선 및 E1-E2 선에 따른 단면도 이다.Hereinafter, methods of manufacturing a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIGS. 8 to 19. FIG. 9 to 19 show one pixel out of a plurality of pixels, and are cross-sectional views taken along line D1-D2 and line E1-E2 shown in FIG.

이하, 도 8 내지 도 19 결부하여, 공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역과, TFT와 픽셀 전극(150)이 컨택되는 제2 컨택 영역을 기준으로 본 발명의 실시 예에 따른 액정 표시장치의 제조방법에 대하여 상세히 설명하기로 한다.8 to 19, a first contact region in which the common electrode line 110 and the common electrode 140 are in contact with each other, and a second contact region in which the TFT and the pixel electrode 150 are in contact, A method of manufacturing a liquid crystal display device according to an embodiment of the present invention will be described in detail.

도 8은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 개략적으로 나타내는 도면이다.8 is a view schematically showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

본 발명의 실시 예에 따른 액정 표시장치는 7개의 마스크(mask)를 이용한 공정을 통해 제조된다.A liquid crystal display according to an embodiment of the present invention is manufactured through a process using seven masks.

먼저, 제1 마스크를 이용한 공정을 수행하여 글래스 기판 상에 게이트 라인(120) 및 공통 전극 라인(110)을 형성하고, 그 위에 게이트 절연층(115, GI)를 형성한다.First, a gate line 120 and a common electrode line 110 are formed on a glass substrate by performing a process using a first mask, and a gate insulating layer 115 (GI) is formed thereon.

이어서, 제2 마스크를 이용한 공정을 수행하여 TFT의 액티브(124, active)를 형성한다.Then, a process using a second mask is performed to form an active 124 of the TFT.

이어서, 제3 마스크를 이용한 공정을 수행하여 데이터 라인(130), TFT의 소스(132) 및 드레인(134)을 형성하고, 그 위에 제1 보호층(125, PAS1)을 형성한다.Next, a data line 130, a source 132 and a drain 134 of the TFT are formed by performing a process using a third mask, and a first passivation layer 125, PAS1 is formed thereon.

이어서, 제4 마스크를 이용한 공정을 수행하여 제1 보호층(125) 상에 유기 절연막인 제2 보호층(135, PAS2)를 형성한다.Next, a second passivation layer 135 (PAS2), which is an organic insulating layer, is formed on the first passivation layer 125 by performing a process using a fourth mask.

이어서, 제5 마스크를 이용한 공정을 수행하여 제2 보호층(135) 상에 공통 전극(140)을 형성한다. 또한, 공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역 내에 공통 전극(140)을 형성한다.Next, a common electrode 140 is formed on the second passivation layer 135 by performing a process using a fifth mask. In addition, the common electrode 140 is formed in the first contact region where the common electrode line 110 and the common electrode 140 are in contact with each other.

이어서, 제6 마스크를 이용한 공정을 수행하여 제2 보호층(135) 상에 제3 보호층(160, PAS3)을 형성한다. 또한, 공통 전극 라인(110)과 공통 전극(140)의 컨택을 위한 제1 컨택 홀 및 TFT의 드레인(134)과 픽셀 전극(150)의 컨택을 위한 제2 컨택 홀을 형성한다.Next, a third passivation layer 160 (PAS3) is formed on the second passivation layer 135 by performing a process using a sixth mask. A first contact hole for the contact between the common electrode line 110 and the common electrode 140 and a second contact hole for the contact between the drain 134 of the TFT and the pixel electrode 150 are formed.

마지막으로, 제7 마스크를 이용한 공정을 수행하여 제3 보호층(160) 상에 핑거 형상을 가지는 픽셀 전극(150) 및 공통 전극 라인(110)과 공통 전극(140)의 컨택(145)을 형성한다.Finally, a process using a seventh mask is performed to form a pixel electrode 150 having a finger shape on the third passivation layer 160 and a contact 145 of the common electrode line 110 and the common electrode 140 do.

도 9 내지 도 14는 본 발명의 일 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 도 9 내지 도 14에서는 컬러필터 어레이 기판(상부 기판) 및 액정층을 형성하기 위한 제조공정의 도시는 생략하였다.9 to 14 are views showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention. In Figs. 9 to 14, illustration of the manufacturing process for forming the color filter array substrate (upper substrate) and the liquid crystal layer is omitted.

도 9를 참조하면, 글래스 기판 상에 제1 방향으로 게이트 라인(미도시)이 형성되고, 상기 게이트 라인이 형성될 때, 동일 방향으로 공통 전극 라인(110)이 형성된다.Referring to FIG. 9, gate lines (not shown) are formed in a first direction on a glass substrate, and common electrode lines 110 are formed in the same direction when the gate lines are formed.

여기서, 게이트 라인 및 공통 전극 라인(110)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.Here, the gate line and the common electrode line 110 may be formed of copper (Cu), molybdenum (Mo), titanium (Ti), or an alloy of the metals, and may have a thickness of 2,800 ANGSTROM.

일 예로서, 게이트 라인 및 공통 전극 라인(110)은 구리(Cu, 2,500Å) 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the gate line and the common electrode line 110 may be formed to have a structure in which copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å) are stacked.

한편, TFT 영역에서, 글래스 기판에 형성된 게이트 라인을 통해 TFT의 게이트가 형성된다.On the other hand, in the TFT region, the gate of the TFT is formed through the gate line formed on the glass substrate.

게이트 라인 및 공통 전극 라인(110) 덮도록 게이트 절연층(115)이 형성된다.A gate insulating layer 115 is formed so as to cover the gate lines and the common electrode lines 110.

여기서, 게이트 절연층(115)은 SiO2 또는 SiNx로 형성될 수 있으며, 4,000Å의 두께를 가질 수 있다.Here, the gate insulating layer 115 may be formed of SiO 2 or SiN x, and may have a thickness of 4,000 ANGSTROM.

한편, 게이트 절연층(115)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.Meanwhile, the gate insulating layer 115 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by CVD (Chemical Vapor Deposition).

이어서, 도 10을 참조하면, 게이트 절연층(115) 상에 제2 방향으로 데이터 라인(130)이 형성된다. 이때, 제1 방향으로 형성된 게이트 라인과 제2 방향으로 형성된 데이터 라인(130)은 상호 교차한다.10, a data line 130 is formed on the gate insulating layer 115 in a second direction. At this time, the gate lines formed in the first direction and the data lines 130 formed in the second direction cross each other.

한편, TFT 영역에서, 게이트 절연층(115) 상에 TFT의 액티브가 형성된다. 액티브 상부의 일측에 TFT의 소스가 형성되고, 타측에 드레인이 형성된다.On the other hand, in the TFT region, active of the TFT is formed on the gate insulating layer 115. A source of the TFT is formed on one side of the active top, and a drain is formed on the other side.

여기서, TFT의 소스 및 드레인은 데이터 라인(130)이 형성될 때 함께 형성된다. 이와 같이, 게이트 절연층(115)을 사이에 두고, 게이트와 액티브, 소스 및 드레인이 형성되어 TFT가 구성되게 된다.Here, the source and the drain of the TFT are formed together when the data line 130 is formed. In this manner, the gate, the active, the source, and the drain are formed with the gate insulating layer 115 therebetween, thereby forming the TFT.

여기서, 액티브는 비정질 실리콘(a-Si, 1,700Å)과 N+ 도핑층(300Å)으로 구성될 수 있다.Here, active may be composed of amorphous silicon (a-Si, 1,700 Å) and N + -doped layer (300 Å).

데이터 라인(130), 소스 및 드레인은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.The data line 130 and the source and drain may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti), or an alloy of the metals, and may have a thickness of 2,800 angstroms.

일 예로서, 데이터 라인(130), 소스 및 드레인은 구리(Cu, 2,500Å) 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the data line 130, the source and the drain may be formed to have a structure in which copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å) are stacked.

이후, 게이트 절연층(115), TFT 및 데이터 라인(130)을 덮도록 제1 보호층(125)이 형성된다. 여기서, 제1 보호층(125)은 SiNx로 형성될 수 있으며, 1,000Å의 두께를 가질 수 있다.Thereafter, the first passivation layer 125 is formed to cover the gate insulating layer 115, the TFT, and the data line 130. Here, the first passivation layer 125 may be formed of SiNx, and may have a thickness of 1,000 ANGSTROM.

이어서, 도 11을 참조하면, 제1 보호층(125) 상에는 유기 절연층인 제2 보호층(135, PAS2)이 형성된다. 제2 보호층(135)은 유기 절연막으로써, 현상 공정에서 패터닝(patterning)되어 제1 보호층(125) 상에 형성되게 된다.Referring to FIG. 11, a second passivation layer 135 (PAS2), which is an organic insulating layer, is formed on the first passivation layer 125. Referring to FIG. The second passivation layer 135 is patterned in the developing process and is formed on the first passivation layer 125 as an organic insulating layer.

이때, 제2 보호층(135)은 포토 아크릴(PAC: photo acryl)로 형성될 수 있으며, 2.0um의 두께를 가지도록 형성되어 글래스 기판의 전면을 평탄화시킨다.At this time, the second passivation layer 135 may be formed of photo acryl (PAC) to have a thickness of 2.0 um to planarize the entire surface of the glass substrate.

한편, 제2 보호층(135, PAS2)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하여 형성될 수 있다.Meanwhile, the second passivation layer 135, PAS2 may include an acrylate, a polyamide, and an epoxy.

여기서, 제2 보호층(135)을 형성하는 공정 중에, 제2 보호층(135) 내부에 이물질(106)이 존재할 수 있다. 특히, 데이터 라인(130)의 상부에 이물질(105)이 존재할 수 있다.Here, during the process of forming the second protective layer 135, the foreign material 106 may be present inside the second protective layer 135. Particularly, the foreign matter 105 may be present on the data line 130.

본 발명에서는 데이터 라인(130)의 상부에 잔존하는 이물질(105)로 인해 공통 전극(140)과 데이터 라인(130) 간에 쇼트 불량이 발생되는 것을 방지하기 위해, 픽셀 영역에서 제2 보호층(135)의 드라이 에치 공정을 삭제한다.In order to prevent short-circuiting between the common electrode 140 and the data line 130 due to the foreign material 105 remaining on the data line 130 in the present invention, the second protective layer 135 ) Of the dry etching process is removed.

공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역에서, 제2 보호층(135)이 패터닝되어 형성됨으로써, 제1 보호층(125)이 노출된다.The second passivation layer 135 is patterned and formed in the first contact region where the common electrode line 110 and the common electrode 140 are in contact with each other to expose the first passivation layer 125. [

후속 공정에서, 제2 보호층(135) 상에 ITO 물질로 공통 전극(140)이 형성된다. 여기서, 공통 전극 라인(110)과 공통 전극(140)이 직접 컨택 될 수 있도록 게이트 절연층(115)과 제1 보호층(125)이 건식 식각으로 제거되어야 한다.In the subsequent process, the common electrode 140 is formed of ITO material on the second passivation layer 135. Here, the gate insulating layer 115 and the first passivation layer 125 must be removed by dry etching so that the common electrode line 110 and the common electrode 140 can be directly contacted.

게이트 절연층(115)과 제1 보호층(125)의 제거시키는 용도로 별도의 마스크(mask)를 사용할 수 있지만, 이러한 방법은 제조공정이 추가되고 비용이 추가로 발생된다.Although a separate mask can be used for removing the gate insulating layer 115 and the first passivation layer 125, this method adds an additional manufacturing process and further costs.

유기 절연막인 제2 보호층(135)을 포토레지스트(PR)로 이용하여 건식 식각 공정을 수행한 후에 공통 전극 라인(110)과 공통 전극(140)을 컨택 시킬 수 있다. 그러나, 건식 식각으로 인해 제2 보호층(135)도 함께 식각됨으로, 제2 보호층(135, PAS2) 내에 이물질(105)이 존재하는 경우 공통 전극(140)과 데이터 라인(130)의 쇼트 불량이 발생하게 된다.The common electrode line 110 and the common electrode 140 can be contacted after performing the dry etching process using the second passivation layer 135, which is an organic insulating layer, as the photoresist PR. However, since the second passivation layer 135 is also etched due to the dry etching, if the foreign material 105 exists in the second passivation layer 135 or PAS2, short-circuiting between the common electrode 140 and the data line 130 .

본 발명에서는 이러한 문제점들의 발생을 방지하는 제조공정을 제공한다. 픽셀 영역에서, 데이터 라인(130) 상부에 형성된 제2 보호층(135, PAS2) 내에 이물질(105)이 존재하더라도, 후속 공정을 통해 공통 전극(140)과 데이터 라인(130)의 쇼트 불량을 방지할 수 있다.The present invention provides a manufacturing process for preventing the occurrence of such problems. It is possible to prevent the short circuit between the common electrode 140 and the data line 130 through a subsequent process even if the foreign substance 105 exists in the second passivation layer 135 or PAS2 formed on the data line 130 in the pixel region. can do.

이어서, 도 12를 참조하면, 픽셀 영역에서 제2 보호층(135) 상부 전면에 공통 전극(140)이 형성된다.12, a common electrode 140 is formed on the entire upper surface of the second passivation layer 135 in the pixel region.

한편, 공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역에서, 제1 보호층(125)과 제2 보호층(135)의 프로파일(profile)을 따라 제1 보호층(125)과 제2 보호층(135)의 상부에 공통 전극(140)이 형성된다.In the first contact region where the common electrode line 110 and the common electrode 140 are in contact with each other, a first passivation layer 125 is formed along the profile of the first passivation layer 125 and the second passivation layer 135 And the common electrode 140 is formed on the second passivation layer 135 and the second passivation layer 135.

여기서, 공통 전극(140)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 500Å의 두께를 가진다.Here, the common electrode 140 is formed of a transparent conductive material such as ITO (indium tin oxide) and has a thickness of 500 ANGSTROM.

이어서, 도 13을 참조하면, 픽셀 영역 및 제1 컨택 영역의 전면에 제2 보호층 및 공통 전극(140)을 덮도록 제3 보호층(160)이 형성된다.Referring to FIG. 13, a third passivation layer 160 is formed on the entire surface of the pixel region and the first contact region to cover the second passivation layer and the common electrode 140.

여기서, 제3 보호층(160)은 SiNx 물질로 형성될 수 있으며, 3,000Å의 두께를 가진다.Here, the third passivation layer 160 may be formed of a SiNx material and has a thickness of 3,000 ANGSTROM.

이후, 제1 컨택 영역에서 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)의 일부를 제거하여 공통 전극 라인(110)과 공통 전극(140)을 상면을 노출시키는 제1 컨택 홀(142)을 형성한다.A portion of the first passivation layer 125, the second passivation layer 135 and the third passivation layer 160 is removed in the first contact region to form the common electrode line 110 and the common electrode 140 on the upper surface Thereby forming a first contact hole 142 for exposing.

이와 동시에, TFT의 드레인과 픽셀 전극의 컨택 영역인 제2 컨택 영역에서도 TFT의 드레인이 노출되도록 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)을 제거되어 제2 컨택 홀(152, 도 4 참조)이 형성된다.At the same time, the first passivation layer 125, the second passivation layer 135, and the third passivation layer 160 are removed so that the drain of the TFT is also exposed in the second contact region, which is the contact region between the drain of the TFT and the pixel electrode A second contact hole 152 (see Fig. 4) is formed.

본 발명의 실시 예에 따른 액정 표시장치의 제조방법에서는 공통 전극 라인(110)과 공통 전극(140)을 컨택시키기 위해 종래 기술에서 적용되었던 제2 보호층(135)을 건식 식각하는 공정을 삭제한다. 그리고, TFT 드레인과 픽셀 전극(150)을 컨택 시키기 위한 제2 컨택 홀(152)을 형성할 때, 공통 전극 라인(110)과 공통 전극(140)을 컨택시기 위한 제1 컨택 홀(142)을 함께 형성한다.In the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, a process of dry etching the second passivation layer 135, which has been applied in the prior art, for contacting the common electrode line 110 and the common electrode 140 is deleted . When forming the second contact hole 152 for contacting the TFT drain and the pixel electrode 150, the first contact hole 142 for contacting the common electrode line 110 and the common electrode 140 is formed Together.

이어서, 도 14를 참조하면, 픽셀 영역에서, 제3 보호층(160) 상에 핑거 형상을 가지도록 픽셀 전극(150)이 형성된다. 이때, 제2 컨택 홀(152) 내에도 ITO가 도포되어 데이터 컨택(155, 제2 컨택)이 형성된다.14, in the pixel region, the pixel electrode 150 is formed so as to have a finger shape on the third passivation layer 160. [ At this time, ITO is also applied to the second contact hole 152 to form the data contact 155 (second contact).

데이터 컨택(155, 제2 컨택)을 통해 TFT의 드레인(134)과 픽셀 전극(150)이 컨택 되어, 데이터 라인(130)을 통해 TFT에 인가된 데이터 전압이 픽셀 전극(150)에 공급되게 된다.The drain 134 of the TFT and the pixel electrode 150 are brought in contact with each other through the data contact 155 and the data voltage applied to the TFT through the data line 130 is supplied to the pixel electrode 150 .

여기서, 픽셀 전극(150)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 400Å의 두께를 가진다.Here, the pixel electrode 150 is formed of a transparent conductive material such as ITO (indium tin oxide), and has a thickness of 400 ANGSTROM.

한편, 제1 컨택 영역에서, 공통 전극(140) 및 공통 전극 라인(110)이 노출되도록 형성된 제1 컨택 홀(142) 내에도 픽셀 전극(150)을 형성하기 위한 ITO가 도포되어 공통 전극 컨택(145, 제1 컨택)이 형성된다.ITO for forming the pixel electrode 150 is also applied to the first contact hole 142 formed in the first contact region such that the common electrode 140 and the common electrode line 110 are exposed, 145, a first contact) are formed.

이러한, 공통 전극 컨택(145, 제1 컨택)을 통해 공통 전극 라인(110)과 공통 전극(140)이 컨택된다.The common electrode line 110 and the common electrode 140 are connected to each other through the common electrode contact 145 (first contact).

공통 전극 라인(110)과 공통 전극(140)은 픽셀 전극(150)을 형성하기 위해 도포되는 ITO를 통해 컨택이 이루어지게 된다. 이때, 제1 컨택 영역에서 ITO로 형성된 픽셀 전극 즉, 투명 전극 패턴은 공통 전극 라인(110)과 공통 전극(140)을 컨택시키기 위한 용도로만 형성된 것으로, 아일랜드(island) 형태로 형성되어 별도의 데이터 전압이 공급되지는 않는다.The common electrode line 110 and the common electrode 140 are contacted through the ITO applied to form the pixel electrode 150. At this time, a pixel electrode formed of ITO in the first contact region, that is, a transparent electrode pattern is formed only for the purpose of contacting the common electrode line 110 and the common electrode 140, and is formed in an island shape, The voltage is not supplied.

이하, 도 15 내지 도 19를 참조하여 본 발명의 다른 실시 예에 따른 액정 표시장치의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS.

도 15 내지 도 19는 본 발명의 다른 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 도 15 내지 도 19에서는 컬러필터 어레이 기판(상부 기판) 및 액정층을 형성하기 위한 제조공정의 도시는 생략하였다.15 to 19 are views showing a method of manufacturing a liquid crystal display device according to another embodiment of the present invention. 15 to 19, the manufacturing process for forming the color filter array substrate (upper substrate) and the liquid crystal layer is not shown.

도 15를 참조하면, 글래스 기판 상에 제1 방향으로 게이트 라인(미도시)이 형성되고, 상기 게이트 라인이 형성될 때, 동일 방향으로 공통 전극 라인(110)이 형성된다.Referring to FIG. 15, gate lines (not shown) are formed in a first direction on a glass substrate, and common electrode lines 110 are formed in the same direction when the gate lines are formed.

여기서, 게이트 라인 및 공통 전극 라인(110)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.Here, the gate line and the common electrode line 110 may be formed of copper (Cu), molybdenum (Mo), titanium (Ti), or an alloy of the metals, and may have a thickness of 2,800 ANGSTROM.

일 예로서, 게이트 라인 및 공통 전극 라인(110)은 구리(Cu, 2,500Å) 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the gate line and the common electrode line 110 may be formed to have a structure in which copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å) are stacked.

한편, TFT 영역에서, 글래스 기판에 형성된 게이트 라인을 통해 TFT의 게이트가 형성된다.On the other hand, in the TFT region, the gate of the TFT is formed through the gate line formed on the glass substrate.

게이트 라인 및 공통 전극 라인(110) 덮도록 게이트 절연층(115)이 형성된다.A gate insulating layer 115 is formed so as to cover the gate lines and the common electrode lines 110.

여기서, 게이트 절연층(115)은 SiO2 또는 SiNx로 형성될 수 있으며, 4,000Å의 두께를 가질 수 있다.Here, the gate insulating layer 115 may be formed of SiO 2 or SiN x, and may have a thickness of 4,000 ANGSTROM.

한편, 게이트 절연층(115)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.Meanwhile, the gate insulating layer 115 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by CVD (Chemical Vapor Deposition).

이후, 게이트 절연층(115) 상에 제2 방향으로 데이터 라인(130)이 형성된다. 이때, 제1 방향으로 형성된 게이트 라인과 제2 방향으로 형성된 데이터 라인(130)은 상호 교차한다.Thereafter, the data line 130 is formed on the gate insulating layer 115 in the second direction. At this time, the gate lines formed in the first direction and the data lines 130 formed in the second direction cross each other.

한편, TFT 영역에서, 게이트 절연층(115) 상에 TFT의 액티브가 형성된다. 액티브 상부의 일측에 TFT의 소스가 형성되고, 타측에 드레인이 형성된다.On the other hand, in the TFT region, active of the TFT is formed on the gate insulating layer 115. A source of the TFT is formed on one side of the active top, and a drain is formed on the other side.

여기서, TFT의 소스 및 드레인은 데이터 라인(130)이 형성될 때 함께 형성된다. 이와 같이, 게이트 절연층(115)을 사이에 두고, 게이트와 액티브, 소스 및 드레인이 형성되어 TFT가 구성되게 된다.Here, the source and the drain of the TFT are formed together when the data line 130 is formed. In this manner, the gate, the active, the source, and the drain are formed with the gate insulating layer 115 therebetween, thereby forming the TFT.

여기서, 액티브는 비정질 실리콘(a-Si, 1,700Å)과 N+ 도핑층(300Å)으로 구성될 수 있다.Here, active may be composed of amorphous silicon (a-Si, 1,700 Å) and N + -doped layer (300 Å).

데이터 라인(130), 소스 및 드레인은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있으며, 2,800Å의 두께를 가질 수 있다.The data line 130 and the source and drain may be formed of copper (Cu), molybdenum (Mo), or titanium (Ti), or an alloy of the metals, and may have a thickness of 2,800 angstroms.

일 예로서, 데이터 라인(130), 소스 및 드레인은 구리(Cu, 2,500Å) 및 몰리브덴 티타늄 합금(MoTi, 300Å)이 적층된 구조를 가지도록 형성될 수 있다.As an example, the data line 130, the source and the drain may be formed to have a structure in which copper (Cu, 2,500 Å) and molybdenum titanium alloy (MoTi, 300 Å) are stacked.

이후, 게이트 절연층(115), TFT 및 데이터 라인(130)을 덮도록 제1 보호층(125)이 형성된다. 여기서, 제1 보호층(125)은 SiNx로 형성될 수 있으며, 1,000Å의 두께를 가질 수 있다.Thereafter, the first passivation layer 125 is formed to cover the gate insulating layer 115, the TFT, and the data line 130. Here, the first passivation layer 125 may be formed of SiNx, and may have a thickness of 1,000 ANGSTROM.

이후, 제1 보호층(125) 상에는 유기 절연층인 제2 보호층(135, PAS2)이 패터닝되어 형성된다. 이때, 제2 보호층(135)은 포토 아크릴(PAC: photo acryl)로 형성될 수 있으며, 2.0um의 두께를 가지도록 형성되어 글래스 기판의 전면을 평탄화시킨다.Then, a second passivation layer 135 (PAS2), which is an organic insulating layer, is formed on the first passivation layer 125 by patterning. At this time, the second passivation layer 135 may be formed of photo acryl (PAC) to have a thickness of 2.0 um to planarize the entire surface of the glass substrate.

한편, 제2 보호층(135, PAS2)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하여 형성될 수 있다.Meanwhile, the second passivation layer 135, PAS2 may include an acrylate, a polyamide, and an epoxy.

여기서, 도 9 내도 도 14를 참조하여 상술한 일 실시 예와 같이, 이물질(105)이 제2 보호층(135)의 내부에 발생될 수 있지만, 도 15에 도시된 바와 같이, 제2 보호층(135)의 상부에 이물질(105)이 발생될 수도 있다. 또한, 이물질(105)의 일부가 제2 보호층(135)에 매립될 수도 있다. 특히, 데이터 라인(130)의 상부 쪽에 이물질(105)이 존재할 수 있다.9, a foreign matter 105 may be generated inside the second protective layer 135, as in the embodiment described above with reference to FIG. 14, but as shown in FIG. 15, A foreign matter 105 may be generated on the upper part of the layer 135. [ Also, a part of the foreign substance 105 may be embedded in the second protective layer 135. Particularly, the foreign matter 105 may exist on the upper side of the data line 130.

본 발명에서는 데이터 라인(130)의 상부에 잔존하는 이물질(105)로 인해 공통 전극과 데이터 라인 간에 쇼트 불량이 발생되는 것을 방지하기 위해, 픽셀 영역에서 제2 보호층(135)의 드라이 에치 공정을 삭제한다.The dry etching process of the second passivation layer 135 in the pixel region is performed in order to prevent a short defect between the common electrode and the data line due to the foreign substance 105 remaining on the data line 130 .

이어서, 도 16을 참조하면, 공통 전극 라인(110)과 공통 전극이 컨택되는 제1 컨택 영역에서, 제2 보호층(135)의 일부를 제거시켜 제1 보호층(125)을 노출 시킨다.16, a portion of the second protective layer 135 is removed to expose the first protective layer 125 in the first contact region where the common electrode line 110 and the common electrode are in contact with each other.

이때, 픽셀 영역에서, 이물질(105)에 의해 제2 보호층(135, PAS2)의 일부가 유실되더라도 후속 공정을 통해 공통 전극(140)과 데이터 라인(130)의 쇼트 불량을 방지할 수 있다.At this time, even if part of the second passivation layer 135 or PAS2 is lost by the foreign substance 105 in the pixel region, the short-circuit between the common electrode 140 and the data line 130 can be prevented through a subsequent process.

이어서, 도 17을 참조하면, 픽셀 영역에서 제2 보호층(135) 상부 전면에 공통 전극(140)이 형성된다.Referring to FIG. 17, a common electrode 140 is formed on the entire upper surface of the second passivation layer 135 in the pixel region.

한편, 공통 전극 라인(110)과 공통 전극(140)이 컨택되는 제1 컨택 영역에서, 제1 보호층(125)과 제2 보호층(135)의 프로파일(profile)을 따라 제1 보호층(125)과 제2 보호층(135)의 상부에 공통 전극(140)이 형성된다.In the first contact region where the common electrode line 110 and the common electrode 140 are in contact with each other, a first passivation layer 125 is formed along the profile of the first passivation layer 125 and the second passivation layer 135 And the common electrode 140 is formed on the second passivation layer 135 and the second passivation layer 135.

여기서, 공통 전극(140)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 500Å의 두께를 가진다.Here, the common electrode 140 is formed of a transparent conductive material such as ITO (indium tin oxide) and has a thickness of 500 ANGSTROM.

이어서, 도 18을 참조하면, 픽셀 영역 및 제1 컨택 영역의 전면에 제2 보호층 및 공통 전극(140)을 덮도록 제3 보호층(160)이 형성된다.Referring to FIG. 18, a third passivation layer 160 is formed on the entire surface of the pixel region and the first contact region to cover the second passivation layer and the common electrode 140.

여기서, 제3 보호층(160)은 SiNx 물질로 형성될 수 있으며, 3,000Å의 두께를 가진다.Here, the third passivation layer 160 may be formed of a SiNx material and has a thickness of 3,000 ANGSTROM.

이후, 제1 컨택 영역에서 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)의 일부를 제거하여 공통 전극 라인(110)과 공통 전극(140)을 상면을 노출시키는 제1 컨택 홀(142)을 형성한다.A portion of the first passivation layer 125, the second passivation layer 135 and the third passivation layer 160 is removed in the first contact region to form the common electrode line 110 and the common electrode 140 on the upper surface Thereby forming a first contact hole 142 for exposing.

이와 동시에, TFT의 드레인과 픽셀 전극의 컨택 영역인 제2 컨택 영역에서도 TFT의 드레인이 노출되도록 제1 보호층(125), 제2 보호층(135) 및 제3 보호층(160)을 제거되어 제2 컨택 홀(152, 도 4 참조)이 형성된다.At the same time, the first passivation layer 125, the second passivation layer 135, and the third passivation layer 160 are removed so that the drain of the TFT is also exposed in the second contact region, which is the contact region between the drain of the TFT and the pixel electrode A second contact hole 152 (see Fig. 4) is formed.

본 발명의 다른 실시 예에 따른 액정 표시장치의 제조방법에서는 공통 전극 라인(110)과 공통 전극(140)을 컨택시키기 위해 종래 기술에서 적용되었던 제2 보호층(135)을 건식 식각하는 공정을 삭제한다. 그리고, TFT 드레인과 픽셀 전극(150)을 컨택 시키기 위한 제2 컨택 홀(152)을 형성할 때, 공통 전극 라인(110)과 공통 전극(140)을 컨택시기 위한 제1 컨택 홀(142)을 함께 형성한다.In the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, the process of dry etching the second passivation layer 135, which has been applied in the prior art to contact the common electrode line 110 and the common electrode 140, do. When forming the second contact hole 152 for contacting the TFT drain and the pixel electrode 150, the first contact hole 142 for contacting the common electrode line 110 and the common electrode 140 is formed Together.

이어서, 도 19를 참조하면, 픽셀 영역에서, 제3 보호층(160) 상에 핑거 형상을 가지도록 픽셀 전극(150)이 형성된다. 이때, 제2 컨택 홀(152) 내에도 ITO가 도포되어 데이터 컨택(155, 제2 컨택)이 형성된다.19, in the pixel region, the pixel electrode 150 is formed so as to have a finger shape on the third passivation layer 160. Next, as shown in Fig. At this time, ITO is also applied to the second contact hole 152 to form the data contact 155 (second contact).

데이터 컨택(155, 제2 컨택)을 통해 TFT의 드레인(134)과 픽셀 전극(150)이 컨택 되어, 데이터 라인(130)을 통해 TFT에 인가된 데이터 전압이 픽셀 전극(150)에 공급되게 된다.The drain 134 of the TFT and the pixel electrode 150 are brought in contact with each other through the data contact 155 and the data voltage applied to the TFT through the data line 130 is supplied to the pixel electrode 150 .

여기서, 픽셀 전극(150)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성되고, 400Å의 두께를 가진다.Here, the pixel electrode 150 is formed of a transparent conductive material such as ITO (indium tin oxide), and has a thickness of 400 ANGSTROM.

한편, 제1 컨택 영역에서, 공통 전극(140) 및 공통 전극 라인(110)이 노출되도록 형성된 제1 컨택 홀(142) 내에도 픽셀 전극(150)을 형성하기 위한 ITO가 도포되어 공통 전극 컨택(145, 제1 컨택)이 형성된다.ITO for forming the pixel electrode 150 is also applied to the first contact hole 142 formed in the first contact region such that the common electrode 140 and the common electrode line 110 are exposed, 145, a first contact) are formed.

이러한, 공통 전극 컨택(145, 제1 컨택)을 통해 공통 전극 라인(110)과 공통 전극(140)이 컨택된다.The common electrode line 110 and the common electrode 140 are connected to each other through the common electrode contact 145 (first contact).

공통 전극 라인(110)과 공통 전극(140)은 픽셀 전극(150)을 형성하기 위해 도포되는 ITO를 통해 컨택이 이루어지게 된다. 이때, 제1 컨택 영역에서 ITO로 형성된 픽셀 전극 즉, 투명 전극 패턴은 공통 전극 라인(110)과 공통 전극(140)을 컨택시키기 위한 용도로만 형성된 것으로, 아일랜드(island) 형태로 형성되어 별도의 데이터 전압이 공급되지는 않는다.The common electrode line 110 and the common electrode 140 are contacted through the ITO applied to form the pixel electrode 150. At this time, a pixel electrode formed of ITO in the first contact region, that is, a transparent electrode pattern is formed only for the purpose of contacting the common electrode line 110 and the common electrode 140, and is formed in an island shape, The voltage is not supplied.

본 발명의 또 다른 예로서, 상기 제3 보호층(160)과 픽셀 전극(150)은 하프톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수도 있다.As another example of the present invention, the third passivation layer 160 and the pixel electrode 150 may be simultaneously formed through a single mask process using a half tone mask (HTM).

이러한 경우, 하프톤 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 제3 보호층(160)의 일부를 식각한다.In this case, a part of the third passivation layer 160 is etched by performing a photolithography process and an etching process using a halftone mask.

이후, 제3 보호층(165) 상에 포토레지스트(PR)를 도포 및 패터닝 한 후, 그 위에 픽셀 전극 레이어를 형성하고, 포토레지스트(PR)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 핑거(finger) 형상으로 픽셀 전극(150)을 형성할 수 있다.Thereafter, a photoresist PR is applied and patterned on the third passivation layer 165, a pixel electrode layer is formed thereon, a photoresist PR is ashed, a lift off process is performed The pixel electrode 150 may be formed in a finger shape.

하프톤 마스크를 이용하여 제3 보호층(160)과 픽셀 전극(150)을 동시에 형성하면 도 8에 도시된 제6 마스크 및 제7 마스크를 하나의 마스크로 줄일 수 있고, 이에 따른 제조시간 및 제조비용을 줄일 수 있다.If the third passivation layer 160 and the pixel electrode 150 are simultaneously formed using a halftone mask, the sixth mask and the seventh mask shown in FIG. 8 can be reduced to one mask, Cost can be reduced.

상술한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들은 픽셀 전극과 공통 전극의 쇼트 불량을 방지할 수 있다.The manufacturing method of the liquid crystal display device according to the embodiment of the present invention can prevent short-circuit between the pixel electrode and the common electrode.

또한, 상술한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들은 공통 전극 라인과 공통 전극의 컨택을 위한 컨택 홀 형성 시, PAS2 보호층의 건식 에치(dry etch) 공정을 삭제하여 제조 공정을 단순화시킬 수 있다.The method of manufacturing a liquid crystal display according to an embodiment of the present invention may include a step of removing a dry etch process of a PAS2 protection layer to form a contact hole for a contact between a common electrode line and a common electrode, Can be simplified.

또한, 상술한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들은 마스크 공정을 줄여 제조 비용을 절감시키고 액정 표시장치의 생산성을 높일 수 있다.In addition, the manufacturing method of the liquid crystal display according to the embodiment of the present invention can reduce the manufacturing cost and productivity of the liquid crystal display device by reducing the mask process.

또한, 상술한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들은 유기 절연막인 제2 보호층(PAS2)의 건식 식각으로 인한 얼룩 발생을 방지할 수 있다.In addition, the manufacturing method of the liquid crystal display device according to the embodiment of the present invention can prevent the occurrence of stain due to the dry etching of the second passivation layer (PAS2) which is an organic insulating film.

제2 보호층(PAS2)을 건식 식각하는 공정을 삭제함으로써, 종래 기술과 같이 제2 보호층(PAS2)을 두껍게 형성하지 않고 얇게 형성하여 제2 보호층(PAS2)의 형성에 따른 제조비용을 절감시킬 수 있다.By eliminating the step of dry-etching the second passivation layer PAS2, the second passivation layer PAS2 is thinly formed without forming the second passivation layer PAS2 as in the prior art, thereby reducing the manufacturing cost associated with the formation of the second passivation layer PAS2 .

또한, 본 발명의 실시 예에 따른 액정 표시장치의 제조방법들은 TFT 어레이 기판(하부 기판)의 제조공정을 단순화시켜 제조 효율을 향상시킬 수 있다.In addition, the manufacturing methods of the liquid crystal display device according to the embodiment of the present invention can improve the manufacturing efficiency by simplifying the manufacturing process of the TFT array substrate (the lower substrate).

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

110: 공통 전극 라인 120: 게이트 라인
122: 게이트 124: 액티브
130: 데이터 라인 132: 소스
134: 드레인 115: 게이트 절연층
125: 제1 보호층(PAS1) 135: 제2 보호층(PAS2)
160: 제3 보호층(PAS3) 140: 공통 전극
142: 제1 컨택 홀 145: 공통 전극 컨택(제1 컨택)
152: 제2 컨택 홀 155: 데이터 컨택(제2 컨택)110: common electrode line 120: gate line
122: gate 124: active
130: Data line 132: Source
134: drain 115: gate insulating layer
125: first protective layer (PAS1) 135: second protective layer (PAS2)
160: third protection layer (PAS3) 140: common electrode
142: first contact hole 145: common electrode contact (first contact)
152: second contact hole 155: data contact (second contact)

Claims (10)

제1 방향으로 형성된 게이트 라인, 제1 공통 전극 라인, 및 제2 공통 전극 라인;
상기 제1 방향과 교차하는 제2 방향으로 형성된 데이터 라인;
상기 게이트 라인, 상기 제1 공통 전극 라인, 및 상기 제2 공통 전극 라인을 덮도록 형성된 게이트 절연층;
상기 게이트 절연층 및 상기 데이터 라인을 덮도록 형성된 제1 보호층;
상기 게이트 라인과 상기 데이터 라인의 교차에 의해 정의되는 픽셀 영역;
상기 픽셀 영역에서 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터;
상기 박막 트랜지스터와 상기 제1 보호층을 덮도록 형성된 제2 보호층;
상기 픽셀 영역의 전면 및 상기 제2 공통 전극 라인에 컨택되는 제1 컨택 영역에서 상기 제1 보호층과 상기 제2 보호층 상에 형성된 공통 전극;
상기 제2 보호층 상부 및 공통 전극 상에 형성된 제3 보호층;
상기 픽셀 영역에 투명 전도성 물질로 형성되고, 끝단부가 상기 제1 공통 전극 라인과 중첩하는 픽셀 전극;
상기 픽셀 영역에서 상기 제2 공통 전극 라인과 상기 공통 전극을 컨택시키는 제1 컨택; 및
상기 박막 트랜지스터와 상기 픽셀 전극을 컨택시키는 제2 컨택을 포함하고,
상기 박막 트랜지스터에 연결되는 게이트 라인은 상기 제1 컨택과 상기 제2 컨택 사이에 배치된 액정 표시장치.A gate line, a first common electrode line, and a second common electrode line formed in a first direction;
A data line formed in a second direction intersecting the first direction;
A gate insulating layer formed to cover the gate line, the first common electrode line, and the second common electrode line;
A first protective layer formed to cover the gate insulating layer and the data line;
A pixel region defined by the intersection of the gate line and the data line;
A thin film transistor electrically connected to the gate line and the data line in the pixel region;
A second passivation layer formed to cover the thin film transistor and the first passivation layer;
A common electrode formed on the first protective layer and the second protective layer in a first contact region that is in contact with the front surface of the pixel region and the second common electrode line;
A third passivation layer formed on the second passivation layer and on the common electrode;
A pixel electrode formed of a transparent conductive material in the pixel region and having an end overlapping with the first common electrode line;
A first contact for contacting the second common electrode line and the common electrode in the pixel region; And
And a second contact for contacting the thin film transistor and the pixel electrode,
And a gate line connected to the thin film transistor is disposed between the first contact and the second contact. 제 1 항에 있어서,
상기 픽셀 전극을 형성하는 투명 전도성 물질로 상기 제2 공통 전극 라인과 상기 공통 전극이 컨택된 액정 표시장치.The method according to claim 1,
And the second common electrode line and the common electrode are connected to each other by a transparent conductive material forming the pixel electrode. 제 2 항에 있어서,
상기 픽셀 영역은 제2 컨택 영역을 더 포함하며,
상기 제1 컨택은 상기 제1 컨택 영역에 형성된 제2 공통 전극 라인과 공통 전극을 노출 시키는 제1 컨택 홀에 형성되고,
상기 제2 컨택은 상기 제2 컨택 영역에 형성된 박막트랜지스터의 드레인을 노출시키는 제2 컨택 홀에 형성된 액정 표시장치.3. The method of claim 2,
Wherein the pixel region further comprises a second contact region,
Wherein the first contact is formed in a first contact hole exposing a second common electrode line and a common electrode formed in the first contact region,
And the second contact is formed in a second contact hole exposing a drain of the thin film transistor formed in the second contact region. 제 3 항에 있어서,
상기 제1 컨택은 상기 제1 컨택 홀 내에 픽셀 전극의 투명 전도성 물질이 도포되어 형성되고,
상기 제2 컨택은 상기 제2 컨택 홀 내에 픽셀 전극의 투명 전도성 물질이 도포되어 형성된 액정 표시장치.The method of claim 3,
Wherein the first contact is formed by applying a transparent conductive material of a pixel electrode in the first contact hole,
And the second contact is formed by applying a transparent conductive material of a pixel electrode in the second contact hole. 제 1 항에 있어서,
상기 제1 컨택은 상기 픽셀 전극과 격리되도록 형성된 액정 표시장치.The method according to claim 1,
And the first contact is isolated from the pixel electrode. 제1 방향으로 게이트 라인, 제1 공통 전극 라인, 및 제2 공통 전극 라인을 형성하는 단계;
상기 게이트 라인, 상기 제1 공통 전극 라인, 및 상기 제2 공통 전극 라인을 덮도록 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 제1 보호층을 형성하는 단계;
상기 게이트 라인과 데이터 라인의 교차에 의해 정의되는 픽셀 영역에서 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터와 상기 제1 보호층 상에 제2 보호층을 형성하고, 상기 제2 공통 전극 라인에 연결되는 제1 컨택 영역에 형성된 제2 보호층의 일부를 제거하는 단계;
상기 픽셀 영역의 전면에 공통 전극을 형성하고, 상기 제1 컨택 영역에서 상기 제1 보호층과 상기 제2 보호층 상에 공통 전극을 형성하는 단계;
상기 제2 보호층 상부 및 공통 전극 상에 제3 보호층을 형성하고, 상기 제1 컨택 영역에 형성된 제1 보호층 및 제3 보호층을 제거하여 상기 제2 공통 전극 라인과 공통 전극을 노출 시키는 제1 컨택 홀을 형성하는 단계;
상기 픽셀 영역이 포함하는 제2 컨택 영역에 형성된 박막트랜지스터의 드레인이 노출되도록 제1 보호층, 제2 보호층 및 제3 보호층을 제거하여 제2 컨택 홀을 형성하는 단계; 및
상기 픽셀 영역에 투명 전도성 물질로 픽셀 전극을 형성함과 아울러, 상기 픽셀 영역에서 상기 제2 공통 전극 라인과 상기 공통 전극을 컨택시키는 제1 컨택 및 상기 드레인과 상기 픽셀 전극을 컨택시키는 제2 컨택을 형성하는 단계를 포함하고,
상기 픽셀 전극의 끝단부는 상기 제1 공통 전극 라인과 중첩하며,
상기 박막 트랜지스터에 연결되는 게이트 라인은 상기 제1 컨택과 상기 제2 컨택 사이에 배치된 액정 표시장치의 제조방법.Forming a gate line, a first common electrode line, and a second common electrode line in a first direction;
Forming a gate insulating layer to cover the gate line, the first common electrode line, and the second common electrode line;
Forming a first passivation layer on the gate insulating layer;
A thin film transistor electrically connected to the gate line and the data line in a pixel region defined by intersection of the gate line and the data line and a second passivation layer on the first passivation layer, Removing a portion of a second protective layer formed in a first contact region connected to the second contact region;
Forming a common electrode on a front surface of the pixel region and forming a common electrode on the first passivation layer and the second passivation layer in the first contact region;
A third passivation layer is formed on the second passivation layer and on the common electrode, the first passivation layer and the third passivation layer formed on the first contact region are removed to expose the second common electrode line and the common electrode Forming a first contact hole;
Forming a second contact hole by removing the first protective layer, the second protective layer and the third protective layer so that the drain of the thin film transistor formed in the second contact region included in the pixel region is exposed; And
A pixel electrode is formed of a transparent conductive material in the pixel region and a first contact for making contact with the second common electrode line and the common electrode in the pixel region and a second contact for making contact with the drain and the pixel electrode, ; And
An end of the pixel electrode overlaps with the first common electrode line,
And a gate line connected to the thin film transistor is disposed between the first contact and the second contact. 제 6 항에 있어서,
상기 픽셀 전극을 형성하는 투명 전도성 물질로 상기 제2 공통 전극 라인과 상기 공통 전극을 컨택시키는 액정 표시장치의 제조방법.The method according to claim 6,
And the second common electrode line and the common electrode are brought into contact with a transparent conductive material forming the pixel electrode. 제 7 항에 있어서,
상기 투명 전도성 물질을 상기 제1 컨택 홀에 도포하여 상기 제1 컨택을 형성하고,
상기 투명 전도성 물질을 상기 제2 컨택 홀에 도포하여 상기 제2 컨택을 형성하는 액정 표시장치의 제조방법.8. The method of claim 7,
Applying the transparent conductive material to the first contact hole to form the first contact,
And the transparent conductive material is applied to the second contact hole to form the second contact. 제 8 항에 있어서,
상기 제1 컨택 홀과 상기 제2 컨택 홀이 동시에 형성되고,
상기 제1 컨택과 상기 제2 컨택이 동시에 형성되는 액정 표시장치의 제조방법.9. The method of claim 8,
The first contact hole and the second contact hole are formed at the same time,
Wherein the first contact and the second contact are simultaneously formed. 제 6 항에 있어서,
상기 제2 보호층은 포토 아크릴(photo acryl) 또는 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 및 에폭시(Epoxy) 성분을 포함하는 물질로 형성되는 액정 표시장치의 제조방법.The method according to claim 6,
Wherein the second protective layer is formed of a material including photo acryl, acrylate, polyamide, and epoxy.
KR1020110107708A 2011-10-20 2011-10-20 Liquid crystal display apparatus and method for manufacturing the same KR101946901B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110107708A KR101946901B1 (en) 2011-10-20 2011-10-20 Liquid crystal display apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110107708A KR101946901B1 (en) 2011-10-20 2011-10-20 Liquid crystal display apparatus and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130043512A KR20130043512A (en) 2013-04-30
KR101946901B1 true KR101946901B1 (en) 2019-04-26

Family

ID=48441738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110107708A KR101946901B1 (en) 2011-10-20 2011-10-20 Liquid crystal display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101946901B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441100B (en) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 Display substrate and manufacturing method and display device of display substrate
CN111983862B (en) * 2020-08-19 2022-07-12 武汉华星光电技术有限公司 Array substrate, array substrate manufacturing method and liquid crystal display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071313A (en) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130043512A (en) 2013-04-30

Similar Documents

Publication Publication Date Title
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101753802B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
JP4623464B2 (en) Liquid crystal display device
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
WO2017166341A1 (en) Method for manufacturing tft substrate and manufactured tft substrate
KR101749146B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
US9190429B2 (en) Manufacturing method of array substrate
KR101887371B1 (en) Liquid crystal display device and method for manufacturing the same
KR101608637B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR102059371B1 (en) Liquid crystal display device and method for manufacturing the same
JP2009180981A (en) Active matrix substrate, and manufacturing method therefor
KR20070072179A (en) Method for fabricating liquid crystal display device
KR102092844B1 (en) Liquid crystal display device and method of manufacturing the same
KR101885642B1 (en) Liquid crystal display device and method for manufacturing the same
KR101955992B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8421941B2 (en) TFT substrate and method of manufacturing the same
KR102044199B1 (en) Liquid crystal display device and method of manufacturing the same
KR20110072042A (en) Liquid crystal display device and method for manufacturing the same
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101943019B1 (en) Liquid crystal display device and method for manufacturing the same
KR101863153B1 (en) Liquid crystal display device and method for manufacturing the same
KR101887931B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR101962917B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR20110076578A (en) Method for fabricating line and method for fabricating liquid crystal display device of using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant