KR20140131671A - 병렬 구조의 가변 저항 소자 - Google Patents

병렬 구조의 가변 저항 소자 Download PDF

Info

Publication number
KR20140131671A
KR20140131671A KR1020130050526A KR20130050526A KR20140131671A KR 20140131671 A KR20140131671 A KR 20140131671A KR 1020130050526 A KR1020130050526 A KR 1020130050526A KR 20130050526 A KR20130050526 A KR 20130050526A KR 20140131671 A KR20140131671 A KR 20140131671A
Authority
KR
South Korea
Prior art keywords
impurity
impurity region
conductive line
region
regions
Prior art date
Application number
KR1020130050526A
Other languages
English (en)
Inventor
박형진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130050526A priority Critical patent/KR20140131671A/ko
Priority to US14/057,919 priority patent/US9362419B2/en
Publication of KR20140131671A publication Critical patent/KR20140131671A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Abstract

본 발명의 실시예는 반도체 장치에서 실리콘 기판 상에 형성되는 병렬 구조의 저항 소자에 관한 것이다. 본 실시예의 저항 소자는 불순물 영역의 상부에 전류방향과 같은 방향으로 진행하는 도전라인들을 형성한 후 도전라인들에 인가되는 전압을 조절함으로써 저항 소자의 저항값을 미세하게 조절할 수 있는 병렬 구조의 가변 저항 소자에 관한 것이다.

Description

병렬 구조의 가변 저항 소자{Variable resistance device having parallel structure}
본 발명은 반도체 장치에서 실리콘 기판 상에 형성되는 저항 소자에 관한 것으로, 보다 상세하세는 불순물 영역의 상부에 전류방향과 같은 방향으로 진행하는 도전라인들을 형성한 후 도전라인들에 인가되는 전압을 조절함으로써 저항 소자의 저항값을 미세하게 조절할 수 있는 병렬 구조의 가변 저항 소자에 관한 것이다.
종래에 집적회로(integrated circuit)에서의 가변 저항 소자(variable resistive element)는 MOS 트랜지스터(transistor) 형태로 사용되고 있다. 즉, P형 반도체 기판 상에 형성된 게이트 전극에 전압 Vc를 인가하고 소스／드레인 영역이 되는 확산층에 각각 전압 Vi 및 Vo를 인가하여 (Vo－Vi)＜＜(Vc－Vth)가 되도록 게이트 전압(gate voltage) Vc를 변화시킴으로써 소스와 드레인 사이의 채널(channel)의 저항값을 변화시킨다. 즉, 전류의 방향(소스↔드레인)과 교차되게 게이트를 형성한 후 게이트 전압을 변화시켜 소스와 드레인 사이의 채널 저항값을 변화시킨다.
그러나 MOS 트랜지스터(transistor)에서의 채널(channel)을 이용한 저항값은 저항 표면이나 경계면의 결함에 의해서 영향을 받으며, 사용되는 재료나 회로의 설계에서의 물리적 성질에 의해서 크기가 결정되기 때문에 그 크기를 사용자가 원하는 값으로 조정하기 위해서는 설계를 변경하거나 확산층의 농도를 바꿔주어야 하는 등의 어려움이 있다. 또한, MOS 트랜지스터(transistor)의 채널(channel)을 저항으로 이용하는 경우, 채널에 흐르는 전류와 확산층에 인가되는 전압(Vo－Vi)과의 관계 곡선에서 선형 부분(linear portion)을 나타내는 전압의 범위가 작아 저항의 가변 범위가 제한되는 문제가 있다.
본 발명의 실시예는 저항 소자의 구조를 개선하여 저항 소자의 저항값을 미세 조정할 수 있는 가변 저항소자를 제공하고자 한다.
본 발명의 일 실시예에 따른 병렬 구조의 가변 저항 소자은 기판에 형성된 제 1 불순물 영역, 상기 제 1 불순물 영역과 평행하게 상기 기판에 형성된 제 2 불순물 영역, 상기 제 1 불순물 영역 상부에 위치하는 도전라인 및 상기 제 2 불순물 영역과 연결되도록 상기 제 2 불순물 영역의 양단부에 위치하는 전극 단자를 포함한다.
바람직하게는, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은 같은 타입의 불순물을 포함하되, 두 영역의 불순물 농도를 서로 다르게 한다.
바람직하게는, 상기 제 1 불순물 영역이 상기 제 2 불순물 영역 보다 불순물 농도가 낮도록 한다.
바람직하게는, 상기 제 2 불순물 영역은 상기 도전라인의 양측에 대칭되게 위치하도록 한다. 이때, 상기 전극 단자는 상기 도전라인의 양측에 위치하는 제 2 불순물 영역에 공통 연결되도록 한다.
바람직하게는, 상기 도전라인은 절연막, 상기 절연막 상부에 위치하며 상기 제 1 불순물 영역과 같은 타입의 불순물이 도핑된 폴리실리콘층, 상기 폴리실리콘층 상부에 위치하는 금속층 및 상기 금속층의 상부에 위치하는 하드마스크를 포함할 수 있다.
본 발명의 다른 실시예에 따른 병렬 구조의 가변 저항 소자는 기판에 형성된 복수의 제 1 불순물 영역들, 상기 제 1 불순물 영역과 평행하게 상기 제 1 불순물 영역 사이에 위치하는 복수의 제 2 불순물 영역들, 상기 제 1 불순물 영역들 상부에 위치하는 복수의 도전라인들 및 상기 제 2 불순물 영역들과 연결되도록 상기 제 2 불순물 영역들의 양단부에 위치하는 전극 단자를 포함한다.
이때, 상기 복수의 도전라인들에는 동일한 크기의 제어전압 또는 서로 다른 크기의 제어전압이 인가될 수 있다.
본 발명의 실시예는 저항 소자의 저항값을 미세 조정할 수 있도록 해준다.
도 1은 본 발명의 일실시예에 따른 저항 소자의 구조를 나타내는 평면도.
도 2는 도 1에서 A-A'에 따른 단면 모습을 보여주는 단면도.
도 3은 도 1의 저항 소자에서 형성되는 저항의 모습을 간략하게 도식화한 도면.
도 4a 내지 도 4c는 상술한 도 1 및 도 2의 구조를 형성하기 위한 과정을 설명하기 위한 공정 단면도들.
도 5는 본 발명의 다른 실시예에 따른 저항 소자의 구조를 나타내는 평면도.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 저항 소자의 구조를 나타내는 평면도이며, 도 2는 도 1에서 A-A'에 따른 단면 모습을 보여주는 단면도이다.
도 1의 저항 소자는 기판(100)에 형성된 불순물 영역(102) 및 저항 소자의 전류 방향을 따라 라인 타입으로 진행하며 불순물 영역(102)의 상부에 배치되는 도전라인(104)을 포함한다.
불순물 영역(102)은 N형 불순물 예컨대 P(Phosphorus) 또는 As(Arsenic)을 포함하며, 도전라인(104)이 형성된 영역(102a)과 도전라인(104)이 형성되지 않은 영역(102b, 102c)으로 구분된다. 이때, 각 불순물 영역(102a, 102b, 102c)은 도전라인(104)과 같이 전류 방향을 따라 서로 나란하게 배치된다.
도전라인(104)은 불순물 영역(102)과 같은 타입의 불순물이 도핑된 폴리실리콘층(N-poly), 금속층(W) 및 하드마스크층(HM)이 적층된 구조를 포함하며, 불순물 영역(102)과 도전라인(104) 사이에는 대략 57Å 정도의 두께를 갖는 절연막(미도시)이 형성된다. 절연막은 산화막을 포함한다. 도전라인(104)의 일단에는 도전라인(104)에 저항값 조절을 위해 외부에서 제어전압을 인가하기 위한 단자가 콘택(미도시)을 통해 연결된다.
불순물 영역(102)의 양단부 즉 저항 소자의 양단부의 상부에는 저항 소자와 다른 소자들의 연결을 위한 제 1 전극 단자(anode)(106a)와 제 2 전극 단자(cathode)(106b)가 형성된다. 제 1 전극 단자(106a)는 전극 콘택(108a)을 통해 도전라인(104) 양측의 불순물 영역(102b, 102c)과 전기적으로 공통 연결되며, 제 2 전극 단자(106b)는 콘택(108b)을 통해 도전라인(104) 양측의 불순물 영역(102b, 102c)과 전기적으로 공통 연결된다.
불순물 영역(102)은 도전라인(104)이 형성된 영역(102a)과 도전라인(104)이 형성되지 않은 영역(102b, 102c)의 불순물 농도가 서로 다르게 형성될 수 있다. 예컨대, 도전라인(104)이 형성되지 않은 도전라인(104) 양측에 있는 불순물 영역(102b, 102c)의 농도가 도전라인(104)이 형성된 도전라인(104) 하부의 불순물 영역(102a)의 농도보다 높게 형성될 수 있다. 이에 따라, 저항 소자의 전체 저항값은 도전라인(104)이 형성된 불순물 영역(102a)의 저항값과 도전라인(104)이 형성되지 않은 불순물 영역(102b, 102c)의 저항값이 병렬 연결된 값을 갖게 된다.
본 실시예에서는 도전라인(104)에 인가되는 전압의 크기를 조절하여 도전라인(104) 하부에 있는 불순물 영역(102a)의 저항값을 가변시킴으로써 저항 소자 전체의 저항값을 조절한다. 즉, 불순물 영역(102)에서 도전라인(104)이 형성되지 않은 영역(102b, 102c)의 저항값은 일정하게 유지시키면서 그것과 병렬로 연결된 영역(102a)의 저항값(도전라인이 형성된 불순물 영역의 저항값)을 가변시킴으로써 전체 저항값을 조절한다.
도 3은 도 1의 저항 소자에서 형성되는 저항의 모습을 간략하게 도식화한 도면으로, 도 3을 이용하여 본 실시예에서 저항 소자의 전체 저항값이 변화되는 경우들을 보다 상세하게 설명한다.
도 3에서와 같이, 도전라인(104) 하부의 불순물 영역(102a)의 저항을 Rtune 이라 하고 도전라인(104)이 형성되지 않은 불순물 영역(102b, 102c)의 저항을 Ron이라 하면, 저항 소자 전체의 저항 Rtotal은 저항 Rtune과 저항 Ron이 병렬로 연결된 구조가 된다. 이때 저항 Rtotal의 크기는 아래 식과 같이 나타낼 수 있다.
Rtotal = Ron × Rtune / (Ron + Rtune)
먼저 도전라인(104)에 0V의 전압이 인가되는 경우(case 1, Vg = 0V), 불순물 영역(102b, 102c)이 불순물 영역(102a) 보다 불순물 농도가 높기 때문에 즉 불순물 영역(102a)의 저항 Rtune이 불순물 영역(102b, 102c)의 저항 Ron 보다 크기 때문에 도전라인(104) 하부의 불순물 영역(102a)을 통해 흐르는 전류보다 불순물 영역(102b, 102c)을 통해 흐르는 전류가 많아지게 된다.
한편, 도전라인(104)에 전압 Vpp(= 3.2V)가 인가되는 경우(case 2, Vg = 3.2V)에는 도전라인(104) 하부의 기판(100) 표면에 다수 캐리어들(전자들)이 모여들어 불순물 영역(102a)에 다수 캐리어 경로가 형성된다. 즉, 저항 Rtune이 저항 Ron 보다 매우 작아지게 됨으로써(Rtune << Ron), 대부분의 전류는 불순물 영역(102a)을 통해 흐르게 된다. 따라서, 저항 소자의 전체 저항 Rtotal은 위의 case 1의 경우보다 훨씬 작아지게 된다.
반대로, 도전라인(104)에 전압 -Vbbw(=-0.2V)가 인가되는 경우(Vg = -0.2V)에는 case 2의 경우와 반대로 저항 Rtune이 저항 Ron 보다 아주 크게 된다(Rtune >> Ron). 따라서, 저항 소자의 전체 저항 Rtotal은 case 1의 경우보다 높게 된다.
상술한 예에서는 도전라인(104)에 인가되는 전압(제어전압)의 크기를 3가지 경우(Vg = 0V, Vg = 3.2V, Vg = -0.2V)에 대해서만 설명을 하였으나 제어전압의 크기를 미세하게 조절함으로써 저항 소자의 전체 저항의 크기를 미세하게 조절할 수 있다. 즉, 본 실시예서는 종래와 같이 전류가 흐르는 경로 전체에 대해 저항값을 가변적으로 조절하지 않고 일부 경로에 대해서만 저항값을 가변적으로 조절한다. 이를 통해, 본 실시예에서는 저항값이 가변되는 경로의 저항과 그렇지 않은 경로의 저항이 병렬연결 관계가 되도록 함으로써 저항값이 2차 함수적으로 변화되지 않고 선형적으로 변화되도록 하여 전체 저항값을 보다 미세하게 조절할 수 있도록 해준다.
도 4a 내지 도 4c는 상술한 도 1 및 도 2의 구조를 형성하기 위한 과정을 설명하기 위한 공정 단면도들이다.
먼저 도 4a를 참조하면, P형 반도체 기판(100)에서 저항 소자가 형성될 영역에 N형 불순물을 주입하여 불순물 영역(N-well)(202)을 형성한다. 이때, N형 불순물은 P(Phosphorus) 또는 As(Arsenic)를 포함한다.
다음에 도 4b를 참조하면, 불순물 영역(202) 상부에 절연막(204a), 폴리실리콘막(204b) 및 금속막(204c)을 순차적으로 형성한 후 이를 도 1의 도전라인(104)과 같이 전류방향과 같은 방향으로 진행하는 라인타입으로 패터닝한다. 이때, 절연막(204a)은 산화막을 포함하며, 폴리실리콘(204b)은 불순물 영역(202)과 같은 타입(N형)의 불순물이 포함된 폴리실리콘으로 형성된다. 그리고, 금속막(204c)은 텅스텐(W)을 포함한다. 이어서, 절연막(204a), 폴리실리콘막(204b) 및 금속막(204c)을 덮도록 하드마스크층을 형성한 후 이를 패터닝하여 절연막(204a), 폴리실리콘막(204b) 및 금속막(204c)의 측벽과 금속막(204c)의 상부에 하드마스크(204d)를 형성함으로써 불순물 영역(202) 상부에 도전라인(204)을 형성한다.
다음에, 도전라인(204)을 마스크로 불순물 영역(202)에 N형 불순물을 추가로 주입한다. 즉, 불순물 영역(202)에서 도전라인(204)이 형성되지 않은 영역(206)에 N형 불순물을 추가로 주입하여 해당 영역(206)의 불순물 농도가 도전라인(204)이 형성된 영역의 불순물 농도 보다 높게 해준다.
다음에 도 4c를 참조하면, 불순물 영역(206) 및 도전라인(204) 상부에 층간 절연막(208)을 형성한 후 불순물 영역(206)이 노출되도록 콘택홀(미도시)을 형성한다. 이어서, 콘택홀이 매립되도록 도전물질을 형성한 후 이를 층간절연막(208)이 노출될 때까지 평탄화함으로써 전극콘택(210)을 형성한다.
다음에, 전극콘택(210) 및 도전라인(204) 상부에 도전막을 형성한 후 이를 패터닝하여 전극콘택들(210)을 공통연결 시키는 전극 단자(212)를 형성한다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 저항 소자의 구조를 나타내는 평면도로, 불순물 영역 상부에 복수개의 도전라인들(110a ~ 110c, 112a ~ 112c)이 평행하게 배치되는 모습을 보여준다.
도 5a에서는 복수개의 도전라인들(110a ~ 110c)에 각각 독립적으로 제어전압이 인가되도록 한다. 이때, 각 도전라인(110a ~ 110c)에 인가되는 제어전압의 크기는 같을 수도 있으나 서로 다르게 함으로써 보다 미세하게 전체 저항값을 조절할 수 있다. 즉, 상술한 바와 같이 본 발명에서 전체 저항값은 도전라인이 형성된 불순물 영역의 저항값과 도전라인이 형성되지 않은 불순물 영역의 저항값이 병렬 연결된 관계를 가지므로, 병렬 연결된 저항들의 값을 다양하게 조정함으로써 보다 미세하게 전체 저항값을 조절할 수 있다.
도 5b에서는 도전라인들(112a ~ 112c) 중 일부를 공통 연결시킴으로써 공통 연결된 도전라인들(112a, 112c)에 동일한 제어전압이 동시에 인가되도록 한다. 도 5b에서는 3개의 도전라인들(112a ~ 112c)만 도시함으로써 2개의 도전라인들(112a, 112c)이 공통 연결된 모습을 도시하였으나 보다 많은 도전라인들이 형성되는 경우에는 보다 많은 도전라인들을 공통 연결시킬 수 있다. 또한, 공통 연결시킬 도전라인들도 설계자가 임의로 정할 수 있다.
도전라인이 형성되지 않은 불순물 영역의 양단부에는 전극 단자와 연결되는 전극 콘택들이 형성된다.
상술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
예컨대, 상술한 실시예에서는 도전라인이 형성된 불순물 영역과 도전라인이 형성되지 않은 불순물 영역의 불순물 농도가 서로 다르게 형성되는 경우를 설명하였다. 그러나, 두 영역의 불순물 농도를 같게 형성할 수도 있다. 이러한 경우, 도전라인에 0V의 제어전압이 인가되는 경우에는 불순물 영역 전체가 동일한 하나의 불순물 영역으로 동작하게 된다. 반면에, 도전라인에 0V가 아닌 제어전압이 인가되는 경우에는 도전라인이 형성된 불순물 영역의 저항과 도전라인이 형성되지 않은 불순물 영역의 저항이 병렬 연결되는 형태가 되도록 할 수 있다.
100, 200 : 반도체 기판
102a-102c, 202, 206 : 불순물 영역
104, 204, 110a-110c, 112a-112c : 도전라인
106a, 106b, 212 : 전극 단자
108a, 108b, 210 : 전극 콘택
208 : 층간절연막

Claims (16)

  1. 기판에 형성된 제 1 불순물 영역;
    상기 제 1 불순물 영역과 평행하게 상기 기판에 형성된 제 2 불순물 영역;
    상기 제 1 불순물 영역 상부에 위치하는 도전라인; 및
    상기 제 2 불순물 영역과 연결되도록 상기 제 2 불순물 영역의 양단부에 위치하는 전극 단자를 포함하는 병렬 타입의 가변 저항 소자.
  2. 제 1항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    같은 타입의 불순물을 포함하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  3. 제 2항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    서로 다른 불순물 농도를 갖는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  4. 제 3항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    상기 제 1 불순물 영역이 상기 제 2 불순물 영역 보다 불순물 농도가 낮은 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  5. 제 2항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    같은 불순물 농도를 갖는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  6. 제 2항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    N형 불순물을 포함하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  7. 제 1항에 있어서, 상기 제 2 불순물 영역은
    상기 도전라인의 양측에 위치하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  8. 제 7항에 있어서, 상기 제 2 불순물 영역은
    상기 도전라인의 양측에 대칭되게 위치하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  9. 제 7항에 있어서, 상기 전극 단자는
    상기 도전라인의 양측에 위치하는 제 2 불순물 영역에 공통 연결되는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  10. 제 1항에 있어서, 상기 도전라인은
    절연막;
    상기 절연막 상부에 위치하며 상기 제 1 불순물 영역과 같은 타입의 불순물이 도핑된 폴리실리콘층;
    상기 폴리실리콘층 상부에 위치하는 금속층; 및
    상기 금속층의 상부에 위치하는 하드마스크를 포함하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  11. 기판에 형성된 복수의 제 1 불순물 영역들;
    상기 제 1 불순물 영역과 평행하게 상기 제 1 불순물 영역 사이에 위치하는 복수의 제 2 불순물 영역들;
    상기 제 1 불순물 영역들 상부에 위치하는 복수의 도전라인들; 및
    상기 제 2 불순물 영역들과 연결되도록 상기 제 2 불순물 영역들의 양단부에 위치하는 전극 단자를 포함하는 병렬 타입의 가변 저항 소자.
  12. 제 11항에 있어서, 상기 복수의 도전라인들에는
    동일한 크기의 제어전압이 인가되는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  13. 제 11항에 있어서, 상기 복수의 도전라인들에는
    서로 다른 크기의 제어전압이 인가되는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  14. 제 11항에 있어서, 상기 제 1 불순물 영역들과 상기 제 2 불순물 영역들은
    같은 타입의 불순물을 포함하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  15. 제 14항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은
    서로 다른 불순물 농도를 갖는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
  16. 제 11항에 있어서, 상기 제 2 불순물 영역들은
    상기 도전라인들의 양측에 위치하는 것을 특징으로 하는 병렬 타입의 가변 저항 소자.
KR1020130050526A 2013-05-06 2013-05-06 병렬 구조의 가변 저항 소자 KR20140131671A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130050526A KR20140131671A (ko) 2013-05-06 2013-05-06 병렬 구조의 가변 저항 소자
US14/057,919 US9362419B2 (en) 2013-05-06 2013-10-18 Variable resistance device having parallel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050526A KR20140131671A (ko) 2013-05-06 2013-05-06 병렬 구조의 가변 저항 소자

Publications (1)

Publication Number Publication Date
KR20140131671A true KR20140131671A (ko) 2014-11-14

Family

ID=51841017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050526A KR20140131671A (ko) 2013-05-06 2013-05-06 병렬 구조의 가변 저항 소자

Country Status (2)

Country Link
US (1) US9362419B2 (ko)
KR (1) KR20140131671A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP3722655B2 (ja) * 1999-11-12 2005-11-30 シャープ株式会社 Ｓｏｉ半導体装置
US6291330B1 (en) * 2000-01-31 2001-09-18 United Microelectronics Corp. Method of fabricating gate structure to reduce stress production
US6541814B1 (en) * 2001-11-06 2003-04-01 Pericom Semiconductor Corp. MOS variable capacitor with controlled dC/dV and voltage drop across W of gate
JP2006511083A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体装置の製造方法並びにそのような方法で得られる半導体装置
US7407850B2 (en) * 2005-03-29 2008-08-05 Texas Instruments Incorporated N+ poly on high-k dielectric for semiconductor devices
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
KR100898474B1 (ko) * 2007-08-29 2009-05-21 주식회사 동부하이텍 반도체 소자
TWI562313B (en) * 2010-09-06 2016-12-11 shu lu Chen Electrical switch using a recessed channel gated resistor structure and method for three dimensional integration of semiconductor device
US8648425B2 (en) * 2011-06-28 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistors formed based on metal-oxide-semiconductor structures

Also Published As

Publication number Publication date
US20140327085A1 (en) 2014-11-06
US9362419B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US10395992B2 (en) Variable gate lengths for vertical transistors
US11610880B2 (en) Power MOS device having an integrated current sensor and manufacturing process thereof
US20130043532A1 (en) Lateral high-voltage transistor and associated method for manufacturing
US6734493B2 (en) Lateral double diffused metal oxide semiconductor (LDMOS) device with aligned buried layer isolation layer
KR100973866B1 (ko) 반도체 장치 및 반도체 장치 제조방법
KR20140080964A (ko) 그래핀 다치 로직 소자, 이의 동작방법 및 이의 제조방법
KR101807334B1 (ko) 멀티 소오스 jfet 디바이스
US8722475B2 (en) Method and structure for high Q varactor
US20110034010A1 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
CN101490850A (zh) 半导体装置及其制造方法和电子装置
US8227873B2 (en) Integrated one-time programmable semiconductor device pair
EP2191498B1 (en) Horizontally depleted metal semiconductor field effect transistor
US20130341760A1 (en) Semiconductor device
US10748818B2 (en) Dynamic biasing to mitigate electrical stress in integrated resistors
US10121846B1 (en) Resistor structure with high resistance based on very thin semiconductor layer
US7772619B2 (en) Semiconductor device having a fin structure and fabrication method thereof
KR20140131671A (ko) 병렬 구조의 가변 저항 소자
CN109830527A (zh) 半导体结构及其制造方法与半导体器件
US20230197810A1 (en) Semiconductor device and method for manufacturing the same
WO1995025349A1 (en) A giga-ohm loak resistor for microelectronic integrated circuits
EP1753022A1 (en) Semiconductor power device with multiple drain and corresponding manufacturing process
EP2911204A1 (en) Bottom gate thin film transistor device and circuit
DE102014013485B4 (de) Vorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels eines polykristallinen NPN- oder PNP-Transistors
US20100032675A1 (en) Component Comprising a Thin-Film Transistor and CMOS-Transistors and Methods for Production
KR20080084201A (ko) 반도체 장치의 저항 구조물 및 그 형성 방법.

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid