KR20140115263A - 저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐 - Google Patents

저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐 Download PDF

Info

Publication number
KR20140115263A
KR20140115263A KR1020140031589A KR20140031589A KR20140115263A KR 20140115263 A KR20140115263 A KR 20140115263A KR 1020140031589 A KR1020140031589 A KR 1020140031589A KR 20140031589 A KR20140031589 A KR 20140031589A KR 20140115263 A KR20140115263 A KR 20140115263A
Authority
KR
South Korea
Prior art keywords
phase
clock signal
generate
control code
signal
Prior art date
Application number
KR1020140031589A
Other languages
English (en)
Other versions
KR101584426B1 (ko
Inventor
배현민
윤태훈
이준영
Original Assignee
주식회사 테라스퀘어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라스퀘어 filed Critical 주식회사 테라스퀘어
Publication of KR20140115263A publication Critical patent/KR20140115263A/ko
Application granted granted Critical
Publication of KR101584426B1 publication Critical patent/KR101584426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 예시적 실시 형태는, 저전력 및 전디지털 위상 보간기(PI: PHASE INTERPOLATOR) 기반의 클락 및 데이터 회복(CDR: CLOCK AND DATA RECOVERY) 아키텍쳐에 관한 것이다. 제안되는 시스템은 위상 락 루프(PLL)와 위상 회전기(PR) 기반의 지연 락 루프(DLL)를 포함하는 듀얼 루프 PLL 아키텍쳐를 포함한다. 이 아키텍쳐의 이점은 단일의 PLL이 분리된 대역폭(데이터를 수신하기 위한 넓은 지터 톨러렌스(JTOL) 대역폭 및 데이터 송신을 위한 좁은 지터 전달(JTRAN) 대역폭)을 제공하는 것이다. 따라서, 충분한 지터 트랙킹 대역폭을 제공하면서, 출력에 있어서의 지터의 양은 입력과 비교해 실질적으로 저감될 수 있다. 또한, 이 아키텍쳐는 데이터 경로내의 위상 시프터(이것은 종래의 DPLL 설계에 있어서 가장 소비 전력이 큰 블록 중 하나이다)가 필요하지 않기 때문에, 저전력 적용예에 매우 적합하다.

Description

저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐{LOW-POWER AND ALL-DIGITAL PHASE INTERPOLATOR-BASED CLOCK AND DATA RECOVERY ARCHITECTURE}
본 발명의 예시적 실시 형태는, 저전력 및 전디지털 위상 보간기(PI: PHASE INTERPOLATOR) 기반의 클락 및 데이터 회복(CDR: CLOCK AND DATA RECOVERY) 아키텍쳐에 관한 것이다.
위상 락 루프(PLL)는 입력 기준 신호의 위상과 관련된 위상을 갖는 출력 신호를 생성하는 제어 시스템이다. PLL은 가변 주파수 발진기와 위상 검출기를 포함하는 전자 회로이다. 이 전자 회로는 입력 신호의 위상을 그 출력 발진기로부터 도출되는 신호의 위상과 비교하고, 그 발진기의 주파수를 위상이 계속 일치하도록 조절한다. 위상 검출기로부터의 신호는 피드백 루프내에서 발진기를 제어하기 위해서 사용된다.
주파수는 위상의 시간 미분이다. 입력 및 출력 위상을 계속 락(lock) 상태로 하는 것은 입력 및 출력 주파수를 락(lock) 상태로 하는 것을 의미한다. 따라서, PLL은 입력 주파수를 트랙킹할 수 있고, 또는 PLL은 입력 주파수의 배수의 주파수를 생성할 수 있다. 전자의 특성은 복조를 위해서 사용되고, 후자의 특성은 간접 주파수 합성을 위해서 사용된다.
지연 락 루프(DLL)는 PLL과 유사한 디지털 회로이며, 주된 차이는 내부 전압 제어 발진기가 없고 지연선에 의해서 교체되는 것이다.
DLL은 클락 신호(주기 파형을 갖는 신호)의 위상을 변경하기 위해서 사용될 수 있고, 통상은 집적회로(DRAM 디바이스 등)의 클락 첫 시작-데이터 출력의 올바른 타이밍 특성을 향상시키기 위해서 사용될 수 있다. DLL은 또, 클락 회복(CDR)을 위해서 사용될 수 있다. 외부에서는, DLL은 디지털 회로의 클락 경로 내에 배치된 부지연 게이트(negative-delay gate)로 볼 수 있다.
본 발명의 예시적 실시 형태는 트랜시버(transceiver)를 개시하며, 이 트랜시버는 입력 데이터를 샘플링하기 위한 멀티 위상 클락 신호와 기준 클락 신호를 사용하여 입력 데이터에 대한 디멀티플랙스 된(demultiplexed) 데이터 샘플을 생성하도록 구성된 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 유닛과, 디멀티플랙스 된 데이터 샘플을 시리얼화하도록 구성된 멀티플렉서를 포함하고, 멀티 위상 클락 신호는 위상 락 루프(PLL)에 의해서 제어되며 샘플링 된 입력 데이터를 리타이밍(retiming) 하기 위한 제1 클락 신호와, 지연 락 루프(DLL)에 의해서 제어되는 제2 클락 신호를 사용하여 생성된다.
DLL을 위해서, PR 기반의 D/PLL 유닛은 입력 데이터와 멀티 위상 클락 신호를 사용하여 시간 인터리빙(time-interleaving) 하는 것에 의해서 디멀티플랙스 된 데이터 샘플을 생성하도록 구성된 복수의 입력 샘플러와, 제2 클락 신호의 위상을 제어하기 위한 제어 코드를 생성하도록 구성된 제어 코드 생성 유닛과, 제1 클락 신호의 위상을 제어 코드를 사용해 결정되는 제2 클락 신호의 위상에 가산하거나 또는 제1 클락 신호의 위상을 제2 클락 신호의 위상으로부터 감산하도록 구성된 제1 위상 회전기와, 제1 위상 회전기의 출력을 사용하여 멀티 위상 클락 신호를 생성하도록 구성된 복수의 위상 보간기(PIs)를 포함한다.
제어 코드 생성 유닛은 제2 클락 신호의 위상과 입력 데이터의 신호의 위상 사이의 차이에 기초하여 업 신호 또는 다운 신호를 생성하도록 구성된 위상 결정 논리 유닛과, 업 신호 또는 다운 신호의 위상을 사용해 제어 코드를 생성하고 제어 코드를 제1 위상 회전기에 제공하도록 구성된 디지털 루프 필터를 포함한다.
PLL을 위해서, PR기반의 D/PLL 유닛은 제1 클락 신호와 제2 클락 신호 사이의 위상차이를 제한하도록 구성된 디지털 누산기(ACC)와, ACC로부터 출력된 클락 신호와 주파수 락 루프(FLL)로부터의 기준 클락 신호를 사용해 위상이 시프트 되는 제1 클락 신호를 생성하도록 구성된 제2 위상 회전기를 더 포함한다.
본 발명의 예시적 실시 형태는 입력 데이터와 제1 클락 신호 및 제2 클락 신호에 기초하여 입력 데이터를 샘플링 하기 위해 생성된 멀티 위상 클락 신호를 사용하여 시간 인터리빙 하는 것에 의해서 디멀티플랙스 된 데이터 샘플을 생성하도록 구성된 복수의 입력 샘플러와, 제2 클락 신호의 위상을 제어하기 위한 제어 코드를 생성하도록 구성된 제어 코드 생성 유닛과, 제1 클락 신호의 위상을 제어 코드를 사용해 결정되는 제2 클락 신호의 위상에 가산하거나 또는 제1 클락 신호의 위상을 제2 클락 신호의 위상으로부터 감산하도록 구성된 제1 위상 회전기와, 제1 위상 회전기의 출력을 사용하여 멀티 위상 클락 신호를 생성하도록 구성된 복수의 위상 보간기(PIs)와, 제1 클락 신호와 제2 클락 신호 사이의 위상차이를 제한하도록 구성된 디지털 누산기(ACC)와, ACC로부터 출력된 클락 신호와 주파수 락 루프(FLL)로부터의 기준 클락 신호를 사용해 위상이 시프트 되는 제1 클락 신호를 생성하도록 구성된 제2 위상 회전기를 포함하는, 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 장치를 개시한다.
상술한 일반적인 설명 및 이하의 상세한 설명 모두는 예시적이고 설명적인 것이며, 특허청구의 범위에서 나타내는 본 발명에 대해 더 설명을 제공하는 것을 의도하는 것으로 이해되어야 한다.
본 발명의 이해를 돕기 위해 제공되며, 이 명세서의 일부로서 이것을 구성하는 첨부의 도면은 본 발명의 실시 형태를 설명하는 것으로서, 해당 설명과 함께 본 발명의 원리를 설명하기 위해서 제공된다.
도 1은 본 발명의 예시적 실시 형태에 의한, 시리얼 입력 및 시리얼 출력 트랜시버 아키텍쳐를 나타낸다.
도 2는 본 발명의 예시적 실시 형태에 의한, PR기반의 D/PLL의 블럭도를 나타낸다.
도 3은 본 발명의 예시적 실시 형태에 의한, PR기반의 D/PLL 아키텍쳐의 선형화 된 수학 모델을 나타낸다.
도 4는 본 발명의 예시적 실시 형태에 의한, 전달 함수의 개념적 보드 선도를 나타낸다.
도 5는 본 발명의 예시적 실시 형태에 의한, 전달 함수의 matlab으로 시뮬레이션 된 보드 선도를 나타낸다.
도 6은 본 발명의 예시적 실시 형태에 의한 설계 개념을 검증한다.
도 7은 본 발명의 예시적 실시 형태에 의한, 클락 위상을 늦추기 위한 PR 기반의 D/PLL에 기초한 1：4 디멀티플렉서의 타이밍도를 나타낸다.
도 8은 본 발명의 예시적 실시 형태에 의한, 클락 위상을 진행시키기 위한 PR기반의 D/PLL에 기초한 1：4 디멀티플렉서의 타이밍도를 나타낸다.
본 발명에 대해서 본 발명의 예시적 실시 형태가 나타나고 있는 첨부의 도면을 참조하여, 이하에서 보다 상세히 설명한다. 이 발명은 많은 다른 형태로 실시될 수 있고, 본 명세서에 기재된 실시 형태로 한정되는 것으로 해석되어서는 안 된다. 오히려, 이러한 예시적 실시 형태는 이 개시가 완전하도록 한편, 본 발명의 범위를 당업자에게 충분히 전달하도록 하기 위해 제공된다. 도면에 있어서, 계층 및 영역의 사이즈 및 상대 사이즈는 명확하게 하기 위해서 과장되어 있는 경우가 있을 수 있다.
도 1은 본 발명의 예시적 실시 형태에 의한, 시리얼 입력 및 시리얼 출력 트랜시버 아키텍쳐를 나타낸다. 주파수 락 루프(FLL) 내의 전압 제어 발진기(VCO)가 external clock(CLK)을 사용해 기준 클락 신호를 생성하고, 병렬 채널 내에서 위상 회전기(PR) 기반의 D/PLL내에 포함되는 회전기에 기준 클락 신호를 분배한다. 병렬 채널내의 트랜시버는 PR기반의 D/PLL와 멀티플렉서(MUX)와 드라이버로 구성될 수 있다. PR기반의 D/PLL는 입력 데이터(지터가 있는 시리얼 입력 데이터 스트림, 채널＜0＞의 DIN＜0＞)의 샘플링을 위해서, (
Figure pat00001
+
Figure pat00002
)를 사용해 나타나는 멀티 위상 클락 신호를 생성하고 샘플링 된 데이터의 리타이밍을 위해서, (
Figure pat00003
)에 의해서 나타나는 클락 신호를 생성할 수 있다. 멀티플렉서(MUX)는 시간 인터리빙 입력 샘플러(PR기반의 D/PLL내에 포함되는 샘플러)에 의해서 작성되는 디멀티플랙스 된 데이터 샘플을 시리얼화한다. 트랜시버는 입력 데이터의 지터를 저감 시키는 것에 의해서 출력 데이터(리타이밍 된 시리얼 출력 스트림, 채널＜0＞의 DOUT＜0＞)를 생성할 수 있다.
도 2는 본 발명의 예시적 실시 형태에 의한, PR기반의 D/PLL의 블럭도를 나타낸다. 단일의 채널 내에서, PR기반의 D/PLL은 지연 락 루프(DLL)와 위상 락 루프(PLL)로 구성될 수 있다. PR기반의 D/PLL은 멀티 위상 샘플러(입력 샘플러)와 위상 결정 논리(결정 논리)와 디지털 루프 필터(DLF 및 ACC)와 2개의 위상 회전기(PR1 및 PR2)와 복수의 위상 보간기(PIs)를 포함할 수 있다. 「멀티 위상 클락 GEN」은 FLL내에 포함되는 VCO로부터 출력된 동기 클락 신호(CLKREF)를 변환하는 것에 의해서 멀티 위상 클락 신호를 생성할 수 있다.
DLL은 입력 샘플러, 결정 논리, DLF, PR2, 및 PIs라고 하는 요소를 포함하는 것에 의해서 실현될 수 있다. PLL은 PR2를 제외한 DLL의 요소를 공용하여 ACC와 PR1를 더 포함하는 것에 의해서 실현될 수 있다.
오프셋이 없는 클락 신호(
Figure pat00004
)가 PR1에 의해서 생성되어 입력 위상 트랙킹을 위해서 PR2에 전달될 수 있다. PR2는 종래의 D/PLL 설계에 있어서의 소비 전력이 큰 위상 시프터로 대체될 수도 있다. 이러한 2개의 별개 제어되는 위상 회전기(PR1 및 PR2) 및 멀티 위상 클락킹 스킴은 PLL의 지터 필터링 기능으로부터 지터 트랙킹을 분리한다.
PR2는 제1 클락 신호의 위상
Figure pat00005
을, 제어 코드를 이용하여 위상이 결정되는 제2 클락 신호의 위상
Figure pat00006
에 가산하거나 또는 위상
Figure pat00007
을 위상
Figure pat00008
로부터 감산할 수 있다.
입력 데이터의 위상은 DLL 및 PLL이라고 하는 2개의 루프에 의해서 트랙킹 된다. 샘플링 클락의 위상은 다음의 수학식 1일 수 있다.
Figure pat00009
위 수학식에서, '
Figure pat00010
'는 공용 디지털 루프 필터 DLF에 의해서 제어될 수 있고, '
Figure pat00011
' 은 디지털 누산기(ACC) 등의 캐스케이드 된(cascaded) 디지털 필터에 의해서 제어될 수 있다. ACC의 전달 함수는 폴(pole)과 제로(zero)를 포함할 수 있고, 제로는
Figure pat00012
과
Figure pat00013
사이의 위상차이를 제한할 수 있다.
Figure pat00014
은 2차 루프에 기인하고, 입력 데이터와 비교한 주파수 오프셋을 갖지 않을 수 있다. ACC 및 PR1은 비례한 제어 경로를 갖는 VCO로 대체될 수 있다. 리타이밍 클락 신호
Figure pat00015
은 데이터 송신을 위해 멀티플렉서에 제공된다.
Figure pat00016
의 지터 트랙킹 대역폭은 좁게 여겨지고 있기 때문에, 송신되는 데이터에 있어서의 지터의 양은 입력 데이터의 그것과 비교해 실질적으로 저감 당한다. 입력 데이터는 디멀티플랙스 되고 따라서
Figure pat00017
은 확장된 샘플링 윈도우를 갖기 때문에,
Figure pat00018
과
Figure pat00019
사이의 위상차이는 문제되지 않는다. 이 지터 저감 스킴은 종래의 SerDes 기반의 스킴의 것과 동일하지만, RX 및 TX PLL이 같이 결합되어 있는 점은 다르다.
　도 3은 본 발명의 예시적 실시 형태에 의한, PR기반의 D/PLL 아키텍쳐의 선형화 된 수학 모델을 나타낸다. Bang-Bang 위상 검출기(Bang－bang phase detector)의 선형화 된 이득 K bbpd 은, 마코브 체인 모형(Markov chain model)을 사용하는 것에 의해서 달성될 수 있다. 예를 들면, Bang-Bang 위상 검출기는 멀티 위상 샘플러(입력 샘플러)와 위상 결정 논리(결정 논리)를 포함할 수 있다. 제안되는 시스템의 지터 전달 및 톨러렌스 함수(jitter transfer and tolerance function)는 수학식 2 내지 4로부터 이하와 같이 도출될 수 있다.
Figure pat00020
Figure pat00021
Figure pat00022
위 수학식에서, 'f s ', '
Figure pat00023
', '
Figure pat00024
', '
Figure pat00025
'은, ACC의 샘플링 레이트, PR1의 이득, ACC의 비례 이득, 및 PR2의 저주파 이득을 나타낼 수 있다.
도 4는 본 발명의 예시적 실시 형태에 의한, 전달 함수의 개념적 보드 선도를 나타낸다. 지터 전달 대역폭은 지터 톨러렌스의 대역폭으로부터 분리된다. 지터 전달에 있어서의 피킹(peaking)은 설계 파라미터를 조절하는 것에 의해서 용이하게, 무시할 수 있을 정도로 될 수 있다.
도 5는 본 발명의 예시적 실시 형태에 의한, 전달 함수의 matlab으로 시뮬레이션 된 보드 선도를 나타낸다. matlab으로 시뮬레이션 된 보드 선도는 PR기반의 D/PLL이 좁은 지터 전달 대역폭과 넓은 지터 트랙킹 대역폭을 동시에 갖는 것을 나타낸다.
도 6은 본 발명의 예시적 실시 형태에 의한 설계 개념을 검증한다. 설계 개념은 PR2의 이득을 감소시키는 것에 의해서 지터 전달 대역폭이 보다 좁아질 수 있는 것을 나타낸다.
이 아키텍쳐에서는 라인 레이트 지연 요소(line-rate delay elements)를 위상 회전기(예를 들면, 상기의 도 2에 나타낸 PR1)로 대체함으로써, 멀티 위상 클락킹은 PR기반의 D/PLL의 전력 소비를 큰 폭으로 저감 시킨다. 입력 데이터는 멀티 위상 클락 신호를 이용하여 샘플링 되기 때문에, 샘플러의 출력은 본질적으로 디멀티플랙스 되고 있다. 디멀티플랙스 된 신호는 다음으로 훨씬 선명한 클락 신호를 이용해 시리얼화 된다. 큰 디멀티플랙싱 팩터(demultiplexing factor)가 멀티플렉서내의 타이밍 마진을 증가시키고, 지터 전달 대역폭의 저감을 가능하게 한다.
도 7은 본 발명의 예시적 실시 형태에 의한, 클락 위상을 늦추기 위한 PR기반의 D/PLL에 기초하는 1：4 디멀티플렉서의 타이밍도를 나타낸다. 또한, 도 8은 본 발명의 예시적 실시 형태에 의한, 클락 위상을 진행시키기 위한 PR기반의 D/PLL에 기초하는 1：4 디멀티플렉서의 타이밍도를 나타낸다. 멀티플렉싱 레시오(multiplexing ratio) M을 이용한 멀티 위상 클락킹 스킴은 타이밍 제약을
Figure pat00026
로 완화시킨다. 제안되는 스킴은 종래의 DPLL와는 달리, 큰 파워 패널티없이 단일의 PLL 루프를 사용하는 것에 의해서 분리된 지터 전달 및 톨러렌스 대역폭을 효율적으로 달성한다. 이 이유는 데이터 경로 내에서 위상 회전기가 위상 시프터와 비교하여 훨씬 적은 전력을 소비하기 때문이며, 위상 회전기는 클락 도메인 내에서 동작하며 하드웨어의 증가 없이 대량의 위상 시프트가 달성될 수 있기 때문이다.
본 발명에 의한 예시적 실시 형태는, 컴퓨터에 의해서 실시되는 여러 가지 동작을 실행하기 위한 프로그램 명령을 포함한, 컴퓨터 판독 가능 매체 내에 기록될 수 있다. 매체는 또한 프로그램 명령을 단독으로 또는 데이터 파일, 데이터 구조 등과 조합하여 포함할 수 있다. 매체 및 프로그램 명령은 본 발명의 목적을 위해서 특별히 설계되어 구축된 것일 수도 있고, 또는 컴퓨터 소프트웨어 기술의 당업자에게 있어서 주지인 한편 입수 가능한 종류의 것일 수도 있다.
본 발명의 개념 또는 범위로부터 벗어나지 않고, 본 발명에 대해 여러 가지 수정 및 변형을 할 수 있다는 것은 당업자에게 있어서 당연하다. 따라서, 본 발명은, 이 발명의 수정 및 변형이 첨부의 특허청구의 범위, 및 그 균등물의 범위 내에 들어간다면, 이것들을 포함하는 것이다.

Claims (6)

  1. 트랜시버에 있어서,
    입력 데이터를 샘플링하기 위한 멀티 위상 클락 신호와 기준 클락 신호를 사용하여 상기 입력 데이터에 대한 디멀티플랙스 된(demultiplexed) 데이터 샘플을 생성하도록 구성된 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 유닛; 및
    상기 디멀티플랙스 된 데이터 샘플을 시리얼화하도록 구성된 멀티플렉서
    를 포함하고,
    상기 멀티 위상 클락 신호는,
    위상 락 루프(PLL)에 의해서 제어되며 샘플링 된 입력 데이터를 리타이밍(retiming) 하기 위한 제1 클락 신호와, 지연 락 루프(DLL)에 의해서 제어되는 제2 클락 신호를 사용하여 생성되는, 트랜시버.
  2. 제1항에 있어서,
    상기 DLL를 위해서, 상기 PR기반의 D/PLL 유닛은,
    상기 입력 데이터와 상기 멀티 위상 클락 신호를 사용하여 시간 인터리빙(time-interleaving) 하는 것에 의해서 상기 디멀티플랙스 된 데이터 샘플을 생성하도록 구성된 복수의 입력 샘플러;
    상기 제2 클락 신호의 위상을 제어하기 위한 제어 코드를 생성하도록 구성된 제어 코드 생성 유닛;
    상기 제1 클락 신호의 위상을 상기 제어 코드를 사용하여 결정되는 상기 제2 클락 신호의 위상에 가산하거나 또는 상기 제1 클락 신호의 상기 위상을 상기 제2 클락 신호의 상기 위상으로부터 감산하도록 구성된 제1 위상 회전기; 및
    상기 제1 위상 회전기의 출력을 사용하여 상기 멀티 위상 클락 신호를 생성하도록 구성된 복수의 위상 보간기(PIs)
    를 포함하는, 트랜시버.
  3. 제2항에 있어서,
    상기 제어 코드 생성 유닛은,
    상기 제2 클락 신호의 상기 위상과 상기 입력 데이터의 신호 위상과의 차이에 기초하여 업 신호 또는 다운 신호를 생성하도록 구성된 위상 결정 논리 유닛; 및
    상기 업 신호 또는 상기 다운 신호의 위상을 사용하여 상기 제어 코드를 생성하고, 상기 제어 코드를 상기 제1 위상 회전기에 제공하도록 구성된 디지털 루프 필터
    를 포함하는, 트랜시버.
  4. 제2항에 있어서,
    상기 PLL을 위해서, 상기 PR기반의 D/PLL 유닛은,
    상기 제1 클락 신호와 상기 제2 클락 신호 사이의 위상차이를 제한하도록 구성된 디지털 누산기(ACC); 및
    상기 ACC로부터 출력된 클락 신호와 주파수 락 루프(FLL)로부터의 상기 기준 클락 신호를 사용해 위상이 시프트 되는 상기 제1 클락 신호를 생성하도록 구성된 제2 위상 회전기
    를 더 포함하는, 트랜시버.
  5. 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 장치에 있어서,
    입력 데이터와 제1 클락 신호 및 제2 클락 신호에 기초하여 상기 입력 데이터를 샘플링 하기 위해 생성된 멀티 위상 클락 신호를 사용하여 시간 인터리빙 하는 것에 의해서 디멀티플랙스 된 데이터 샘플을 생성하도록 구성된 복수의 입력 샘플러;
    상기 제2 클락 신호의 위상을 제어하기 위한 제어 코드를 생성하도록 구성된 제어 코드 생성 유닛;
    상기 제1 클락 신호의 위상을 상기 제어 코드를 사용해 결정되는 상기 제2 클락 신호의 위상에 가산하거나 또는 상기 제1 클락 신호의 상기 위상을 상기 제2 클락 신호의 상기 위상으로부터 감산하도록 구성된 제1 위상 회전기;
    상기 제1 위상 회전기의 출력을 사용하여 상기 멀티 위상 클락 신호를 생성하도록 구성된 복수의 위상 보간기(PIs);
    상기 제1 클락 신호와 상기 제2 클락 신호 사이의 위상차이를 제한하도록 구성된 디지털 누산기(ACC); 및
    상기 ACC로부터 출력된 클락 신호와 주파수 락 루프(FLL)로부터의 기준 클락 신호를 사용해 위상이 시프트되는 상기 제1 클락 신호를 생성하도록 구성된 제2 위상 회전기
    를 포함하는, 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 장치.
  6. 제5항에 있어서,
    상기 제어 코드 생성 유닛은,
    상기 제2 클락 신호의 상기 위상과 상기 입력 데이터의 신호의 위상 사이의 차이에 기초하여 업 신호 또는 다운 신호를 생성하도록 구성된 위상 결정 논리 유닛; 및
    상기 업 신호 또는 상기 다운 신호의 위상을 사용해 상기 제어 코드를 생성하고 상기 제어 코드를 상기 제1 위상 회전기에 제공하도록 구성된 디지털 루프 필터
    를 포함하는, 위상 회전기(PR) 기반의 지연 락 루프 및 위상 락 루프(D/PLL) 장치.
KR1020140031589A 2013-03-18 2014-03-18 저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐 KR101584426B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/846,688 US9166605B2 (en) 2013-03-18 2013-03-18 Low-power and all-digital phase interpolator-based clock and data recovery architecture
US13/846,688 2013-03-18

Publications (2)

Publication Number Publication Date
KR20140115263A true KR20140115263A (ko) 2014-09-30
KR101584426B1 KR101584426B1 (ko) 2016-01-12

Family

ID=49918393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031589A KR101584426B1 (ko) 2013-03-18 2014-03-18 저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐

Country Status (5)

Country Link
US (1) US9166605B2 (ko)
EP (1) EP2782252A1 (ko)
JP (1) JP5870352B2 (ko)
KR (1) KR101584426B1 (ko)
CN (1) CN104065376B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077267A (ko) * 2019-12-17 2021-06-25 현대오트론 주식회사 라이다 시스템에서의 시간-디지털 변환 방법 및 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357267B (zh) * 2016-09-29 2018-10-19 上海航天测控通信研究所 一种dll延迟锁相环自适应监控方法及系统
JP7179280B2 (ja) * 2018-07-12 2022-11-29 多摩川精機株式会社 Ｒ／ｄ変換器
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
KR20210026976A (ko) 2019-08-28 2021-03-10 서울과학기술대학교 산학협력단 전자기간섭을 줄이기 위한 클럭 신호의 위상 제어 장치 및 방법
KR102348057B1 (ko) 2019-09-23 2022-01-06 서울과학기술대학교 산학협력단 전자기간섭을 줄이기 위한 클럭 신호의 위상 제어 장치
KR102409508B1 (ko) * 2022-03-15 2022-06-15 주식회사 티엘아이 Dll 및 fll을 포함하여 마스터 및 슬레이브에 겸용 가능한 led 드라이빙 칩

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970110A (en) * 1998-01-09 1999-10-19 Neomagic Corp. Precise, low-jitter fractional divider using counter of rotating clock phases
US7050522B2 (en) * 2000-05-26 2006-05-23 International Business Machines Corporation Phase rotator and data recovery receiver incorporating said phase rotator
US20020075981A1 (en) * 2000-12-20 2002-06-20 Benjamim Tang PLL/DLL dual loop data synchronization
US6993107B2 (en) * 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
EP1239627B1 (en) * 2001-03-07 2009-02-25 Nippon Telegraph and Telephone Corporation Clock/Data recovery circuit
WO2003013001A2 (en) * 2001-07-27 2003-02-13 International Business Machines Corporation Clock data recovering system with external early/late input
US6744325B2 (en) * 2002-04-03 2004-06-01 Sierra Monolithics, Inc. Quadrature ring oscillator
CN1235377C (zh) * 2002-06-06 2006-01-04 华为技术有限公司 数字载波恢复装置
US20040218705A1 (en) 2003-01-30 2004-11-04 International Business Machines Corporation Phase rotator, phase rotation method and clock and data recovery receiver incorporating said phase rotator
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
US20060067453A1 (en) * 2004-09-30 2006-03-30 Lucent Technologies Inc. Timing circuit for data packet receiver
US7496168B2 (en) * 2005-04-27 2009-02-24 Agere Systems Inc. Phase-locked loop using multi-phase feedback signals
US7492850B2 (en) * 2005-08-31 2009-02-17 International Business Machines Corporation Phase locked loop apparatus with adjustable phase shift
US7173462B1 (en) * 2005-10-27 2007-02-06 Mediatek Inc. Second order delay-locked loop for data recovery
US7672417B2 (en) * 2006-08-31 2010-03-02 Montage Technology Group Limited Clock and data recovery
US7885365B2 (en) * 2007-08-31 2011-02-08 International Business Machines Corporation Low-power, low-area high-speed receiver architecture
US8116418B2 (en) * 2008-05-08 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fast locking clock and data recovery
US8090067B2 (en) * 2008-05-23 2012-01-03 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Circuits and methods for clock and data recovery
US8058914B2 (en) * 2008-07-29 2011-11-15 Fujitsu Limited Generating multiple clock phases
US8718217B2 (en) * 2008-07-29 2014-05-06 Fujitsu Limited Clock and data recovery (CDR) using phase interpolation
US8184762B2 (en) * 2008-11-06 2012-05-22 Iwatt, Inc. Digital phase lock loop with multi-phase master clock
JP2011041121A (ja) * 2009-08-17 2011-02-24 Renesas Electronics Corp 送受信装置およびその動作方法
US8804888B2 (en) * 2010-07-12 2014-08-12 Ensphere Solutions, Inc. Wide band clock data recovery
CN102340293B (zh) * 2010-07-20 2014-07-16 中兴通讯股份有限公司 一种相位旋转器和时钟数据恢复装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077267A (ko) * 2019-12-17 2021-06-25 현대오트론 주식회사 라이다 시스템에서의 시간-디지털 변환 방법 및 장치
US11381246B2 (en) 2019-12-17 2022-07-05 Hyundai Mobis Co., Ltd. Time-to-digital converter and converting methods

Also Published As

Publication number Publication date
US9166605B2 (en) 2015-10-20
KR101584426B1 (ko) 2016-01-12
EP2782252A1 (en) 2014-09-24
JP2014183572A (ja) 2014-09-29
CN104065376A (zh) 2014-09-24
US20140269783A1 (en) 2014-09-18
CN104065376B (zh) 2017-08-29
JP5870352B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
KR101584426B1 (ko) 저전력 및 전디지털 위상 보간기 기반의 클락 및 데이터 회복 아키텍쳐
EP1867092B1 (en) Data cleaning with an asynchronous reference clock
US7986190B1 (en) Jitter attenuation with a fractional-N clock synthesizer
US7366270B2 (en) PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US8243867B2 (en) Receiver and communication system having the same
JP5994507B2 (ja) 位相平均化に基づくクロック及びデータ回復の方法、回路及びシステム
KR20080018502A (ko) 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
US20020057118A1 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
US8638896B2 (en) Repeate architecture with single clock multiplier unit
EP2976851B1 (en) Method and apparatus for implementing clock holdover
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
US8461886B1 (en) Circuit and circuit method for reduction of PFD noise contribution for ADPLL
Lee et al. 250 Mbps–5 Gbps Wide-Range CDR With Digital Vernier Phase Shifting and Dual-Mode Control in 0.13$\mu $ m CMOS
Hossain et al. A 4× 40 Gb/s quad-lane CDR with shared frequency tracking and data dependent jitter filtering
KR101983090B1 (ko) 분수형 완전 디지털 위상 고정 루프, 반도체 장치 및 휴대 정보 기기
TWI285021B (en) High frequency binary phase detector
CN101582691B (zh) 基于全数字锁相环的去抖电路
US9000849B2 (en) Continuous phase adjustment based on injection locking
CA2364506A1 (en) Integrated timing systems and circuits
KR101700745B1 (ko) 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
Du A CDR with a digital threshold decision technique and a cyclic reference injected DLL frequency multiplier wtih a period error compensation loop
KR20210068835A (ko) 다중-위상 멀티플라잉 지연고정루프 기반 디지털 클락 데이터 복구 장치 및 방법
WO2008104958A2 (en) Data recovery system and method
JP2015100017A (ja) 位相比較回路およびクロックデータリカバリ回路
JP2004274522A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 4