KR20140111582A - 패키징 디바이스들 및 그 제조 방법들 - Google Patents

패키징 디바이스들 및 그 제조 방법들 Download PDF

Info

Publication number
KR20140111582A
KR20140111582A KR1020130107222A KR20130107222A KR20140111582A KR 20140111582 A KR20140111582 A KR 20140111582A KR 1020130107222 A KR1020130107222 A KR 1020130107222A KR 20130107222 A KR20130107222 A KR 20130107222A KR 20140111582 A KR20140111582 A KR 20140111582A
Authority
KR
South Korea
Prior art keywords
ppi
pad
transition element
line
coupled
Prior art date
Application number
KR1020130107222A
Other languages
English (en)
Other versions
KR101506084B1 (ko
Inventor
시엔 웨이 첸
청-위안 유
하오 이 차이
미릉-지 리
첸화 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140111582A publication Critical patent/KR20140111582A/ko
Application granted granted Critical
Publication of KR101506084B1 publication Critical patent/KR101506084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 디바이스들을 위한 패키징 디바이스들 및 그 제조 방법들이 개시된다. 몇몇 실시예들에서, 패키징 디바이스는, 기판 위에 배치된 콘택 패드 및 콘택 패드의 제 1 부분 및 기판 위에 배치된 패시베이션 층을 포함한다. 콘택 패드의 제 2 부분은 노출된다. 포스트 패시베이션 상호접속(PPI)은 패시베이션 층 위에 배치되고 콘택 패드의 제 2 부분에 결합된다. PPI 패드는 패시베이션 층 위에 배치된다. 전이 엘리먼트는 패시베이션 층 위에 배치되고 PPI 라인과 PPI 패드 사이에 결합된다. 전이 엘리먼트는 중공 영역을 포함한다.

Description

패키징 디바이스들 및 그 제조 방법들{PACKAGING DEVICES AND METHODS OF MANUFACTURE THEREOF}
본 출원은 2013년 3월 11일 출원되고, 발명의 명칭이 "Packaging Devices and Methods of Manufacture Thereof"인 미국 가출원 번호 제61/776,681호에 대한 우선권을 청구하며, 상기 가출원은 인용에 의해 본원에 포함된다.
반도체 디바이스들은 예를 들어, 개인용 컴퓨터들, 셀 전화들, 디지털 카메라들 및 다른 전자 장비와 같은 다양한 전자 애플리케이션들에서 이용된다. 반도체 디바이스들은 회로 컴포넌트들 및 엘리먼트를 형성하기 위해, 통상적으로 반도체 기판 위에 절연 또는 유전체 물질층들, 도전성 물질층 및 반도전성 물질층을 순차적으로 증착하고, 리소그라피를 이용하여 다양한 물질층들을 패터닝함으로써 제조된다. 수십 또는 수백 개의 집적 회로들이 통상적으로 단일의 반도체 웨이퍼 상에서 제조된다. 개별 다이들은 스크라이브 라인(scribe line)을 따라 집적 회로들을 절단(sawing)함으로써 싱귤레이트(singulate)된다. 개별 다이들은 이어서 예를 들어, 개별적으로, 다중-칩 모듈들로, 또는 다른 타입들의 패키징들로 패키징된다.
반도체 산업은 최소 피처 크기의 계속되는 감소들에 의해 다양한 전자 컴포넌트들(예를 들어, 트랜지스터들, 다이오드들, 레지스터들, 커패시터들 등)의 집적 밀도를 계속해서 개선하였고, 이는 보다 많은 컴포넌트들이 정해진 영역에 집적되도록 허용한다. 집적 회로 다이들과 같은 이들 더 작은 전자 컴포넌트들은 또한 몇몇 애플리케이션들에서, 과거의 패키지들보다 더 적은 영역을 활용하는 더 작은 패키지들을 요구한다.
개발되어 온 반도체 디바이스들을 위한 더 작은 패키지들의 하나의 타입은 웨이퍼 레벨 패키지(wafer level package; WLP)들이며, 웨이퍼 레벨 패키지에서는 집적 회로의 콘택 패드들보다 더 큰 피치들 상에 전기 콘택들이 제조될 수 있도록 패키지의 콘택 패드들에 대한 와이어링(wiring)을 전개(fan-out)시키는데 이용되는 재분포 층(redistribution layer; RDL) 또는 포스트 패시베이션 상호접속부(post passivation interconnect; PPI)를 통상적으로 포함하는 패키지들 내에 집적 회로들이 패키지된다. WLP들은 종종 예를 들어, 고속, 고밀도 및 더 큰 핀 카운트를 요구하는 집적 회로(integrated circuit; IC)들을 패키징하는데 이용된다.
본 개시물 및 본 개시물의 이점에 대한 보다 완전한 이해를 위해, 이제 첨부 도면들과 함께 취해지는 이하의 설명들에 대한 참조가 이루어진다.
본 개시물의 몇몇 실시예들에 따라, 패키징 디바이스는 기판 위에 배치된 콘택 패드, 및 콘택 패드의 제 1 부분 및 기판 위에 배치된 패시베이션 층(passivation layer)을 포함하며, 콘택 패드의 제 2 부분은 노출된다. PPI 라인은 콘택 패드의 제 2 부분에 결합된 패시베이션 층 위에 배치되고, PPI 패드는 패시베이션 층 위에 배치된다. 전이 엘리먼트는 PPI 라인과 PPI 패드 사이에 결합된 패시베이션 층 위에 배치되고, 전이 엘리먼트는 중공 영역(hollow region)을 포함한다.
다른 실시예들에 따라, 패키징 디바이스는 기판, 기판 위에 배치된 콘택 패드, 및 콘택 패드의 제 1 부분 및 기판 위에 배치된 패시베이션 층을 포함하고, 콘택 패드의 제 2 부분은 노출된다. PPI 라인은 콘택 패드의 제 2 부분에 결합된 패시베이션 층 위에 배치되고, PPI 패드는 패시베이션 층 위에 배치된다. 전이 엘리먼트는 PPI 라인과 PPI 패드 사이에 결합된 패시베이션층 위에 배치되고, 전이 엘리먼트는 중공 영역을 포함한다. 도전성 물질이 PPI 패드 위에 배치된다.
다른 실시예들에 따라, 패키징 디바이스를 제조하는 방법은 기판 위에 콘택 패드를 형성하는 단계, 및 콘택 패드의 제 2 부분을 노출된 채로 두면서 콘택 패드의 제 1 부분 및 기판 위에 패시베이션 층을 형성하는 단계를 포함한다. PPI 라인, 전이 엘리먼트 및 PPI 패드가 패시베이션 층 위에 형성된다. 포스트 패시베이션 상호접속(PPI) 라인은 콘택 패드의 제 2 부분에 결합된다. 전이 엘리먼트는 PPI 라인에 결합되며, 중공 영역을 포함한다. PPI 패드는 전이 엘리먼트에 결합된다.
도 1은 PPI 라인과 PPI 패드 사이에 배치되는 원형 중공 영역을 갖는 전이 엘리먼트를 포함하는 본 개시물의 몇몇 실시예들을 예시하는 패키징 디바이스의 일부의 상면도이다.
도 2는 몇몇 실시예들에 따른 PPI 패드에 대한 전이 엘리먼트의 수 개의 각도들 및 치수들을 예시한다.
도 3 및 도 4는 다양한 제조 스테이지들에서 몇몇 실시예들에 따른 패키징 디바이스의 단면도들이다.
도 5 내지 도 7은 전이 엘리먼트 및 중공 영역들이 다양한 형상들을 포함하는, 다른 실시예들에 따른 패키징 디바이스의 일부분의 상면도들이다.
도 8은 도 7의 일부분의 더욱 상세한 도면이다.
도 9 내지 도 11은 중공 영역들을 갖는 확장 엘리먼트가 PPI 패드에 결합되는 본 개시물의 실시예들의 상면도들이다.
도 12는 몇몇 실시예들에 따른 중공 영역이 결합된 전이 엘리먼트를 포함하는, PPI 패드에 결합된 도전성 물질의 상면도이다.
도 13은 몇몇 실시예들에 따른 패키징 디바이스를 제조하는 방법을 예시하는 흐름도이다.
상이한 도면들에서 대응하는 번호들 및 기호들은 달리 표시되지 않는 한 일반적으로 대응하는 부분들을 지칭한다. 도면들은 실시예들의 관련 양상들을 명확히 예시하도록 그려지며, 반드시 제 축적대로 그려지는 것은 아니다.
본 개시물의 실시예들 중 일부의 제조 및 이용은 아래에서 상세히 논의된다. 그러나 본 개시물은 광범위한 특정 맥락들에서 실현될 수 있는 다수의 응용 가능한 본 발명의 개념들을 제공한다는 것이 인식되어야 한다. 논의되는 특정 실시예들은 단지 본 개시물의 제조 및 이용을 위한 특정 방식들을 예시하며, 본 개시물의 범위를 제한하지 않는다.
본 개시물의 몇몇 실시예들은 패키징 디바이스들 및 반도체 디바이스들을 위해 이를 제조하는 방법들에 관한 것이다. 도전성 물질이 추후의 패키징 또는 제조 프로세스에서 재유동될 때 또는 도전성 물질이 PPI 패드에 결합될 때 형성하기 위하여 습윤 영역을 위한 영역을 제공하는, PPI 패드와 포스트-패시베이션 상호접속(post-passivation interconnect, PPI) 라인 사이에 배치되는 신규한 전이 엘리먼트를 포함하는 신규한 패키징 디바이스들이 이제 기술될 것이며, 이는 신뢰도를 개선하고 도전성 물질 결합의 분열을 방지한다.
먼저 도 1을 참조하면, 본 개시물의 몇몇 실시예들에 따른 패키징 디바이스의 일부분(100)의 상면도(예를 들어, 도 3 및 도 4에서 도시된 패키징 디바이스(110)의 일부분(100))가 예시된다. 뷰 A-A'에서 패키징 디바이스(110)의 단면도가 도 3에서 도시된다. 패키징 디바이스(110)는 PPI 라인(102)과 PPI 패드(104) 사이에 배치되는 중공 영역(108)을 갖는 전이 엘리먼트(106)를 포함한다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 도전성 물질을 포함하며 몇몇 실시예들에서 서로 통합된다. 단지 하나의 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)만이 도면들에서 도시되지만, 복수의 PPI 라인들(102), PPI 패드들(104) 및 전이 엘리먼트들(106)이 패키징 디바이스(110)의 표면에 걸쳐서 형성되고, 기판(112) 위에 배치된 복수의 콘택 패드들(114)에 대한 전기적 접속부부들을 형성하는데 이용된다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 예를 들어, 몇몇 실시예들에서 패키징 디바이스(110)의 재분포 층(redistribution layer; RDL) 또는 다른 상호접속 라우팅 구조들을 포함한다.
PPI 라인(102)은 아래 놓이는 콘택 패드(114) 위에서 연장하는 도전성 라인이다(도 3 참조). PPI 라인(102)은 폴리머 층(118) 및 패시베이션 층(116)의 개구를 충진하고, 콘택 패드(114)와의 전기적 접속부를 형성한다. PPI 라인(102)은 전이 엘리먼트(106)에 접촉하고, 전이 엘리먼트(106)는 PPI 패드(104)에 접촉한다. PPI 라인(102)은 좁거나, 넓거나, 또는 테이퍼링된(tapered) 형상을 가질 수 있다. PPI 라인(102)은 실질적으로 일정한 두께 및 폭을 포함할 수 있다. PPI 라인(102)은 전이 엘리먼트(106)에서 종결하고, 전이 엘리먼트(106)는 PPI 패드(104)에서 종결한다; 그에 따라 PPI 라인(102), 전이 엘리먼트(106) 및 PPI 패드(104)의 몸체들은 한 조각으로서 형성될 수 있다.
전이 엘리먼트(106)는 바람직하게는 솔더(solder) 또는 도전성 물질의 다른 공정(eutectic) 물질(도 1에 미도시됨; 도 4에 도시되는 도전성 물질(120) 참조)이 여기서 추가로 설명될 PPI 라인(102) 상에 형성되는 것을 방지한다. 전이 엘리먼트(106)는 도 1에서 도시된 실시예들에서 단일의 중공 영역(108)을 갖는다. 중공 영역(108)은 예를 들어, 다른 고체 전이 엘리먼트(106) 내의 캐이브(cave)를 포함한다. 다른 실시예들에서, 전이 엘리먼트(106)는 여기서 또한 추가로 설명될 복수의 중공 영역들(108)을 포함한다.
PPI 라인(102)과 PPI 패드(104) 간의 거리는 몇몇 실시예들에서 약 150㎛ 이하를 포함하는 치수(d1)를 포함한다. 몇몇 실시예들에서, 치수(d1)는 약 20㎛ 내지 150㎛를 포함한다. 대안적으로 치수(d1)는 다른 값들을 포함할 수 있다. 예를 들어, 다른 실시예들에서, 치수(d1)는 150㎛보다 크다. 전이 엘리먼트(106)의 폭은 몇몇 실시예들에서 PPI 패드(104)의 곡선 형상으로 인해 치수(d1)보다 약간 크다.
전이 엘리먼트(106)는 도 1에서 도시된 실시예에서 PPI 패드(104) 부근에서 곡선 면을 갖는 삼각형 형상을 포함하는 삼각형 접속부이다. 대안적으로 전이 엘리먼트는 여기서 추가로 설명되는 다른 형상들을 포함할 수 있다. 중공 영역(108)은 도시되는 바와 같이, 몇몇 실시예들에서 전이 엘리먼트(106)의 중앙 영역 내에 위치된다. 대안적으로 중공 영역(108)은 전이 엘리먼트(106)의 중앙 영역으로부터 오프셋될 수 있다. 중공 영역(108)은 도 1에서 도시된 바와 같이 몇몇 실시예들에서 PPI 패드(104)의 에지로부터 이격된다. 중공 영역(108)은 예를 들어, 수(few) ㎛만큼 PPI 패드(104)의 에지로부터 이격될 수 있다. 대안적으로 중공 영역(108)은 다른 양만큼 PPI 패드(104)로부터 이격될 수 있거나, 또는 중공 영역(108)은 도 2에서 도시된 바와 같이 PPI 패드(104)의 에지에 직접 접촉할 수 있다.
도 1을 재차 참조하면, 전이 엘리먼트(106)의 중공 영역(108)은 도시된 실시예에서 원의 형상을 포함하지만, 중공 영역(108)의 형상은 예를 들어, 대안적으로 타원형, 삼각형, 직사각형, 정사각형, 다각형을 포함할 수 있다. 대안적으로 중공 영역(108)은 다른 형상들을 포함할 수 있다. 중공 영역(108)은 몇몇 실시예들에서 약 100㎛ 이하의 치수(d2)를 포함하는 폭을 포함한다. 몇몇 실시예들에서, 치수(d2)는 약 55㎛을 포함한다. 대안적으로 치수(d2)는 다른 값들을 포함할 수 있다.
전이 엘리먼트(106)는 d3를 포함하는 중공 영역(108) 부근의 최소 폭을 포함하며, 치수(d3)는 예를 들어, 몇몇 실시예들에서 약 15㎛ 이하를 포함한다. 치수(d3)는 몇몇 실시예들에서, 전이 엘리먼트(106)의 부분의 폭을 포함한다. PPI 라인(102)은 치수(d4)를 포함하는 폭을 포함하며, 치수(d4)는 예를 들어, 몇몇 실시예들에서 약 15㎛를 포함한다. 몇몇 실시예들에서, 치수(d4)는 예를 들어, 약 10㎛ 내지 약 100㎛를 포함한다. 치수(d4)는 대안적으로 몇몇 실시예들에서 15㎛보다 크거나 작을 수 있다. 치수(d3)는 실시예들에서 약 15㎛보다 클 수 있으며, 여기서 치수(d4)는 예를 들어, 약 15㎛보다 크다. 치수(d3)는 예를 들어, 본 개시물의 몇몇 실시예들에서 치수(d4)와 동일하거나 그보다 더 작다. 대안적으로, 치수(d3 및 d4)는 다른 값들 및 다른 상대값들을 포함할 수 있다. 치수(d4)는 또한 여기서 제 1 폭으로서 지칭되고, 치수(d3)는 또한 여기서 제 2 폭으로서 지칭되며(예를 들어, 청구항들 중 일부에서), 예를 들어, 제 2 폭은 제 1 폭보다 작거나 그와 동일하다. 치수(d4)와 동일하거나 그보다 더 작은 치수(d3)는 유리하게는, 예를 들어, 몇몇 실시예들에서 도전성 물질(120)의 공정 물질이 과도하게 습윤화(wet) 또는 재유동하여 PPI 라인(102)에 도달할 수 없다는 것을 보장한다.
PPI 패드(104)는 도시된 실시예에서 원의 형상을 포함한다. 다른 실시예들에서, PPI 패드(104)는 타원, 정사각형, 직사각형의 형상 또는 다른 형상들을 포함할 수 있다. PPI 패드(104)는 치수(d5)를 포함하는 폭(상기 폭은 PPI 패드(104)가 원 형상을 포함하는 실시예들에서 직경을 포함함)을 포함한다. 치수(d5)는 예를 들어, 몇몇 실시예들에서 약 200㎛를 포함한다. 대안적으로 치수(d5)는 예를 들어, 패키징 디바이스에 대한 설계 규칙에 따라 200㎛보다 크거나 그보다 작을 수 있다. 치수(d5)는 다른 실시예들에서 약 180㎛ 내지 약 260㎛를 포함한다. 몇몇 실시예들에서 중공 영역(108)의 치수(d2)는 PPI 패드(104)의 치수(d5)의 약 1/10 내지 약 1/3이다. 치수(d5)는 또한 여기서 제 1 폭으로서 지칭되고, 치수(d2)는 또한 여기서 제 2 폭으로서 지칭되며(예를 들어, 청구항들 중 일부에서), 제 2 폭은 제 1 폭의 약 1/10 내지 1/3이다. 몇몇 실시예들에서, 치수(d2)는 예를 들어, 치수(d5)의 약 1/4이다. 치수(d5)가 200㎛인 실시예들에서, 치수(d2)는 예를 들어, 약 45 내지 55㎛를 포함할 수 있다. 전이 엘리먼트(106)가 복수의 중공 영역들(108)을 포함하는 실시예들에서, 중공 영역들(108)의 총 폭은 다른 예로서 치수(d5)의 약 1/3 또는 그 미만을 포함할 수 있다.
도 2는 몇몇 실시예에 따라 PPI 패드(104)에 대해 도 1에서 도시된 전이 엘리먼트(106)의 수 개의 각도들 및 치수들을 예시한다. 전이 엘리먼트(106)가 PPI 패드(104)와 접촉하는 에지들 간의 각도(α1)는 몇몇 실시예들에서 약 130도를 포함하고, 전이 엘리먼트(106)가 PPI 라인(102)과 접촉하는 지점(109)의 각도(α2)는 예를 들어, 몇몇 실시예들에서 약 50도를 포함한다. 각도(α2)는 몇몇 실시예들에 따라 약 90도 미만이다. 몇몇 실시예들에서, 전이 엘리먼트는 실질적으로 삼각형 형상이고, 지점(109)에서 코너를 형성하는 함께 결합된 2개의 면들을 포함하며, 여기서 코너(109)에서 2개의 면들 간의 각도(α2)는 예를 들어, 약 90도 미만이다.
도 3 및 도 4는 다양한 제조 스테이지들에서의 몇몇 실시예들에 따른 패키징 디바이스(110)의 단면도들이다. 패키징 디바이스(110)를 제조하기 위해, 우선 기판(112)이 제공된다. 기판(112)은 예를 들어, 실리콘, 다른 타입의 벌크 반도체 물질 또는 다른 물질들을 포함할 수 있다. 기판(112)은 도시되지 않은, 그 위에 형성된 하나 이상의 IC들을 포함할 수 있다. IC(들)는 예를 들어, IC(들)의 전기적 설계에 따라 능동 및 수동 디바이스들, 도전성 층들 및 유전체 층들을 포함할 수 있다.
도전성 층은 기판(112) 위에서 패터닝 및 증착 프로세스를 이용하여 콘택 패드(114)로서 형성된다. 콘택 패드(114)는 예를 들어, 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag), 다른 전기적 도전성 물질들, 또는 다수의 층들 또는 이들의 조합을 포함할 수 있다. 콘택 패드(114)는 예를 들어, 전해 도금(electrolytic plating) 또는 무전해(electro-less) 도금 프로세스를 이용하여 형성될 수 있다. 콘택 패드(114)의 크기, 형상 및 위치는 단지 예시를 위한 것이다. 복수의 콘택 패드들(114)(미도시)이 기판(112)의 표면 위에 형성되고, 콘택 패드들(114)은 상이한 크기들 또는 동일한 크기로 이루어질 수 있다.
패시베이션 층(116)은 구조적 지지 및 물리적 격리를 위해 기판(112)의 표면 위에 그리고 콘택 패드(114)의 상부 표면 위에 형성될 수 있다. 패시베이션 층(116)은 예를 들어, 실리콘 질화물(SiN), 실리콘 이산화물(SiO2), 실리콘 산질화물(SiON), 폴리이미드(PI), 벤조시클로부텐(benzocyclobutene)(BCB), 폴리벤족사졸(polybenzoxazole)(PBO), 다른 절연성 물질들 또는 이들의 조합들 또는 이들의 다수의 층들을 포함한다. 패시베이션 층(116)의 개구는 콘택 패드(114)의 다른 부분을 커버된 채로 두면서, 콘택 패드(114)의 일부분을 노출시키기 위해 마스크-형성된 포토레지스트 에칭 프로세스를 이용하여 패시베이션 층(116)의 부분을 제거함으로써 만들어질 수 있다.
폴리머 층(118)은 패시베이션 층(116)의 윤곽(contour)을 따르고 콘택 패드(114) 위의 패시베이션 층(116)의 개구의 일부분을 충진하도록 패시베이션 층(116) 상에 형성될 수 있다. 폴리머 층(118)은 콘택 패드(114) 위의 패시베이션 층(116)의 개구를 완전히 충진하지 않을 수 있다; 그보다는 차라리 폴리머 층(118)은 콘택 패드(114)의 다른 부분들을 커버하면서 콘택 패드(114)의 일부분을 노출시키기 위해 개구를 형성하도록 패터닝될 수 있다. 폴리머 층(118)의 패터닝은 포토리소그라피 기법들을 포함할 수 있다. 다른 상대적으로 부드럽고, 종종 유기체인 유전체 물질들이 또한 이용될 수 있으나, 폴리머 층(118)은 에폭시, 폴리이미드, 벤조시클로부텐(BCB), 폴리벤족사졸(PBO) 등과 같은 폴리머로 형성될 수 있다. 스핀 코팅 또는 다른 공통적으로 이용된 형성 방법들은 폴리머 층(118)을 도포하는데 이용될 수 있다. 폴리머 층(118)의 두께는 예를 들어, 약 5㎛ 내지 약 30㎛일 수 있다. 대안적으로 폴리머 층(118)은 다른 치수들을 포함할 수 있다.
금속과 같은 도전성 물질은 폴리머 층(118)의 윤곽을 따르도록 폴리머 층(118) 위에 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)를 형성하는데 이용된다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 예를 들어, 몇몇 실시예들에서 약 30㎛ 미만의 두께를 가질 수 있고, 약 2㎛ 내지 약 10㎛의 두께를 포함할 수 있다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 예를 들어, Ti, Al, Ni, 니켈 바나듐(NiV), Cu, 또는 이들의 조합물들 또는 다중층들과 같은 금속을 포함할 수 있다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 예를 들어, 전해 도금, 무전해 도금, 스퍼터링, 화학 기상 증착 방법들, 및/또는 포토리소그라피 프로세스를 이용하여 형성될 수 있다. PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 단일층 또는 예를 들어, Ti, TiW, Cr 또는 다른 물질들로 이루어진 부착층을 이용한 다중층들을 포함할 수 있다. 대안적으로 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 다른 물질들 및 치수들을 포함할 수 있고, 다른 방법들을 이용하여 형성될 수 있다. 기판(112)은 예를 들어, 기판(112)의 콘택 패드들(114)에 전기적으로 접속할 수 있는 다수의 PPI 라인들(102), PPI 패드들(104) 및 전이 엘리먼트들(106)에 접속될 수 있다.
몇몇 실시예들에서, 도전성 물질의 블랭킷 코팅(blanket coating)은 폴리머 층(118) 및 콘택 패드(114)의 노출된 부분 위에 형성될 수 있고, 도전성 물질은 리소그라피를 이용하여, 예를 들어, 도전성 물질 위에 포토레지스트(미도시) 층을 형성하고 포토레지스트를 패터닝하고 도전성 물질에 대한 에칭 프로세스 동안 에칭 마스크로서 포토레지스트를 이용함으로써 패터닝되어, PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)의 원하는 패턴들 및 형상들로 도전성 물질을 형성한다. 포토레지스트 층이 그 후 제거된다. 다른 실시예들에서, 시드 층(또한 미도시)이 폴리머 층(118) 및 콘택 패드(114)의 노출된 부분 위에 형성되고, 포토레지스트 층이 시드 층 위에 형성된다. 포토레지스트는 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)의 원하는 패턴들 및 형상들로 패터닝된다. 도전성 물질은 이어서 포토레지스트의 패턴들을 통해 시드 층 상에 도금된다. 포토레지스트가 제거되고, 시드 층은 폴리머 층(118) 위에서 제거된다. 대안적으로, 다른 방법들이 PPI 라인들(102), PPI 패드들(104) 및 전이 엘리먼트들(106)을 형성하는데 이용될 수 있다. 몇몇 실시예들에서, PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)는 단일 단계에서 동시에 형성된다.
솔더 플럭스(미도시)는 몇몇 실시예들에서 솔더의 유동을 돕기 위해 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)에 도포되어, 도 4에서 도시된 후속하여 형성된 도전성 물질(120)은 PPI 패드(104)와의 양호한 물리적 및 전기적 콘택을 형성한다. 플럭스는 예를 들어, 브러싱(brushing), 스프레잉, 스텐실(stencil) 또는 다른 방법들에 의해 도포될 수 있다. 플럭스는 일반적으로 솔더 표면들로부터 산화물 배리어들을 제거하는 산성 컴포넌트 및 패키징 프로세스 동안 집적 회로가 기판 표면 상에서 이동하는 것을 방지하도록 돕는 접착 품질(adhesive quality)을 갖는다.
다음으로 도 4를 참조하면, 도전성 물질(120)이 PPI 패드(104) 위에 형성된다. PPI 패드(104)는 도전성 물질(120)에 접속시키는데 이용되어, PPI 라인(102), 전이 엘리먼트(106) 및 PPI 패드(104)에 의해 도전성 물질(120)과 콘택 패드(114) 사이에 접속부를 형성한다. 도전성 물질(120)은 PPI 패드(104)의 치수(d5)를 포함하는 폭 또는 직경보다 더 큰 폭 또는 직경을 가질 수 있다.
도전성 물질(120)은 공정 물질을 포함하고, 예를 들어, 솔더 범프(solder bump) 또는 솔더 볼(solder ball)을 포함할 수 있다. 여기서 단어 "솔더(solder)"의 이용은 납-기반 솔더들을 위한 Pb-Sn 조성물들, InSb를 포함하는 무연 솔더들; 주석, 은 및 구리("SAC") 조성물들; 및 공통 용융점을 갖고 전기 애플리케이션들에서 도전성 솔더 접속부들을 형성하는 다른 공정 물질들과 같은, 납-기반 솔더 및 무연 솔더 양자 모두를 포함한다. 무연 솔더에 대해, 예를 들어, SAC 105(Sn 98.5%, Ag 1.0%, Cu 0.5%), SAC 305, 및 SAC 405와 같이 다양한 조성물들의 SAC 솔더들이 이용될 수 있다. 솔더 볼들과 같은 무연 도전성 물질들(120)은 은(Ag)의 이용 없이, 마찬가지로 SnCu 화합물들로부터 형성될 수 있다. 대안적으로, 무연 솔더 커넥터들은 구리의 이용 없이, 주석 및 은(Sn-Ag)을 포함할 수 있다. 도전성 물질(120)은 "볼 그리드 어레이" 또는 "BGA"로서 또한 지칭되는, 그리드로서 형성되는 도전성 물질들(120)의 어레이 중의 하나일 수 있다. 도전성 물질들(120)은 대안적으로 다른 형상들로 배열될 수 있다. 도전성 물질(120)은 몇몇 실시예들에서 부분적인 구(sphere)의 형상을 갖는 도전성 볼(conductive ball)을 포함한다. 대안적으로, 도전성 물질(120)은 다른 형상들을 포함할 수 있다. 도전성 물질(120)은 또한 예를 들어, 비-구형 도전성 커넥터들을 포함할 수 있다.
도전성 물질(120)은 몇몇 실시예들에서 솔더 볼 드롭 프로세스(solder ball drop process)를 이용하여 부착된다. 도전성 물질(120) 장착 프로세스 동안, 또는 도전성 물질 장착 프로세스 이후에, 도전성 물질(120)의 공정 물질은 재유동될 수 있고, 도전성 물질(120)의 일부가 몇몇 실시예들에서 전이 엘리먼트(106)의 일부분 위로 유동하여, 습윤 영역(122)을 형성한다. 몇몇 실시예들에서, 습윤 영역(122)은 도시되지 않은 전체 전이 엘리먼트(106) 위에 형성된다. 다른 실시예들에서, 습윤 영역(122)은 형성되지 않는다. 유리하게는, 전이 엘리먼트(106)의 포함, 전이 엘리먼트(106)의 중공 영역(108), 및 중공 영역(108) 및 전이 엘리먼트(106)의 치수들 및 형상은 PPI 라인(102) 위에 습윤 영역 형성의 양을 감소 또는 방지하게 한다. 몇몇 실시예들에서, 습윤 영역(122)은 예를 들어, PPI 라인(102) 상에 형성되지 않는다.
도 4에서 또한 도시된 몇몇 실시예들에서 몰딩 화합물(124)이 그 후 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106) 및 폴리머 층(118)의 노출된 부분들 위에 형성된다. 몰딩 화합물(124)의 상부 부분은 도전성 물질(120)의 상부 부분이 노출되도록 리세스(recess)될 수 있다. 대안적으로, 몰딩 화합물(124)의 양은 도전성 물질(120)의 상부 부분이 노출되도록 제어된다. 몰딩 화합물 클램프(molding compound clamp)는 예를 들어 몇몇 실시예들에서, 몰딩 화합물(124)의 플라즈마 처리 프로세스 및 경화 프로세스 동안 도포될 수 있다.
몇몇 실시예들에서, 전이 엘리먼트(106)는 상면도로 도 5, 6, 7, 9, 10 및 11에서 도시되는 바와 같이 복수의 중공 영역들(108)을 포함한다. 중공 영역들(108)은 예를 들어, 원, 타원형, 삼각형, 곡선면 또는 곡선 코너를 갖는 삼각형, 직사각형, 곡선 면 또는 곡선 코너를 갖는 직사각형, 정사각형, 곡선 면 또는 곡선 코너를 갖는 정사각형, 다각형, 곡선 면 또는 곡선 코너를 갖는 다각형, 환형의 단편(fragment of annulus)의 형상, 다른 형상, 또는 이들의 조합들을 포함할 수 있다.
몇몇 실시예들에서, 전이 엘리먼트(106)는 복수의 접합(conjugation) 라인들(130)을 포함할 수 있다. 복수의 접합 라인들(130)은 PPI 라인(102)과 PPI 패드(104) 사이에 결합된다. 예를 들어, 도 5 내지 도 7은 전이 엘리먼트(106) 및 중공 영역(108 및 108')이 다양한 형상들을 포함하는 다른 실시예들에 따른 패키징 디바이스의 부분(100)의 상면도들이다. 도 5에서, 복수의 접합 라인들(130)은 PPI 라인(102)에 대해 복수의 상이한 각도들로 PPI 라인(102)과 PPI 패드(104) 사이에 결합된다. 각각의 각도는 도시된 실시예에서 다른 각도들과 상이하다. 접합 라인들(130) 각각은 PPI 라인(102)과 평행하지 않다. 중공 영역(108)은 PPI 패드(104)의 곡선 면으로 인해 곡선 면을 갖는 삼각형의 형상을 포함한다. 접합 라인들(130)은 치수(d3)를 포함하는 폭을 포함하며, 여기서 치수(d3)는 이전의 실시예들에 대해 설명된 바와 같이 치수(d4)를 포함하는 PPI 라인(102)의 폭과 동일하거나 그보다 더 작다.
몇몇 실시예들에서, 복수의 접합 라인들(130)은 복수의 상이한 각도들로 PPI 라인(102)과 PPI 패드(104) 사이에 결합되고, 복수의 접합 라인들(130) 중 적어도 하나는 PPI 라인(102)에 평행하게 위치된다. 예를 들어, 도 6에서, 복수의 접합 라인들(130) 중 몇몇은 PPI 라인(102)과 평행하다. 2개의 중앙 접합 라인들(130)은 PPI 라인(102)과 평행하게 위치된다. 다른 접합 라인들(130)은 PPI 라인(102)에 대해 상이한 각도들로 PPI 라인(102)과 PPI 패드(104) 사이에 위치된다. 하나의 중공 영역(108)은 직사각형 형상을 포함하고, 다른 중공 영역(108')은 곡선 면 및 곡선 코너(134)를 갖는 다각형의 형상을 포함한다. 4개의 접합 라인들(130)이 도 5 및 도 6에서 도시되지만, 대안적으로 다른 수의 접합 라인들(130)이 전이 엘리먼트(106)에 포함될 수 있다.
도 7에서, 복수의 결함 라인들(130) 각각은 PPI 라인(102)에 대해 실질적으로 평행하게 배치된다. 전이 엘리먼트(106)는 추가로 PPI 라인(102)에 실질적으로 직각으로 배치되는 접속 라인(136)을 포함한다. 접속 라인(136)은 PPI 라인(102)에 결합된다. 복수의 접합 라인들(130) 각각은 접속 라인(136)과 PPI 패드(104) 사이에 결합된다. 접합 라인들(130)은 각도(α3)로 접속 라인(136)에 결합되며, 여기서 각도(α3)는 예각이 아니다. 각도(α3)는 예를 들어, 몇몇 실시예들에서, 실질적으로 약 90도이다. 중공 영역(108)은 곡선 면을 갖는 직사각형 또는 곡선 면을 갖는 정사각형의 형상을 포함한다. 접합 라인들(130)이 비-예각(α3)으로 배치되기 때문에, 습윤 영역들은 접합 라인들(130) 상에 형성되고 접속 라인들(136) 상으로의 추가의 유동에 저항하며, 이에 따라 PPI 라인(102)으로까지의 더욱 추가적인 유동에 저항한다. 도 8은 PPI 패드(104)와 접합 라인들(130)의 접촉 지점을 예시하는, 도 7의 일부분의 더욱 상세한 도면이다. 치수(dx)는 예를 들어, 몇몇 실시예들에서 약 1㎛ 이상을 포함한다. 다른 실시예들에서, dx는 다른 예로서 약 1㎛ 내지 약 2㎛를 포함한다. 몇몇 실시예들에서, 치수(dx)의 설계는 감소된 스트레스 집중 및 개선된 제조 프로세스를 달성하기 위해 접합 라인들(130)의 예각을 방지하도록 선택된다.
도 9 내지 도 11은 중공 영역(108')을 갖는 확장 엘리먼트(140)가 PPI 패드(104)에 결합되는 본 개시물의 실시예들의 상면도들을 예시한다. 예를 들어, 도 9에서, 도 7에서 도시된 실시예는 확장 엘리먼트(140)를 포함하여 예시된다. PPI 패드(104)는 제 1 면(138a) 및 제 1 면(138a) 맞은편의 제 2 면(138b)을 갖는다. 전이 엘리먼트(106)는 PPI 패드(104)의 제 1 면(138a)에 결합된다. 패키징 디바이스는 PPI 패드(104)의 제 2 면(138b)에 결합된 확장 엘리먼트(140)를 더 포함한다. 확장 엘리먼트(140)는 일 단부 상에서 PPI 패드(104)의 제 2 면(138b)에 결합되고 맞은편 단부에서 접속 라인(136')에 결합되는 복수의 확장 라인들(141)을 포함한다. 확장 엘리먼트(140)는 중공 영역(108')을 포함한다. 몇몇 실시예들에서, 확장 엘리먼트(140)는 복수의 중공 영역들(108')을 포함한다. 중공 영역들(108')은 곡선 면을 갖는 직사각형 또는 곡선 면을 갖는 정사각형의 형상을 갖는다. 확장 엘리먼트(140)는 몇몇 실시예들에서 물질 및 두께를 포함하고 동일한 방법을 이용하여 PPI 라인(102), PPI 패드(104) 및 전이 엘리먼트(106)의 형성과 동시에 형성된다.
몇몇 실시예들에서, 확장 엘리먼트(140)의 부분은 전이 엘리먼트(106)와 실질적으로 동일한 형상을 갖는다. 예를 들어, 전이 엘리먼트(106)의 부분은 제 1 형상을 가질 수 있고, 확장 엘리먼트(140)의 부분은 제 2 형상을 가질 수 있고, 제 2 형상은 몇몇 실시예들에서 실질적으로 제 1 형상과 동일하다. 대안적으로, 확장 엘리먼트(140)는 몇몇 실시예들에서 전이 엘리먼트(106)와 상이한 형상을 가질 수 있다. 확장 라인들(141) 및 접속 라인(136')은 치수(d3)를 포함하는 폭을 포함하며, 치수(d3)는 몇몇 실시예들에서 치수(d4)를 포함하는 PPI 라인(102)의 폭과 동일하거나 더 적다.
몇몇 실시예들에서, 확장 엘리먼트(140)는 도 9의 140'에서 도시되는 바와 같이, PPI 패드(104)의 제 3 면(138c) 및 제 4 면(138d)에 결합된 부분을 더 포함한다. PPI 패드(104)의 제 3 면(138c)은 실질적으로 PPI 패드(104)의 제 1 면(138a)에 수직이고 PPI 패드(104)의 제 4 면(138d)은 PPI 패드(104)의 제 3 면(138c) 맞은편에 있다. PPI 패드(104)의 제 3 면(138c) 및 제 4 면(138d)에 결합된 확장 엘리먼트(140)의 부분(140')은 예를 들어, 확장 라인(141)에 의해 전이 엘리먼트(106)에 결합된다. 확장 엘리먼트(140')는 곡선 면을 갖는 직사각형의 형상을 포함하는 중공 영역(108")을 포함한다. 전이 엘리먼트(106)의 부분의 더욱 상세한 도면은 도 8에서 도시된다.
확장 엘리먼트(140 또는 140/140')는 도전성 물질(120)의 공정 물질의 유동을 위해 부가적인 습윤 영역들을 제공하여, PPI 라인(102) 위로의 습윤화(wetting)를 추가로 방지한다. 또한, PPI 라인(102)은 몇몇 실시예들에서, PPI 패드(104)에 더 근접하게 배치될 수 있다. 예를 들어, PPI 라인(102) 부근의 최단 접합 라인(130)의 길이를 포함하는 치수(d6)는 몇몇 애플리케이션들에서, 약 10㎛ 이상을 포함한다. 치수(d3 + d6)는 예를 들어, 몇몇 실시예들에서 도 1에서 도시된 실시예들에 대한 치수(d1)보다 작다. 대안적으로 치수(d6)는 다른 값들을 포함할 수 있다.
도 10은 전이 엘리먼트(106) 및 확장 엘리먼트(140/140')가 PPI 라인(102)에 결합된 링 부재(144) 및 PPI 패드(104)와 링 부재(144) 사이에 결합된 복수의 방사상 부재들(142)을 포함하는 몇몇 실시예들의 상면도를 예시한다. 링 부재(144)는 치수(d3)를 포함하는 두께를 갖는 환형 형상을 포함한다. 치수(d3)는 몇몇 실시예들에서, 치수(d4)를 포함하는 PPI 라인(102)의 폭과 동일하거나 그보다 작다. 방사상 부재들(142)은 치수(d7)를 포함하는 길이 및 치수(d8)를 포함하는 폭을 포함한다. 예를 들어, 몇몇 실시예들에서 치수(d7)는 약 20㎛을 포함하고, 치수(d8)는 약 10 내지 약 20㎛를 포함한다. 링 부재(144)의 외부 직경은 치수(d9)를 포함하며, 여기서 치수(d9)는 몇몇 실시예들에서 약 240㎛를 포함한다. 대안적으로 치수(d7, d8, 및 d9)는 다른 값들을 포함할 수 있다. 중공 영역들(108)은 각각 이들 실시예들에서 환형의 단편의 형상을 포함한다.
도 10에서 도시된 실시예들은 또한 PPI 라인(102)과 링 부재(144) 사이에 결합된 삼각형 부재(146)를 포함한다. 삼각형 부재(146)는 치수(d10)를 포함하는 폭을 포함하며, 여기서 치수(d10)는 예를 들어, 몇몇 실시예들에서 약 40㎛이다. 대안적으로 치수(d10)는 다른 값들을 포함할 수 있다. 삼각형 부재(146)는 예를 들어, 몇몇 실시예들에서 삼각형 부재(106)의 부분을 포함한다. 삼각형 부재(146)는 또한 도면들에서 도시되지 않은, 여기서 설명된 다른 실시예들에 포함될 수 있다.
도 11은 전이 엘리먼트(106) 및 확장 엘리먼트(140/140')가 그리드 형상을 포함하는 몇몇 실시예들의 상면도이다. PPI 라인(102)에 평행한 전이 엘리먼트(106)의 복수의 접합 라인들(130)은 복수의 제 1 접합 라인들(130)을 포함한다. 전이 엘리먼트(106)는 복수의 제 2 접합 라인들(130')을 더 포함한다. 복수의 제 2 접합 라인들(130')은 PPI 라인(102)에 실질적으로 직각으로 배치된다. 복수의 제 2 접합 라인들(130') 각각은 PPI 패드(104)에 또는 복수의 제 1 접합 라인들(130) 중 하나에 결합된다. 에지에서, 복수의 제 2 도전성 라인들(130')은 확장 라인(141)에 결합된다. 마찬가지로, 확장 엘리먼트(140/140')는 PPI 라인(102)에 평행한 복수의 확장 라인들(141) 및 PPI 라인(102)에 실질적으로 수직하는 복수의 제 2 확장 라인들(141')을 포함한다. 복수의 제 2 확장 라인들(141') 각각은 PPI 패드(104)에 또는 복수의 제 1 확장 라인들(141) 중 하나에 결합된다. 전이 엘리먼트(106)의 부분의 더욱 상세한 도면은 도 8에서 도시된다.
도 12는 몇몇 실시예들에 따라 중공 영역(108)이 결합된 전이 엘리먼트(106)를 포함하는 PPI 패드(104)에 결합된 도전성 물질(120)의 상면도이다. 습윤 영역(122)은 중공 영역(108)을 지나 확장하지 않는다. 습윤 영역(122)은 PPI 라인(102) 상에 형성되지 않는다. 약 200㎛의 치수(d5)를 포함하는 직경을 갖는 PPI 패드(104)에 대한 실험 결과는, 예를 들어, 약 300㎛의 치수(d11)를 포함하는 직경, 약 205㎛의 볼 높이 및 약 34㎛의 치수(d12)를 포함하는 네킹(necking) 폭을 갖는 습윤 영역(122)을 갖는 솔더 볼을 포함하는 도전성 물질(120)의 형성을 보여준다.
도 13은 본 개시물의 몇몇 실시예들에 따라 패키징 디바이스(110)(도 4를 또한 참조)를 제조하는 방법을 예시하는 흐름도(150)이다. 단계(152)에서, 콘택 패드(114)가 기판(112) 위에 형성된다. 단계(154)에서, 패시베이션 층(118)은 콘택 패드(114)의 제 2 부분을 노출된 채로 두면서 기판(112) 및 콘택 패드(114)의 제 1 부분 위에 형성된다. 단계(156)에서, PPI 라인(102)은 콘택 패드(114)의 제 2 부분에 결합된 패시베이션 층(118) 위에 형성된다. 단계(158)에서, 전이 엘리먼트(106)는 PPI 라인(102)에 결합된 패시베이션층(118) 위에 형성되며, 전이 엘리먼트는 중공 영역(108)을 포함한다. 단계(160)에서, PPI 패드(104)는 전이 엘리먼트(106)에 결합된 패시베이션 층(118) 위에 형성된다.
본 개시물의 몇몇 실시예들은 패키징 디바이스를 제조하는 방법들을 포함하고 여기서 설명된 방법들을 이용하여 제조된 패키징 디바이스(110)를 또한 포함한다.
본 개시물의 몇몇 실시예들의 이점들은 PPI 라인(102) 상의 솔더 습윤화를 방지 또는 제거함으로써 신뢰도를 개선하는 포스트 패시베이션 상호접속부(post passivation interconnect)에 전이 엘리먼트(106)를 포함시키는 신규한 패키징 디바이스(110)를 제공하는 것을 포함한다. RDL들 및 패키징 디바이스에서 다른 타입들의 상호접속 라우팅으로서 구현 가능한 신규한 포스트 패시베이션 상호접속 방식들이 개시물되며, 이는 PPI 라인(102), PPI 라인(102)에 결합된 중공 영역(108)을 포함하는 전이 엘리먼트(106), 및 전이 엘리먼트(106)에 결합된 PPI 패드(104)를 포함한다. PPI 방식들은 PPI 라인(102) 분해의 위험을 감소시키도록 최적화된 기하학적 구조(geometry)를 갖는다. 전이 엘리먼트(106)는 솔더 습윤화가 발생할 수 있는 버퍼 영역 또는 희생 영역인, PPI 라인(102)과 PPI 패드(104) 사이의 전이 구역을 포함하여, 습윤 영역이 PPI 라인(102) 상에 형성되는 것을 방지한다.
전이 엘리먼트(106)는 추후에 PPI 패드(104) 상에 형성되는 도전성 물질(120)의 공정 물질에 대한 습윤 영역을 제공한다. 몇몇 실시예들은 중공 영역(108/108')을 또한 포함하고 부가적인 습윤 영역을 제공하는 확장 엘리먼트(140)을 포함한다. 중공 영역들(108, 108', 및 108")은 과도한 공정 물질 및 플럭스에 대한 정지 지점을 포함하며, 이는 PPI 라인(102) 상으로의 공정 물질의 네킹(necking)을 방지 또는 제거한다. 확장 엘리먼트(140/140')는 PPI 라인(102) 상의 공정 물질의 습윤 영역들의 형성을 추가로 방지 또는 감소시킨다. 몇몇 실시예들에서, 솔더 볼 습윤화는 PPI 패드(104)만으로 최소화된다.
신규한 PPI 설계들은 패키지 신뢰도를 개선하고 PPI 라인(102) 크랙킹(cracking)을 방지한다. 신규한 PPI 설계들은 언더-볼 금속화(under-ball metallization; UBM) 구조를 요구하고 이에 따라 비용 절감을 제공하지 않는다. 도전성 물질(120)을 장착하기 위한 프로세스 윈도우가 개선된다. PPI 라인(102)에서의 크랙(crack)들은, 예를 들어, 몇몇 애플리케이션들에서 패키지의 상부에 힘을 가하는 몰딩 툴 클램프를 이용하여 도포되는 몰딩 화합물(124)의 도포 이후에 방지 또는 감소된다. 전이 엘리먼트(106) 및 확장 엘리먼트(140/140')는 PPI 라인(102)으로 습윤 영역의 확장을 방지하도록 도전성 물질(120) 습윤화를 제어함으로써 PPI 라인(102) 트레이스의 단부 상의 스트레스를 감소시킨다. 패키징 디바이스 상호접속 라우팅으로 전이 엘리먼트(106) 및 확장 엘리먼트(140/140')를 구현하기 위해 어떠한 부가적인 리소그라피 마스크들 또는 프로세스들도 요구되지 않는다. 또한, 신규한 패키징 디바이스(110) 구조들 및 설계들은 제조 및 패키징 프로세스 흐름들에서 쉽게 구현 가능하다.
본 개시물의 몇몇 실시예들에 따라, 패키징 디바이스는 기판 위에 배치된 콘택 패드 및 기판 및 콘택 패드의 제 1 부분 위에 배치된 패시베이션 층(passivation layer)을 포함하며, 콘택 패드의 제 2 부분은 노출된다. PPI 라인은 콘택 패드의 제 2 부분에 결합된 패시베이션 층 위에 배치되고, PPI 패드는 패시베이션 층 위에 배치된다. 전이 엘리먼트는 PPI 라인과 PPI 패드 사이에 결합된 패시베이션 층 위에 배치되고, 전이 엘리먼트는 중공 영역을 포함한다.
다른 실시예들에 따라, 패키징 디바이스는 기판, 기판 위에 배치된 콘택 패드, 및 기판 및 콘택 패드의 제 1 부분 위에 배치된 패시베이션 층을 포함하고, 콘택 패드의 제 2 부분은 노출된다. 콘택 패드의 제 2 부분에 결합된 PPI 라인은 패시베이션 층 위에 배치되고, PPI 패드는 패시베이션 층 위에 배치된다. 전이 엘리먼트는 PPI 라인과 PPI 패드 사이에 결합된 패시베이션층 위에 배치되고, 전이 엘리먼트는 중공 영역을 포함한다. 도전성 물질이 PPI 패드 위에 배치된다.
다른 실시예들에 따라, 패키징 디바이스를 제조하는 방법은, 기판 위에 콘택 패드를 형성하는 단계, 및 콘택 패드의 제 2 부분을 노출된 채로 두면서 기판 및 콘택 패드의 제 1 부분 위에 패시베이션 층을 형성하는 단계를 포함한다. PPI 라인, 전이 엘리먼트 및 PPI 패드가 패시베이션 층 위에 형성된다. PPI 라인은 콘택 패드의 제 2 부분에 결합된다. 전이 엘리먼트는 PPI 라인에 결합되며, 중공 영역을 포함한다. PPI 패드는 전이 엘리먼트에 결합된다.
본 개시물의 몇몇 실시예들 및 그의 이점들이 상세히 기술되었지만, 다양한 변경들, 교체들 및 변화들이 여기서 첨부된 청구항들에 의해 정의된 바와 같은 본 개시물의 사상 및 범위로부터 벗어남 없이 이루어질 수 있다는 것이 이해되어야 한다. 예를 들어, 여기서 설명된 특징들, 기능들, 프로세스들 및 물질들 중 다수가 본 개시물의 범위 내에 있으면서 변동될 수 있다는 것이 당업자에 의해 쉽게 이해될 것이다. 또한, 본 출원의 범위는 명세서에서 설명된 프로세스, 기계, 제조, 물질의 조성들, 수단, 방법들 및 단계들의 특정한 실시예들로 제한되도록 의도되지 않는다. 본 개시물의 개시내용으로부터 당업자가 쉽게 인지할 바와 같이, 여기서 설명된 대응하는 실시예들과 실질적으로 동일한 결과를 달성하거나 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 추후에 개발되는 프로세스들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들은 본 개시내용에 따라 활용될 수 있다. 이에 따라, 첨부된 청구항들은 이러한 프로세스, 기계들, 제조, 물질의 조성들, 수단, 방법들 또는 단계들을 청구항들의 범위 내에 포함하도록 의도된다.

Claims (10)

  1. 패키징 디바이스(packaging device)로서,
    기판 위에 배치되는 콘택 패드(contact pad);
    상기 콘택 패드의 제 1 부분 및 상기 기판 위에 배치된 패시베이션 층(passivation layer) ― 상기 콘택 패드의 제 2 부분은 노출됨 ― ;
    상기 콘택 패드의 제 2 부분에 결합되는, 상기 패시베이션 층 위에 배치된 포스트 패시베이션 상호접속(post passivation interconnect, PPI) 라인;
    상기 패시베이션 층 위에 배치된 PPI 패드; 및
    상기 PPI 라인과 상기 PPI 패드 사이에 결합되는, 상기 패시베이션 층 위에 배치된 전이 엘리먼트(transition element)
    를 포함하고,
    상기 전이 엘리먼트는 중공 영역(hollow region)을 포함하는,
    패키징 디바이스.
  2. 제 1 항에 있어서,
    상기 PPI 패드는 제 1 면 및 상기 제 1 면 맞은편의 제 2 면을 포함하고,
    상기 전이 엘리먼트는 상기 PPI 패드의 제 1 면에 결합되고,
    상기 패키징 디바이스는 상기 PPI 패드의 제 2 면에 결합된 확장 엘리먼트(extension element)를 더 포함하는,
    패키징 디바이스.
  3. 제 2 항에 있어서,
    상기 전이 엘리먼트의 일부분은 제 1 형상을 포함하고,
    상기 확장 엘리먼트의 일부분은 제 2 형상을 포함하고,
    상기 제 2 형상은 상기 제 1 형상과 동일한,
    패키징 디바이스.
  4. 제 2 항에 있어서,
    상기 확장 엘리먼트는 상기 PPI 패드의 제 3 면 및 제 4 면에 추가로 결합되고,
    상기 제 3 면은 상기 제 1 면에 수직이고,
    상기 PPI 패드의 제 4 면은 상기 PPI 패드의 제 3 면의 맞은편에 있으며,
    상기 PPI 패드의 제 3 면 및 제 4 면에 결합된 상기 확장 엘리먼트의 일부분은 상기 전이 엘리먼트에 결합되는,
    패키징 디바이스.
  5. 패키징 디바이스(packaging device)로서,
    기판;
    상기 기판 위에 배치된 콘택 패드(contact pad);
    상기 콘택 패드의 제 1 부분 및 상기 기판 위에 배치된 패시베이션 층(passivation layer) ― 상기 콘택 패드의 제 2 부분은 노출됨 ― ;
    상기 콘택 패드의 제 2 부분에 결합되는, 상기 패시베이션 층 위에 배치된 포스트 패시베이션 상호접속(post passivation interconnect, PPI) 라인;
    상기 패시베이션 층 위에 배치된 PPI 패드;
    상기 PPI 라인과 상기 PPI 패드 사이에 결합되는, 상기 패시베이션층 위에 배치된 전이 엘리먼트(transition element) ― 상기 전이 엘리먼트는 중공 영역을 포함함 ― ; 및
    상기 PPI 패드 위에 배치되는 도전성 물질
    을 포함하는,
    패키징 디바이스.
  6. 제 5 항에 있어서,
    상기 전이 엘리먼트의 부분 위에 배치된 상기 도전성 물질의 재료로 구성되는 습윤 영역(wetting region)을 더 포함하는,
    패키징 디바이스.
  7. 제 6 항에 있어서,
    상기 전이 엘리먼트는 복수의 접합(conjunction) 라인들을 포함하고,
    상기 복수의 접합 라인들은 상기 PPI 라인에 대한 복수의 상이한 각도들로 상기 PPI 라인과 상기 PPI 패드 사이에 결합되는,
    패키징 디바이스.
  8. 제 6 항에 있어서,
    상기 전이 엘리먼트는 복수의 접합 라인들을 포함하고,
    상기 복수의 접합 라인들은 상기 PPI 라인에 평행하게 배치되고,
    상기 전이 엘리먼트는 상기 PPI 라인에 직각으로 배치된 접속 라인을 더 포함하고,
    상기 접속 라인은 상기 PPI 라인에 결합되며, 그리고
    상기 복수의 접합 라인들 각각은 상기 접속 라인과 상기 PPI 패드 사이에 결합되는,
    패키징 디바이스.
  9. 패키징 디바이스(packaging device)를 제조하는 방법으로서,
    기판 위에 콘택 패드(contact pad)를 형성하는 단계;
    상기 콘택 패드의 제 2 부분을 노출된 채로 두면서, 상기 콘택 패드의 제 1 부분 및 상기 기판 위에 패시베이션 층(passivation layer)을 형성하는 단계; 및
    상기 패시베이션 층 위에 포스트 패시베이션 상호접속(post passivation interconnect, PPI) 라인, 전이 엘리먼트(transition element) 및 PPI 패드를 형성하는 단계
    를 포함하고,
    상기 PPI 라인은 상기 콘택 패드의 제 2 부분에 결합되고,
    상기 전이 엘리먼트는 상기 PPI 라인에 결합되고, 중공 영역을 포함하며,
    상기 PPI 패드는 상기 전이 엘리먼트에 결합되는,
    패키징 디바이스를 제조하는 방법.
  10. 제 9 항에 있어서,
    상기 PPI 패드를 형성하는 단계는, 제 1 폭을 갖는 PPI 패드를 형성하는 단계를 포함하고,
    상기 전이 엘리먼트를 형성하는 단계는, 제 2 폭을 갖는 중공 영역을 포함하는 전이 엘리먼트를 형성하는 단계를 포함하고,
    상기 제 2 폭은 상기 제 1 폭의 1/10 내지 1/3인,
    패키징 디바이스를 제조하는 방법.
KR1020130107222A 2013-03-11 2013-09-06 패키징 디바이스들 및 그 제조 방법들 KR101506084B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361776681P 2013-03-11 2013-03-11
US61/776,681 2013-03-11
US13/894,107 2013-05-14
US13/894,107 US9355978B2 (en) 2013-03-11 2013-05-14 Packaging devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20140111582A true KR20140111582A (ko) 2014-09-19
KR101506084B1 KR101506084B1 (ko) 2015-03-25

Family

ID=51486858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130107222A KR101506084B1 (ko) 2013-03-11 2013-09-06 패키징 디바이스들 및 그 제조 방법들

Country Status (3)

Country Link
US (7) US9355978B2 (ko)
KR (1) KR101506084B1 (ko)
TW (1) TWI556390B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) * 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9355978B2 (en) 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US8937388B2 (en) * 2012-06-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9196529B2 (en) * 2013-09-27 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor devices
US9548280B2 (en) * 2014-04-02 2017-01-17 Nxp Usa, Inc. Solder pad for semiconductor device package
US9627285B2 (en) 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
US9543259B2 (en) * 2014-10-01 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with oval shaped conductor
JP6635328B2 (ja) * 2014-11-10 2020-01-22 ローム株式会社 半導体装置およびその製造方法
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9786617B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9450976B1 (en) * 2016-01-29 2016-09-20 International Business Machines Corporation Managing data traffic in the presence of a sensitive site
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10199318B2 (en) 2016-05-19 2019-02-05 Mediatek Inc. Semiconductor package assembly
US10312205B2 (en) * 2016-06-23 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20170372998A1 (en) * 2016-06-27 2017-12-28 Yenhao Benjamin Chen Sheet molding process for wafer level packaging
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
US10665559B2 (en) * 2018-04-11 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device, semiconductor package and method of manufacturing semiconductor package
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
US20200020657A1 (en) * 2018-07-15 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
CN109087589B (zh) 2018-10-22 2021-06-18 惠科股份有限公司 阵列基板、显示面板及显示装置
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device
JP7226472B2 (ja) 2020-05-26 2023-02-21 株式会社村田製作所 部品相互接続要素を備えた電子部品
IT202000024346A1 (it) * 2020-10-15 2022-04-15 St Microelectronics Srl Struttura di elettrodo con forma migliorata, e dispositivo elettronico comprendente la struttura di elettrodo
KR20220056309A (ko) * 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) * 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
TW479344B (en) 1999-11-15 2002-03-11 Amkor Technology Inc Core located input/output circuits
JPWO2003012863A1 (ja) * 2001-07-31 2004-12-09 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TW498530B (en) 2001-08-29 2002-08-11 Via Tech Inc Flip-chip pad and redistribution layer arrangement
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US20050012225A1 (en) 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
TWI249822B (en) 2004-07-14 2006-02-21 Megic Corp Chip structure with redistribution circuit, chip package and manufacturing process thereof
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
JP4777644B2 (ja) * 2004-12-24 2011-09-21 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
KR100596452B1 (ko) * 2005-03-22 2006-07-04 삼성전자주식회사 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
TWI268564B (en) * 2005-04-11 2006-12-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
KR100817079B1 (ko) 2006-12-05 2008-03-26 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR100969441B1 (ko) * 2008-06-05 2010-07-14 삼성전기주식회사 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
KR100979497B1 (ko) * 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
GB2464549B (en) 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
US7989356B2 (en) * 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
US7977783B1 (en) * 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
JP2012023065A (ja) 2010-07-12 2012-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US20120248599A1 (en) * 2011-03-28 2012-10-04 Ring Matthew A Reliable solder bump coupling within a chip scale package
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8735273B2 (en) 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US8912649B2 (en) 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9355978B2 (en) 2013-03-11 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US9245833B2 (en) 2012-08-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pads with openings in integrated circuits
US9269658B2 (en) 2013-03-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Ball amount process in the manufacturing of integrated circuit
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9281234B2 (en) 2013-03-12 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. WLCSP interconnect apparatus and method
US9013038B2 (en) 2013-03-15 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post-passivation interconnect structure and method of forming the same
US9559044B2 (en) 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US9048149B2 (en) 2013-07-12 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
US9018757B2 (en) 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
US9196529B2 (en) 2013-09-27 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor devices
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices

Also Published As

Publication number Publication date
US20150123269A1 (en) 2015-05-07
US20170033064A1 (en) 2017-02-02
US20160351518A1 (en) 2016-12-01
US10629555B2 (en) 2020-04-21
US9633963B2 (en) 2017-04-25
US20170221845A1 (en) 2017-08-03
US20140252610A1 (en) 2014-09-11
US9633961B2 (en) 2017-04-25
TWI556390B (zh) 2016-11-01
TW201436148A (zh) 2014-09-16
US9355978B2 (en) 2016-05-31
US20160254238A1 (en) 2016-09-01
US20150243613A1 (en) 2015-08-27
US9472522B2 (en) 2016-10-18
US10037955B2 (en) 2018-07-31
US9418952B2 (en) 2016-08-16
KR101506084B1 (ko) 2015-03-25

Similar Documents

Publication Publication Date Title
KR101506084B1 (ko) 패키징 디바이스들 및 그 제조 방법들
US9673160B2 (en) Packaging devices, methods of manufacture thereof, and packaging methods
US11527490B2 (en) Packaging devices and methods of manufacture thereof
KR101611772B1 (ko) 반도체 디바이스를 패키징하는 방법 및 장치
US9209140B2 (en) Semiconductor devices and methods of manufacture thereof
US9087732B1 (en) Wafer-level package device having solder bump assemblies that include an inner pillar structure
US10037953B2 (en) Contact pad for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190312

Year of fee payment: 5