KR20140106358A - 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법 - Google Patents

습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20140106358A
KR20140106358A KR1020130082920A KR20130082920A KR20140106358A KR 20140106358 A KR20140106358 A KR 20140106358A KR 1020130082920 A KR1020130082920 A KR 1020130082920A KR 20130082920 A KR20130082920 A KR 20130082920A KR 20140106358 A KR20140106358 A KR 20140106358A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
plasma
forming
substrate
layer
Prior art date
Application number
KR1020130082920A
Other languages
English (en)
Inventor
김동철
최용원
Original Assignee
김동철
최용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김동철, 최용원 filed Critical 김동철
Priority to KR1020130082920A priority Critical patent/KR20140106358A/ko
Publication of KR20140106358A publication Critical patent/KR20140106358A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

다이렉트 타입의 상압 플라즈마에 기체 상태의 순수(DIW: De-Ionized Water)를 혼합하여 O* 라디칼이 다량 공급되도록 하여 산화막 내에 존재하는 빈 공간을 최소화한다. 본 발명의 산화물 반도체 박막트랜지스터의 제조 방법은, 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체층을 증착하고 패터닝하는 단계; 패터닝된 상기 산화물 반도체층에 기체 상태의 순수(DIW: De-Ionized Water)가 공급되는 상압 습식 플라즈마 열처리를 수행하는 단계; 상기 산화물 반도체층 상에 식각 방지막(etch stop layer)을 형성하는 단계; 상기 식각 방지막이 형성된 기판 상에 소스 및 드레인을 형성하는 단계; 및 상기 소스 및 드레인이 형성된 기판 상에 보호막을 형성하는 단계를 포함한다.

Description

습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법{Wet plasma annealing apparatus and fabrication method of oxide semiconductor thin film transistor using the same}
본 발명은 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법에 관한 것으로서, 더 구체적으로는 디스플레이용 산화물 반도체의 불안정성을 감소할 수 있는 상압 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법에 관한 것이다.
종래의 박막 트랜지스터에 있어서, 액티브층은 통상적으로 비정질 실리콘(amorphous silicon)이나 다결정 실리콘(polysilicon)과 같은 반도체 물질로 구성된다. 그러나, 상기 액티브층이 비정질 실리콘으로 이루어질 경우, 전하의 이동도(mobility)가 낮아 고속으로 동작하는 표시 장치를 구현하기 어렵다. 또한, 상기 액티브층이 다결정 실리콘으로 구성되는 경우에는, 전하의 이동도는 높지만 문턱 전압이 불균일하여 추가적인 보상 회로가 요구되는 문제점이 있다.
한편, 저온 폴리 실리콘(low temperature polysilicon; LTPS) 공정을 이용하여 박막 트랜지스터를 제조하는 경우에는, 레이저 열처리 등과 같은 고비용의 공정이 요구되기 때문에 설비 투자 및 관리 비용이 높고 대면적을 갖는 기판에 적용하기 어려운 문제점이 있다.
특히, 고해상도 및 고속 구동 속도를 요구하는 능동형 유기발광 다이오드(Active Matrix Organic Light Emitting Diode: AMOLED) 및 Unltra Definition (UD) Thin Film Transistor-Liquid Crystal Display (TFT-LCD) 등의 디스플레이 패널을 구현하기 위해서는 기존의 비정질 실리콘 TFT는 낮은 전하이동도로 인하여, LTPS TFT는 대면적 균일도의 문제로 인하여 실제 제품으로의 적용이 쉽지 않은 실정이다.
이에 따라, 산화물 반도체를 기반으로 하는 박막 트랜지스터를 이용하여 상술한 바와 같은 실리콘 반도체 소자의 문제점을 해결하는 방법에 대한 연구가 주목을 받고 있다. ZnO, SnO2, IGZO(Indium Gallium Zinc Oxide), IZO (Indium Zinc Oxide) 등의 다양한 재료가 산화물 반도체로서 많이 연구되고 있다.
이러한 산화물의 경우에는 비정질 실리콘 TFT에 비하여 높은 이동도를 나타내고, LTPS TFT에 비해서는 대면적 균일도 측면에서 장점이 있으며, 공정이 비교적 용이하다는 특성이 있다. 또한 실리콘 반도체와는 다르게 소스, 드레인 전극을 반도체와 전기적 접합시킬 때, 추가적인 도핑 공정이 없이도 오믹 접합(ohmic contact)이 가능하기 때문에 많은 연구와 제품 개발이 진행되고 있다.
그러나, IGZO 계 산화물 반도체 박막을 박막 트랜지스터에 적용할 때에는 산화막의 생성 공정 이후 잔류된 빈 공간(vacancy)의 불규칙한 분포로 인해 산화막의 균일한 품질을 보장하기 어려운 문제가 있다. 이에 따라 문턱전압(Vth: Threshold Voltage)의 시프트가 발생하여 소자의 안정성이 떨어져 양산에 어려움이 있다.
본 발명은 상술한 바와 같은 기술적 배경에서 안출된 것으로서, 본 발명의 과제는 디스플레이용 산화물 반도체의 불안정성을 감소할 수 있는 상압 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법을 제공하고자 하는 것이다.
본 발명의 다른 과제는 디스플레이용 산화물 반도체의 열처리 과정을 저온, 상압으로 실시하여 제조 비용을 낮추면서도 TFT의 효율을 향상시키는 상압 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법을 제공하는 것이다.
이와 같은 과제를 해결하기 위하여 본 발명에서는, 다이렉트 타입의 상압 플라즈마에 기체 상태의 순수(DIW: De-Ionized Water)를 혼합하여 O* 라디칼이 다량 공급되도록 하여 산화막 내에 존재하는 빈 공간을 최소화한다.
본 발명의 일 면에 따른 산화물 반도체 박막트랜지스터의 제조 방법은, 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체층을 증착하고 패터닝하는 단계; 패터닝된 상기 산화물 반도체층에 기체 상태의 순수(DIW: De-Ionized Water)가 공급되는 상압 습식 플라즈마 열처리를 수행하는 단계; 상기 산화물 반도체층 상에 식각 방지막(etch stop layer)을 형성하는 단계; 상기 식각 방지막이 형성된 기판 상에 소스 및 드레인을 형성하는 단계; 및 상기 소스 및 드레인이 형성된 기판 상에 보호막을 형성하는 단계를 포함하여 이루어진다.
상기 상압 습식 플라즈마 열처리 단계는, 최대 400℃의 온도에서, Ar과 O2 가스를 플라즈마 소스로 하여 수행될 수 있다.
본 발명의 다른 면에 따른 습식 플라즈마 열처리 장치는, 기판을 적재할 수 있으며, 상기 기판을 가열할 수 있는 가열 선반; 상기 기판을 스캔하도록 상기 기판의 표면 위에서 왕복 운동을 할 수 있으며, 고주파 전압을 인가할 수 있는 전극부를 포함하는 플라즈마 헤드; 상기 전극부에 인가되는 고주파 전압에 의하여 플라즈마가 발생되는 플라즈마 영역; 상기 플라즈마 영역으로 플라즈마 소스 가스를 공급하는 가스 공급관; 액체 상태의 순수(DIW: De-Ionized Water)를 기체 상태의 순수로 만드는 버블러; 상기 기체 상태의 순수를 상기 버블러로부터 상기 가스 공급관으로 연결하는 순수 공급관; 상기 가스 공급관으로 상기 플라즈마 소스 가스에 포함되는 제1 가스를 공급하는 제1 공급관; 및 상기 가스 공급관으로 상기 플라즈마 소스 가스에 포함되는 제2 가스를 공급하는 제2 공급관을 포함하며, 상기 제2 공급관은 제3 공급관 및 제4 공급관으로 분기되어, 상기 제3 공급관은 상기 제1 공급관에 연결되고, 상기 제4 공급관은 상기 버블러로 연결된다.
상기 가열 선반은 상기 기판을 최대 400℃로 가열할 수 있으며, 상기 기판의 온도가 ±2% 내의 균일도를 갖도록 가열하는 것이 바람직하다.
상기 습식 플라즈마 열처리 장치는 상압 습식 플라즈마 열처리 장치이며, 상기 제1 가스는 산소, 상기 제2 가스는 Ar인 것이 바람직하다.
상기 습식 플라즈마 열처리 장치는 상기 제1, 제3, 및 제4 공급관을 통해 공급되는 가스를 각각 조절하기 위한 질량 흐름 제어기를 더 포함할 수 있으며, 상기 순수 공급관 내의 상기 기체 상태의 순수를 가열하는 관 가열부를 더 포함할 수도 있다.
상기 버블러에서 액체 상태의 순수의 온도는 70℃ 내지 100℃인 것이 바람직하다.
상술한 바와 같은 본 발명에 따르면, 디스플레이용 산화물 반도체에 사용되는 산화막 내의 빈 공간을 효과적으로 줄일 수 있다. 빈 공간이 최소화된 박막 트랜지스터는 안정성이 향상되어 수명이 늘어나고, 문턱전압이 일정하게 되어 품질이 향상된다. 이에 따라 최종 제품, 즉 대면적 디스플레이의 양산성을 높일 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 산화물 반도체의 제조 방법을 나타낸 공정 단면도이다.
도 2는 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리를 위한 장치의 개략도이다.
도 3은 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리에 의하여 산화막 내의 빈 공간이 채워지는 과정을 도시한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체의 제조 방법에 대하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 산화물 반도체의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 나타난 바와 같이, 기판(110) 상에 게이트 패턴(120)을 형성한다.
통상 기판(110)으로는 실리콘, 유리, 플라스틱 기판을 사용하며, 게이트 물질로는 ITO(Indium Tin Oxide)층을 스퍼터링하고 습식 식각을 통해 패턴(120)을 형성한다.
게이트 물질로 ITO 외에도 Al, Cr, Au, Ni 등의 금속 전극이나, AZO(Al-Zn-Oxide), GZO(Ga-Zn-Oxide), ZTO(Zn-Sn-O), IGZO(In-Ga-Zn-Oxide) 등이 사용될 수도 있다. 게이트 패턴(120)의 두께는 100-200 nm 로 할 수 있다.
다음, 도 1b에 나타난 바와 같이, 게이트 절연막(SiO2)(130)을 형성하고 채널층(액티브층)(140)을 증착한다.
게이트 절연막(130)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 등의 방법을 사용하여, 유전층으로서 SiO2, Al2O3, Si3N4 등의 물질을 20-200nm 정도의 두께로 증착한다.
그리고, 채널층을 형성하기 위하여 IGZO, GZO 등의 산화막 반도체 물질을 스퍼터링하고, 열처리를 수행한 다음, 패터닝을 통하여 채널층 패턴(140)을 형성한다.
다음, 형성된 채널층 패턴(140)에 대하여 상압 습식 플라즈마를 이용하여 열처리(annealing)한다. 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리는 형성된 IGZO 막질 내에 존재하는 빈 공간(vacancy)를 없애기 위한 것으로서, 빈 공간의 불규칙한 분포로 인한 산화막질의 품질 열화를 없애기 위한 것이다.
본 발명의 실시예에 따른 상압 습식 플라즈마 열처리는 일반적으로 사용되는 상압 플라즈마 소스에 플라즈마 점화(Plasma Ignition) 상태를 유지하면서 순수(DIW: De-Ionized Water)를 기체 상태로 공급하여 H*/O* 라디칼이 추가로 공급될 수 있도록 한다. 이 때 가열온도는 최대 400℃로 하여 플라즈마에서 생성된 라디칼이 산화막 내에서 용이하게 확산(diffusion)될 수 있도록 한다.
한편, 상술한 본 발명의 실시예에서는 채널층 패턴을 형성한 다음 상압 습식 플라즈마 열처리를 수행하는 것으로 설명하였지만, 채널층의 재료인 산화막 반도체 물질을 스퍼터링한 다음 채널층을 패터닝하는 단계 이전에 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리를 수행할 수도 있으며, 채널층 패터닝 이전과 이후 의 열처리 모두에 상압 습식 플라즈마 열처리를 적용할 수도 있다.
도 2는 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리를 위한 장치의 개략도이다.
도 2에 나타난 바와 같이, 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리 장치는, 크게 처리 모듈(210)과 제어 모듈(220)로 이루어지며, 처리 모듈(210)은 가열 선반(Heater)(211), 플라즈마 헤드(212), RF 매칭 네트워크(215), 버블러(213)를 포함하고, 제어 모듈(220)은 RF 제너레이터(225), 가스 공급관(221, 222, 242, 243), MFC(Mass Flow Controller)(231, 232, 233)을 포함한다.
산화물 반도체로 구성된 채널층이 형성된 기판(100)이 가열 선반(211)에 적재되면, 히터를 이용하여 기판(100)을 100℃ 내지 400℃로 가열하여 산화막 내에 라디칼이 흡수될 수 있는 1차적인 환경을 조성한다.
가열 선반(211)은 상기 기판의 온도가 ±2% 내의 균일도를 갖도록 가열할 수 있으며, 기판의 뒤틀림(glass warpage)을 막기 위하여 리프트 핀(Lift Pin)을 이용한 간접 가열 방식을 사용할 수 있다.
플라즈마 헤드(212)는 기판(100) 표면 위에서 왕복 운동을 통해 기판(100)을 스캔하도록 구성되어 있으며, 다이렉트 타입 CCP(Cathode Coupled Plasma)를 형성한다. 이와 같이 플라즈마 헤드(212)가 기판 표면 위에서 왕복 운동을 통해 기판을 스캔하도록 함으로써 대면적 기판에 대해 균일한 처리가 이루어질 수 있다.
플라즈마는 제어 모듈(220)의 RF 제너레이터(225)에 의해 발생되는 무선주파수에 의해 형성되며, RF 제너레이터(225)는 13.56MHz의 무선주파수를 발생시킬 수 있다. 이와 같이 발생된 무선주파수는 처리 모듈의 RF 매칭 네트워크(215)에 의해 매칭되어 플라즈마 헤드(212)로 전달되고, 가스 공급관(250)을 통해 전달되는 가스의 플라스마를 형성시킨다.
플라즈마 소스로는 Ar과 O2 가스가 사용되는데, Ar은 플라즈마 점화를 위한 것이고, O2는 O* 라디칼 형성을 위한 것이다. 이를 위하여 제어 모듈(220)에는 각각 O2와 Ar을 공급하기 위한 O2관(221)과 Ar관(222)이 구비되어 있다. Ar 가스는 플라즈마 소스로 사용되는 것 외에도 DIW 버블러(213)에서 순수를 기체 상태로 만들기 위해 사용되므로, Ar관(222)은 두 개의 관(242, 243)으로 나뉘어, 한쪽 관은 O2관(221)과 연결되고, 다른쪽 관(243)은 처리 모듈(210)의 DIW 버블러(213)로 연결된다. 각 가스관을 통해 공급되는 가스를 조절하기 위하여 세 개의 질량 흐름 제어기(MFC: Mass Flow Controller)(231, 232, 233)가 구비되어 있다.
DIW 버블러(213)는 액체 상태의 DIW에 Ar 가스를 공급하여 기체 상태로 만든다. 버블러(213)에서 순수의 온도는 70℃ 정도이며 최대 100℃가 될 수 있다.
기체 상태로 된 DIW는 DIW 관(214)을 통해 플라즈마 소스 가스인 Ar 가스 및 O2 가스를 공급하는 가스 공급관(250)과 연결되어 Ar 가스 및 O2 가스와 함께 플라즈마 헤드(212)로 공급된다. 이에 따라 DIW 기체는 플라즈마 형성 시에 추가적인 O* 라디칼을 생성한다. DIW 관(214)은 DIW를 기체 상태로 유지하기 위하여 가열되는 것이 바람직하며, 이를 위하여 관 가열부를 더 포함할 수 있다.
이제, CCP 타입 상압 플라즈마와 기체 상태의 DIW를 혼합하여 가열된 산화막에 O* 라디칼을 공급하면 O* 라디칼이 산화막 내의 빈 공간으로 흡수되어 빈 공간을 없애게 된다. 이때 기화된 H2O와 Ar과 O2의 혼합 가스에 의하여 O* 라디칼이 다량 공급될 수 있도록 플라즈마 점화 상태를 유지한다.
도 3은 본 발명의 실시예에 따른 상압 습식 플라즈마 열처리에 의하여 산화막 내의 빈 공간이 채워지는 과정을 도시한 것이다.
도 3에 나타난 바와 같이, 플라즈마를 이용해서 생성된 전자(e), 이온(I), 라디칼(R) 중 라디칼이 산화막 내로 침투하여 빈 공간(V)을 채운다.
라디칼이 산화막 내에서 원활히 확산될 수 있도록 기판의 하부를 가열하며, 플라즈마 내에 라디칼이 풍부히 포함되도록 하기 위하여 H2O를 기체 상태로 만들어 플라즈마에 공급한다.
이온보다는 라디칼이 빈 공간에 대해 화학적인 반응을 쉽게 하기 때문에 빈 공간이 용이하게 채워지며, 라디칼이 풍부한 상태를 만들기 위하여 진공 플라스마가 아닌 상압 플라즈마 방식을 사용한다. 산소 라디칼을 풍부하게 하기 위하여 상압 플라즈마에 O2 가스를 주처리 가스로 하고, 수증기를 추가함으로써 라디칼을 더욱 많이 발생시킬 수 있다.
이와 같이 빈 공간을 제거하여 형성된 산화막 반도체는 안정성이 향상되고, 문턱전압의 시프트 현상을 막을 수 있으므로 균일한 품질을 얻을 수 있다.
이와 같이 채널층(140)의 형성이 완료되면, 도 1c에 나타난 바와 같이, 채널 패턴(140) 위에 SiO2 등으로 식각 방지막(etch stop layer)(150)을 패터닝하고, 도 1d에 나타난 바와 같이, 소스 및 드레인(161, 162)을 형성한다. 소스/드레인(161, 162)은 ITO 등의 투명 전극 물질을 이용하여 형성될 수 있다.
마지막으로, 도 1e에 나타난 바와 같이, SiO2 등으로 보호막(passivation)(170)을 증착하고 컨택 패턴을 형성함으로써 산화물 반도체 TFT가 완성된다.
이상에서 바람직한 실시예를 기준으로 본 발명을 설명하였지만, 본 발명의 장치 및 방법은 반드시 상술된 실시예에 제한되는 것은 아니며 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서, 첨부된 특허청구의 범위는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.
100, 110: 기판 120: 게이트
130: 게이트 절연막 140: 채널
150: 식각방지막 161, 162: 소스 및 드레인
170: 보호막 210: 처리 모듈
220: 제어 모듈 211: 가열 선반(Heating chuck)
212: 플라즈마 헤드 213: 버블러
214: 수증기관 221: 산소관
222, 242, 243: Ar관 250: 가스 공급관
225: RF 제너레이터 215: RF 매칭 네트워크
231, 232, 233: 질량 흐름 제어기(MFC: Mass Flow Controller)

Claims (2)

  1. 기판 상에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 산화물 반도체층을 증착하고 패터닝하는 단계;
    패터닝된 상기 산화물 반도체층에 기체 상태의 순수(DIW: De-Ionized Water)가 공급되는 상압 습식 플라즈마 열처리를 수행하는 단계;
    상기 산화물 반도체층 상에 식각 방지막(etch stop layer)을 형성하는 단계;
    상기 식각 방지막이 형성된 기판 상에 소스 및 드레인을 형성하는 단계; 및
    상기 소스 및 드레인이 형성된 기판 상에 보호막을 형성하는 단계를 포함하는 산화물 반도체 박막트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 상압 습식 플라즈마 열처리 단계는,
    최대 400℃의 온도에서, Ar과 O2 가스를 플라즈마 소스로 하여 수행되는 산화물 반도체 박막 트랜지스터의 제조 방법.
KR1020130082920A 2013-07-15 2013-07-15 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법 KR20140106358A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130082920A KR20140106358A (ko) 2013-07-15 2013-07-15 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130082920A KR20140106358A (ko) 2013-07-15 2013-07-15 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019785A Division KR101339082B1 (ko) 2013-02-25 2013-02-25 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140106358A true KR20140106358A (ko) 2014-09-03

Family

ID=51754855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130082920A KR20140106358A (ko) 2013-07-15 2013-07-15 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140106358A (ko)

Similar Documents

Publication Publication Date Title
TWI514475B (zh) 形成無氫含矽介電層的方法
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
US7125758B2 (en) Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
CN105070724A (zh) Tft基板的制作方法及制得的tft基板
WO2015165164A1 (zh) 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置
CN101567392B (zh) 薄膜晶体管
CN102646715A (zh) 薄膜晶体管及其制造方法
US8975124B2 (en) Thin film transistor, array substrate and preparation method thereof
US10192903B2 (en) Method for manufacturing TFT substrate
US10629746B2 (en) Array substrate and manufacturing method thereof
CN104716092A (zh) 阵列基板的制造方法及制造装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
US10490756B2 (en) Method for fabricating flexible OLED panel and flexible OLED panel
KR101339082B1 (ko) 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법
KR20140106358A (ko) 습식 플라즈마 열처리 장치 및 이를 이용한 산화물 반도체 박막트랜지스터의 제조 방법
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
CN105572990A (zh) 阵列基板及其制造方法、液晶显示面板
US20140339536A1 (en) Tft with insert in passivation layer or etch stop layer
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
WO2018045612A1 (zh) 氧化物薄膜晶体管的制备方法
CN103123902A (zh) 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置
US10748759B2 (en) Methods for improved silicon nitride passivation films
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination