KR20140099503A

KR20140099503A - 금속 표면 처리 방법

Info

Publication number: KR20140099503A
Application number: KR1020147016983A
Authority: KR
Inventors: 레노라 엠. 토스카노; 어니스트 롱; 비톨드 포; 도나 코로즈; 카추추구 코야스; 케이스케 니수
Original assignee: 맥더미드 애큐맨, 인코포레이티드
Priority date: 2011-11-22
Filing date: 2012-11-16
Publication date: 2014-08-12
Also published as: ES2906613T3; EP2783399A4; CN105593404B; TW201331416A; WO2013078077A2; WO2013078077A3; CN105593404A; US20120061698A1; EP2783399B1; EP2783399A2; TWI479049B

Abstract

금속 표면 상의 부식을 감소시키고 및/또는 처리된 표면의 반사율을 증가시키도록 금속 표면을 처리하는 방법으로서, a) 무전해 니켈 도금 용제로 금속 표면을 도금하는 단계와, 그 후에 b) 무전해 니켈 도금된 표면 상에 실버를 침지 도금하여, 금속 표면의 부식이 실질적으로 방지되고 및/또는 실버 도금된 표면의 반사율이 실질적으로 개선되는 단계를 포함한다. 처리 방법은 예를 들어, 전자 패키징 응용들 및 발광 다이오드들(LED들)의 제조에 있어서, 금속 표면의 납땜성을 증가시키는데 유용하다.

Description

금속 표면 처리 방법{METHOD FOR TREATING METAL SURFACES}

본 출원은 현재 계류 중인, 2010년 9월 10일 출원된, 미국 출원 제 12/879,672호의 일부 계속 출원이고, 그 주제는 여기에 전체를 참조하여 통합되어 있다.

본 발명은 금속 표면 상의 부식을 감소시키고 및/또는 처리된 금속 표면들의 반사율을 증가시키도록 금속 표면들을 처리하는 방법에 관한 것이다.

인쇄 회로 기판(PCB) 제조 프로세스들은 일반적으로 향상된 성능에 대한 증가된 수요 때문에 부분적으로 많은 단계들을 포함한다. PCB들 상의 표면 회로들은 보통 어셈블리 내의 다른 디바이스들과 양호한 기계적 및 전기 연결을 제공하도록 코팅되는 구리 및 구리 합금 재료들을 포함한다. 인쇄 회로 기판들의 생산에서, 제 1 단계는 회로 기판을 제공하는 단계를 포함하고 제 2 단계는 회로 기판 상에 다양한 부품들을 장착하는 단계를 포함한다.

일반적으로 회로 기판에 부착될 수 있는 부품들의 2개의 유형들이 있다: a) 기판 내의 홀(hole)을 통해 레그들(leg) 각각을 통과시키고 레그 주위의 홀이 땜납으로 충전되는 것을 보장하여 회로 기판에 부착될 수 있는, 레지스터들, 트랜지스터들 등과 같은, 레그된 부품들과; b) 적합한 접착제로 접착하거나 또는 평평한 접촉 영역을 납땜하여 기판의 표면에 부착되는, 표면 장착 디바이스들.

도금된 스루 홀(through-hole) 인쇄 회로 기판들은 일반적으로 단계들의 다음 순서를 포함하는 프로세스에 의해 제조될 수 있다:

1) 구리 클래드 라미네이트(copper clad laminate)를 통해 홀들을 뚫는 단계와;

2) 홀들 내 및 표면 상의 무전해 구리를 도금하도록 표준 도금 스루 홀 사이클을 통해 기판들을 프로세스하는 단계와;

3) 도금 마스크를 적용하는 단계와;

4) 홀들 내 및 노출된 회로 상에서 원하는 두께로 구리를 전기 분해 도금하는 단계와;

5) 부식 방지막의 역할을 하도록 홀들 내 및 노출된 회로 상의 주석을 전기 분해 도금하는 단계와;

6) 도금 방지막을 벗기는 단계와;

7) 노출된 구리(즉, 주석으로 도금되지 않은 구리)를 에칭하는 단계와;

8) 주석을 벗기는 단계와;

9) 솔더 마스크를 적용하고, 이미징하고 개발하여 솔더 마스크가 접속 영역들을 제외하고 실질적으로 전체 기판 표면을 덮는 단계와;

10) 납땜될 영역들에 보호 땜질 가능 층을 도포하는 단계.

단계들의 다른 순서들도 또한 사용될 수 있고 일반적으로 기술 분야의 당업자들에게 잘 알려져 있다. 또한, 담수 세척이 각각의 단계 사이에 삽입될 수 있다. 제 1 단계에서 인쇄 회로 기판들을 준비하도록 사용될 수 있는 단계들의 순서들의 다른 예들이 예를 들어, 미국 특허 제 6,319,543호(Soutar 외), 미국 특허 제 6,656,370호(Toscano 외), 및 미국 특허 제 6,815,126호(Fey 외)에 설명되어 있고, 그 각각의 주제는 전체를 참조로 하여 여기에 통합되어 있다.

솔더 마스킹(solder masking)은 솔더 패드들, 표면 장착 패드들, 및 도금된 스루 홀들을 제외한, 인쇄 회로 기판의 전체 영역이 선택적으로 유기 폴리머 코팅으로 덮이는 작업이다. 폴리머 코팅은 어셈블리 동안 땜납의 비바람직한 유동을 방지하도록 패드들 주위의 댐(dam)같이 행동하고 또한 컨덕터들 사이의 전기 절연 저항을 향상시키고 환경 보호를 제공한다. 솔더 마스크 복합체는 일반적으로 기판과 양립할 수 있는 에폭시 수지이다. 솔더 마스크는 원하는 패턴으로 인쇄 회로 기판 상에 스크린 인쇄될 수 있거나 또는 표면 상에 코팅되는 포토이미지성 솔더 마스크일 수 있다.

접촉 영역들은 와이어-본딩 영역들, 칩 부착 영역들, 납땜 영역들 및 다른 접촉 영역들을 포함한다. 접촉 피니시들(finish)은 양호한 납땜성, 양호한 와이어 본딩 성능 및 높은 부식 저항을 제공해야 한다. 몇몇의 접촉 피니시들은 또한 높은 전도율, 높은 마모 저항, 및 높은 부식 저항을 제공해야 한다. 전형적인 종래 기술의 접촉 피니시 코팅은 다른 코팅들이 또한 기술 분야의 숙련자들에게 잘 알려져 있음에도 불구하고, 상부 상의 전해 골드 층에 의한 전해 니켈 코팅을 포함할 수 있다.

납땜은 일반적으로 다양한 물품들에 대해 기계적, 전기 기계, 또는 전자 연결들을 하기 위해 사용된다. 접합부들의 기대되는 기능들 사이의 차이는 각각의 적용이 표면 준비에 대한 특정한 필요 조건들을 갖기 때문에 중요하다. 3개의 납땜 적용들 중에서, 전자 연결들을 만드는 것이 가장 수요가 많다.

인쇄 회로 기판과 같은 전자 패키징 디바이스들의 제조에서, 기판에 대한 전자 부품들의 연결들은 기판 상의 스루 홀들, 인근의 패드들, 랜드들 및 연결의 다른 지점들(총체적으로, "접속 영역들")에 부품들의 납을 납땜하여 만들어진다. 일반적으로 연결들은 웨이브 납땜 기술들에 의해 발생한다. 따라서 전자 패키징 디바이스들은 예를 들어, 인쇄 회로 기판 상의 전극들에 납땜될 수 있는, 발광 다이오드들(LED들)을 포함한 다른 전자 유닛들을 수용할 수 있다.

여기에 사용된 바와 같이, "LED"는 가시광선, 자외선, 또는 적외선을 방출하는 다이오드를 일컫는다. LED들은 많은 장점들을 가진 고체 상태 광원들이다. LED들은 믿을 수 있는 방식으로 높은 휘도를 가진 광선을 제공할 수 있고 그 중에서도 디스플레이, 신호등 및 방향 표시등에서 적용된다. 몇몇의 실시예들에서, LED들은 밑에 있는 기판 상에 함께 배열된 복수의 LED 셀들과 LED 패키지로서 조립될 수 있고 또한 직렬로 함께 연결될 수도 있다.

LED들의 하나의 종류는 갈륨, 인듐 또는 알루미늄과 같은 하나 이상의 Ⅲ족 원소들 및 질소의 Ⅴ족 원소로부터 제조된다. 이 Ⅲ족 질화물 LED들은 가시 스펙트럼을 가로질러 스펙트럼의 자외선 레짐(regime)을 향해 광선을 방출할 수 있다. 다른 LED들은 스펙트럼의 황색, 빨간색 및 적외선 영역들에서 방출하는, Ⅲ-인화물 및 Ⅲ-비화물 재료 시스템들로부터 만들어질 수 있다.

전통적으로, LED들은 기판 상에 n-도핑 영역, 액티브 영역 및 p-도핑 영역을 증착하여 제조된다. LED들에 대한 현대의 생산 방법들에서, 발광 층 시퀀스는 종종 성장 기판 상에서 제 1 성장되고, 그 뒤에 새로운 캐리어에 적용되고, 성장 기판이 분리된다. 이 방법은 한편으로는 성장 기판들, 특히 비교적 값비싼, 질화물 화합물 반도체들의 생산을 위해 적합한 성장 기판들이 재사용될 수 있다는 장점을 갖는다. 박막 기술로서 지칭된, 이 방법은 또한 원래 기판의 분리가 예를 들어, 회피될 광전자 디바이스에 의해 생성되거나 또는 검출되는 방사선의 증가된 흡수 및 낮은 전기 전도율과 같은, 단점들을 허용한다는 장점을 갖는다.

고효율의 LED들의 생산하기 위한 다른 기술은 소위 "플립-칩(flip-chip)" 기술이다. 이러한 디바이스는 예를 들어, 미국 특허 제 6,514,782호에 개시되어 있고, 그 주제는 여기에 전체를 참조로 하여 통합되어 있다. 직접적인 납땜 연결에 의해 n 접촉부 및 p 접촉부 둘 다에 의해 캐리어 기판에 연결되는 방사선 방출 반도체 칩이 여기에 개시되어 있다.

박막 기술 및 플립-칩 기술 둘 다에서, 반사 접촉부로서 반도체 칩과 캐리어 기판 사이의 접촉부를 형성하는 것이 유리하다. 이 방법에서, 접촉부를 향하는 광전자 디바이스에 의해 생성되거나 또는 검출된 방사선의 관통이 회피되고 그 결과 흡수 손실이 감소된다.

박막 반도체 본체는 예를 들어, 캐리어 본체에 전기적 접촉에 의해 연결된다. 몇몇의 제조 방법들에서, 땜납 층과 캐리어 본체의 재료들은 재료들이 합금, 특히, 공정 합금을 형성할 수 있는 방식으로 서로 일치하도록 제조되고, 다시 말해서, 야금 배리어(barrier)는 땜납 층과 캐리어 본체 사이에 존재한다.

LED들을 제조하는 다른 방법들은 예를 들어, 미국 특허 공개 제 2005/0023548호(Bhat 외), 미국 특허 공개 제 2011/0101394호(McKenzie 외), 미국 특허 제 7,595,453호(Palmteer 외), 및 미국 특허 공개 제 2009/0103005호(Nakazato 외)에 개시되어 있고, 그 각각의 주제는 여기에 전체를 참조하여 통합되어 있다.

납땜 작업을 용이하게 하도록, 스루 홀들, 패드들, 랜드들 및 연결의 다른 지점들이 배열되어 그 다음의 납땜 프로세스들을 잘 받아들이게 된다. 따라서, 이 표면들은 전자 부품들의 납 또는 표면들과 필수적인 전도성 연결을 허용하도록 땜납에 의해 용이하게 젖어 있어야 한다. 이 필요 때문에, 인쇄 회로 제조자들은 이 표면들의 납땜성을 보존하고 향상시키는 다양한 방법들을 고안하여 왔다.

논의가 되고 있는 표면들의 양호한 납땜성을 제공하는 하나의 수단은 땜납의 사전 코팅을 표면들에 제공하는 것이다. 그러나, 인쇄 회로 제조에서, 이 방법은 몇몇의 결점들을 갖는다. 특히, 이 영역들에 땜납을 선택적으로 제공하는 것이 쉽지 않기 때문에, 기판의 모든 전도성 영역들은 땜납 도금되어야 하고, 이것은 솔더 마스크의 추후의 적용에 대해 심각한 문제들을 야기할 수 있다.

필요한 영역들에만 땜납을 선택적으로 적용하려는 다양한 시도들이 있어왔다. 예를 들어, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 4,978,423호는 땜납 도금된 접속 영역들 위의 유기 부식 방지막들의 사용에 뒤이어 솔더 마스크의 적용 전의 구리 트레이스들(trace)로부터의 주석-납의 선택적 스트립핑(stripping)을 포함한다. 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 5,160,579호는 공지된 선택적인 땜납 프로세스들의 다른 예들을 설명하고 있다.

구리 표면들에 대한 직접적인 납땜은 어려울 수 있고 일관성이 없을 수 있다. 이 문제들은 주로 구리 표면들을 깨끗하게 하고 납땜 작업에 걸쳐 산화가 없게 유지하는 무능 때문이다. 다양한 유기 처리들은 손쉽게 납땜 가능한 상태에서 구리 표면들을 보존하도록 개발되어 왔다. 예를 들어, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 5,173,130호(Kinoshita 외)는 구리 표면들의 납땜성을 보존하도록 구리 사전-플럭스들로서 특정한 2-알킬벤즈이미다졸들의 사용을 설명하고 있다. Kinoshita에 의해 설명된 것과 같은 처리들은 성공적인 것으로 판명되었지만 여전히 그 신뢰성을 향상시킬 필요가 있다.

이 표면들의 양호한 납땜성을 조정하는 다른 수단은 표면들을 골드, 팔라듐 또는 로듐의 최종 피니시 코팅으로 도금하는 것이다. 예를 들어, 미국 특허 제 5,235,139호는 무전해 니켈 붕소로 납땜될 구리 영역들을 도금하여 골드와 같은 귀금속 코팅이 후속되는 금속 최종 피니시를 성취하는 방법을 설명한다. 또한, 미국 특허 제 4,940,181호는 무전해 구리의 도금, 뒤이어 전해 구리 도금, 뒤이어 니켈 도금 뒤이어 납땜 가능한 표면으로서 골드 도금을 설명하고, 미국 특허 제 6,776,828호는 무전해 구리 도금, 뒤이어 침지 골드 도금을 설명한다. 이 프로세스들은 양호하게 작동하지만 시간 소모가 크고 상대적으로 고가이다.

이 표면들의 양호한 납땜성을 조정하는 또 다른 수단은 실버의 최종 코팅으로 표면들을 무전해 도금하는 것이다. 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 5,322,553호 및 미국 특허 제 5,318,621호는 무전해 니켈로 구리 클래드 인쇄 회로 기판들을 코팅하고 추후에 무전해 실버로 기판들을 도금하는 구리 클래드 인쇄 회로 기판들의 처리 방법을 설명하고 있다. 무전해 실버 배스(bath)는 두꺼운 증착을 제공하도록 지지 금속의 표면 상에서 도금한다.

그 각각의 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 6,773,757호 및 미국 특허 제 5,935,640호에서 논의된 바와 같이, 침지 실버 증착들은 인쇄 회로 기판들의 제조에서 특히 유용한, 훌륭한 납땜성 보존제들이다. 침지 도금은 치환 반응으로부터 비롯되는 프로세스이고, 도금된 표면이 녹아서 용제가 되고 동시에 도금된 금속은 도금 용제로부터 표면 상으로 증착한다. 침지 도금은 일반적으로 표면들의 이전의 활성화 없이 시작한다. 도금될 금속은 일반적으로 표면 금속보다 더 불활성이다. 따라서 침지 도금은 보통 무전해 도금보다 상당히 제어하기 쉽고 상당히 더 비용 효율적이며, 이는 도금 이전의 표면들의 활성화를 위한 정교한 자가 촉매 도금 용제들 및 프로세스들을 필요로 한다.

침지 실버 증착의 사용은 갈바닉 어택(galvanic attack)이 솔더 마스크와 구리 트레이스 사이의 인터페이스에서 구리 트레이스를 부식시킬 수 있는 SMIA(solder mask interface attack)의 가능성 때문에 문제가 많을 수 있다. SMIA는 또한 솔더 마스크 인터페이스에서 솔더 마스크 틈 부식과 갈바닉 어택으로서 지칭된다. 문제는 솔더 마스크 구리 인터페이스에서 갈바닉 어택에 관한 것이고, 이 계면 갈바닉 어택은 솔더 마스크 구리 계면 구조와 침지 도금 메커니즘의 결과로서 발생한다.

갈바닉 부식은 2개의 다른 금속들의 접합에 의해 야기된다. 금속에서의 차이점들은 그 자체가 변하는 금속의 구성으로서 간주될 수 있거나 또는 그레인 바운더리에서의 차이점들 또는 제조 프로세스로부터의 국소적 전단 또는 토크(torque)로서 간주될 수 있다. 환경 또는 금속 표면의 동질성의 대부분의 어떤 결여는 포텐셜에서의 차이를 야기하는, 갈바닉 부식 어택을 시작할 수 있다. 다른 금속들 사이의 접촉은 또한 2개 이상의 다른 금속들의 포텐셜에서의 차이 때문에, 유동하는 갈바닉 전류를 야기한다. 갈바닉 부식은 하나의 금속이 예를 들어, 구리 위의 실버와 같이, 더 불활성인 금속으로 코팅될 때 발생할 수 있고, 어떤 노출된 구리는 이 프로세스를 또한 가속화할 수 있다. 더 높은 실패율과 가속화된 부식은 원소 황과 황화 수소와 같은 감소된 황 가스들의 높은 레벨들을 가진 환경에서 보인다.

여기에 설명된 바와 같이, 실버 층의 형성은 또한 LED들의 제조에서 바람직하다. 설명된 바와 같이, 예를 들어, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 공개 제 2004/0256632호에서, 광전자 반도체 칩, 예를 들어, LED와 캐리어 기판 사이에 반사 접촉부를 형성하여, 접촉부를 향하는 광전자 반도체 칩에 의해 생성되거나 또는 검출되는 관통이 회피되고 흡수 손실이 감소되는 것이 바람직하다. Stein은 질화물을 함유한 반도체 층과 실버 또는 골드를 함유한 반사 층 사이에 플래티늄, 팔라듐, 또는 니켈을 함유한 매우 얇은 층을 배열하는 단계를 설명한다. 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 공개 제 2007/0145396호(Wantanabe)는 LED의 광 추출 효율을 향상시켜서 LED의 수명과 전력을 증가시키고 투명 기판 상에 제 1 전도층, 액티브 층 및 제 2 전도층을 라미네이트하여 형성된 반도체 층과, 보호층 사이에 실버 합금을 포함한 광 반사 층을 정렬시켜 전력 소비를 감소시킨다. 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 공개 제 2005/0023548호(Bhat 외)는 LED와 서브마운트가 상호 연결에 의해 다른 디바이스 상에 표면 장착될 수 있도록 플립 칩 반도체 LED에 대한 마운트(mount)를 설명한다.

금속 표면 상의 부식을 방지하도록 금속 표면들을 처리하는 다양한 방법들이 제안되었지만, 부식을 방지하고 및/또는 처리된 금속 표면들의 반사율을 증가시키기 위한 추가 프로세스들이 필요하다.

본 발명의 목적은 밑에 있는 금속 표면들의 부식을 감소시키는 향상된 수단을 제공하는 것이다.

본 발명의 다른 목적은 이러한 금속 표면들의 갈바닉 부식을 방지하는 향상된 수단을 제공하는 것이다.

본 발명의 또 다른 목적은 금속 표면들의 납땜성을 보존하고 향상시키는 향상된 수단을 제안하는 것이다.

본 발명의 또 다른 목적은 녹 및 부식에 약한 실버 증착부에서 구리 구멍들(copper pore)을 제거하는 것이다.

본 발명의 또 다른 목적은 인쇄 회로 기판들, 전자 패키징 및 LED들 상의 실버 증착부들을 통한 구리의 이동을 실질적으로 제거하는 것이다.

본 발명의 또 다른 목적은 LED들의 제조 동안 실버 표면들의 반사율을 증가시키는 것이다.

본 발명의 또 다른 목적은 실버 표면 상의 LED의 장착을 위해 기판 상에 납땜 가능한 실버 표면을 제공하는 것이다.

그 목적을 달성하기 위해, 본 발명은 금속 표면을 처리하는 방법에 관한 것이고, 방법은:

a) 금속 표면 상에 무전해 니켈 도금을 수용하도록 금속 표면을 준비하는 단계와;

b) 무전해 니켈 도금 용제로 금속 표면을 도금하는 단계와; 그 후에,

c) 무전해 니켈 도금된 표면 상에 실버를 침지 도금하는 단계를 포함하고,

금속 표면의 부식은 실질적으로 방지되고 및/또는 실버 도금된 표면의 반사율은 실질적으로 향상된다.

본 발명은 금속 표면을 처리하는 방법에 관한 것이고, 방법은:

a) 금속 표면 상에 니켈 도금을 수용하도록 금속 표면을 준비하는 단계와;

b) 니켈 도금 용제로 금속 표면을 도금하는 단계와; 그 후에,

c) 니켈 도금된 표면 상에 실버를 침지 도금하는 단계를 포함하고,

특히 바람직한 실시예에서, 금속 표면 상에 도금된 니켈은 2 중량% 내지 12 중량%의 인 또는 0.0005 중량% 내지 0.1 중량%의 황을 포함한다.

금속 표면은 예를 들어, 아연, 철, 주석, 니켈, 납 또는 구리 및 상기 건들의 합금들을 포함하는, 실버보다 덜 양전성의 어떤 금속일 수 있다. 바람직한 실시예에서, 금속 표면은 구리 또는 구리 합금 표면이다.

바람직하게는, 금속 표면과 도금 조성물이 접촉하기 전에, 금속 표면이 세척된다. 예를 들어, 세척은 산성 세정액 조성물 또는 기술 분야에 잘 알려진 다른 이러한 세정액 조성물을 사용하여 성취될 수 있다.

니켈 도금은 바람직하게는 무전해로 성취되지만 또한 전기 분해로 도금될 수 있다. 무전해 니켈 도금은 니켈 이온들의 자가 촉매적이거나 또는 화학적 환원이고 따라서 니켈이 기판 상에 증착되고 니켈이 도금될 수 있는 어떤 금속 기판 상에서 사용될 수 있다.

특정한 금속 표면들 상에 니켈을 성공적으로 도금하기 위해서, 표면들과 무전해 니켈 도금 배스가 접촉하기 전에 귀금속 액티베이터(activator)로 표면들을 활성화시킬 필요가 있다. 귀금속 액티베이터는 일반적으로 콜로이드성 또는 이온 팔라듐, 골드 또는 실버를 포함하고 무전해 단계 전에 실행된다.

예를 들어, 금속 표면이 구리 또는 구리 합금을 포함할 때, 표면 상에 무전해 니켈 도금을 수용하도록 표면을 준비하는 단계는 (ⅰ) 무전해 니켈 인 배스 전의 귀금속 액티베이터와, 또는 (ⅱ) 무전해 니켈 인 배스 전의 매우 얇은 니켈 층을 생성하는 디메틸아미노 보레인 프리 딥(dimethylamino borane pre-dip)의 사용을 포함할 수 있다. 어느 예에서, 접착성 및 균일한 증착이 금속 표면 상에서 형성된다.

임의로, 금속 표면은 또한 나중의 결합의 크기 및 신뢰도를 증가시키도록 마이크로 에칭될 수 있다. 구리 또는 구리 합금 금속 표면들의 경우에, 마이크로에칭은 (ⅰ) 과산화황 마이크로에칭, (ⅱ) 제 2 구리 클로라이드 마이크로 에칭, 또는 (ⅲ) 과황산염 마이크로에칭을 포함할 수 있다. 각각의 경우에서, 마이크로에칭이 금속 표면을 균일하게 거칠게 하는 것이 바람직하다. 마이크로에칭제와의 접촉 시간 및 온도는 예를 들어, 사용된 마이크로에칭제의 유형과 균일하게 거친 금속 표면을 얻은 금속 표면의 특성들에 따라 변할 수 있다.

마이크로에칭 후에, 도금 배스와의 접촉 전에, 금속 표면은 다음의 무전해 도금을 시작할 수 있는 촉매 귀금속 사이트들로 금속 표면을 코팅하기 위해, 상술된 바와 같이, 귀금속 액티베이터에 의해 활성화될 수 있다.

따라서 금속 표면은 약 2μin 내지 약 50μin의 니켈, 더 바람직하게는 약 100μin 내지 약 250μin의 니켈을 도금하는데 충분한 시간과 온도에서, 무전해 니켈 도금 배스와 접촉된다.

하나의 실시예에서, 본 발명에서 사용하기 위한 적합한 무전해 니켈 도금 배스는:

a) 니켈 이온 소스와;

b) 환원제와;

c) 착화제와;

d) 하나 이상의 배스 안정제들; 및

e) 하나 이상의 첨가제들을 포함한다.

니켈 이온 소스는 니켈 이온들의 임의의 적합한 소스일 수 있고, 바람직하게는 니켈 브로마이드, 니켈 플루오로보레이트, 니켈 설포네이트, 니켈 설파메이트, 니켈 알킬 설포네이트, 니켈 설페이트, 니켈 클로라이드, 니켈 아세테이트, 니켈 하이포포스파이트 및 상기 것들 중 하나 이상의 조합들로 구성된 그룹으로부터 선택된 니켈 염이다. 바람직한 실시예에서, 니켈 염은 니켈 설파메이트이다. 다른 바람직한 실시예에서, 니켈 염은 니켈 설페이트이다.

환원제들은 일반적으로 보로하이드라이드 및 하이포포스파이트 이온들을 포함한다. 일반적으로, 무전해 니켈 도금은 가장 바람직한 나트륨 하이포포스파이트와 함께, 환원제로서 하이포포스파이트 이온들을 이용하여 실행된다. 다른 환원제들은 제한 없이 예로써, 나트륨 보로하이드라이드, 디메틸아민 보란, 하이드라진 및 하이드로겐을 포함한다.

용제 내의 안정제들은 금속성(무기물) 또는 유기물일 수 있다. 무전해 니켈 도금 용제들 내에서 흔히 사용되는 금속 안정제들은 납 아세테이트와 같은, Pb, Sn, 또는 Mo 화합물들을 포함한다. 흔히 사용되는 유기 안정제들은 티오유레아(thiourea)와 같은 황 화합물들("S 화합물들")을 포함한다. 착화제들은 구연산, 젖산, 또는 사과산을 포함한다. 나트륨 수산화물은 또한 용제의 pH를 유지하도록 무전해 니켈 배스 내에 포함될 수 있다.

여기서 설명된 바와 같이, 무전해 니켈 도금 용제는 황 및/또는 인으로부터 선택된 하나 이상의 첨가제들을 포함할 수 있다. 황은 바람직하게는 2가 황으로서 도금 용제 내에서 사용할 수 있고 인은 일반적으로 하이포포스파이트로서 도금 용제에서 사용할 수 있다. 2가 황이 무전해 니켈 도금 용제 내에 존재한다면, 황산, 황산 또는 메탄 설폰산과 같은 산성 소스로부터 존재하는 황을 제한하지 않고서, 약 0.1ppm 내지 약 3ppm, 더 바람직하게는 약 0.2ppm 내지 약 1ppm의 농도로 존재하는 것이 바람직하다. 또한, 발명자들은 니켈 설파메이트가 본 발명에 따라 니켈 염으로서 사용된다면, 황 및/또는 인의 적어도 최소량이 무전해 니켈 도금 배스 내에 포함되어야 한다는 것을 알아내었다. 특히 바람직한 실시예에서, 금속 표면 상에 도금된 니켈은 약 2 중량% 내지 약 12 중량%의 인 및/또는 0.0005 중량%의 황 내지 0.1 중량%의 황을 포함한다. 인 및/또는 황의 상기 양의 포함이 향상된 침지 실버 증착을 성취하는데 유익하다는 것이 예기치 않게 알려졌다.

니켈 이온들은 프로세스에서 산화되는 화학 환원제들의 작용에 의해 무전해 니켈 도금 배스 내의 니켈로 환원된다. 촉매는 기판 상의 니켈의 최종 증착을 발생시키도록 환원 산화 반응을 허용하는, 기판 상의 금속 표면 또는 기판일 수 있다.

무전해 도금 증착 속도는 또한 적절한 온도, pH 및 금속 이온/리듀서(reducer) 농도를 선택하여 제어된다. 착화제들은 또한 무전해 배스의 자발적인 분해에 대한 포텐셜을 감소시키도록 촉매 억제제들로서 사용될 수 있다.

금속 표면 상에 도금된 무전해 니켈의 총 두께는 일반적으로 약 1μin 내지 약 500μin의 범위, 바람직하게는 약 100μin 내지 약 250μin의 범위 내에 있다.

무전해 니켈의 층이 금속 표면 상에 도금되었다면, 무전해 니켈 도금된 금속 표면은 그 후에 실버 층을 제공하도록 침지 실버 도금된다. 상술된 바와 같이, 침지 실버 증착은 훌륭한 납땜성 보존제이고 특히 인쇄 회로 기판들의 제조에서 유용하다. 본 발명에 따라 무전해 니켈 도금에 뒤이어 침지 실버 도금에 의해 성취된 납땜성은 회로들의 표면들 상의 갈바닉 부식의 예기치 않은 환원, 녹 및 부식이 생기기 쉬운 구리 구멍들의 환원, 및 용례들을 결합하기 위한 프로세스 윈도우의 증가를 야기한다. 이것은 인쇄 회로 기판에서, 예를 들어, 표면들이 와이어 결합될 수 있기 때문에 유용하다. 또한, 본 발명의 프로세스는 균일한 실버 커버리지와 실버 표면의 증가된 반사율을 야기한다.

하나의 실시예에서, 본 발명의 침지 실버 도금 배스는:

a) 실버 이온의 가용성 소스와;

b) 산과;

c) 산화제; 및

d) 선택적으로, 하지만 바람직하게는, 이미다졸 또는 이미다졸 유도체를 포함한다.

실버 침지 도금 용제는 일반적으로 산 수성 매트릭스 내의 실버 이온의 가용성 소스를 포함한다. 실버 이온의 가용성 소스는 예를 들어, 유기 또는 무기 실버 염들을 포함한, 다양한 실버 화합물들로부터 비롯될 수 있다. 바람직한 실시예에서, 실버 이온의 소스는 실버 질산염이다. 도금 용제 내의 실버의 농도는 일반적으로 약 0.1g/l 내지 약 25g/l, 바람직하게는 약 0.5g/l 내지 약 2g/l의 범위 내에 있을 수 있다.

다양한 산들은 예를 들어, 플루오로 붕산, 염산, 인산, 메탄 설폰산, 질산 및 상기 것들 중 하나 이상의 조합들을 포함하는, 실버 침지 도금 용제에서 사용하는데 적합하다. 하나의 실시예에서, 메탄 설폰산 또는 질산이 사용된다. 도금 용제 내의 산의 농도는 일반적으로 약 1g/l 내지 약 150g/l의 범위 내에 있지만 바람직하게는 약 5g/l 내지 약 50g/l의 범위 내에 있다.

실버 침지 도금 용제는 또한 무전해 니켈 도금된 기판 상에 균일한 실버 커버(covering)를 생성하기 위해 산화제를 포함한다. 나트륨 메타-니트로벤젠설포네이트, 파라-니트로페놀, 3,5-디니트로살리실산, 및 3,5-디니트로벤젠산과 같은 니트로 아로마틱 화합물들이 이 점에서 바람직하다. 바람직한 실시예에서, 디니트로 화합물은 3,5-디니트로살리실산이다. 용제에서 산화제의 농도는 약 0.1g/l 내지 약 25g/l의 범위 내에 있을 수 있지만, 바람직하게는 약 0.5g/l 내지 약 2g/l의 범위 내에 있을 수 있다.

제안된 적용에서 전자 거동하기 위해 침지 실버 도금에 대한 경향을 또한 감소시키도록, 특정한 첨가제들이 또한 도금 배스 자체 내의 첨가제들의 결합에 의해 또는 도금된 표면과 첨가제들의 나중의 처리에 의해 도금된 증착 내에 포함될 수 있다. 이 첨가제들은 패티 아민, 패티 산, 패티 아미드, 4차 염, 암포테릭 염, 수지 아민, 수지 아미드, 수지 산, 및 상기 것들의 혼합물들로 구성된 그룹으로부터 선택될 수 있다. 첨가제들의 예들이 예를 들어, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 7,267,259호에 설명되어 있다. 침지 실버 도금 배스 또는 나중의 표면 처리 조성 내의 상기 첨가제들의 농도는 일반적으로 0.1g/l 내지 15g/l의 범위 내에 있지만 바람직하게는 1g/l 내지 5g/l의 범위 내에 있다.

또한, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 제 7,631,798호에서 설명된 바와 같이, 이미다졸 또는 이미다졸 유도체는 또한 도금을 더 빛나게, 더 부드럽게, 더 접착성 있게 하도록 본 발명의 침지 도금 배스 내에 선택적으로 포함될 수 있다.

침지 실버 도금 배스는 일반적으로 약 상온 내지 약 200°F의 온도, 더 바람직하게는 약 80°F 내지 약 120°F의 온도로 유지된다. 도금될 물체는 일반적으로 약 1분 내지 약 5분인, 적합한 시간 동안 증착의 원하는 도금 두께를 얻기 위해서 도금 용제 내에 침지될 수 있다.

침지 실버 용제는 금속 표면 상에서 박막을 도금한다. 하나의 실시예에서, 그 결과로 생긴 실버 코팅은 표면의 납땜성의 보존 및 효과적인 향상을 위해 약 1μin 내지 약 100μin의 두께, 바람직하게는 약 10μin 내지 약 60μin의 두께이다.

여기서 설명된 프로세스가 다양한 금속 표면들을 납땜하는데 효과적일지라도, 인쇄 회로 기판들과 같은 전자 패키징 디바이스들 상의 접속 영역들과 같은, 납땜한 구리 표면들에서 특히 유용하다. 인쇄 회로 기판들 상의 부식을 방지함으로써, 디바이스의 유효 수명이 연장될 수 있다. 또한, 부식을 제거함으로써, 납땜 문제들이 실질적으로 제거될 수 있고, 이는 기판, 회로 및 구성 요소 제조자들에게 주요한 이점이다.

여기에 설명된 프로세스는 또한 예를 들어, 인쇄 회로 기판들을 포함한 전자 패키징 디바이스들에 대한 납땜에 대해, 납땜을 수용하도록 LED들을 준비하는 것 및 실버 도금 LED들에서 효과적이다. 전기 접촉부들의 패터닝은 일반적으로 기술 분야에 잘 알려진 바와 같이 습식 화학 패터닝에 의해 성취될 수 있다. 구리가 LED 용례들에서 열에 따라 실버 증착부들을 통해 이동하는 것이 가능하고, 따라서 표면 반사율을 감소시킨다. 따라서, 여기에 설명된 프로세스는 실버 증착부를 통한 구리 이동이 증가된 반사율을 초래하여 적어도 실질적으로 제거되는 표면을 생성하고, 이는 특히 LED 용례들의 사용에서 유익하다. 하나의 실시예에서, 여기에 설명된 프로세스는 LED 상의 실버 표면에 적어도 80%의 반사율을 제공한다.

미국 특허 공개 제 2005/0023548호(Bhat)는 LED와 서브마운트가 인쇄 회로 기판과 같은, 다른 디바이스 상에서 표면 장착할 수 있도록, LED에 마주하는 측면 상에 전기 접촉부들을 가진 LED가 장착되는 서브마운트의 예를 설명한다.

발광 디바이스의 다이에 대한 전기 접촉부들은 다이에 상호 연결부들을 연결하여 형성될 수 있다. 상호 연결부들은 솔더 볼들, 원소 금속들, 금속 합금들, 반도체 금속 합금들, 땜납, 열 및 전기 전도성 패스트들 또는 화합물들(예를 들어, 에폭시들), LED 다이와 서브 마운트 사이의 다른 금속들 사이의 공융 접합부들(예를 들어, Pd-In-Pd), Au 스터드 범프들(stud-bump), 또는 바들과 같은, 볼들 외의 땜납의 구성들로 만들어질 수 있다.

솔더 볼들 또는 다른 상호 연결부들은 일반적으로 예를 들어, 땜납 접합부들에 의해 다른 구조에 연결될 수 있는 표면 장착 가능 서브마운트 상의 전도성 표면들에 전기 접속될 수 있다. 전도성 표면들은 일반적으로 납땜 가능한 층들 또는 표면들이고 땜납 접합부들에 의해 다른 디바이스들에 연결된다. 땜납 접합부들은 서브마운트 상에 형성된 납땜 가능한 층들을 포함한다. 납땜 가능한 층들은 서브마운트의 적어도 2개의 표면들 상에 형성될 수 있고, 몇몇의 실시예들에서, 납땜 가능한 층들은 상부 표면과 하부 표면과 같은, 허브 마운트의 마주보는 표면들을 덮는다. 납땜 가능한 표면들은 또한 상부 및 하부 납땜 가능한 표면들을 연결하여, 서브마운트의 측면들 주위에서 확장될 수 있다. 이 디자인들은 땜납들이 납땜될 수 있는 큰 납땜 가능한 표면들을 제공한다. 땜납들은 서브마운트의 하부 상의 납땜 가능한 표면들과 접촉할 수 있거나 또는 납땜 가능한 표면들이 서브마운트의 측면들 상에 제공될 때 서브마운트의 측면들 위로 확장할 수 있다. 땜납들은 이러한 인쇄 배선 기판과 같은 기판 상에 형성되는 패키지 납들에 전기 접속된다. 패키지 납들은 예를 들어, 배선 기판의 하나의 표면보다 더 덮음으로써, 다양한 방식들로 형성될 수 있다. 결국, 서브마운트의 하나 이상의 표면들 및 LED를 향하는 인쇄 회로 기판은 반사적일 수 있다.

땜납 연결부들은 또한 LED로부터 멀리 열을 전도하도록 효율적인 채널을 제공한다. 열을 소산시키는 다른 방법들은 예를 들어, 그 주제가 여기에 전체를 참조하여 통합되는, 미국 특허 공개 제 2009/0267085호에 설명된다.

서브마운트는 예를 들어, Si, SiC, 사파이어, PCB, AlN_x, Al₂O₃, 또는 기술 분야에 공지된 임의의 다른 재료로부터 형성될 수 있다. 땜납은 예를 들어, PbSn-- 또는 AgSn-- 이원계 물질들, 삼원계 물질들, 및 사원계 물질들과 같은 Sn을 함유한 합금과; AuSn 또는 AuGe 이원계 물질들과 같은 Au를 함유한 합금과; In, Bi, Pb, Sb, Ag, Cu 중 하나 이상을 함유한 합금과; 또는 Au, Ag, In, Sn, Pb, Bi, Ni, Pd, 또는 Cu와 같은 금속일 수 있다. 납땜 가능한 층은 예를 들어, 골드, 실버, 니켈, 구리, 플래티늄, 또는 기술 분야에 알려진 다른 재료들일 수 있다.

본 발명의 목적들을 위해, 발명자들은 서브마운트 상의 납땜 가능한 층이 니켈 도금된 층과 침지 실버 도금된 층을 제공하도록 여기에 설명된 방식으로 프로세싱될 수 있는 구리 또는 구리 합금을 유리하게 포함할 수 있다는 것을 알아내었다. 구리 층의 상부 상의 니켈 및 실버 도금 층들의 사용은 밑에 있는 구리 층의 부식 저항을 향상시키고 실버 층의 반사율을 향상하는 증착부를 생성한다. 구리 층 상의 니켈 및 실버 층들의 사용은 또한 나중에 부착되는 LED에 대한 서브마운트의 납땜성을 향상시키는 역할을 한다.

발광 다이오드는 몇몇의 이유들 때문에 배선 기판 대신에 직접 서브마운트에 연결된다. 예를 들어, 서브마운트는 디바이스의 양호한 광 반사에 기여한다. 또한, 더 작은 특징들은 배선 기판보다는 서브마운트 상에서 형성될 수 있어, 잠재적으로 디바이스의 크기를 축소하고 디바이스의 열 추출 능력들을 개선한다. 또한, 예를 들어, 그 주제가 여기에 전체를 참조로 하여 통합되어 있는, 미국 특허 공개 제 2009/0053840(Chou 외)호에서 설명된 바와 같이, LED의 발광 표면은 투명 수지 또는 에폭시 수지일 수 있는 투명한 재료에 의해 밀봉될 수 있고 캡슐화될 수 있다. 따라서, 하나의 실시예에서, 발광 다이오드 및 니켈-실버 접촉부의 적어도 일부는 투명한 재료에 의해 캡슐화될 수 있다.

여기에 설명된 바와 같이, 본 발명의 프로세스는 또한 반도체 칩 상에 니켈을 무전해 증착하도록 사용될 수 있다.

본 발명의 프로세스는 또한 밑에 있는 구리 기판으로부터 갈바닉 부식을 적어도 실질적으로 제거하도록 나타나 있다. 또한, 본 발명의 프로세스는 녹 부식을 받기 쉬운 실버 증착부에서 구리 구멍들을 실질적으로 제거하고 또한 실버 증착부를 통해 구리의 이동을 적어도 실질적으로 제거한다. 그 결과, 본 발명의 프로세스는 또한 와이어 결합 동안 만나는 산화된 구리가 결합할 수 없는 표면을 야기하기 때문에 와이어 본딩 적용들을 위한 프로세싱 윈도우를 증가시킨다.

최종적으로, 본 발명이 여기에 설명된 바와 같이 무전해 니켈을 이용하는 동안, 니켈 배리어가 전해 니켈 증착을 사용하여 제공될 수 있거나 또는 무전해 니켈 도금 배스가 니켈 합금을 포함할 수 있거나, 또는 대안에서, 다른 적합한 무전해 도금 금속이 여기에 설명된 본 발명에서 무전해 니켈 대신에 사용될 수 있다는 것이 가능하다.

본 발명이 특정한 실시예들을 참조하여 상기에 설명되는 동안, 많은 변화들, 수정들, 및 변형들이 여기에 개시된 발명의 개념으로부터 벗어나는 일 없이 행해질 수 있다는 것이 명백하다. 따라서, 첨부된 청구항들의 정신 및 넓은 범주 내에 포함되는 이러한 모든 변화들, 수정들, 및 변형들을 포함하도록 의도된다. 여기서 언급된 모든 특허 출원들, 특허들, 및 다른 출판물들은 그 전체를 참조로 하여 통합되어 있다.

Claims

금속 표면을 처리하는 프로세스에 있어서,
a) 상기 금속 표면 상에 니켈 도금을 수용하도록 상기 금속 표면을 준비하는 단계와;
b) 니켈 도금 용제로 상기 금속 표면을 도금하는 단계와; 그 후에,
c) 상기 니켈 도금된 표면 상에 실버를 침지 도금하는 단계를 포함하고,
상기 니켈 도금 용제로부터 도금된 상기 니켈은 2 중량% 내지 12 중량%의 인 또는 0.0005 중량% 내지 0.1 중량%의 황을 포함하는, 프로세스.
제 1 항에 있어서,
상기 금속 표면은 구리를 포함하는, 프로세스.
제 1 항에 있어서,
상기 니켈 도금 용제는 무전해성이고,
a) 니켈 이온 소스와;
b) 환원제와;
c) 착화제와;
d) 하나 이상의 안정제들; 및
e) 하나 이상의 첨가제들을 포함하는, 프로세스.
제 3 항에 있어서,
상기 니켈 이온 소스는 니켈 브로마이드, 니켈 플루오로보레이트, 니켈 설포네이트, 니켈 설파메이트, 니켈 알킬 설포네이트, 니켈 설페이트, 니켈 클로라이드, 니켈 아세테이트, 니켈 하이포포스파이트 및 상기 것들 중 하나 이상의 조합들로 구성된 그룹으로부터 선택된 니켈 염인, 프로세스.
제 4 항에 있어서,
상기 니켈 염은 니켈 설파메이트인, 프로세스.
제 3 항에 있어서,
상기 하나 이상의 첨가제들은 황, 인 및 상기 것들의 조합들로 구성된 그룹으로부터 선택된 재료를 포함하는, 프로세스.
제 6 항에 있어서,
상기 무전해 니켈 도금 용제는 약 0.1ppm 내지 약 3ppm의 농도인 2가 황을 포함하는, 프로세스.
제 6 항에 있어서,
상기 무전해 니켈 도금 용제는 약 1% 내지 약 15%의 인을 포함하는, 프로세스.
제 8 항에 있어서,
상기 무전해 니켈 도금 용제는 약 2% 내지 약 12%의 인을 포함하는, 프로세스.
제 1 항에 있어서,
침지 실버 도금 단계는 상기 무전해 니켈 도금된 표면을 침지 실버 도금 용제와 접촉시키는 단계를 포함하며, 상기 침지 실버 도금 용제는:
a) 실버 이온의 가용성 소스와;
b) 산; 및
c) 산화제를 포함하는, 프로세스.
제 10 항에 있어서,
상기 실버 이온의 가용성 소스의 농도는 약 0.1g/L 내지 약 25g/L인, 프로세스.
제 11 항에 있어서,
상기 실버 이온의 가용성 소스의 농도는 약 0.5g/L 내지 약 2g/L인, 프로세스.
제 10 항에 있어서,
상기 산화제는 3,5 디니트로살리실산인, 프로세스.
제 13 항에 있어서,
상기 침지 실버 도금 용제 내의 3,5 디니트로살리실산의 농도는 약 0.1g/l 내지 약 25g/l인, 프로세스.
제 14 항에 있어서,
상기 침지 실버 도금 용제 내의 3,5 디니트로살리실산의 농도는 약 0.5g/l 내지 약 2g/l인, 프로세스.
제 10 항에 있어서,
상기 침지 실버 도금 용제는 추가로 패티 아민, 패티 아미드, 4차 염, 암포테릭 염, 수지 아민, 수지 아미드, 패티 산, 수지 산, 상기 것들 중 어느 하나의 에톡실화된 버전들, 및 상기 것들의 혼합물들로 구성된 그룹으로부터 선택된 첨가제를 포함하는, 프로세스.
제 10 항에 있어서,
상기 침지 실버 도금 용제는 추가로 이미다졸, 벤즈이미다졸, 이미다졸 파생물들, 및 벤즈이미다졸 파생물들로 구성된 그룹으로부터 선택된 재료를 포함하는, 프로세스.
제 10 항에 있어서,
상기 침지 실버 도금 용제의 온도는 약 상온 내지 약 200˚F인, 프로세스.
제 18 항에 있어서,
상기 침지 실버 도금 용제의 온도는 약 80˚F 내지 약 120˚F인, 프로세스.
제 1 항에 있어서,
상기 침지 실버 도금된 표면은 적어도 80%의 반사율을 갖는, 프로세스.
제 1 항의 프로세스에 의해 제조된 실버 코팅된 금속 표면을 포함하는, 발광 다이오드.
서브마운트(submount)의 금속 표면을 처리하는 프로세스에 있어서,
a) 상기 서브마운트 상에 발광 다이오드를 장착하기 위해 구성된 상기 서브마운트를 제공하는 단계와;
b) 상기 서브마운트의 금속 표면의 적어도 일부 상에 접촉부를 형성하는 단계로서, 상기 접촉부는:
i) 상기 서브마운트 상에 무전해 니켈 도금을 수용하도록 상기 서브마운트의 금속 표면의 적어도 일부를 준비하는 단계와;
ii) 무전해 니켈 증착 프로세스에 의해 상기 서브마운트의 상기 금속 표면의 적어도 일부 상에 니켈 층을 증착시키는 단계와; 그 후에,
iii) 무전해 실버 증착 프로세스를 사용하여 상기 무전해 니켈 층 상에 실버 층을 증착시키는 단계에 의해 형성되는, 상기 접촉부를 형성하는 단계를 포함하고,
상기 실버 층은 약 1μin 내지 약 100μin의 두께를 갖고,
반사 니켈-실버 접촉부가 상기 서브마운트 상의 상기 발광 다이오드의 장착을 위해 납땜 가능한 표면을 제공하는 상기 서브마운트의 상기 금속 표면의 적어도 일부 상에 형성되는, 프로세스.
제 22 항에 있어서,
상기 서브마운트의 상기 금속 표면은 실버보다 덜 양전성의 금속을 포함하는, 프로세스.
제 23 항에 있어서,
상기 금속 표면은 구리 또는 구리 합금 표면인, 프로세스.
제 22 항에 있어서,
상기 금속 표면은 또한 상기 서브마운트 상에 적어도 하나의 접촉 영역, 패드, 랜드, 접속 영역, 전극 또는 상기 것들 중 하나 이상의 조합들을 형성하도록 패터닝(patterned)되는, 프로세스.
제 22 항에 있어서,
상기 실버 층은 침지 실버 도금 프로세스에 의해 형성되는, 프로세스.
제 22 항에 있어서,
상기 발광 다이오드는 납땜에 의해 상기 서브마운트 상에 장착되는, 프로세스.
제 22 항에 있어서,
상기 니켈-실버 접촉부는 상기 발광 다이오드에 의해 생성되거나 또는 검출되는 방사선의 관통을 방지하여, 흡수 손실이 회피되는, 프로세스.
제 22 항에 있어서,
상기 발광 다이오드는 플립 칩(flip-chip) 발광 다이오드인, 프로세스.
제 22 항에 있어서,
상기 발광 다이오드와 상기 니켈-실버 접촉부의 적어도 일부를 캡슐화하는(encapsulating) 단계를 추가로 포함하는, 프로세스.
제 22 항에 있어서,
상기 니켈-실버 접촉부 상에 복수의 발광 다이오드들을 장착하는 단계를 추가로 포함하는, 프로세스.
제 31 항에 있어서,
상기 복수의 발광 다이오드들의 적어도 일부는 직렬로 연결되는, 프로세스.
제 22 항에 있어서,
상기 발광 다이오드의 하부 금속 층은 상기 니켈-실버 접촉부에 접합되는, 프로세스.
서브마운트 상에 발광 다이오드를 장착하기 위해 구성된 상기 서브마운트와;
상기 서브마운트의 금속 표면의 적어도 일부 상의 니켈-실버 접촉부를 포함하며, 상기 니켈-실버 접촉부는:
a) 상기 서브마운트의 상기 금속 표면의 적어도 일부 상에 증착된 무전해 니켈 층; 및
b) 상기 무전해 니켈 층 상에 증착된 무전해 실버 층을 포함하며,
상기 실버 층은 약 1μin 내지 약 100μin의 두께를 갖고,
반사 니켈-실버 접촉부가 상기 서브마운트 상의 상기 발광 다이오드의 장착을 위해 납땜 가능한 표면을 제공하는 상기 서브마운트의 상기 금속 표면의 적어도 일부 상에 형성되는, 구조체.
제 34 항에 있어서,
상기 니켈-실버 접촉부에 접합된 상기 발광 다이오드의 하부 금속 층을 포함하는, 구조체.
제 34 항에 있어서,
상기 서브마운트가 장착될 회로 기판에 전류를 전달하기 위해 상기 서브마운트의 상기 금속 표면의 적어도 일부 상에 형성된 하나 이상의 니켈-실버 접촉 패드들을 추가로 포함하는, 구조체.
제 34 항에 있어서,
상기 실버 층은 약 10μin 내지 약 60μin의 두께를 갖는, 구조체.
제 34 항에 있어서,
상기 니켈-실버 접촉부는 상기 발광 다이오드에 의해 생성되거나 또는 검출되는 방사선의 관통을 방지하여, 흡수 손실이 회피되는, 구조체.
제 34 항에 있어서,
상기 발광 다이오드는 플립 칩 발광 다이오드인, 구조체.
제 34 항에 있어서,
상기 니켈-실버 접촉부 상에 장착된 복수의 발광 다이오드들을 추가로 포함하고, 상기 복수의 발광 다이오드들 중 적어도 일부는 직렬로 연결되는, 구조체.
제 34 항에 있어서,
상기 니켈-실버 접촉부는 발광 다이오드에 의해 생성되거나 또는 검출되는 방사선의 관통을 방지하는 열 패드인, 구조체.
제 34 항에 있어서,
상기 발광 다이오드와 상기 니켈-실버 접촉부의 적어도 일부는 캡슐화되는, 구조체.