KR20140093246A - 램프 신호 발생 회로 및 ｃｍｏｓ 이미지 센서 - Google Patents

램프 신호 발생 회로 및 ｃｍｏｓ 이미지 센서 Download PDF

Info

Publication number
KR20140093246A
KR20140093246A KR1020147014172A KR20147014172A KR20140093246A KR 20140093246 A KR20140093246 A KR 20140093246A KR 1020147014172 A KR1020147014172 A KR 1020147014172A KR 20147014172 A KR20147014172 A KR 20147014172A KR 20140093246 A KR20140093246 A KR 20140093246A
Authority
KR
South Korea
Prior art keywords
ramp signal
column
capacitor
generating circuit
unit circuits
Prior art date
Application number
KR1020147014172A
Other languages
English (en)
Other versions
KR101970942B1 (ko
Inventor
쇼지 카와히토
카이타 이마이
Original Assignee
고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 filed Critical 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸
Publication of KR20140093246A publication Critical patent/KR20140093246A/ko
Application granted granted Critical
Publication of KR101970942B1 publication Critical patent/KR101970942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/90—Linearisation of ramp; Synchronisation of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0646—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by analogue redistribution among corresponding nodes of adjacent cells, e.g. using an impedance network connected among all comparator outputs in a flash converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

램프 신호 발생 회로(21)는 일단(26a)의 전위가 고정된 커패시터(26)와, 커패시터(26)의 타단(26b)에 접속되는 전류원(27)을 갖는 복수의 단위 회로(221 내지 22N)를 구비하고, 복수의 단위 회로(221 내지 22N)가 갖는 커패시터(26)의 타단(26b)의 각각이 서로 배선 부재(W)에 의해 접속되어 있다.

Description

램프 신호 발생 회로 및 ＣＭＯＳ 이미지 센서{LAMP SIGNAL GENERATION CIRCUIT AND CMOS IMAGE SENSOR}
본 발명은 램프 신호 발생 회로 및 CMOS 이미지 센서에 관한 것이다.
아날로그 신호를 처리하기 위한 기술로서, 램프 신호 발생 회로에 의해 램프 신호를 발생하고, 램프 신호를 참조 신호로 하여 아날로그 신호와 비교함으로써 아날로그 신호의 처리를 행하는 기술이 알려져 있다. 예를 들면, 하기 특허문헌 1에는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 분야에 있어서, 각 화소로부터 출력되는 아날로그 신호를 AD 변환하기 위한 기술이 기재되어 있다. 콤퍼레이터에 램프상의 참조 전압을 공급하는 동시에 클록 신호에서의 카운트를 개시한다. 그리고, 수광 소자를 갖는 화소로부터 입력되는 아날로그 신호와 참조 전압이 동일해지면, 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치한다. 이것에 의해, 아날로그 신호에 따른 디지털값을 출력 가능하게 된다. 또한, 비특허문헌 1 및 비특허문헌 2에도 같은 기술이 기재되어 있다.
특허문헌 1 : 일본 공개특허공보 제2007-88971호
비특허문헌 1 : Yong Lim et al., "A 1.1e- Temporal Noise 1/3.2-inch 8Mpixel CMOS Image Sensor Using Pseudo-Multiple Sampling", ISSCC 2010 Dig. Tech. Papers, pp.396-398 비특허문헌 2 : Sakkarapani Balagopal et al., "An On-chip Ramp Generator for Single-Slope Look Ahead Ramp(SSLAR) ADC", IEEE MWSCAS 2009, pp.373-376
상기의 특허문헌 1에 기재된 기술에 있어서는, 2차원의 격자상으로 배열되는 화소의 각 열에 대해 각각 1개의 콤퍼레이터가 배치된다. 또한, 모든 콤퍼레이터에 대해, 1개의 참조 전압 생성부로부터 참조 전압이 공급된다. 이러한 구성을 취한 경우, 참조 전압이 각 열의 콤퍼레이터에 도달할 때까지의 타이밍에 차이가 발생한다. 또한, 특히 참조 전압 생성부로부터의 거리가 먼 콤퍼레이터에 있어서는 파형의 변형이 커진다. 이미지 센서의 정밀도를 향상시키기 위해서는, 이들 타이밍의 차이나 파형의 변형을 작게 하는 것이 필요하지만, 이를 위해서는, 참조 전압 생성부의 소비 전력을 크게 하지 않으면 안된다.
그래서, 각 열의 콤퍼레이터 1개에 대해서, 그 콤퍼레이터에 참조 전압을 공급하는 램프 신호 발생 회로를 1개씩 배치하는 방법을 생각할 수 있다. 이러한 구성에 의해, 상기의 타이밍의 차이나 파형 변형의 문제를 해소할 수 있다.
그러나, 콤퍼레이터 1개에 대해 램프 신호 발생 회로를 1개 배치하는 구성을 취한 경우에는, 램프 신호 발생 회로별 불균일의 문제가 발생한다. 램프 신호 발생 회로는, 예를 들면, 정전류원과 커패시터를 접속하고, 정전류원을 사용하여 커패시터를 충방전하는 회로로서 구성할 수 있다. 이 경우, 정전류원을 구성하는 트랜지스터의 불균일이나 커패시터의 불균일에 의해, 램프 신호 발생 회로가 발생하는 램프 신호의 구배에 불균일이 발생한다. 특히, 소비 전력을 작게 억제하기 위해 정전류원이 흘려 보내는 전류를 작게 하면, 트랜지스터나 커패시터의 사이즈를 작게 하지 않으면 안되기 때문에, 트랜지스터나 커패시터의 불균일이 한층 커지고, 그 결과, 램프 신호의 구배의 불균일도 커진다.
그래서, 본 발명은 상기의 문제를 해결하기 위한 것으로서, 발생하는 램프 신호의 구배의 불균일이 작은 램프 신호 발생 회로 및 이것을 사용한 CMOS 이미지 센서를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일측면에 따르는 램프 신호 발생 회로는, 일단의 전위가 고정된 커패시터와, 커패시터의 타단에 접속되는 전류원을 갖는 복수의 단위 회로를 구비하고, 복수의 단위 회로가 갖는 커패시터의 타단의 각각이 서로 배선 부재에 의해 접속되어 있다.
이러한 램프 신호 발생 회로에 의하면, 복수의 단위 회로가 갖는 커패시터의 타단의 각각이 서로 배선 부재에 의해 접속되어 있기 때문에, 커패시터의 용량값이나 전류원이 흘려 보내는 전류의 크기의 불균일에 상관없이, 각 커패시터의 전압이 동일해지도록, 복수의 단위 회로가 갖는 커패시터의 타단끼리를 접속하는 배선을 전류가 통과한다. 따라서, 복수의 단위 회로가 발생하는 램프 신호의 구배의 불균일이 작아진다.
또한, 본 발명의 일측면에 따르는 램프 신호 발생 회로에 있어서는, 커패시터의 타단을 기준 전위선에 접속하기 위한 스위치를 추가로 구비하고 있어도 좋다. 이것에 의하면, 커패시터의 타단을 기준 전위선에 접속함으로써, 램프 신호를 발생할 때의 전압의 초기값을 정하는 것이 가능해진다.
또한, 본 발명의 일측면에 따르는 램프 신호 회로에 있어서는, 복수의 단위 회로가 갖는 커패시터의 용량값은 모두 동일해지도록 설계되어 있고, 복수의 단위 회로가 갖는 전류원이 흘려 보내는 전류의 크기는 모두 동일해지도록 설계되어 있어도 좋다. 이것에 의하면, 모든 단위 회로가 갖는 커패시터의 용량값과 전류원의 전류값이 거의 동일해지기 때문에, 각 단위 회로가 발생하는 램프 신호의 구배가 거의 동일해진다.
또한, 본 발명의 일측면에 따르는 CMOS 이미지 센서는, 복수행 복수열의 2차원으로 배열된 화소를 갖는 화소 어레이와, 상기의 램프 신호 발생 회로를 갖는 열 병렬 ADC를 구비하고, 램프 신호 발생 회로가 구비하는 복수의 단위 회로 각각이, 화소 어레이의 각 열에 대응하여 형성되어 있다.
이러한 CMOS 이미지 센서에 의하면, 화소 어레이의 각 열에 대응하는 복수의 단위 회로 각각이 발생하는 램프 신호의 기울기의 불균일이 작아지기 때문에, 램프 신호에 기초하여 AD 변환을 행하는 열 병렬 ADC 특성의 열 별 불균일이 작아지고, CMOS 이미지 센서 특성의 열 별 불균일이 작아진다.
본 발명의 일측면에 따르는 CMOS 이미지 센서에 있어서, 열 병렬 ADC는, 화소 어레이의 각 열의 화소에 접속되는 열 ADC를 구비하고, 열 ADC는 램프 신호 발생 회로가 구비하는 단위 회로와, 화소 어레이의 각 열의 화소의 출력과 단위 회로의 출력을 비교하는 전압 비교기와, 전압 비교기의 출력이 변화될 때까지의 시간을 계수하는 카운터를 구비하고 있어도 좋다. 이러한 CMOS 이미지 센서에 의하면, 복수의 단위 회로 각각이 발생하여 출력하는 램프 신호의 기울기의 불균일이 작다. 따라서, 단위 회로의 출력과 화소 어레이의 각 열의 화소의 출력을 비교하는 전압 비교기의 출력, 및 이 전압 비교기의 출력에 기초하는 카운터의 출력의 열 별 불균일도 작아진다. 이로 인해, 열 병렬 ADC 특성의 열 별 불균일이 작아지고, CMOS 이미지 센서 특성의 열 별 불균일이 작아진다.
본 발명의 램프 신호 발생 회로에 의하면, 구배의 불균일이 작은 램프 신호를 발생할 수 있다.
도 1은 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로를 구비하는 CMOS 이미지 센서의 구성을 도시하는 블록도.
도 2는 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로의 회로도.
도 3은 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로가 발생하는 램프 신호의 구배의 상대 오차를 도시하는 도면.
도 4는 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로가 발생하는 램프 신호의 구배의 상대 오차와 배선 저항의 관계를 도시하는 도면.
도 5는 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로가 발생하는 램프 신호의 구배의 상대 오차와 회로 소자의 불균일의 관계를 도시하는 도면.
이하, 첨부 도면을 참조하면서, 본 발명에 의한 램프 신호 발생 회로의 실시형태를 상세하게 설명한다. 한편, 도면의 설명에 있어서 동일 요소에는 동일 부호를 붙이고, 중복되는 설명을 생략한다.
도 1은 본 발명의 일 실시형태에 따르는 램프 신호 발생 회로를 구비하는 CMOS 이미지 센서의 구성을 도시하는 블록도이다. 이 CMOS 이미지 센서(1)는 화소별로 수광되는 광 신호를 전기 신호로 변환하여 출력하기 위한 장치이다. CMOS 이미지 센서(1)는 화소 어레이(10)와 열 병렬 ADC(Analog to Digital Converter)(20)를 구비하여 구성되어 있다.
화소 어레이(10)는 광을 수광하고, 수광 강도에 따른 아날로그 신호를 후단의 열 병렬 ADC(20)로 출력한다. 화소 어레이(10)는 M행 N열의 2차원으로 배열된 화소(1111 내지 111N, 1121 내지 112N, …, 11M1 내지 11MN)를 구비하고 있다. 각각의 화소(11)는, 예를 들면 포토다이오드와 MOS 트랜지스터를 사용한 공지의 구성을 가지고 있다. 제 i 행 제 j 열에 배치되어 있는 화소(11ij)(i는 1 이상 M 이하의 정수, j는 1 이상 N 이하의 정수)에는, 각각 스위치(12ij)가 접속되어 있다. 화소(11ij)로부터의 전기 신호는, 이 스위치(12ij)를 온 상태로 함으로써 판독되고, 후단의 열 병렬 ADC(20) 중 제 j 열의 열 ADC(20j)로 출력된다.
열 병렬 ADC(20)는 화소 어레이(10)의 N열의 화소(11)로부터 아날로그 전기 신호를 판독해 내고, 이들을 AD 변환하여 디지털값으로서 출력하기 위한 부분이다. 열 병렬 ADC(20)는 소위 적분형 AD 컨버터라고 불리는 AD 변환기이며, 램프 신호 발생 회로(21)와, 전압 비교기(231 내지 23N)와, 카운터(241 내지 24N)를 구비하여 구성되어 있다. 또한, 열 병렬 ADC(20)는 N열의 열 ADC(201 내지 20N)로 나뉘어져 구성되어 있다. 열 ADC(20j)(j는 1 이상 N 이하의 정수)는 제 j 열의 화소(111j 내지 11Mj)에 접속되고, 각각 단위 회로(22j), 전압 비교기(23j), 카운터(24j)를 포함하여 구성되어 있다.
램프 신호 발생 회로(21)는 N개의 단위 회로(221 내지 22N)를 구비하여 구성되어 있다. 단위 회로(221 내지 22N)는 각각 동일 열의 전압 비교기(231 내지 23N)의 입력 단자에 접속되어 있다. 단위 회로(221 내지 22N)는 각각 커패시터(26)와 전류원(27)을 구비하여 구성되어 있다. 각각의 단위 회로(221 내지 22N)의 커패시터(26)는 용량값이 동일해지도록 설계되어 있다. 커패시터(26)의 일단(26a)은 전원 라인(VDD)에 접속되어 있고, 전위가 고정되어 있다. 또한, 커패시터(26)의 타단(26b)은 전류원(27)에 접속되어 있다. 커패시터(26)의 타단(26b)에는 스위치(25)의 일단이 접속되고, 스위치(25)의 타단은 전원 라인(VDD)(기준 전위선)에 접속되어 있다. 스위치(25)는 커패시터(26)의 타단(26b)을 전원 라인(VDD)에 접속하기 위한 스위치이다. 스위치(25)는 램프 신호 발생 회로(21)가 램프 신호 발생 동작을 시작하기 전에 커패시터(26)의 일단(26a)과 타단(26b)을 단락하고, 타단(26b)의 전위를 전원 라인(VDD)의 전위로 리셋한다. 또한, 단위 회로(221 내지 22N)가 갖는 커패시터의 타단(26b)의 각각은 서로 금속 배선(배선 부재)(W)에 의해 접속되어 있다. 또한, 각각의 단위 회로(221 내지 22N)의 전류원(271 내지 27N)은, 흘려 보내는 전류의 크기가 모두 동일해지도록 설계되어 있다.
또한, 본 명세서에 있어서, 「동일해진다」란, 커패시터의 용량값이나 전류원의 전류값이 제조 불균일 등에 의해 변동될 수 있는 범위내에서 불균일해지는 경우를 포함하고 있다. 구체적으로는, 소자값의 불균일이 20% 정도의 범위내이면, 적합하게 본 실시형태의 효과가 얻어진다.
전입 비교기(231 내지 23N)는 화소 어레이(10)가 출력하는 아날로그 신호와, 램프 신호 발생 회로(21)가 출력하는 램프 신호를 비교하여, 아날로그 신호와 램프 신호의 대소 관계에 따라, 2종류의 전압 레벨의 신호를 출력한다. 카운터(241 내지 24N)는 전압 비교기(231 내지 23N)가 출력하는 신호의 전압 레벨이 변화될 때까지의 시간을 계수하고, 계수한 결과를 출력한다.
이상과 같이 구성되는 CMOS 이미지 센서(1)에 있어서의 판독시의 동작을 설명한다. CMOS 이미지 센서(1)에 있어서는, 일반적으로는 1행분의 화소(11)에 관해서 동시에 판독이 행해진다. 이하의 설명에서는, i행째의 화소(11i1 내지 11iN)의 판독을 행하는 경우에 관해서 설명한다. 우선, 스위치(25)를 ON으로 하고, 커패시터(26)의 타단(26b)의 전압을 VDD로 리셋한다. 다음으로, i행째의 스위치(12i1 내지 12iN)를 온으로 하는 동시에 i행째 이외의 스위치(12)를 오프로 하고, 화소(11i1 내지 11iN)의 출력을 전압 비교기(231 내지 23N)의 한쪽 입력에 각각 접속한다. 그리고, 스위치(25)를 오프로 하여 단위 회로(221 내지 22N)에서의 램프 신호 발생 동작을 개시하고, 전압 비교기(231 내지 23N)의 또 다른 한쪽의 입력에 램프 신호를 참조 신호로서 입력한다. 또한, 단위 회로(221 내지 22N)에서의 램프 신호 발생 동작의 개시와 동시에 카운터(241 내지 24N)에서의 계수를 개시한다. 단위 회로(221 내지 22N)는 단조 감소하는 램프 신호를 발생한다. 이로 인해, 처음에는 단위 회로(221 내지 22N)가 출력하는 램프 신호쪽이 화소(11i1 내지 11iN)가 출력하는 아날로그 신호보다도 전압이 높지만, 램프 신호의 전압이 저하되어 가면, 램프 신호쪽이 화소(11i1 내지 11iN)가 출력하는 아날로그 신호보다도 전압이 낮아진다. 이 때 전압 비교기(231 내지 23N)의 출력이 변화된다. 카운터(241 내지 24N)는 전압 비교기(231 내지 23N)의 출력이 변화된 시점에서 계수를 멈추고, 계수 결과를 디지털 신호로서 출력한다. 화소(11i1 내지 11iN)가 출력하는 아날로그 신호의 전압이 낮으면, 전압 비교기(231 내지 23N)의 출력이 변화될 때까지의 시간이 보다 길어지기 때문에, 카운터(241 내지 24N)가 출력하는 디지털 신호의 값은 보다 커진다. 이와 같이 하여, 화소(11i1 내지 11iN)가 출력하는 아날로그 신호가 AD 변환되고, 카운터(241 내지 24N)에 의해 출력된다.
상기와 같은 동작에 의해, 화소(11)로부터의 아날로그 신호가 디지털 신호로 변환되기 때문에, 램프 신호 발생 회로(21)로부터 전압 비교기(23)에 공급되는 램프 신호의 구배에 불균일이 있으면, 그대로 카운터(24)가 출력하는 값의 불균일로 이어진다. 따라서, 열 병렬 ADC(20)의 열별 불균일을 억제하여 정밀도를 높이기 위해서는, 램프 신호 발생 회로(21)가 발생하는 램프 신호의 구배의 불균일을 작게 억제하는 것이 필요해진다.
다음으로, 도 2를 사용하여, 램프 신호 발생 회로(21)에 관해서, 보다 상세하게 설명한다. 램프 신호 발생 회로(21)는 N개의 단위 회로(221 내지 22N)를 나란히 하여 구성된다. i번째의 단위 회로(22i)는, 커패시터(26i)와 전류원(27i)을 포함하여 구성된다. 커패시터(26i)는 전원 라인(VDD)과 노드(28i) 사이에 접속된다. 전류원(27i)은 노드(28i)와 그라운드 라인(GND) 사이에 접속된다. 이 전류원(27i)은, 예를 들면 MOS 트랜지스터 등의 소자를 정전류 동작시킴으로써 실현된다. 또한, 노드(28i)와 노드(28i+1)는, 금속 배선(W)으로 접속되어 있다. 이 금속 배선(W)이 갖는 전기 저항을 도 2에서는 배선 저항(29i)으로서 나타내고 있다.
이상에서 설명한 램프 신호 발생 회로(21)가 발생하는 램프 신호의 불균일에 관해서, 이하에서 설명한다. 노드(28i)의 전위를 VRi, 전류원(27i)이 흘려 보내는 전류를 IBi, 커패시터(26i)로부터 흘러 보내는 전류를 ICi, 노드(28i)로부터 노드(28i+1)로 흐르는 전류를 IRi로 한다. 또한, 커패시터(26i)의 용량값을 Ci, 노드(28i)와 노드(28i+1) 사이의 배선 저항의 역수(컨덕턴스)를 gi로 한다. 이 때, 노드(281 내지 28N)에 발생하는 램프 신호의 전위를 요소로 하는 벡터(VR), 전류원(271 내지 27N)이 흘려 보내는 전류를 요소로 하는 벡터(IB)를 각각 다음의 수학식 1과 같이 정의할 수 있다.
Figure pct00001
이 때, 노드(28i)에 있어서의 키르히호프의 전류칙으로부터, 노드(281 내지 28N)에 발생하는 램프 신호의 전위의 구배를 요소로 하는 벡터(dVR/dt)는, 이하와 같이 계산된다.
Figure pct00002
단, C와 G는 각각 다음의 수학식 3 및 수학식 4로 표시되는 행렬이다.
Figure pct00003
Figure pct00004
이상의 수학식 (2) 내지 수학식 (4)로부터, 램프 신호의 전위의 구배 불균일은, 커패시터(26i)의 용량값(Ci)의 불균일, 전류원(27i)의 전류값(IBi)의 불균일, 그리고 노드(28i)와 노드(28i+1) 사이의 배선 저항(gi)에 의해 변화되는 것을 알 수 있다.
이상과 같이 구성되는 램프 신호 발생 회로(21)가 발생하는 램프 신호의 구배의 불균일의 수치 시뮬레이션 결과를 도 3 내지 도 5에 도시한다. 이하에서는, N=1024로 하고 있다. 또한, 도 3 내지 도 5의 설명에 있어서의 배선 저항값은, 이웃하는 노드(28i)와 노드(28i+1) 사이의 저항값이다. 또한, 도 3 및 도 4에 있어서는, 커패시터(261 내지 261024)의 용량값 및 전류원(271 내지 271024)의 전류값의 표준 편차를, 각각의 평균값의 5%로 하여 계산하고 있다.
도 3은 램프 신호 발생 회로(21)가 발생하는 램프 신호의 구배의 상대 오차를 도시하는 도면이다. 가로축은 단위 회로(22)의 열 번호를 나타내고 있다. 세로축은 각 단위 회로(22)가 발생하는 램프 신호의 구배의 상대적인 오차를 나타내고 있다. 배선 저항이 1MΩ일 때는, 램프 신호의 구배의 상대 오차가 최대 2.5% 정도 발생하고 있다. 한편, 배선 저항을 작게 하여 1kΩ로 하면, 램프 신호의 구배의 상대 오차는 0.1% 정도까지 작아진다. 또한, 배선 저항을 작게 하여 1Ω로 하면, 램프 신호의 구배의 상대 오차는 거의 0이 되어 램프 신호의 구배의 불균일이 거의 없어지고 있다. 또한, 이 배선 저항의 1Ω이라는 값은, 회로를 실제로 제작하는 경우에도 충분히 실현 가능한 값이다.
도 4는 배선 저항과 램프 신호의 구배의 상대 오차를 도시하는 도면이다. 배선 저항이 큰 영역, 특히 1×109Ω 이상의 부분에서는, 램프 신호의 구배의 상대 오차는 거의 0.07로 되어 있다. 이 0.07이라는 값은, 거의 0.05의 루트 2배이며, 커패시터(261 내지 261024)의 용량값 및 전류원(271 내지 271024)의 전류값이라는 2개의 양의 각각의 표준 편차의 상대값 0.05로부터 오차 전파의 법칙에 의해 계산되는 값이다. 한편, 배선 저항을 작게 해 가면, 램프 신호의 구배의 상대 오차는 작아져 간다. 예를 들면 배선 저항을 1Ω로 한 경우, 램프 신호의 구배의 상대 오차는 2.7×10-6이 되고, 배선 저항을 1GΩ으로 한 경우와 비교하여, 26000분의 1까지 작아진다.
도 5는 커패시터(261 내지 261024)의 용량값 및 전류원(271 내지 271024)의 전류값의 표준 편차의 상대값과, 램프 신호의 구배의 상대 오차의 관계를 도시하는 도면이다. 여기에서는, 배선 저항값을 1μΩ에서 1GΩ까지 변화시켜 계산을 행하고 있다. 도 5에 도시되는 바와 같이, 커패시터(261 내지 261024)의 용량값 및 전류원(271 내지 271024)의 전류값의 표준 편차가 커지면, 램프 신호의 구배의 상대 오차도 커지는 경향이 있다. 그러나, 배선 저항을 작게 함으로써, 램프 신호의 구배의 상대 오차를 작게 할 수 있는 것도, 이 도 5에는 도시되어 있다. 예를 들면, 커패시터(261 내지 261024)의 용량값 및 전류원(271 내지 271024)의 전류값의 표준 편차의 상대값을 각각 0.2, 즉 20%라는 상당히 큰 값으로 해도, 배선 저항을 1Ω으로 했을 때에는, 램프 신호의 구배의 상대 오차는 1×10-6 정도라는 매우 작은 값으로 억제되어 있다. 이로 인해, 저소비 전력화를 위해 커패시터(26)를 작게 하고, 전류원(27)의 전류값을 작게 함으로써, 커패시터(26) 및 전류원(27)의 불균일이 커져도, 각 노드(28)를 저저항의 금속 배선(W)으로 접속함으로써, 램프 신호의 구배의 상대 오차를 작게 억제할 수 있다. 따라서, 필요한 정밀도를 확보하면서, 전류원(27)의 전류값을 작게 하여 저소비 전력화를 도모할 수 있고, 동시에 커패시터(26)의 사이즈나 전류원(27)을 구성하는 소자의 사이즈를 작게 하여 소면적화를 도모할 수 있다.
이상에서 설명한 바와 같이, 본 실시형태에 있어서는, 램프 신호 발생 회로(21)는, 일단의 전위가 고정된 커패시터(26)와, 커패시터(26)의 타단에 접속되는 전류원(27)을 갖는 복수의 단위 회로(22)를 구비하고, 복수의 단위 회로가 갖는 커패시터(26)의 타단의 각각이 서로 접속되어 있다. 이로 인해, 커패시터(26)의 용량값이나 전류원(27)이 흘려 보내는 전류의 크기의 불균일에 상관없이, 각 커패시터(26)의 전압이 동일해지도록, 복수의 단위 회로(22)가 갖는 커패시터(26)의 타단끼리를 접속하는 배선을 전류가 통과한다. 따라서, 복수의 단위 회로(22)가 발생하는 램프 신호의 구배의 불균일이 작아진다.
또한, 본 발명에 따르는 램프 신호 발생 회로는, 상기의 실시형태로 한정되지 않는다. 예를 들면, 단위 회로(22)에 있어서, 커패시터(26)를 노드(28)와 그라운드 라인(GND) 사이에 접속하고, 전류원(27)을 전원 라인(VDD)과 노드(28) 사이에 접속하여, 단위 회로(22)가 발생하는 램프 신호를 단조 증가하는 신호로 해도 좋다.
또한, 본 발명에 따르는 램프 신호 발생 회로는, CMOS 이미지 센서용으로 한정되는 것은 아니며, 램프 신호를 참조 신호로서 이용하는 각종 회로에 있어서, 본 발명에 따르는 램프 신호 발생 회로를 사용할 수 있다. 또한, 노드(28i)와 노드(28i+1)를 접속하는 배선 부재의 재료로서는 금속뿐만 아니라, 예를 들면 폴리실리콘 등의 공지의 다양한 재료를 사용할 수도 있다.
본 발명에 의하면, 구배의 불균일이 작은 램프 신호를 발생할 수 있는 램프 신호 발생 회로 및 이것을 사용한 CMOS 이미지 센서가 제공된다.
1…CMOS 이미지 센서, 10…화소 어레이, 11…화소, 12…스위치, 20…열 병렬 ADC, 201 내지 20N…열 ADC, 21…램프 신호 발생 회로, 22…단위 회로, 23…전압 비교기, 24…카운터, 25…스위치, 26…커패시터, 27…전류원, 28…노드, 29…배선 저항, VDD…전원 라인(기준 전위선), W…금속 배선(배선 부재).

Claims (5)

  1. 일단의 전위가 고정된 커패시터와, 상기 커패시터의 타단에 접속되는 전류원을 갖는 복수의 단위 회로를 구비하고,
    상기 복수의 단위 회로가 갖는 상기 커패시터의 상기 타단의 각각이 서로 배선 부재에 의해 접속되어 있는, 램프 신호 발생 회로.
  2. 제 1 항에 있어서,
    상기 커패시터의 상기 타단을 기준 전위선에 접속하기 위한 스위치를 추가로 구비하는, 램프 신호 발생 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 단위 회로가 갖는 상기 커패시터의 용량값은 모두 동일해지도록 설계되어 있고,
    상기 복수의 단위 회로가 갖는 상기 전류원이 흘려 보내는 전류의 크기는 모두 동일해지도록 설계되어 있는, 램프 신호 발생 회로.
  4. 복수행 복수열의 2차원으로 배열된 화소를 갖는 화소 어레이와,
    제 1 항 내지 제 3 항 중의 어느 한 항에 기재된 램프 신호 발생 회로를 갖는 열 병렬 ADC를 구비하고,
    상기 램프 신호 발생 회로가 구비하는 복수의 단위 회로 각각이, 상기 화소 어레이의 각 열에 대응하여 형성되어 있는, CMOS 이미지 센서.
  5. 제 4 항에 있어서,
    상기 열 병렬 ADC는, 상기 화소 어레이의 각 열의 화소에 접속되는 열 ADC를 구비하고,
    상기 열 ADC는,
    상기 램프 신호 발생 회로가 구비하는 상기 단위 회로와,
    상기 화소 어레이의 각 열의 화소의 출력과 상기 단위 회로의 출력을 비교하는 전압 비교기와,
    상기 전압 비교기의 출력이 변화될 때까지의 시간을 계수하는 카운터를 구비하는 CMOS 이미지 센서.
KR1020147014172A 2011-11-16 2012-11-14 램프 신호 발생 회로 및 ｃｍｏｓ 이미지 센서 KR101970942B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-250777 2011-11-16
JP2011250777 2011-11-16
PCT/JP2012/079535 WO2013073585A1 (ja) 2011-11-16 2012-11-14 ランプ信号発生回路及びｃｍｏｓイメージセンサ

Publications (2)

Publication Number Publication Date
KR20140093246A true KR20140093246A (ko) 2014-07-25
KR101970942B1 KR101970942B1 (ko) 2019-04-23

Family

ID=48429640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014172A KR101970942B1 (ko) 2011-11-16 2012-11-14 램프 신호 발생 회로 및 ｃｍｏｓ 이미지 센서

Country Status (5)

Country Link
US (1) US9270258B2 (ko)
EP (1) EP2782258A4 (ko)
JP (1) JP6143190B2 (ko)
KR (1) KR101970942B1 (ko)
WO (1) WO2013073585A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10931268B2 (en) 2018-02-06 2021-02-23 SK Hynix Inc. Ramp signal generation device and CMOS image sensor including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6218428B2 (ja) * 2013-05-08 2017-10-25 オリンパス株式会社 固体撮像装置
US9838635B2 (en) 2014-09-30 2017-12-05 Qualcomm Incorporated Feature computation in a sensor element array
US9923004B2 (en) 2014-09-30 2018-03-20 Qualcomm Incorporated Hardware acceleration of computer vision feature detection
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US9554100B2 (en) 2014-09-30 2017-01-24 Qualcomm Incorporated Low-power always-on face detection, tracking, recognition and/or analysis using events-based vision sensor
US10728450B2 (en) 2014-09-30 2020-07-28 Qualcomm Incorporated Event based computer vision computation
US20170132466A1 (en) 2014-09-30 2017-05-11 Qualcomm Incorporated Low-power iris scan initialization
US10515284B2 (en) 2014-09-30 2019-12-24 Qualcomm Incorporated Single-processor computer vision hardware control and application execution
US9762834B2 (en) 2014-09-30 2017-09-12 Qualcomm Incorporated Configurable hardware for computing computer vision features
US9940533B2 (en) 2014-09-30 2018-04-10 Qualcomm Incorporated Scanning window for isolating pixel values in hardware for computer vision operations
WO2016121523A1 (ja) * 2015-01-30 2016-08-04 ソニー株式会社 固体撮像素子および制御方法、並びに電子機器
US9704056B2 (en) 2015-04-02 2017-07-11 Qualcomm Incorporated Computing hierarchical computations for computer vision calculations
US9712146B2 (en) * 2015-09-18 2017-07-18 University Of Notre Dame Du Lac Mixed signal processors
US10984235B2 (en) 2016-12-16 2021-04-20 Qualcomm Incorporated Low power data generation for iris-related detection and authentication
US10614332B2 (en) 2016-12-16 2020-04-07 Qualcomm Incorportaed Light source modulation for iris size adjustment
JP2018148528A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR102510671B1 (ko) * 2018-09-21 2023-03-20 에스케이하이닉스 주식회사 램프신호 생성기 및 이를 포함하는 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088971A (ja) 2005-09-26 2007-04-05 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
US20070279506A1 (en) * 2006-03-06 2007-12-06 Hiroki Sato Solid-state imaging device, method of driving the same, and camera
US20100110257A1 (en) * 2008-10-31 2010-05-06 Canon Kabushiki Kaisha Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230561B2 (en) * 2005-01-27 2007-06-12 Micron Technology, Inc. Programmable integrating ramp generator and method of operating the same
JP3848358B1 (ja) * 2006-02-15 2006-11-22 株式会社日出ハイテック マルチチャネル駆動回路
JP2009130828A (ja) 2007-11-27 2009-06-11 Konica Minolta Business Technologies Inc 固体撮像装置
KR101198249B1 (ko) * 2010-07-07 2012-11-07 에스케이하이닉스 주식회사 이미지센서의 컬럼 회로 및 픽셀 비닝 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088971A (ja) 2005-09-26 2007-04-05 Sony Corp Ｄａ変換装置、ａｄ変換装置、半導体装置
US20070279506A1 (en) * 2006-03-06 2007-12-06 Hiroki Sato Solid-state imaging device, method of driving the same, and camera
US20100110257A1 (en) * 2008-10-31 2010-05-06 Canon Kabushiki Kaisha Solid-state image pickup apparatus, image pickup system, and driving method of the solid-state image pickup apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1 : Yong Lim et al., "A 1.1e- Temporal Noise 1/3.2-inch 8Mpixel CMOS Image Sensor Using Pseudo-Multiple Sampling", ISSCC 2010 Dig. Tech. Papers, pp.396-398
비특허문헌 2 : Sakkarapani Balagopal et al., "An On-chip Ramp Generator for Single-Slope Look Ahead Ramp(SSLAR) ADC", IEEE MWSCAS 2009, pp.373-376

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10931268B2 (en) 2018-02-06 2021-02-23 SK Hynix Inc. Ramp signal generation device and CMOS image sensor including the same

Also Published As

Publication number Publication date
JPWO2013073585A1 (ja) 2015-04-02
EP2782258A1 (en) 2014-09-24
KR101970942B1 (ko) 2019-04-23
JP6143190B2 (ja) 2017-06-07
US20140319325A1 (en) 2014-10-30
US9270258B2 (en) 2016-02-23
EP2782258A4 (en) 2015-08-12
WO2013073585A1 (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
KR101970942B1 (ko) 램프 신호 발생 회로 및 ｃｍｏｓ 이미지 센서
JP6004664B2 (ja) 光電変換装置、光電変換装置の駆動方法
JP6164869B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9159750B2 (en) Solid-state image sensing device
US9060139B2 (en) Solid-state imaging apparatus and method for driving the same
US9918032B2 (en) Imaging device for reducing deterioration of A/D conversion accuracy
US8760213B2 (en) Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device
US9584748B2 (en) Solid-state imaging apparatus and imaging device
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
JP2014007527A (ja) 固体撮像装置
US20190058483A1 (en) Two-step single-slope comparator with high linearity and cmos image sensor including the same
JP7156424B2 (ja) 撮像素子および撮像装置
US9900538B2 (en) Phase delay counting analog-to-digital converter circuitry
US20210105429A1 (en) Method and system for generating a ramping signal
US10291250B2 (en) Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same
JP2009118035A (ja) 固体撮像装置およびそれを用いた電子機器
US20200077039A1 (en) Compact, low power, high resolution adc per pixel for large area pixel detectors
JP2016152495A (ja) 撮像装置
US20150124138A1 (en) Solid-state image sensing device
US9749571B2 (en) Imaging apparatus and imaging system
EP2705658A1 (en) Compact digital pixel of a focal plane array
JP2021048588A (ja) 電圧供給回路
US20190281246A1 (en) Image sensing device
JP6796776B2 (ja) 電圧供給回路
JP6410882B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant