KR20140091754A - 금속 산화물 반도체 소자 구조용 핀의 형성 방법 - Google Patents

금속 산화물 반도체 소자 구조용 핀의 형성 방법 Download PDF

Info

Publication number
KR20140091754A
KR20140091754A KR1020147016362A KR20147016362A KR20140091754A KR 20140091754 A KR20140091754 A KR 20140091754A KR 1020147016362 A KR1020147016362 A KR 1020147016362A KR 20147016362 A KR20147016362 A KR 20147016362A KR 20140091754 A KR20140091754 A KR 20140091754A
Authority
KR
South Korea
Prior art keywords
silicon
dielectric layer
germanium
substrate
layer
Prior art date
Application number
KR1020147016362A
Other languages
English (en)
Other versions
KR101700213B1 (ko
Inventor
마틴 디. 자일스
타히르 가니
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20140091754A publication Critical patent/KR20140091754A/ko
Application granted granted Critical
Publication of KR101700213B1 publication Critical patent/KR101700213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

트랜지스터에 핀을 형성하기 위한 방법이 개시된다. 한 실시형태에서, 소자의 제조 방법은, 기판 상에 실리콘 핀을 형성하는 단계, 및 각 실리콘 핀의 상부 영역이 노출되도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층을 형성하는 단계를 포함한다. 이어서, 실리콘 핀의 상부 영역 상에 게르마늄을 에피택셜 성장시켜 게르마늄 핀을 형성할 수 있다.

Description

금속 산화물 반도체 소자 구조용 핀의 형성 방법{METHODS FOR FORMING FINS FOR METAL OXIDE SEMICONDUCTOR DEVICE STRUCTURES}
본 발명의 실시형태는 금속 산화물 반도체 소자 구조용 핀의 형성 방법에 관한 것이다.
마이크로프로세서와 같은 마이크로전자 집적 회로는 말 그대로 수억 개의 트랜지스터를 포함한다. 집적 회로의 속도는 주로 이들 트랜지스터의 성능에 의존한다. 따라서, 업계는 성능을 향상시키기 위해 비평면(non-planar) 트랜지스터와 같은 고유 구조를 개발하였다.
게르마늄(Ge)과 같은 다른 채널 재료는 더 고성능의 트랜지스터를 가능하게 한다. 이들 재료는 가장 유용하도록 실리콘 기판과 통합된다. 통합 체계는 설계시 각 트랜지스터에 대해 트랜지스터 재료 종류의 선택을 가능하도록 해야 한다. 실리콘 상의 게르마늄의 헤테로에피택시(heteroepitaxy)는 오늘날, 격자 불일치 결함을 수용하기 위해 중간 SiGe 조성물의 두꺼운 버퍼층을 이용한 웨이퍼-규모 또는 대면적 블랭킷 성장(blanket growth)을 이용하여 달성된다. 두꺼운 버퍼는 단일 회로에 사용하기 위한, Si과 혼합된 소형 Ge 아일랜드를 형성하는 것을 어렵게 한다. 이러한 접근법은 또한 종래의 Si 웨이퍼에 비해 비교적 결함 밀도가 높은 문제를 갖는다.
본 발명의 실시형태는 하기와 같은 첨부 도면의 도면에서 예로서 예시되며, 제한으로서 예시되지 않는다:
도 1은 본 발명의 한 실시형태에 따라 핀(fin)을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(100)을 예시하는 흐름도이고;
도 2a-2c는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시하고;
도 3은 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(300)을 예시하는 흐름도이고;
도 4a-4g는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시하고;
도 5는 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(500)을 예시하는 흐름도이고;
도 6a-6j는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시하고;
도 7은 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(700)을 예시하는 흐름도이고;
도 8a-8d는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시하고;
도 9는 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(900)을 예시하는 흐름도이고;
도 10a-10f는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시하고;
도 11은 본 발명의 일 실시형태에 따른, 금속 게이트 전극(1320)을 갖는 n형 비평면 트랜지스터(1310) 및 p형 비평면 트랜지스터(1350) 모두를 포함하는 CMOS(complementary metal oxide semiconductor) 집적 회로(1300)의 일부를 도시하고;
도 12는 본 발명의 일 실시형태에 따른 시스템(1400)의 블록도를 예시한다.
후속하는 상세 설명에서는, 특허청구된 주제가 실시될 수 있는 특정 실시형태를 예시로서 도시하는 첨부 도면이 참조된다. 이들 실시형태는 이 기술분야의 통상의 기술자가 주제를 실시하는 것을 가능하게 할 정도로 충분히 상세히 설명된다. 각종 실시형태는 비록 상이하기는 하지만, 반드시 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 한 실시형태와 관련하여 본 출원에 설명된 특정 특징부, 구조 또는 특성은 특허청구된 주제의 사상 및 범위로부터 벗어나지 않고 다른 실시형태 내에서 구현될 수 있다. 또한, 개시된 각 실시형태 내의 개별 요소들의 위치 또는 배열은 특허청구된 주제의 사상 및 범위로부터 벗어나지 않고 변형될 수 있음이 이해되어야 한다. 따라서, 후속하는 상세 설명은 제한하는 의미로 고려되지 않으며, 주제의 범위는 첨부 청구항에 의해서만 정의되며, 첨부 청구항에 의해 권리가 부여된 균등물의 전체 범위와 함께 적절히 해석된다. 도면에서, 유사한 번호는 수 개의 도면에 걸쳐 동일하거나 유사한 요소 또는 기능을 지칭하며, 그 안에 묘사된 해당 요소는 반드시 서로 크기가 비례할 필요가 없으며, 오히려 개별 요소는 본 설명의 맥락에서 요소를 더 용이하게 이해하기 위해 확대 또는 축소될 수 있다. 트라이-게이트(tri-gate) 트랜지스터 및 핀펫(FinFET)과 같은 비평면 트랜지스터의 제조시, 매우 작은 게이트 길이(예를 들어, 약 30 nm 미만)로 완전 공핍(full depletion)이 가능한 트랜지스터를 형성하기 위해 비평면 반도체 몸체(bodies)를 사용할 수 있다. 이들 반도체 몸체는 일반적으로 핀-형상이며, 따라서 일반적으로 트랜지스터 "핀"으로 지칭된다. 예를 들어, 트라이-게이트 트랜지스터에서, 트랜지스터 핀은 벌크 반도체 기판 또는 실리콘-온-인슐레이터(silicon-on-insulator) 기판 상에 형성된 2개의 대향 측벽 및 상부 면을 갖는다. 게이트 유전체는 반도체 몸체의 상부 면 및 측벽 상에 형성될 수 있으며, 게이트 전극은 반도체 몸체의 상부 면 상의 게이트 유전체 위에 및 반도체 몸체의 측벽 상의 게이트 유전체에 인접하여 형성될 수 있다. 따라서, 게이트 유전체 및 게이트 전극이 반도체 몸체의 3개의 표면에 인접하므로, 3개의 별도의 채널 및 게이트가 형성된다. 3개의 별도의 채널이 형성되므로, 트랜지스터가 턴 온(turn on)될 경우 반도체 몸체가 완전히 공핍될 수 있다. 핀펫 트랜지스터에 있어서, 게이트 재료 및 전극은 반도체 몸체의 측벽과만 접촉하여, 2개의 별도의 채널이 형성된다(트라이-게이트 트랜지스터의 3개가 아니라).
본 설명의 실시형태는 트라이-게이트 트랜지스터 및 핀펫 트랜지스터를 포함하는 마이크로전자 소자의 제조에 관한 것이다. 적어도 하나의 실시형태에서, 본 주제는 트랜지스터에 요구되는 국소 영역에만 결정성 Ge 핀을 형성하는 방법에 관한 것이다. 이들 방법은 얇은 Ge 층을 성장시키는 선택 성장법을 포함한다. 적은 부피의 Ge에 의해, 확장된 결함의 핵 형성 없이 성장시키는 것이 가능하다. 핀은 박막 에피택시 동안 늘어나서 성장시킨 층의 응력(stress)을 감소시키고 더 두꺼운 막이 안정하게 성장하는 것을 가능하게 하므로 핀이 벌크 기판보다 기계적으로 더 유연하다. 선택 성장은 이전의 접근법과 대조적으로 버퍼 층의 사용을 요구하지 않는다. 여기에 설명된 방법은 Si상에 Ge를 선택 성장시켜 트랜지스터의 핀 몸체를 형성하는 것을 포함한다. 일 실시형태에서, 선택 성장 체계는 Ge가 Si 시드(seed)로부터 분리되는 것을 가능하도록 하여 게르마늄-온-인슐레이터(germanium-on-insulator; GOI) 구조를 형성한다.
도 1은 본 발명의 한 실시형태에 따라, 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(100)을 예시하는 흐름도이다. 방법(100)은 단계 102에서 기판 상에 실리콘 핀을 형성하는 단계를 포함한다. 예를 들어, 기판을 포토레지스트 마스크로 패터닝한 다음 식각하여 실리콘 핀을 형성할 수 있다. 이어서, 단계 104에서, 방법(100)은 각 실리콘 핀의 상부 영역이 노출되도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층을 형성한다. 이어서, 단계 106에서, 핀의 노출된 상부 영역상에 에피택셜 층을 성장시킨다. 한 실시형태에서, 실리콘 핀의 상부 영역 상에 게르마늄을 에피택셜 성장시킨다. 다른 실시형태에서, 실리콘 핀의 상부 영역 상에 실리콘 게르마늄을 에피택셜 성장시킨다. 일 실시형태에서, III-V 족 기판(예를 들어, GaAs) 또는 IV 족 기판(예를 들어, Ge) 상에 III-V 족 재료를 성장시킨다. 이어서, 방법(100)은 종래의 트랜지스터 공정(예를 들어, 트라이-게이트 또는 핀펫 공정)을 계속한다. 예를 들어, 이러한 공정은 단계 108에서, 더미 산화물 및 게이트 폴리실리콘 퇴적 단계, 폴리실리콘 게이트 패터닝 및 식각 단계, 게이트용 스페이서 재료 퇴적 및 식각 단계, 및 에피택셜 소스/드레인 성장을 포함하는 소스/드레인 영역 형성 단계를 포함할 수 있다. 공정은 또한 단계 110에서, 콘택 형성 단계 및 폴리실리콘 게이트를 대체하는 게이트 산화물/금속 게이트로의 금속 게이트 대체 공정을 포함할 수 있다.
도 2a-2c는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시한다. 방법(100)은 이들 단면도로 예시될 수 있다. 소자(200)는 도 2a에 예시된 바와 같이, 기판(202), 실리콘 핀(204) 및 유전체 층(206)을 포함한다. 이 방법에서, 트랜지스터 몸체(예를 들어, PMOS 몸체)의 코어가 되는 얇은 실리콘 핀이 형성된다. 얇은 실리콘 핀은 또한 NMOS 소자의 몸체로서도 사용될 수 있다. 이어서, 도 2b에 예시된 바와 같이, Si 코어 상에 박막(208)(예를 들어, 게르마늄, 실리콘 게르마늄)을 에피택셜 성장시켜 트랜지스터 몸체를 완성한다. 트랜지스터 공정을 계속하여 도 2c에 예시된 바와 같이 핀 위에 배치된 더미 산화물 및 폴리실리콘 게이트(220)를 포함한다. 폴리실리콘 게이트(220)는 종래의 공정에 따라 게이트 산화물 및 금속 게이트로 대체될 수 있다.
한 실시형태에서, 실리콘 핀은 높이가 30-50 nm, 폭이 5-10 nm, 및 핀들 간의 피치가 50-100 nm일 수 있다. 막(208)은 막 종류에 따라 두께가 5-10 nm일 수 있다.
도 3은 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(300)을 예시하는 흐름도이다. 방법(300)은 단계 302에서, 기판 상에 실리콘 핀을 형성하는 단계를 포함한다. 예를 들어, 포토레지스트 마스크로 기판을 패터닝한 다음 식각하여 실리콘 핀을 형성할 수 있다. 이어서, 단계 304에서 핀 상에 에피택셜 층을 성장시킨다. 한 실시형태에서, 실리콘 핀 상에 게르마늄을 에피택셜 성장시킨다. 다른 실시형태에서, 실리콘 핀 상에 실리콘 게르마늄을 에피택셜 성장시킨다. 일 실시형태에서, III-V 족 기판(예를 들어, GaAs) 또는 IV 족 기판(예를 들어, Ge) 상에 III-V 족 재료를 성장시킨다. 이어서, 방법(300)은, 단계 306에서, 실리콘 핀이 유전체 층으로 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층을 형성한다. 단계 308에서, 각 핀의 상부 면이 노출되도록 유전체 층의 상부 부분 및 에피택셜 층의 상부 부분이 제거(예를 들어, 식각, 평탄화)된다. 단계 310에서, 선택 식각에 의해 에피택셜 성장 층(예를 들어, 게르마늄, 실리콘 게르마늄)을 식각하지 않거나, 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다. 단계 312에서 유전체 층이 충진되거나 퇴적이 일어난다. 이어서, 방법(300)은 종래의 트랜지스터 공정(예를 들어, 트라이-게이트 또는 핀펫 공정)을 계속한다. 예를 들어, 이러한 공정은, 단계 314에서 유전체 층 패터닝/식각 단계, 더미 산화물 및 게이트 폴리실리콘 퇴적 단계, 폴리실리콘 게이트 패터닝 및 식각 단계, 게이트용 스페이서 재료 퇴적 및 식각 단계, 및 에피택셜 소스/드레인 성장을 포함하는 소스/드레인 영역 형성 단계를 포함할 수 있다. 공정은 또한 단계 316에서 콘택 형성 단계, 및 폴리실리콘 게이트를 대체하는 금속 게이트로의 금속 게이트 대체 공정을 포함할 수도 있다.
도 4a-4g는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하는 단면도를 예시한다. 방법(400)은 이들 단면도로 예시될 수 있다. 소자(400)는 도 4a에 예시된 바와 같이 기판(402) 및 실리콘 핀(404)을 포함한다. 이 방법에서는, 트랜지스터 몸체(예를 들어, PMOS 몸체)의 Ge 핀의 피치를 결정하는 얇은 실리콘 핀이 형성된다. 얇은 실리콘 핀은 또한 NMOS 소자의 몸체로서도 사용될 수 있다. 이어서, 도 4b에 예시된 바와 같이 Si 핀 상에 박막 층(408)(예를 들어, 게르마늄, 실리콘 게르마늄)을 에피택셜 성장시킨다. 이어서, 방법(400)은 도 4c에 예시된 바와 같이 실리콘 핀이 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층(406)을 형성한다. 도 4d에 예시된 바와 같이 각 핀의 상부 면이 노출되도록 유전체 층의 상부 부분 및 에피택셜 층의 상부 부분이 제거(예를 들어, 식각, 평탄화)된다. 도 4e 에 예시된 바와 같이, 선택 식각에 의해 에피택셜 성장 층(예를 들어, 게르마늄, 실리콘 게르마늄)을 식각하지 않거나 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다. 도 4f에 예시된 바와 같이 유전체 층이 충진되거나 퇴적이 일어난다. 트랜지스터 공정을 계속하여, 도 4g에 예시된 바와 같이 핀 위에 배치된 더미 산화물 및 폴리실리콘 게이트(420)를 포함한다. 폴리실리콘 게이트(420)는 종래의 공정에 따라 게이트 산화물 및 금속 게이트로 대체될 수 있다.
한 실시형태에서, 실리콘 핀은 높이가 30-50 nm, 폭이 10-50 nm, 및 핀들 간의 피치(405)가 40-150 nm일 수 있다. 막(408)은 막 종류에 따라 두께가 5-10 nm일 수 있고, 피치(409)는 막 종류 및 설계 요건에 따라 20-80 nm일 수 있다. 일 실시형태에서, 피치(409)는 핀의 피치(405)의 1/2이다. 실리콘 핀의 피치는 게르마늄 핀의 바람직한 피치를 기초로 설계될 수 있다. 방법(400)은 내추럴 피치 더블링(natural pitch doubling)으로 Ge 단독 핀(Ge only fins)을 형성한다.
도 5는 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(500)을 예시하는 흐름도이다. 방법(500)은 단계 502에서 기판 상에 실리콘 핀을 형성하는 단계를 포함한다. 예를 들어, 포토레지스트 마스크로 기판을 패터닝한 다음 식각하여 실리콘 핀을 형성할 수 있다. 이어서, 방법(500)은 단계 504에서 각 실리콘 핀이 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층을 형성한다. 단계 506에서 핀의 상부 영역이 노출되도록 유전체 층을 오목하게 한다(recessed). 이어서, 단계 508에서 핀 상에 에피택셜 층을 성장시킨다. 한 실시형태에서, 실리콘 핀 상에 게르마늄을 에피택셜 성장시킨다. 다른 실시형태에서, 실리콘 핀 상에 실리콘 게르마늄을 에피택셜 성장시킨다. 일 실시형태에서, III-V 족 기판(예를 들어, GaAs) 또는 IV 족 기판(예를 들어, Ge) 상에 III-V 족 재료를 성장시킨다.
이어서, 방법(500)은 단계 510에서 실리콘 핀 및 에피택셜 층이 유전체 층으로 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층을 형성한다. 단계 512에서 핀의 상부 면이 노출되도록 유전체 층의 상부 부분 및 에피택셜 층의 상부 부분이 제거(예를 들어, 식각, 평탄화)된다. 단계 514에서, 선택 식각에 의해 에피택셜 성장 층(예를 들어, 게르마늄, 실리콘 게르마늄)은 식각되지 않거나 실질적으로 식각되지 않으면서 실리콘 핀의 상부 영역이 제거된다. 단계 516에서 유전체 층이 충진되거나 퇴적이 일어난다. 이어서, 방법(500)은 종래의 트랜지스터 공정(예를 들어, 트라이-게이트 또는 핀펫 공정)을 계속한다. 예를 들어, 이러한 공정은, 단계 518에서 유전체 층 패터닝/식각 단계, 더미 산화물 및 게이트 폴리실리콘 퇴적 단계, 폴리실리콘 게이트 패터닝 및 식각 단계, 게이트용 스페이서 재료 퇴적 및 식각 단계, 및 에피택셜 소스/드레인 성장을 포함하는 소스/드레인 영역 형성 단계를 포함할 수 있다. 공정은 또한 단계 520에서 콘택 형성 단계, 및 폴리실리콘 게이트를 대체하는 금속 게이트로의 금속 게이트 대체 공정을 포함할 수도 있다.
도 6a-6j는 본 발명의 한 실시형태에 따른, PMOS 소자 또는 NMOS 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시한다. 방법(500)은 이들 단면도로 예시될 수 있다. 소자(600)는 도 6a에 예시된 바와 같이 기판(602) 및 실리콘 핀(604)을 포함한다. 이 방법에서는, 트랜지스터 몸체(예를 들어, PMOS 몸체)의 Ge 핀의 피치를 결정하는 얇은 실리콘 핀이 형성된다. 얇은 실리콘 핀은 또한 NMOS 소자의 몸체로서도 사용될 수 있다. 도 6b에 예시된 바와 같이 실리콘 핀이 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층(606)이 형성된다. 도 6c에 예시된 바와 같이 핀의 상부 영역이 노출되도록 유전체 층의 상부 부분이 제거(예를 들어, 식각, 평탄화)된다. 이어서, 도 6d에 예시된 바와 같이 실리콘 핀 상에 얇은 에피택셜 층(608)(예를 들어, 게르마늄, 실리콘 게르마늄)을 에피택셜 성장시킨다. 이어서, 도 6e에 예시된 바와 같이 실리콘 핀이 덮이도록 기판 상에 및 실리콘 핀에 인접하여 유전체 층(606)을 형성한다. 도 6f에 예시된 바와 같이 핀의 상부 면이 노출되도록 유전체 층의 상부 부분 및 에피택셜 층의 상부 부분이 제거(예를 들어, 식각, 평탄화)된다. 도 6g의 소자(600) 또는 도 6gg의 소자(630)에 예시된 바와 같이, 선택 식각에 의해 에피택셜 성장 층(예를 들어, 게르마늄, 실리콘 게르마늄)은 식각하지 않거나 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다.
도 6h 또는 도 6i에 예시된 바와 같이 유전체 층이 충진되거나 퇴적이 일어난다. 도 6h의 소자(600)는, 도 6g에서 실리콘 식각에 의해 실리콘이 제거되는 것보다, 도 6c에 예시된 유전체 층 식각에 의해 유전체 층이 더 많이 제거되는 경우에 제조된다. 도 6i의 소자(630)는, 도 6gg에서 실리콘 식각에 의해 실리콘이 제거되는 것보다, 도 6c에 예시된 유전체 층 식각에 의해 유전체 층이 더 적게 제거되는 경우에 제조된다. 도 6h에 예시된 소자(600)는 게르마늄 핀(608)과 실리콘 핀(604) 사이에 중첩(overlap)을 갖지만, 도 6i에 예시된 소자(630)는 이러한 중첩을 포함하지 않는다. 소자(630)는 트랜지스터 몸체인 게르마늄 핀(608)과, 실리콘 기판(602)의 일부인 실리콘 핀(604)이 중첩되지 않고 분리됨으로 인해 더 우수한 소자 성능을 가질 수 있을 것이다. 소자(630)는 반도체-온-인슐레이터(semiconductor-on-insulator) 소자이다.
트랜지스터 공정을 계속하여 도 6j에 예시된 바와 같이 핀 위에 배치된 더미 산화물 및 폴리실리콘 게이트(620)를 포함한다. 폴리실리콘 게이트(620)는 종래의 공정에 따라 게이트 산화물 및 금속 게이트로 대체될 수 있다.
한 실시형태에서, 실리콘 핀은 초기 높이가 30-50 nm, 폭이 10-50 nm, 및 핀들 사이의 피치(605)가 40-150 nm일 수 있다. 층(608)의 두께는 막 종류에 따라 5-10 nm일 수 있으며 피치(609)는 막 종류 및 설계 요건에 따라 20-80 nm일 수 있다. 일 실시형태에서, 피치(609)는 핀의 피치(605)의 1/2이다. 실리콘 핀의 피치는 게르마늄 핀의 바람직한 피치를 기초로 설계될 수 있다. 방법(500)에 의해 내추럴 피치 더블링으로 Ge 단독 핀이 형성된다.
방법(500)은, 도 6c에 예시된 바와 같이 시작 실리콘 핀(starting silicon fins)을 추가로 처리한 다음 산화물을 오목하게 하는 공정 순서가 후속하는 점을 제외하고는 방법(300)과 유사하다. 이어서, 얇은 Ge 막을 실리콘 핀 상에 선택적으로 에피택셜 성장시키고, 방법(300)에서와 같은 공정을 계속한다. 도 6h 및 도 6i에 각각 예시된 바와 같이 2개의 가능한 결과적인 구조(600 및 630)가 존재한다. 방법(500)은 방법(100 및 300)에 비해 Ge 성장 영역(즉, 정확히(just) 활성 핀 영역)이 더 작은 장점을 갖는다. 상기 방법(500)에 의해, 결함이 핵 형성되기 전에 더 두꺼운 Ge 막의 성장이 가능하다.
도 7은 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(700)을 예시하는 흐름도이다. 방법(700)은, 단계 702에서 기판 상에 실리콘 핀을 형성하는 단계, 단계 704에서 기판 상에 유전체 층을 형성하는 단계, 및 단계 706에서 유전체 층의 상부 부분을 제거하는 단계를 포함한다. 예를 들어, 포토레지스트 마스크로 기판을 패터닝한 다음 식각하여 실리콘 핀을 형성할 수 있다. 이어서, 유전체 층을 기판 상에 형성하고, 실리콘 핀의 상부 면이 노출되도록 다시 오목하게 한다. 단계 708에서, 선택 식각에 의해 유전체 층을 식각하지 않거나 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다. 이어서, 단계 710에서 핀의 상부 상에 에피택셜 층을 성장시킨다. 한 실시형태에서, 실리콘 핀 상에 게르마늄을 에피택셜 성장시킨다. 다른 실시형태에서, 실리콘 핀의 상부 상에 실리콘 게르마늄을 에피택셜 성장시킨다. 일 실시형태에서, III-V 족 기판(예를 들어, GaAs) 또는 IV 족 기판(예를 들어, Ge) 상에 III-V 족 재료를 성장시킨다. 이어서, 방법(700)은 종래의 트랜지스터 공정(예를 들어, 트라이-게이트 또는 핀펫 공정)을 계속한다. 예를 들어, 이러한 공정은, 단계 712에서 유전체 층 패터닝/식각 단계, 더미 산화물 및 게이트 폴리실리콘 퇴적 단계, 폴리실리콘 게이트 패터닝 및 식각 단계, 게이트용 스페이서 재료의 퇴적 및 식각 단계, 및 에피택셜 소스/드레인 성장을 포함하는 소스/드레인 영역 형성 단계를 포함할 수 있다. 공정은 또한 단계 714에서, 콘택 형성 단계, 및 폴리실리콘 게이트를 대체하는 금속 게이트로의 금속 게이트 대체 공정을 포함할 수도 있다.
도 8a-8d는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시한다. 방법(700)은 이들 단면도로 예시될 수 있다. 소자(800)는 도 8a에 예시된 바와 같이 기판(802), 유전체 층(806) 및 실리콘 핀(804)을 포함한다. 이 방법에서는, 트랜지스터 몸체(예를 들어, PMOS 몸체)로서 사용된 에피택셜 층을 성장시키기 위한 실리콘 시드를 제공하는 얇은 실리콘 핀이 형성된다. 얇은 실리콘 핀은 또한 NMOS 소자의 몸체로서도 사용될 수 있다. 도 8b에 예시된 바와 같이, 선택 식각에 의해 유전체 층을 식각하지 않거나 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다. 이어서, 도 8c에 예시된 바와 같이, 실리콘 핀의 상부 상에 박막(808)(예를 들어, 게르마늄, 실리콘 게르마늄)을 에피택셜 성장시킨다. 트랜지스터 공정을 계속하여, 도 8d에 예시된 바와 같이 핀 위에 배치된 더미 산화물 및 폴리실리콘 게이트(820)를 포함한다. 폴리실리콘 게이트(820)는 종래의 공정에 따라 게이트 산화물 및 금속 게이트로 대체될 수 있다.
한 실시형태에서, 실리콘 핀의 높이는 30-50 nm, 폭은 10-100 nm, 및 핀들 간의 피치(805)는 40-150 nm일 수 있다. 막(808)의 두께는 막 종류에 따라 10-100 nm일 수 있고, 피치는 피치(805)와 동일할 수 있다.
상기 방법(700)에 의해, 최종적으로 의도하는 게르마늄 핀 피치와 일치하는 실리콘 핀을 갖는 소자(800)가 제조된다.
도 9는 본 발명의 한 실시형태에 따라 핀을 구비한 소자(예를 들어, 트랜지스터)를 형성하는 방법(900)을 예시하는 흐름도이다. 방법(900)은, 단계 902에서 기판 상에 실리콘 핀을 형성하는 단계, 단계 904에서 기판 상에 유전체 층을 형성하는 단계, 및 단계 906에서 유전체 층의 상부 부분을 제거하는 단계를 포함한다. 예를 들어, 포토레지스트 마스크로 기판을 패터닝한 다음 식각하여 실리콘 핀을 형성할 수 있다. 이어서, 기판 상에 유전체 층을 형성하고, 실리콘 핀의 상부 면이 노출되도록 다시 오목하게 한다. 단계 908에서 선택 식각에 의해 유전체 층을 식각하지 않거나 실질적으로 식각하지 않으면서 각 실리콘 핀의 상부 영역을 제거한다. 이어서, 단계 910에서 핀 및 유전체 층 상에 층(예를 들어, 비정질, 다결정성, 결함-충진 결정성(defect-filled crystalline) 등)이 형성(예를 들어, 퇴적, 에피택셜 성장)된다. 한 실시형태에서, 실리콘 핀의 상부 상에 게르마늄이 형성된다. 다른 실시형태에서, 실리콘 핀 상에 실리콘 게르마늄이 형성된다. 일 실시형태에서, III-V 족 기판(예를 들어, GaAs) 또는 IV 족 기판(예를 들어, Ge) 상에 III-V 족 재료가 형성된다. 단계 912에서 층을 평탄화한다. 단계 914에서, 층의 융점 초과의 특정 온도에서 소자를 어닐링(예를 들어, 급속 열 어닐링)하고, 이는 상기 층의 영역들이 아래의 실리콘 시드로부터 재결정화되는 것을 가능하게 하여 결정성 층(예를 들어, 게르마늄 층)을 생성한다. 평탄화 및 어닐링 순서는 바뀔 수 있다. 이어서, 방법(900)은 종래의 트랜지스터 공정(예를 들어, 트라이-게이트 또는 핀펫 공정)을 계속한다. 예를 들어, 이러한 공정은 단계 916에서 유전체 층 패터닝/식각 단계, 더미 산화물 및 게이트 폴리실리콘 퇴적 단계, 폴리실리콘 게이트 패터닝 및 식각 단계, 게이트용 스페이서 재료 퇴적 및 식각 단계, 및 에피택셜 소스/드레인 성장을 포함하는 소스/드레인 영역 형성 단계를 포함할 수 있다. 공정은 또한 단계 918에서 콘택 형성 단계, 및 폴리실리콘 게이트를 대체하는 금속 게이트로의 금속 게이트 대체 공정을 포함할 수도 있다.
도 10a-10f는 본 발명의 한 실시형태에 따라, PMOS 소자 또는 NMOS 소자 등과 같은 트랜지스터의 핀을 형성하기 위한 단면도를 예시한다. 방법(900)은 이들 단면도로 예시될 수 있다. 소자(1000)는 도 10a에 예시된 바와 같이 기판(1002), 유전체 층(1006) 및 실리콘 핀(1004)을 포함한다. 이 방법에서는, 재결정화 후에 트랜지스터 몸체(예를 들어, PMOS 몸체)로서 사용되는, 퇴적된 층을 재결정화하기 위한 실리콘 시드를 제공하는 얇은 실리콘 핀이 형성된다. 얇은 실리콘 핀은 또한 NMOS 소자의 몸체로서도 사용될 수 있다. 도 10b에 예시된 바와 같이 선택 식각에 의해 유전체 층을 식각하지 않거나 실질적으로 식각하지 않으면서 실리콘 핀의 상부 영역을 제거한다. 이어서, 도 10c에 예시된 바와 같이 핀 상에 층(1008)(예를 들어, 비정질, 다결정성, 결함-충진 결정성 등)이 형성(예를 들어, 퇴적, 에피택셜 성장)된다. 한 실시형태에서, 실리콘 핀 상에 게르마늄이 형성된다. 다른 실시형태에서, 실리콘 핀 상에 실리콘 게르마늄이 형성된다. 도 10d에 예시된 바와 같이 층을 평탄화한다. 층의 융점 초과의 특정 온도에서 소자를 어닐링(예를 들어, 급속 열 어닐링)하고, 이는 상기 층의 영역들이 아래의 실리콘 시드로부터 재결정화되는 것을 가능하게 하여, 도 10e에 예시된 바와 같이 결정성 층(예를 들어, 게르마늄 층)이 생성된다. 트랜지스터 공정을 계속하여, 도 10f에 예시된 바와 같이 핀 위에 배치된 더미 산화물 및 폴리실리콘 게이트(1020)를 포함한다. 폴리실리콘 게이트(1020)는 종래의 공정에 따라 게이트 산화물 및 금속 게이트로 대체될 수 있다.
한 실시형태에서, 실리콘 핀의 높이는 30-50 nm, 폭은 10-100 nm, 핀들 간의 피치(1005)는 40-150 nm일 수 있다. 막(1008)의 두께는 막 종류에 따라 10-100 nm일 수 있고, 피치는 피치(1005)와 동일할 수 있다. 상기 방법(900)은 최종적으로 의도한 게르마늄 핀 피치와 일치하는 실리콘 핀을 구비하는 소자(1000)를 제조한다.
한 실시형태에서, 방법(900)은 실리콘 핀을 형성하고 이를 둘러싼 산화물 내에서 오목하게 한다. 트렌치(trench)를 충진하기 위해 게르마늄을 퇴적하지만, 이는 에피택셜 성장 동작일 필요는 없다. 비정질, 다결정성 또는 결함-충진 결정성 Ge 퇴적도 또한 가능하다. 평탄화 후에, Ge의 융점 초과 온도에서 급속 열 어닐링을 사용하여 정확히 Ge 영역을 용융시킨 다음, 이들이 아래의 실리콘 시드로부터 재결정화되도록 하여 결정성 Ge 핀을 제조한다. 평탄화 및 용융 어닐링의 순서는 바뀔 수 있다. 급속 열 또는 레이저 어닐링은 핀 경계에서의 게르마늄 및 실리콘의 상호확산을 최소화한다.
본 발명의 일 실시형태에서, 기판은 단결정성 실리콘 기판일 수 있다. 기판은 또한, 이들 중 임의의 것이 실리콘과 결합될 수 있는, 실리콘-온-인슐레이터("SOI"), 게르마늄, 비화 갈륨, 안티몬화 인듐, 텔루르화 납, 비화 인듐, 인화 인듐, 비화 갈륨, 안티몬화 갈륨 등과 같은, 다른 종류의 기판일 수도 있다.
게이트 유전체 층은, 이에 제한되지는 않지만 실리콘 이산화물(SiO2), 실리콘 산질화물(SiOxNy), 실리콘 질화물(Si3N4), 및 하이-k(high-k) 유전체 재료, 예를 들어, 하프늄 산화물, 하프늄 실리콘 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈륨 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 알루미늄 산화물, 납 스칸듐 탄탈륨 산화물 및 납 아연 니오베이트를 포함하는 임의의 공지된 게이트 유전체 재료로 형성될 수 있다.
게이트 유전체 층은, 이 기술분야의 통상의 기술자에게 이해되는 바와 같이, 예를 들어 화학 기상 증착("CVD"), 물리 기상 증착("PVD"), 원자 층 증착("ALD")에 의해 게이트 전극 재료를 퇴적한 다음, 공지의 포토리소그래피 및 식각 기술로 게이트 전극 재료를 패터닝하는 것과 같은 공지의 기술에 의해 형성될 수 있다.
소스 영역 및 드레인 영역(미도시)은 게이트 전극의 대향 측 상의 트랜지스터 핀에 형성될 수 있음이 이해된다. 소스 및 드레인 영역은 n-형 또는 p-형 도전성과 같은 동일한 도전형으로 형성될 수 있다. 소스 및 드레인 영역은 균일한 도핑 농도를 가질 수 있거나, 단부(tip) 영역(예를 들어, 소스/드레인 연장부)과 같은, 상이한 농도 또는 도핑 프로파일의 하위-영역을 포함할 수 있다. 본 발명의 실시형태의 일부 구현에서 소스 및 드레인 영역은 실질적으로 동일한 도핑 농도 및 프로파일을 가질 수 있는 반면, 다른 구현에서는 달라질 수 있다.
본 발명의 실시형태에 따른 비평면 트랜지스터의 예가 도 11에 예시된다. 도 11은, 절연 기판(1102) 상에 형성된, 금속 게이트 전극(1120)을 갖는 n형 비평면 트랜지스터(1110) 및 금속 게이트 전극(1160)을 갖는 p형 비평면 트랜지스터(1150)를 모두 포함하는 CMOS(complementary metal oxide semiconductor) 집적 회로(1100)의 일부를 도시한다. n형 트랜지스터(1110)는 캐리어가 전자인 전계 효과 트랜지스터이고, p형 트랜지스터(1150)는 캐리어가 정공인 트랜지스터이다. n형 트랜지스터(1110) 및 p형 트랜지스터(1150)는 더 상위 수준의 금속화(metallization)를 통해 함께 기능성 CMOS 회로로 연결된다. 비록 도 11에 있어서 CMOS 집적 회로(1100)가 도시 및 설명되었지만, 본 발명의 실시형태는 CMOS 집적 회로에 제한되지 않으며 금속 게이트 전극을 갖는 p형 비평면 트랜지스터 단독 또는 금속 게이트 전극을 갖는 n형 비평면 트랜지스터 단독을 포함하는 회로를 포함할 수 있다. 한 실시형태에서, 본 출원에 설명된 방법을 사용하여, 도 11에 도시된 CMOS 집적 접근법을 위해 PMOS 소자용 Ge 핀을 제조하고 NMOS 소자용의 규칙적인 Si 핀을 사용할 수 있다. 더 일반적으로, 다른 실시형태에서, 개시된 방법 중 하나를 사용하여 한 재료 종류의 NMOS 핀을 제조할 수 있고 다른 방법을 이용하여 상이한 재료 종류의 PMOS 핀을 제조할 수 있다.
CMOS 집적 회로(1100)는 절연 기판(1102)상에 형성될 수 있다. 본 발명의 실시형태에서, 절연 기판(1102)은 실리콘 이산화물 막과 같은, 절연 층(1106)이 위에 형성된 하부의 단결정성 실리콘 기판(1104)을 포함한다. 하지만, 집적 회로(1100)는 실리콘 이산화물, 질화물, 산화물 및 사파이어로 형성된 기판과 같은 임의의 적절한 절연 기판 상에 형성될 수 있다.
추가로, 본 발명의 실시형태에서, 기판(1102)은 반드시 절연 기판일 필요는 없으며, 이에 제한되지는 않지만 단결정성 실리콘 기판 및 비화 갈륨 기판과 같은 공지된 반도체 기판일 수 있다.
n형 비평면 트랜지스터(1110)는 절연 기판(1102)의 절연 층(1106) 상에 형성된 반도체 몸체(1130)를 포함하며, p형 비평면 트랜지스터(1150)는 절연 기판(1102)의 절연 층(1106) 상에 형성된 반도체 몸체(1170)를 포함한다. 반도체 몸체(1130 및 1170)는, 이에 제한되지는 않지만 실리콘, 게르마늄, 실리콘 게르마늄(SixGey), 비화 갈륨(GaAs), InSb, GaP, GaSb, 탄소 나노튜브 및 탄소 나노와이어와 같은 임의의 공지된 반도체 재료로 형성될 수 있다. 반도체 몸체(1130 및 1170)는, 외부 전기 제어를 인가함으로써 절연 상태에서 도전 상태로 역 변경될 수 있는 임의의 공지된 재료로 형성될 수 있다. 트랜지스터(1110 및 1150)의 최상의 전기적 성능을 원할 경우, 반도체 몸체(1130 및 1170)는 이상적으로는 단일 결정성 막이다. 예를 들어, 마이크로프로세서와 같은 고밀도 회로와 같은 고성능 응용에서 CMOS 집적 회로(1100)가 사용될 경우, 반도체 몸체(1130 및 1170)는 단일 결정성 막이다. 하지만, 액정 디스플레이에서와 같이 덜 엄격한 성능을 요구하는 응용에 CMOS 집적 회로(1100)가 사용될 경우, 반도체 몸체(1130 및 1170)는 다결정성 막일 수 있다. 절연 층(1106)은 단결정성 실리콘 기판(1102)으로부터 반도체 몸체(1130 및 1170)를 절연한다. 본 발명의 일 실시형태에서, 반도체 몸체(1130 및 1170)는 단일 결정성 실리콘 막이다.
반도체 몸체(1130)는 반도체 몸체 폭(1133)을 정의하는 거리만큼 이격된 한 쌍의 횡 방향 대향 측벽(1131 및 1132)을 갖는다. 추가로, 반도체 몸체(1130)는 기판(1102)상에 형성된 하부 면(1135)에 대향하는 상부 면(1134)을 갖는다. 상부 면(1134) 및 하부 면(1135) 사이의 거리는 몸체 높이(1136)를 정의한다. 본 발명의 일 실시형태에서, 몸체 높이(1136)는 몸체 폭(1135)과 실질적으로 동일하다. 본 발명의 일 실시형태에서, 몸체(1130)의 높이(1136)는 50 nm 미만이고, 폭(1133)은 20 nm 미만이다. 본 발명의 일 실시형태에서, 몸체 높이(1136)는 몸체 폭(1133)의 2배 내지 몸체 폭(1133)의 10배 사이이다.
유사하게, 반도체 몸체(1170)는 반도체 몸체 폭(1173)을 정의하는 거리(1173)만큼 이격된 한 쌍의 횡 방향 대향 측벽(1171 및 1172)을 갖는다. 추가로, 반도체 몸체(1170)는 기판(1102)상에 형성된 하부 면(1175)에 대향하는 상부 면(1174)을 갖는다. 상부 면(1174)과 하부 면(1175) 사이의 거리는 몸체 높이(1176)를 정의한다. 본 발명의 일 실시형태에서, 몸체 높이(1176)는 몸체 폭(1133)의 2배 내지 몸체 폭(1173)의 10배 사이이다.
n형 비평면 트랜지스터(1110)는 게이트 유전체 층(1112)을 갖는다. 게이트 유전체 층(1112)은 도 11에 도시된 바와 같이 반도체 몸체(1130)의 3개의 측부 상에 및 주변에 형성된다. 게이트 유전체 층(1112)은, 도 11에 도시된 바와 같이, 몸체(1130)의 측벽(1131) 상에 또는 인접하여, 그의 상부 면(1134) 상에, 및 그의 측벽(1132) 상에 또는 인접하여 형성된다. 유사하게, 비평면 p형 트랜지스터(1150)는 게이트 유전체 층(1152)을 갖는다. 게이트 유전체 층(1152)은 도 11에 도시된 바와 같이 반도체 몸체(1170)의 3개의 측부 상에 및 주변에 형성된다. 게이트 유전체 층(1152)은, 도 11에 도시된 바와 같이, 몸체(1170)의 측벽(1171) 상에 또는 인접하여, 그의 상부 면(1174) 상에, 및 그의 측벽(1172) 상에 또는 인접하여 형성된다. 게이트 유전체 층(1112 및 1152)은 임의의 공지된 게이트 유전체 막으로 형성될 수 있다. 본 발명의 일 실시형태에서, 게이트 유전체 층은 실리콘 이산화물(SiO2), 실리콘 산질화물(SiOxNy), 실리콘 질화물(Si3N4) 유전체 층 또는 그의 조합이다. 본 발명의 일 실시형태에서, 게이트 유전체 층(1112 및 1152)은 5-20 Å 사이의 두께로 형성된 실리콘 산질화물 막이다. 본 발명의 일 실시형태에서, 게이트 유전체 층(1112 및 1152)은, 이에 제한되지는 않지만 탄탈륨 산화물, 티타늄 산화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 란타늄 산화물, 란타늄 알루미늄 산화물 및 그의 실리케이트와 같은 금속 유전체와 같은, 하이-k 게이트 유전체 층이다. 본 발명의 일 실시형태에서, 유전체 층(1112 및 1152)은, 이에 제한되지는 않지만 PZT 및 BST와 같은 다른 종류의 하이-k 유전체 층일 수 있다.
n형 비평면 소자(1110)는 게이트 전극(1120)을 갖는다. 게이트 전극(1120)은 도 11에 도시된 바와 같이 게이트 유전체 층(1112) 상에 및 주변에 형성된다. 게이트 전극(1120)은, 반도체 몸체(1130)의 측벽(1131) 상에 형성된 게이트 유전체 층(1112) 상에 또는 인접하여 형성되고, 반도체 몸체(1130)의 상부 면(1134) 상에 형성된 게이트 유전체 층(1112) 상에 형성되고, 반도체 몸체(1130)의 측벽(1132) 상에 형성된 게이트 유전체 층(1112) 상에 또는 인접하여 형성된다. 게이트 전극(1120)은 n형 트랜지스터(1110)의 게이트 길이(1126)를 정의하는 거리만큼 이격된 한 쌍의 횡 방향 대향 측벽(1122 및 1124)을 갖는다. 본 발명의 일 실시형태에서, 게이트 전극(1120)의 횡 방향 대향 측벽(1122 및 1124)은 반도체 몸체(1130)의 횡 방향 대향 측벽(1131 및 1132)에 수직인 방향으로 이어진다(run). 유사하게, p형 비평면 소자(1150)는 도 11에 도시된 바와 같이 게이트 유전체 층(1152) 상에 및 주변에 형성된 게이트 전극(1160)을 갖는다. 게이트 전극(1160)은, 반도체 몸체(1170)의 측벽(1171) 상에 형성된 게이트 유전체 층(1152) 상에 또는 인접하여 형성되고, 반도체 몸체(1170)의 상부 면(1174)상에 형성된 게이트 유전체 층(1152)상에 형성되고, 반도체 몸체(1170)의 측벽(1172) 상에 형성된 게이트 유전체 층(1152) 상에 또는 인접하여 형성된다. 게이트 전극(1160)은 p형 트랜지스터(1150)의 게이트 길이(Lg)(1166)를 정의하는 거리만큼 이격된 한 쌍의 횡 방향 대향 측벽(1162 및 1164)을 갖는다. 본 발명의 일 실시형태에서, 게이트 전극(1160)의 횡 방향 대향 측벽(1162 및 1164)은 반도체 몸체(1170)의 횡 방향 대향 측벽(1171 및 1172)에 수직인 방향으로 이어진다.
본 발명의 일 실시형태에서, 게이트 전극(1120 및 1160)은 하부의 금속 막(1127) 및 상부의 금속 또는 도핑 폴리실리콘 막(1128)을 포함하는 복합 막으로 형성된다. 본 발명의 일 실시형태에서, 하부의 금속 막(1127)은 게이트 전극 재료의 일함수를 제어한다. 본 발명의 일 실시형태에서, 게이트 전극 재료의 일함수가 하부 금속 막에 의해 제어되도록 게이트 전극(1120 및 1160)의 하부 금속 부분(1127)은 적어도 25 Å의 두께 또는 4개의 단분자막(monolayer)으로 형성된다. 즉, 본 발명의 일 실시형태에서, 게이트 전극 재료의 일함수가 하부 금속 막(1127)에 의해 제어되고 상부 금속 막(1128)에 의해서는 제어되지 않도록, 하부 금속 막은 "일함수 투명(work function transparent)"이 되지 않기에 충분히 두껍게 형성된다. 본 발명의 일 실시형태에서, 하부 금속 막(1127)은 25-100 Å 사이의 두께로 형성되며, 이에 제한되지는 않지만 TaN, TiN 및 알루미늄 도핑 탄화 티타늄과 같은, 티타늄 및 탄탈륨의 질화물 또는 탄화물로 형성된다. 본 발명의 일 실시형태에서, 상부 금속 막(1128)은, 이에 제한되지는 않지만 텅스텐(W), 구리(Cu) 또는 도핑 폴리실리콘과 같은, 양호한 갭 충진 특성 및 낮은 저항을 갖는 재료로 형성된다.
n형 비평면 트랜지스터(1110)는 소스 영역(1140) 및 드레인 영역(1142)을 갖는다. 도 11에 도시된 바와 같이 소스 영역(1140) 및 드레인 영역(1142)은 게이트 전극(1120)의 대향 측 상의 반도체 몸체(1108)에 형성된다. 소스 영역(1140) 및 드레인 영역(1142)은 n형 도전성으로 형성된다. 본 발명의 일 실시형태에서, 소스(1140) 및 드레인 영역(1142)은 n형 도펀트 농도가 1x1019 내지 1x1021 atoms/cm3 사이이다. 소스 영역(1140) 및 드레인 영역(1142)은 균일한 농도일 수 있거나, 단부 영역(예를 들어, 소스/드레인 연장부)과 같은, 상이한 농도 또는 도펀트 프로파일의 하위 영역을 포함할 수 있다. 본 발명의 일 실시형태에서, 비평면 n형 트랜지스터(1110)가 대칭 트랜지스터일 경우, 소스 영역(1140) 및 드레인 영역(1142)은 동일한 도핑 농도 및 프로파일을 갖는다. 본 발명의 일 실시형태에서, 비평면 n형 트랜지스터(1110)는, 특정한 전기적 특성을 수득하기 위해 소스 영역(1140) 및 드레인 영역(1142)의 도핑 농도 프로파일이 변경될 수 있는 비대칭 트랜지스터로서 형성된다.
유사하게, p형 비평면 트랜지스터(1150)는 소스 영역(1180) 및 드레인 영역(1182)을 갖는다. 소스 영역(1180) 및 드레인 영역(1182)은 도 11에 도시된 바와 같이 게이트 전극(1160)의 대향 측 상의 반도체 몸체(1170)에 형성된다. 소스 영역(1180) 및 드레인 영역(1182)은 p형 도전성으로 형성된다. 본 발명의 일 실시형태에서, 소스 영역(1180) 및 드레인 영역(1182)은 p형 도핑 농도가 1x1019 내지 1x1021 atoms/cm3 사이이다. 소스 영역(1180) 및 드레인 영역(1182)은 균일한 농도로 형성될 수 있거나, 단부 영역(예를 들어, 소스/드레인 영역 연장부)과 같은, 상이한 농도 또는 도펀트 프로파일의 하위 영역을 포함할 수 있다. 본 발명의 일 실시형태에서, 비평면 p형 트랜지스터(1150)가 대칭 트랜지스터일 경우, 소스 영역(1180) 및 드레인(1182)은 동일한 도핑 농도 및 프로파일을 갖는다. 본 발명의 일 실시형태에서, p형 비평면 트랜지스터(1150)가 비대칭 트랜지스터로 형성될 경우, 특정한 전기적 특성을 수득하기 위해 소스 영역(1180) 및 드레인 영역(1182)의 도핑 농도 프로파일은 달라질 수 있다.
소스 영역(1140)과 드레인 영역(1142) 사이에 위치한 반도체 몸체(1130)의 부분은 n형 비평면 트랜지스터(1110)의 채널 영역(1144)을 정의한다. 채널 영역(1144)은 또한 게이트 전극(1120)으로 둘러싸인 반도체 몸체(1130)의 영역으로 정의될 수도 있다. 유사하게, 소스 영역(1180)과 드레인 영역(1182) 사이에 위치한 반도체 몸체(1170)의 부분(1184)은 p형 비평면 트랜지스터(1150)의 채널 영역(1184)을 정의한다. 채널 영역(1184)은 또한 게이트 전극(1160)으로 둘러싸인 반도체 몸체(1170)의 영역으로 정의될 수도 있다. 소스/드레인 영역은 통상적으로, 채널 영역을 게이트 전극 길이(Lg)보다 약간 더 작게 정의하기 위해, 예를 들어 확산을 통해 게이트 전극 약간 아래에 연장된다. 본 발명의 일 실시형태에서, 채널 영역(1144 및 1184)은 진성 또는 비도핑 단결정성 게르마늄이다. 본 발명의 일 실시형태에서, 채널 영역(1144 또는 1184)은 도핑 단결정성 게르마늄이다. 채널 영역(1144)이 도핑될 경우, 통상적으로 진성과 4x1019 atoms/cm3 사이의 p형 전도도 수준까지 도핑된다. 채널 영역(1184)이 도핑될 경우, 통상적으로 진성과 4x1019 atoms/cm3 사이의 n형 전도도 수준까지 도핑된다. 본 발명의 일 실시형태에서, 채널 영역(1144 및 1184)은 1x1018 atoms/cm3 과 1x1019 atoms/cm3 사이의 농도까지 도핑된다. 채널 영역(1144 및 1184)은 균일하게 도핑될 수 있거나, 비균일하게 또는 상이한 농도로 도핑되어 특정한 전기적 성능 특성을 제공할 수 있다. 예를 들어, 채널 영역(1144 및 1184)은 바람직할 경우 공지의 "할로(halo)" 영역을 포함할 수 있다.
3개의 측부 상에서 반도체 몸체(1130)를 둘러싸는 게이트 유전체(1112) 및 게이트 전극(1120)을 제공함으로써, n형 비평면 트랜지스터(1110)는 3개의 채널 및 3개의 게이트를 갖는 것이 특징적이며, 상기에서 한 게이트(g1)는 반도체 몸체(1130)의 측부(1131) 상의 소스 및 드레인 영역 사이로 연장되고, 두 번째 게이트(g2)는 반도체 몸체(1130)의 상부 면(1134)상의 소스 및 드레인 영역 사이로 연장되고, 세 번째 게이트(g3)는 반도체 몸체(1130)의 측벽(1132) 상의 소스 및 드레인 영역 사이로 연장된다. 이로써, 비평면 트랜지스터(1110)는 트라이-게이트 트랜지스터로 지칭될 수 있다. 트랜지스터(1110)의 게이트 폭(Gw)은 3개의 채널 영역의 폭의 합이다. 즉, 트랜지스터(1110)의 게이트 폭은 측벽(1131)에서의 반도체 몸체(1130)의 높이(1136)에, 상부 면(1134)에서의 반도체 몸체(1130)의 폭을 더하고, 측벽(1132)에서의 반도체 몸체(1130)의 높이(1136)를 더한 것과 동일하다. 유사하게, 3개의 측부 상에서 반도체 몸체(1170)를 둘러싸는 게이트 유전체(1152) 및 게이트 전극(1160)을 제공함으로써, 비평면 p형 트랜지스터(1150)는 3개의 채널 및 3개의 게이트를 갖는 것이 특징적이며, 상기에서 한 채널 및 게이트(g1)는 반도체 몸체(1170)의 측부(1171) 상의 소스 및 드레인 영역 사이로 연장되고, 두 번째 채널 및 게이트(g2)는 반도체 몸체(1170)의 상부 면(1174)상의 소스 및 드레인 영역 사이로 연장되고, 세 번째 채널 및 게이트(g3)는 반도체 몸체(1170)의 측벽(1172) 상의 소스 및 드레인 영역 사이로 연장된다. 이로써, 비평면 트랜지스터(1150)는 트라이-게이트 트랜지스터로 지칭될 수 있다. 트랜지스터(1150)의 게이트 "폭"(Gw)은 3개의 채널 영역의 폭의 합이다. 즉, 트랜지스터(1150)의 게이트 폭은 측벽(1171)에서의 반도체 몸체(1170)의 높이(1176)에, 상부 면(1174)에서의 반도체 몸체(1170)의 폭(1173)을 더하고, 측벽(1172)에서의 반도체 몸체(1170)의 높이(1176)를 더한 것과 동일하다. 함께 연결된 복수의 소자(예를 들어, 단일 게이트 전극(1120)으로 둘러싸인 복수의 실리콘 몸체(1130) 또는 단일 게이트 전극(1160)으로 둘러싸인 복수의 반도체 몸체(1170))를 이용함으로써, 더 큰 폭의 n형 및 p형 비평면 트랜지스터를 수득할 수 있다.
채널 영역(1144 및 1184)이 3개의 측부 상에서 게이트 전극(1120 및 1160)으로 둘러싸이므로, 트랜지스터(1110 및 1150)는, 트랜지스터(1110 및 1150)가 턴 "온"될 경우 채널 영역(1150)이 완전히 공핍되어 완전 공핍된 트랜지스터의 유리한 전기적 특성 및 성능을 제공하는 완전 공핍 방식으로 구동될 수 있다. 즉, 트랜지스터(1110 및 1150)가 턴 "온"될 경우, 채널 영역(1144 및 1184)의 표면에서 반전 층(inversion layer)과 함께(즉, 반도체 몸체의 측면 및 상부 면 상에 반전 층이 형성됨) 채널 영역에 공핍 영역이 형성된다. 반전 층은 소스 및 드레인 영역과 동일한 도전형을 가지며 소스 및 드레인 영역 사이에 도전성 채널을 형성하여 그 사이에서 전류가 흐르는 것이 가능하도록 한다. 공핍 영역은 반전 층 아래로부터 자유 캐리어를 공핍시킨다. 공핍 영역은 채널 영역(1144 및 1184)의 하단까지 연장되고, 따라서 트랜지스터는 "완전 공핍형" 트랜지스터인 것으로 칭할 수 있다. 완전 공핍형 트랜지스터는 비-완전 공핍형 또는 부분 공핍형 트랜지스터에 비해 향상된 전기 성능 특성을 갖는다. 예를 들어, 트랜지스터(1110 및 1150)를 완전 공핍 방식으로 구동하면 이상적이거나 매우 급격한 역하(subthreshold) 경사의 트랜지스터가 수득된다. 또한, 트랜지스터(1110 및 1150)를 완전 공핍 방식으로 구동할 경우, 트랜지스터(1110 및 1150)는, 더 양호한 "오프(off)" 상태 누설을 제공하여 더 낮은 누설 및 따라서 더 낮은 전력 소비를 초래하는 향상된 DIBL(drain induced barrier lowing) 효과를 갖는다. 트랜지스터(1110 및 1150)는, 바람직할 경우(예를 들어, 반도체 몸체가 크게 제조되어 완전 공핍되지 않을 수 있을 경우), 반드시 완전 공핍 방식으로 구동될 필요가 없음이 이해되어야 한다.
본 발명의 실시형태의 트랜지스터(1110 및 1150)는, 채널 영역(1144 및 1184)의 반전 층이 반도체 몸체(1130 및 1170)의 수평 및 수직 방향 모두에 형성되므로 비평면 트랜지스터인 것으로 지칭될 수 있다. 본 발명의 실시형태의 반도체 소자는 또한, 게이트 전극(1120 및 1160)으로부터의 전계가 수평 측(g2) 및 수직 측(g1 및 g3) 모두로부터 인가되므로 비평면 소자로 간주될 수도 있다. 트랜지스터(1110 및 1150)는 게르마늄 핀의 형성 방법과 함께 본 출원에 설명 및 예시된 바와 같이, 복수의 몸체(예를 들어, 2개, 3개, 4개)를 포함할 수 있다.
한 실시형태에서, CMOS(complementary metal oxide semiconductor) 집적 회로는 제1 높이를 갖는 핀 몸체를 구비하는 NMOS(n-type metal oxide semiconductor) 소자, 및 제2 높이를 갖는 게르마늄 핀 몸체 및 제3 높이를 갖는 대응하는 실리콘 핀 몸체를 구비하는 PMOS(p-type metal oxide semiconductor) 소자를 포함한다. 게르마늄 핀 몸체는 PMOS 소자의 몸체를 형성한다. NMOS 소자의 핀 몸체는 NMOS 소자의 몸체를 형성하는 실리콘 핀 몸체를 구비하는 실리콘 몸체 핀을 포함한다. 게르마늄 핀 몸체의 피치는 PMOS 소자의 실리콘 핀의 피치의 대략 1/2이다.
도 12는 본 발명의 한 실시형태에 따른 컴퓨팅 디바이스(1200)를 예시한다. 컴퓨팅 디바이스(1200)는 보드(1202)를 수용(house)한다. 보드(1202)는, 이에 제한되지는 않지만 프로세서(1204) 및 적어도 하나의 통신 칩(1206)을 포함하는 다수의 구성요소를 포함할 수 있다. 프로세서(1204)는 보드(1202)에 물리적 및 전기적으로 연결된다. 일부 구현에서, 적어도 하나의 통신 칩(1206)도 또한 보드(1202)에 물리적 및 전기적으로 연결된다. 추가 구현에서, 통신 칩(1206)은 프로세서(1204)의 일부이다.
응용에 따라, 컴퓨팅 디바이스(1200)는 보드(1202)에 물리적 및 전기적으로 연결될 수 있거나 연결되지 않을 수 있는 다른 구성요소들을 포함할 수 있다. 이들 다른 구성요소는, 휘발성 메모리(예를 들어, DRAM(1210,1211)), 비휘발성 메모리(예를 들어, ROM(1212)), 플래시 메모리, 그래픽 프로세서(1220), 디지털 신호 프로세서, 암호 프로세서, 칩셋(1222), 안테나(1224), 디스플레이, 터치스크린 디스플레이(1226), 터치스크린 제어기(1228), 배터리(1230), 오디오 코덱, 비디오 코덱, 전력 증폭기(1232), GPS(global positioning system) 장치(1234), 콤파스(compass)(1236), 가속도계, 자이로스코프, 스피커(1240), 카메라(1250) 및 대용량 저장 장치(예를 들어, 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)를 포함하고, 이에 제한되지는 않는다.
통신 칩(1206)은 컴퓨팅 디바이스(1200)에 및 이로부터 데이터를 전송하기 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어는 비-고형 매체(non-solid medium)를 통해 변조 전자기 복사를 이용함으로써 데이터를 통신할 수 있는, 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하기 위해 사용될 수 있다. 비록 일부 실시형태에서는 그렇지 않을 수도 있지만, 이 용어는 관련 장치가 임의의 와이어를 포함하지 않는 것을 시사하지 않는다. 통신 칩(1206)은, 이에 제한되지는 않지만, Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그의 파생물 뿐만 아니라 3G, 4G, 5G 및 그 이상으로 지정된 임의의 다른 무선 프로토콜을 포함하는, 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(1200)는 복수의 통신 칩(1206)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1206)은 Wi-Fi 및 블루투스와 같은 근거리 무선 통신 전용일 수 있으며, 제2 통신 칩(1206)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타와 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 디바이스(1200)의 프로세서(1204)는 프로세서(1204) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 일부 실시형태에서, 프로세서의 집적 회로 다이는 본 발명의 구현에 따라 형성된, 트랜지스터(예를 들어, PMOS, NMOS)와 같은 하나 이상의 소자를 포함한다. 용어 "프로세서"는, 레지스터 및/또는 메모리로부터 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변형하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
통신 칩(1206)은 또한 통신 칩(1206) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 다른 실시형태에 따라, 통신 칩의 집적 회로 다이는 본 발명의 구현에 따라 형성된, 트랜지스터(예를 들어, PMOS, NMOS)와 같은 하나 이상의 소자를 포함한다.
추가 실시형태에서, 컴퓨팅 디바이스(1200) 내에 수용된 다른 구성요소는 본 발명의 구현에 따라 형성된, 트랜지스터(예를 들어, PMOS, NMOS)와 같은 하나 이상의 소자를 포함하는 집적 회로 다이를 포함할 수 있다.
각종 구현에서, 컴퓨팅 디바이스(1200)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋-톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가 구현에서, 컴퓨팅 디바이스(1200)는 데이터를 처리하는 임의의 다른 전자 장치일 수 있다.

Claims (20)

  1. 소자 제조 방법으로서,
    기판 상에 실리콘 핀들(silicon fins)을 형성하는 단계;
    상기 실리콘 핀들의 상부 영역이 노출되도록 상기 기판 상에 및 상기 실리콘 핀들에 인접하여 제1 유전체 층을 형성하는 단계; 및
    상기 실리콘 핀들의 상부 영역 상에 게르마늄을 에피택셜 성장시키는(epitaxially growing) 단계
    를 포함하는 소자 제조 방법.
  2. 제1항에 있어서, 상기 기판 상에 상기 제1 유전체 층을 형성하는 단계는:
    상기 기판 상에 상기 제1 유전체 층을 퇴적하는 단계; 및
    상기 실리콘 핀들의 상부 영역이 노출되도록 상기 제1 유전체 층을 오목하게 하는(recessing) 단계
    를 포함하는 소자 제조 방법.
  3. 제1항에 있어서,
    상기 기판 상에 제2 유전체 층을 퇴적하는 단계;
    상기 실리콘 핀들의 상부 면이 노출되도록 상기 제2 유전체 층을 오목하게 하는 단계; 및
    상기 실리콘 핀들의 노출된 상부 면을 상기 제2 유전체 층의 상부 영역들 및 상기 게르마늄의 상부 영역들 아래의 오목하게 된 수준까지(to a recessed level) 선택 식각하는 단계
    를 추가로 포함하는 소자 제조 방법.
  4. 제1항에 있어서,
    상기 기판 상에 제2 유전체 층을 퇴적하는 단계; 및
    상기 실리콘 핀들의 상부 면이 노출되도록 상기 제2 유전체 층을 오목하게 하는 단계
    를 추가로 포함하는 소자 제조 방법.
  5. 제4항에 있어서,
    상기 실리콘 핀들의 노출된 상부 면을 상기 제2 유전체 층의 상부 영역들 및 상기 게르마늄의 상부 영역들 아래의 오목하게 된 수준까지 선택 식각하는 단계; 및
    상기 기판 상에 제3 유전체 층을 퇴적하는 단계
    를 추가로 포함하는 소자 제조 방법.
  6. 제4항에 있어서,
    상기 실리콘 핀들의 노출된 상부 면을 상기 게르마늄의 하부 영역들 아래의 오목하게 된 수준까지 선택 식각하는 단계; 및
    상기 기판 상에 제3 유전체 층을 퇴적하는 단계
    를 추가로 포함하는 소자 제조 방법.
  7. 소자 제조 방법으로서,
    기판 상에 실리콘 핀들을 형성하는 단계;
    상기 실리콘 핀들 상에 층을 에피택셜 성장시키는 단계;
    상기 기판 상에 제1 유전체 층을 퇴적하는 단계; 및
    상기 실리콘 핀들의 상부 면이 노출되고 상기 층의 상부 면이 노출되도록 상기 제1 유전체 층을 평탄화하는 단계
    를 포함하는 소자 제조 방법.
  8. 제7항에 있어서,
    상기 실리콘 핀들의 노출된 상부 면을 상기 제1 유전체 층의 상부 영역들 및 상기 층의 상부 영역들 아래의 오목하게 된 수준까지 선택 식각하는 단계
    를 추가로 포함하는 소자 제조 방법.
  9. 제7항에 있어서,
    상기 기판 상에 제2 유전체 층을 퇴적하는 단계
    를 추가로 포함하는 소자 제조 방법.
  10. 제7항에 있어서, 상기 층은 게르마늄 또는 실리콘 게르마늄을 포함하는 소자 제조 방법.
  11. 제10항에 있어서, 상기 층은 상기 실리콘 핀들의 피치의 대략 1/2인 피치를 갖는, 게르마늄 핀들 또는 실리콘 게르마늄 핀들을 포함하는 소자 제조 방법.
  12. 소자 제조 방법으로서,
    기판 상에 실리콘 핀들을 형성하는 단계;
    상기 실리콘 핀들의 상부 면이 노출되도록 상기 기판 상에 및 상기 실리콘 핀들에 인접하여 유전체 층을 형성하는 단계; 및
    상기 실리콘 핀들의 노출된 상부 면을 상기 유전체 층의 상부 영역들 아래의 오목하게 된 수준까지 선택 식각하는 단계
    를 포함하는 소자 제조 방법.
  13. 제12항에 있어서,
    상기 실리콘 핀들의 노출된 상부 면 상에 층을 선택적으로 에피택셜 성장시키는 단계
    를 추가로 포함하는 소자 제조 방법.
  14. 제13항에 있어서,
    상기 층 및 상기 유전체 층의 상부 영역들을 평탄화하는 단계
    를 추가로 포함하는 소자 제조 방법.
  15. 제14항에 있어서, 상기 층은 게르마늄 또는 실리콘 게르마늄을 포함하는 소자 제조 방법.
  16. 제12항에 있어서,
    상기 실리콘 핀들 및 상기 유전체 층의 노출된 상부 면 상에 게르마늄층을 퇴적하는 단계; 및
    상기 게르마늄층을 어닐링하여 결정성 게르마늄 핀들을 형성하는 단계
    를 추가로 포함하는 소자 제조 방법.
  17. CMOS(complementary metal oxide semiconductor) 집적 회로로서,
    제1 높이를 갖는 핀을 구비하는 NMOS(n-type metal oxide semiconductor) 소자; 및
    제2 높이를 갖는 게르마늄 핀 및 제3 높이를 갖는 대응하는 실리콘 핀을 구비하는 PMOS(p-type metal oxide semiconductor) 소자
    를 포함하는 CMOS 집적 회로.
  18. 제17항에 있어서, 상기 게르마늄 핀은 상기 PMOS 소자의 몸체(body)를 형성하는 CMOS 집적 회로.
  19. 제17항에 있어서, 상기 NMOS 소자의 핀은 실리콘 핀을 포함하고, 상기 실리콘 핀은 NMOS 소자의 몸체를 형성하는 CMOS 집적 회로.
  20. 제19항에 있어서, 상기 게르마늄 핀은 상기 PMOS 소자의 상기 실리콘 핀의 피치의 대략 1/2인 피치를 갖는 CMOS 집적 회로.
KR1020147016362A 2011-12-21 2011-12-21 금속 산화물 반도체 소자 구조용 핀의 형성 방법 KR101700213B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066671 WO2013095474A1 (en) 2011-12-21 2011-12-21 Methods for forming fins for metal oxide semiconductor device structures

Publications (2)

Publication Number Publication Date
KR20140091754A true KR20140091754A (ko) 2014-07-22
KR101700213B1 KR101700213B1 (ko) 2017-01-26

Family

ID=48669121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016362A KR101700213B1 (ko) 2011-12-21 2011-12-21 금속 산화물 반도체 소자 구조용 핀의 형성 방법

Country Status (5)

Country Link
US (3) US9607987B2 (ko)
KR (1) KR101700213B1 (ko)
CN (2) CN104011841B (ko)
TW (4) TWI706477B (ko)
WO (1) WO2013095474A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021124A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 희생 코어 상의 클래딩을 통한 트랜지스터 핀 형성
KR20200026653A (ko) * 2018-08-31 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 탄소 나노튜브들을 사용한 전계 효과 트랜지스터를 제조하는 방법 및 전계 효과 트랜지스터
KR20210080033A (ko) * 2019-12-20 2021-06-30 서울대학교산학협력단 선택적 영역 성장을 이용한 cmos 소자의 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9054212B2 (en) * 2012-10-30 2015-06-09 Globalfoundries Inc. Fin etch and Fin replacement for FinFET integration
US9023697B2 (en) 2013-08-08 2015-05-05 International Business Machines Corporation 3D transistor channel mobility enhancement
US20160190319A1 (en) * 2013-09-27 2016-06-30 Intel Corporation Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates
CN104835738B (zh) * 2014-02-08 2018-08-21 中芯国际集成电路制造(北京)有限公司 一种形成FinFET器件的鳍片的方法
US10153372B2 (en) * 2014-03-27 2018-12-11 Intel Corporation High mobility strained channels for fin-based NMOS transistors
US9484427B2 (en) 2014-07-01 2016-11-01 Globalfoundries Inc. Field effect transistors having multiple effective work functions
WO2016043769A1 (en) 2014-09-19 2016-03-24 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
WO2016043770A1 (en) 2014-09-19 2016-03-24 Intel Corporation Apparatus and methods to create a buffer to reduce leakage in microelectronic transistors
KR101611337B1 (ko) * 2014-11-14 2016-04-12 울산과학기술원 표면 거칠기 산란을 최소화 또는 없앤 고성능 저전력 전계효과 트랜지스터 소자의 제조방법
US9472573B2 (en) 2014-12-30 2016-10-18 International Business Machines Corporation Silicon-germanium fin formation
US10026659B2 (en) * 2015-01-29 2018-07-17 Globalfoundries Inc. Methods of forming fin isolation regions under tensile-strained fins on FinFET semiconductor devices
US20160300857A1 (en) * 2015-04-07 2016-10-13 Stmicroelectronics, Inc. Junctionless finfet device and method for manufacture
US10062779B2 (en) 2015-05-22 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9559205B2 (en) 2015-05-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9818647B2 (en) 2015-06-03 2017-11-14 International Business Machines Corporation Germanium dual-fin field effect transistor
CN106531631B (zh) * 2015-09-09 2019-07-16 中国科学院微电子研究所 一种形成鳍的方法及结构
KR102502885B1 (ko) 2015-10-06 2023-02-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9583486B1 (en) * 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
US10079302B2 (en) 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US10170620B2 (en) 2016-05-18 2019-01-01 International Business Machines Corporation Substantially defect free relaxed heterogeneous semiconductor fins on bulk substrates
US9954050B1 (en) * 2016-10-24 2018-04-24 International Business Machines Corporation Precise/designable FinFET resistor structure
US11245020B2 (en) * 2017-01-04 2022-02-08 International Business Machines Corporation Gate-all-around field effect transistor having multiple threshold voltages
KR102466356B1 (ko) 2017-08-30 2022-11-15 삼성전자주식회사 반도체 소자 및 그 제조방법
EP3688805A4 (en) * 2017-09-29 2021-04-14 INTEL Corporation VERTICAL BACKEND TRANSISTOR WITH FERROELECTRIC MATERIAL
US10468501B2 (en) * 2017-09-29 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling germanium through selective bottom-up growth
US11227918B2 (en) 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions
US11101347B2 (en) * 2018-11-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Confined source/drain epitaxy regions and method forming same
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135890A1 (en) * 2004-06-01 2008-06-12 Yamanashi Tlo Co., Ltd. Field-Effect Transistor and Method of Manufacturing Same
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8017463B2 (en) * 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
JP4852694B2 (ja) 2004-03-02 2012-01-11 独立行政法人産業技術総合研究所 半導体集積回路およびその製造方法
US6969659B1 (en) * 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
KR100657969B1 (ko) * 2005-08-30 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자의 제조 방법
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
KR20090024244A (ko) * 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
EP1993136A1 (en) * 2007-05-14 2008-11-19 Interuniversitair Microelektronica Centrum (IMEC) Multi-gate MOSFET device and method of manufacturing same
US7923337B2 (en) * 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US20090001415A1 (en) * 2007-06-30 2009-01-01 Nick Lindert Multi-gate transistor with strained body
US7939889B2 (en) 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US20090152589A1 (en) 2007-12-17 2009-06-18 Titash Rakshit Systems And Methods To Increase Uniaxial Compressive Stress In Tri-Gate Transistors
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8294232B2 (en) 2009-01-15 2012-10-23 Raytheon Company High quantum efficiency optical detectors
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US9953885B2 (en) 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US7993999B2 (en) * 2009-11-09 2011-08-09 International Business Machines Corporation High-K/metal gate CMOS finFET with improved pFET threshold voltage
US8373238B2 (en) * 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US20110147848A1 (en) 2009-12-23 2011-06-23 Kuhn Kelin J Multiple transistor fin heights
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9312179B2 (en) * 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
US8435845B2 (en) * 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US8420464B2 (en) * 2011-05-04 2013-04-16 International Business Machines Corporation Spacer as hard mask scheme for in-situ doping in CMOS finFETs
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US8604518B2 (en) * 2011-11-30 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-channel transistor and methods for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135890A1 (en) * 2004-06-01 2008-06-12 Yamanashi Tlo Co., Ltd. Field-Effect Transistor and Method of Manufacturing Same
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8017463B2 (en) * 2006-12-29 2011-09-13 Intel Corporation Expitaxial fabrication of fins for FinFET devices
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021124A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 희생 코어 상의 클래딩을 통한 트랜지스터 핀 형성
KR20200026653A (ko) * 2018-08-31 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 탄소 나노튜브들을 사용한 전계 효과 트랜지스터를 제조하는 방법 및 전계 효과 트랜지스터
US10727427B2 (en) 2018-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor
US11437594B2 (en) 2018-08-31 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor
KR20210080033A (ko) * 2019-12-20 2021-06-30 서울대학교산학협력단 선택적 영역 성장을 이용한 cmos 소자의 제조 방법

Also Published As

Publication number Publication date
US20170200744A1 (en) 2017-07-13
TWI506706B (zh) 2015-11-01
US10985184B2 (en) 2021-04-20
WO2013095474A1 (en) 2013-06-27
CN104011841B (zh) 2018-01-26
TW201340218A (zh) 2013-10-01
TW201730982A (zh) 2017-09-01
TWI706477B (zh) 2020-10-01
TW201611124A (zh) 2016-03-16
TW201926476A (zh) 2019-07-01
TWI655687B (zh) 2019-04-01
KR101700213B1 (ko) 2017-01-26
US20210210514A1 (en) 2021-07-08
CN108172548A (zh) 2018-06-15
US20140151814A1 (en) 2014-06-05
CN108172548B (zh) 2023-08-15
CN104011841A (zh) 2014-08-27
US9607987B2 (en) 2017-03-28
TWI590338B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US20210210514A1 (en) Fins for metal oxide semiconductor device structures
US10847631B2 (en) Gate-all-around (GAA) transistors with nanowires on an isolation pedestal
US10854752B2 (en) High mobility strained channels for fin-based NMOS transistors
US9673302B2 (en) Conversion of strain-inducing buffer to electrical insulator
CN106847805B (zh) 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
US8803229B2 (en) Nanowire transistor with surrounding gate
US20200279950A1 (en) Interlayer dielectric for non-planar transistors
CN105960710B (zh) 用于迁移率改进的n-mos的拉伸的源极漏极iii-v族晶体管
JP2009532904A (ja) サラウンディングゲートを有するナノワイヤ・トランジスタ
US20150132908A1 (en) Method for fabricating semiconductor device
EP2901490A1 (en) Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
US20200381548A1 (en) Transistor with low leakage currents and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4