KR20140086523A - 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법 - Google Patents

조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20140086523A
KR20140086523A KR1020120157130A KR20120157130A KR20140086523A KR 20140086523 A KR20140086523 A KR 20140086523A KR 1020120157130 A KR1020120157130 A KR 1020120157130A KR 20120157130 A KR20120157130 A KR 20120157130A KR 20140086523 A KR20140086523 A KR 20140086523A
Authority
KR
South Korea
Prior art keywords
copper
layer
copper plating
plating layer
plasma
Prior art date
Application number
KR1020120157130A
Other languages
English (en)
Inventor
한성
김윤수
정두성
임은정
하경무
심경숙
오경섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120157130A priority Critical patent/KR20140086523A/ko
Priority to US14/140,392 priority patent/US20140186651A1/en
Publication of KR20140086523A publication Critical patent/KR20140086523A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax, thiol
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12639Adjacent, identical composition, components
    • Y10T428/12646Group VIII or IB metal-base

Abstract

본 발명은 회로 배선 역할을 하는 동도금층 형성시 도금억제제를 이용하여 비등방성 결정배향 구조를 갖는 동도금층을 형성하고, 복합기체 플라즈마 및 묽은 산용액을 이용하여 동도금층 표면에 앵커형상의 조도를 갖는 인쇄회로기판 및 이의 제조방법을 제공한다.

Description

조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법 {Printed circuit board having copper plated layer with roughness and producing method thereof}
본 발명은 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법에 관한 것이다.
최근에 전자기기의 발전과 복잡한 기능의 요구에 따라 인쇄회로기판의 저중량화, 박판화, 소형화가 날로 진행되고 있다. 이러한 요구를 충족시키기 위해서는 인쇄회로의 배선이 더욱 복잡하고, 고밀도화, 고기능화되어 간다.
이와 같이, 전자기기의 소형화, 고성능화가 되어 가면서 다층인쇄회로기판에 있어서도 고밀도화, 고기능화, 소형화, 박막화 등이 요구된다. 특히 다층인쇄회로기판도 배선의 미세화 및 고밀도화로 개발 방향이 이루어지고 있다. 이에 따라 다층인쇄회로기판의 절연층도 열적, 기계적, 전기적 특성이 중요해 지고 있다. 특히나 전자전기소자의 실장과정에서 리플로우 (reflow)를 거치면서 발생하는 휨 (warpage)을 최소화하기 위해서 낮은 열팽창율 (Low CTE), 고 유리전이온도 (High Tg), 고 모듈러스 (High Modulus) 특성이 요구된다.
현재 반도체 산업 및 인쇄회로기판산업에서 구리 배선의 선폭 (line width)과 선간격 (space)을 줄이기 위한 방안으로 웨이퍼 (wafer) 레벨 패키지용 포토레지스트 (이하 "절연 PR"이라 함)는 매우 각광받고 있다. 패키지에서 손쉬운 BVH (blind via hole)를 구현할 수 있으므로 특히 관심을 받고 있다. 그러나, 구리 재배선층 (RDL; Redistribution Layer)위에 절연 PR은 접착력이 일정하지 않으며, 특히 다층 적층 시 절연 PR의 높은 건조온도에 따라 반복적인 열충격으로 접착력이 저하되는 불량사례가 자주 목격되고 있다. 이에 따라 구리 RDL을 표면 가공 또는 처리할 필요가 있다.
접착력을 증진시키는 방법으로서 표면 거칠기를 제어하여 맞물림 (interlocking) 즉 앵커링 현상을 발생시키는 방법이 매우 효과적이다. 또한 부착 프로모터 (adhesion promoter)를 사용하는 경우에도 약간의 표면 거칠기를 이용해서 균일한 접착력을 재현성 있게 구현할 수 있기 때문에 미세 회로에 대한 효과적인 표면가공 기술이 반드시 필요하다.
미세 회로 구현의 측면에서 보면, 예를 들어 선폭 및 선간격이 각각 5㎛ 정도인 배선을 구현하는데 평균 표면 거칠기 (Ra)가 0.3㎛ 수준이며 최대값은 1㎛ 이상이므로 실제 선폭 및 선간격이 각각 5㎛ 정도로 배선을 구현하기 위해서는 매우 어려운 보정을 거쳐야하며, 그 이하의 미세 선폭 배선에서는 실질적으로 구현이 불가능하다.
또한, 평탄한 구리층의 표면을 Ra 0.3㎛ 이상으로 거칠게 한다면 고주파에서 신호전달에 있어 큰 전송 손실을 야기할 수 있으므로 10㎛ 이하의 구리층은 산술평균조도를 0.01㎛ 수준으로 제어하는 것이 반드시 가능해야 한다. 한편, 표면 거칠기를 크게 하여 접착력을 증진시키는 것과 회로 구현 및 신호 손실 방지를 위한 평탄한 표면 구현은 서로 상충하는 관계에 있으므로 표면 거칠기와 회로 구현, 신호손실 최소화의 조화로운 영역을 찾기 위한 방법이 요구되는 실정이다.
특허문헌 1에 나타난 바와 같이, 종래에는 구리 RDL 표면의 거칠기를 물리적 가공 즉, 샌드 블러스터링, 샌드 페이퍼, 및 거친 분말 슬러리 밀링과 같은 표면 가공으로 수행하는 것은 지나치게 표면을 거칠게 하며, 균일하고 재현성 있는 미세제어가 매우 어려우며 10㎛ 이하의 패턴에서 패턴 자체의 변형 및 손상을 줄 수 있다.
또한, 기존의 화학적 방법은 습식으로 산화시켜서 구리 패턴을 산화시키거나 산이나 알칼리로 부식시켜서 거친 표면을 얻는 방법이 많이 사용되었다. 미세 패턴의 구리를 상기의 방식으로 화학적 충격을 주는 것은 회로 치수 (dimension)의 변화를 초래할 수 있다. 특히, 강한 산이나 알칼리 용액은 미세패턴의 시드 에칭이나 전해도금된 구리 RDL에 심각한 파단 (cut-off)현상을 유발시킬 수 있으며 공정 재현성과 제어가 용이하지 않다.
그러므로, 미세회로의 RDL 패턴을 접착력 증진용도로 표면 가공하기 위해서는 재현성 있으며 큰 손상을 줄 염려가 없는 화학적 방법의 거칠기 증진 방법이 필요하다.
특허문헌 1: 미국등록특허 제5,622,782호
이에 본 발명에서는 동도금층 형성시 도금억제제의 농도를 조절하여 결정된 구리결정의 배향구조적 특징 및 복합기체를 이용한 플라즈마 에칭법을 이용하여 표면에 앵커구조를 갖는 동도금층을 형성하여 절연필름과 우수한 접착력을 나타내는 것을 확인하였고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 하나의 관점은 우수한 접착력을 나타내는 동도금층을 구비하는 인쇄회로기판을 제공하는데 있다.
본 발명의 다른 관점은 간단하고 경제적으로 접착력이 우수한 동도금층을 구비하는 인쇄회로기판을 제조하는 방법을 제공하는데 있다.
본 발명의 또 다른 관점은 간단하고 경제적으로 접착력이 우수하고 신호전달 손실률이 낮은 동도금층을 구비하는 인쇄회로기판을 제조하는 방법을 제공하는데 있다.
상기 하나의 관점을 달성하기 위한 본 발명에 따른 접착력이 우수한 동도금층을 구비한 인쇄회로기판 (이하 "제1 발명"이라 함)은 기판, 상기 기판상에 형성된 동박층, 및 상기 동박층 상에 형성되며 비등방성 결정배향 구조를 가지는 동도금층을 포함한다.
제1 발명에 있어서, 상기 비등방성 결정배향 구조는 111 및 220의 결정배향구조로 구성되는 것을 특징으로 한다.
제1 발명에 있어서, 상기 동도금층은 0.02 내지 0.5㎛의 산술평균조도 값 (Ra)을 가지는 것을 특징으로 한다.
제1 발명에 있어서, 상기 동도금층은 0.2 내지 5㎛의 최대평균조도 값 (Rz)을 갖는 것을 특징으로 한다.
제1 발명에 있어서, 상기 동도금층의 상면, 또는 상면 및 측면에 조도가 형성된 것을 특징으로 한다.
본 발명의 다른 관점을 달성하기 위한 인쇄회로기판 (이하 "제2 발명"이라 함)은 기판, 상기 기판상에 형성된 동박층, 및 상기 동박층 상에 형성되며 표면에 앵커구조를 가지는 동도금층을 포함한다.
제2 발명에 있어서, 상기 앵커구조상에 절연층이 위치하는 것을 특징으로 한다.
본 발명의 다른 관점을 달성하기 위한 조도가 형성된 동도금층을 구비한 인쇄회로기판의 제조방법 (이하 "제3 발명"이라 함)은:
동박층을 구비하는 기판상에 포토레지스터를 도포한 다음, 상기 동박층이 노출된 패턴부를 형성시키는 단계; 상기 노출된 패턴부에 비등방성 결정배향구조가 형성되도록 구리도금을 수행하는 단계; 상기 포토레지스터를 제거하여 동도금층을 형성시키는 단계; 상기 동도금층 표면을 플라즈마처리하여 할로겐화 구리 부식층을 형성시키는 단계; 및 상기 할로겐화 구리 부식층을 산용액으로 제거하는 단계를 포함한다.
본 발명의 또 다른 관점을 달성하기 위한 조도가 형성된 동도금층을 구비한 인쇄회로기판의 제조방법 (이하 "제4 발명"이라 함)은:
동박층을 구비하는 기판상에 포토레지스터를 도포한 다음, 상기 동박층이 노출된 패턴부를 형성시키는 단계; 상기 노출된 패턴부에 비등방성 결정배향구조가 형성되도록 구리도금을 수행하는 단계; 상기 도금된 구리 표면을 플라즈마처리하여 할로겐화 구리 부식층을 형성시키는 단계; 상기 할로겐화 구리 부식층을 산용액으로 제거하는 단계; 및 상기 포토레지스터를 제거하여 상기 기판상에 동도금층을 형성시키는 단계를 포함한다.
제3 발명 또는 제4 발명에 있어서, 상기 비등방성 결정배향구조는 111 및 220으로 구성되는 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 구리도금을 수행하는 단계는 폴리에틸렌글리콜을 함유하는 도금액으로 수행되며, 상기 폴리에틸렌글리콜의 양에 의해 111 및 220의 비등방성 결정배향구조의 비율이 조절되는 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 플라즈마는 직류 방전 플라즈마, 축전 결합 플라즈마, 유도 결합 플라즈마, 전자 사이클론 공명 플라즈마, 헬리콘/헬리칼구조 플라즈마로 이루어진 군으로부터 선택된 10-4 내지 10 Torr의 압력에서 발생시킬 수 있는 플라즈마인 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 플라즈마 형성을 위해 사용된 기체는 10 내지 90 vol%의 할로겐 기체로 구성되는 복합기체인 것을 특징으로 한다.
상기 할로겐 기체는 염소인 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 산용액은 염산, 초산, 황산, 질산, 및 인산으로 이루어진 군으로부터 하나 이상 선택되는 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 조도는 앵커를 형성하는 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 조도는 0.02 내지 0.5 ㎛의 산술평균조도 값 (Ra)을 갖는 것을 특징으로 한다.
제3 발명 또는 제4 발명에 있어서, 상기 조도는 0.2 내지 5㎛의 최대평균조도 값 (Rz)을 가지는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판은 표면에 앵커를 형성하는 조도를 갖는 동도금층을 구비하여 상기 동도금층에 도포되는 절연수지층과의 접착력이 매우 우수한 효과를 가지며, 또한 조도가 형성되는 표면을 제한함으로써 신호전달손실률이 낮은 인쇄회로기판을 제공할 수 있다.
도 1은 본 발명에 따른 동도금층이 적용 가능한 일반적인 인쇄회로기판의 단면도이다.
도 2는 본 발명에 따른 인쇄회로기판에 구비된 동도금층에 플라즈마처리 및 에칭을 수행하는 과정을 나타내는 블록도이다.
도 3은 본 발명에 따른 인쇄회로기판을 제조하는 방법을 나타내는 블록 공정도이다.
도 4는 본 발명의 일 구체 예에 따른 인쇄회로기판을 제조하는 방법을 나타내는 개략도이다.
도 5는 본 발명의 다른 구체 예에 따른 인쇄회로기판을 제조하는 방법을 나타내는 개략도이다.
본 발명을 좀 더 구체적으로 설명하기 전에, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 아니되며, 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예의 구성은 본 발명의 바람직한 하나의 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록, 본 발명의 바람직한 실시 예들을 상세히 설명한다. 아울러, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
도 1은 본 발명에 따른 수지 조성물이 적용 가능한 일반적인 인쇄회로기판의 단면도로서, 도 1을 참조하면, 인쇄회로기판 (100)은 전자부품을 내장하고 있는 임베디드 기판일 수 있다. 구체적으로, 인쇄회로기판 (100)은 캐비티를 구비한 절연체 또는 프리프레그 (110)와, 캐비티 내부에 배치된 전자부품 (120), 전자부품 (120)을 포함한 절연체 또는 프리프레그 (110)의 상면 및 하면 중 적어도 일면에 배치된 빌드업층 (130)을 포함할 수 있다. 빌드업층 (130)은 절연체 (110)의 상면 및 하면 중 적어도 일면에 배치된 절연층 (131)과 절연층 (131)상에 배치되며 층간 접속을 이루는 회로층 (132)을 포함할 수 있다.
여기서, 전자부품 (120)의 예로서는 반도체 소자와 같은 능동소자일 수 있다. 이에 더하여, 인쇄회로기판 (100)은 하나의 전자부품 (120)만을 내장하고 있는 것이 아니라, 적어도 한 개 이상의 부가 전자부품, 예컨대, 캐패시터 (140) 및 저항소자 (150) 등을 더 내장하고 있을 수 있으며, 본 발명의 실시 예에서 전자부품의 종류나 개수에 대해서 한정하는 것은 아니다. 여기서, 절연체 또는 프리프레그 (110) 및 절연층 (131)은 회로층간 또는 전자부품 간의 절연성을 부여하는 역할을 하며, 이와 동시에 패키지의 강성을 유지하기 위한 구조재의 역할을 할 수 있다.
이때, 인쇄회로기판 (100)의 배선 밀도가 높아질 경우, 회로층 사이의 노이즈를 줄이며, 이와 동시에 기생 용량 (parasitic capacitance)을 줄이기 위해, 절연체 또는 프리프레그 (110) 및 절연층 (131)은 낮은 유전율 특성을 요구하며, 또한, 절연체 또는 프리프레그 (110) 및 절연층 (131)은 절연특성을 높이기 위해 낮은 유전손실 특성을 요구한다.
본 발명에서는 회로 패턴을 형성하기 위한 동도금을 수행하는 경우 도금억제제의 농도를 조절하여 얻게 되는 특이한 비등방성 결정배향 구조를 이용한다. 도 2는 이와 같은 비등방성 결정배향 구조를 갖는 동도금층을 나타내는 모식도이다. 일반적으로 구리도금을 수행할 때 도금의 정도를 조절하기 위하여 도금억제제를 사용하며, 예를 들어, 폴리에틸렌글리콜 (PEG)이 도금억제제로 사용된다. 전해도금 또는 무전해 도금을 통하여 형성된 동도금층은 특이한 결정배향 구조를 나타내며, 보통 이러한 결정배향구조는 111, 200, 및 220으로 지칭된다. 111 타입은 결정의 배향이 가장 밀집된 구조로 배열된 것을 나타내며, 220 타입은 가장 성긴 구조로 배열된 것을 의미한다. 200 타입은 이들의 중간 타입으로 비교적 밀집된 구조로 배열된 것을 나타낸다.
도 2에 나타난 바와 같이 동도금층 형성시 이러한 세 가지 타입의 결정배향구조는 혼재된 상태로 나타나며, 도금억제제인 폴리에틸렌글리콜의 농도를 조절하여 이들의 111, 200, 및 220 타입의 비율을 제어하는 것이 가능하다. 결국 이러한 배향성의 차이를 나타내는 결정형은 동도금층의 최외곽 표면에서도 차이를 나타내게 되며, 이러한 동도금층을 에칭하는 경우 가장 성긴 구조인 220 타입의 결정부분이 먼저 에칭되는 경향을 나타내게 된다.
본 발명에서는 상기와 같이 에칭된 동도금층의 표면에 조도를 형성하게 되며, 이러한 조도는 0.02 내지 0.5㎛의 산술평균조도 값 (Ra)을 가지고, 0.2 내지 5㎛의 최대평균조도 값 (Rz)을 갖게 된다. 산술평균 조도 값이 0.02 미만인 경우는 접착력이 떨어지고, 0.5를 초과하는 경우는 신호전달 손실률이 너무 높아지는 문제가 발생한다. 최대평균조도 값의 경우도 마찬가지의 문제가 발생한다.
또한 후술하는 바와 같이 인쇄회로기판의 제조공정을 변형하여 동도금층의 상면 및 측면에 조도를 형성하거나, 상면에만 조도를 형성할 수도 있다.
이와 같이 형성된 거친 표면은 도금수행시 조절된 구리 결정배향 특성으로 인하여 갈고리 모양의 앵커를 형성하게 되며, 이는 통상적으로 구리표면에 에칭을 통하여 조도를 형성할 때 생기는 수직구조 또는 테이퍼형상의 입체구조와는 전혀 다른 구조적 특징을 나타내게 된다. 즉, 조도가 형성된 표면의 하단부 밑부분이 안으로 더욱 깎겨 들어가는 모양을 나타내며, 이는 전술한 바와 같이 도금 시 형성된 구리배향의 특성에 기인한다.
동도금층 형성 후 절연수지층 등을 도포할 때 동도금층과 절연수지층 간의 강한 접착력이 요구되는바, 이와 같은 앵커구조는 에칭을 통하여 단순하게 조도가 형성된 표면이 갖게 되는 접착력보다 훨씬 더 우수한 접착력을 나타내게 된다. 즉, 일반적으로 조도를 통한 접착력향상은 표면적을 넓히는 작용을 이용하는 것이지만, 본 발명에서와 같이 비등방성 구리결정배향의 특성을 이용한 구리에칭을 이용하여 조도를 형성하는 경우는 앞서 설명한 220 타입의 성긴 구조부분이 더욱 쉽게 에칭되어 111 타입 부분이 갖는 형상에 의하여 갈고리 모양의 앵커구조가 형성되는 특징을 보이게 된다. 이러한 앵커구조는 넓어진 표면적 뿐만 아니라 절연수지층과 동도금층이 서로 맞물려 있는 (interlocking) 구조를 갖게 되므로 양자 간의 접착력을 극대화시키는 것이 가능해진다.
이하, 위에서 설명한 동도금층을 구비한 인쇄회로기판을 제조하는 방법을 좀더 구체적으로 설명한다.
일반적으로 인쇄회로기판은 회로 배선 역할을 하는 동도금층을 형성하기 위하여 우선, 절연기판상에 동박을 적층하고, 이를 캐리어 (carrier)로 이용하여 그 위에 절연 포토레지스터를 도포한 후, 회로 패턴이 형성되어 있는 마스크를 이용하여 노광 및 현상을 진행한 후 패턴부가 형성된 포토레지스터를 형성하게 된다. 이와 같이 형성된 패턴부에 전해도금 또는 무전해도금을 통하여 원하는 회로패턴을 형성하는 구리도금을 수행하게 된다.
도 3은 본 발명에 따른 인쇄회로기판을 제조하는 방법을 나타내는 블록 공정도이며, 도 4 및 도 5는 본 발명에 따른 인쇄회로기판을 제조하는 방법을 나타내는 개략도이다. 도 3 및 도 4를 참조하여 본 발명의 일 구체 예를 설명하면, 우선 절연 기판상에 도금 시드층 역할을 하는 동박층을 형성하고 그 위에 절연수지 (절연 포토레지스터 등)를 도포한 후 패턴화된 마스크를 이용하여 패턴부가 형성된 포토레지스터층을 형성한다. 이와 같이 형성된 포토레지스터층의 패턴부에 전해도금 또는 무전해도금을 통하여 회로 배선역할을 하는 도금층을 형성하게 되며, 이때 상기 구리도금을 수행하는 과정에서, 도금액에 첨가되는 도금억제제인 폴리에틸렌글리콜의 양을 조절하여 위에서 설명한 111, 200. 및 220 타입의 결정배향이 혼재된 동도금층을 얻게 된다.
이와 같이 얻어진 동도금층을 진공챔버 내에서 할로겐 기체를 진공 상태로 방전시켜 상기 구리 도금층의 최외곽 표면에 할로겐화 구리 부식층 (할라이드)을 형성시키게 된다. 이러한 할로겐화 구리 부식층은 할로겐 기체가 구리입자와 화학 반응하여 형성되는 할로겐-금속 복합체이며, 할로겐 기체는 할로겐 원소로 이루어진 기체를 의미하고, 할로겐 원소는 주기율표상의 7족 원소에 해당하는 것으로서 플루오르 (F), 염소 (Cl), 브롬 (Br), 및 요오드 (I) 등이 이에 해당한다. 도 2는 이와 같이 형성된 할로겐화 구리 부식층 (20)을 나타내며, 동도금층의 표면이 할로겐 기체와 반응시 부피가 팽창하면서, 할로겐-금속 복합체를 형성한 것을 보여 주고 있다.
상기와 같이 형성된 할로겐화 구리 부식층은 위에서 설명한 성긴 결정구조인 220 타입에 우선적으로 형성되는 특성을 나타내며, 따라서 동도금층의 외곽에 형성된 220 타입의 결정이 할로겐 기체와 반응하여 이 부분에 할로겐화 구리 부식층이 형성된다. 이를 통하여 후술할 산용액을 이용한 선택적 에칭 (preffered etching)을 수행하는 것이 가능해 진다.
반면, 밀집된 결정구조를 나타내는 111 타입의 결정 부분에는 할로겐 기체가 비교적 약하게 화학 반응하여 할로겐화 구리 부식층을 형성하는 정도가 매우 약하다. 따라서, 후술할 산용액을 이용한 에칭시 동도금층의 외곽에 위치한 111 타입의 결정 부분은 제거되지 않고 그대로 남게 된다.
상기 할로겐 기체는, 좀더 정확하게는 할로겐 기체, 아르곤, 및 수소 기체가 혼재된 복합기체이며, 할로겐 기체는 구리와 화학 반응하여 할로겐화 구리 부식층을 형성시키는 역할을 하고, 아르곤 (Ar) 기체는 에칭을 촉진시키는 역할을 하게된다. 따라서, 본 발명에서는 에칭을 촉진시키는 기능을 갖는 기타의 다른 기체가 사용되어도 무방하다. 또한 수소 기체는 에칭을 안정화시키는 역할을 하게 된다.
상기의 복합기체는 주 역할을 하는 할로겐 기체가 전체 부피의 10 내지 90 vol%를 차지하며, 아르곤 기체는 0 내지 90 vol%, 수소 기체는 0 내지 30 vol%를 차지한다. 이러한 복합기체는 진공챔버 내의 감압 (약 10-4 내지 10 Torr 정도)환경에서 플라즈마 상태를 형성하게 된다. 이러한 플라즈마의 예로는, 직류 방전 플라즈마 (DC-glow), 축전 결합 플라즈마 (CCP), 유도 결합 플라즈마 (ICP), 전자 사이클론 공명 플라즈마 (ECR), 및 헬리콘/헬리칼구조 플라즈마 등을 들 수 있다.
상기와 같이 복합기체 플라즈마를 이용하여 할로겐화 구리 부식층을 형성한 후, 산용액을 이용하여 할로겐화 구리 부식층을 제거하게 된다. 이 과정에 사용되는 산용액은 염산, 초산, 황산, 질산, 및 인산 등으로 이루어진 군으로부터 하나 이상 선택되는 것이 가능하나, 이에 한정되는 것은 아니다. 한편 산용액은 5%이하의 묽은 산용액을 사용하는 것이 바람직하며, 산의 농도가 높아지면, 동도금층이 너무 많이 에칭되어 회로 손상을 유발시키는 문제가 발생하게 된다.
상기와 같은 에칭과정이 끝나게 되면 도 2에 나타난 바와 같은 표면에 조도가 형성된 동도금층을 얻게 된다. 도 2에 나타난 바와 같이, 동도금층 (30)의 표면은 111 타입의 결정이 남게 되고, 외곽의 220 타입의 결정은 대부분 제거된다. 동도금층 (30)의 표면을 살펴보면, 단순한 에칭에 의한 조도형성과 달리 갈고리 모양의 앵커 (anchor)구조가 형성된 것을 볼 수 있다. 이러한 앵커형상은 후술할 절연포토레지스터층과 서로 맞물리는 구조 (interlocking)를 형성하여 강한 접착력을 부여하게 된다.
통상적으로 동도금층의 표면에 조도를 형성하여 접착력을 증가시키는 방법과 달리 본 발명에서 사용된 도금형성시 구리결정배향의 차이를 이용하여 복합기체 플라즈마 에칭법을 사용하는 경우는 최외곽 표면적이 증가 되는 효과뿐만 아니라, 물리적으로 서로 맞물리는 효과가 발생하여 강한 접착력을 나타내게 된다.
도 2는 절연수지층 (40)이 도포 된 후 동도금층 (30)과 절연수지층 (40)이 서로 강하게 맞물려 접착력이 향상된 구조를 갖게 됨을 나타낸다.
본 발명의 또 하나의 구체 예를 설명하면 다음과 같다.
도 5는 이러한 구체 예를 설명하는 개략도이며, 패턴부가 형성된 포토레지스트를 도포한 후, 패턴부에 상기의 방법에 따라 비등방성 결정배향 구조를 갖도록 구리도금을 수행한 후, 포토레지스터를 제거하지 않은 상태에서 상기의 방법에 따라 복합기체를 이용하여 진공챔버 내에서 플라즈마처리를 한다. 이 경우 상기의 일 구체 예 (도 4와 같은 경우)와 달리, 동도금층의 상부 표면에만 할로겐화 구리 부식층이 형성된다. 이와 같은 구리부식층을 묽은 산용액으로 제거하고 절연 포토레지스터층을 제거하면, 상부에만 조도가 형성된 동도금층을 얻게 된다. 이와 같이 상부에만 조도를 형성하게 되면, 측면에도 조도가 형성된 경우보다는 접착력이 저하되나, 회로 배선 역할을 하는 동도금층의 신호 전달 손실률을 줄일 수 있는 이점을 갖게 된다. 즉, 앞서 설명한 바와 같이 접착력 향상을 위한 표면조도 형성과 신호전달률을 높이기 위한 평탄한 표면 구현은 서로 상충 되는 관계에 있는바, 이와 같이 상부에만 갈고리 모양을 갖는 앵커구조의 조도를 형성하게 되면, 앵커형상에 의한 접착력 증가와 동시에 조도를 최소화함으로써 신호전달 손실률을 줄일 수 있는 이점을 갖게 된다.
이하 실시 예를 통하여 본 발명을 좀 더 구체적으로 살펴보지만, 하기 예에 본 발명의 범주가 한정되는 것은 아니다.
실시 예 1
전해도금조에서 구리 더미 패턴, 접지 패턴, 및 PDN 배선 패턴 등의 구리 RDL 보다 넓은 면적을 갖는 동박시드층에서 전해도금으로 8㎛의 구리를 성장시킨 기판을 준비했다. 그 후 도금 포토레지스터를 제거하고 습식 표면세정 (산세 및 수세)을 실시하여 질소 가스 또는 진공 오븐에서 약 120℃에서 약 30분간 충분히 건조하였다. 충분히 건조된 기판을 진공 챔버에 장입하여 작업 전 기본 진공을 5×10-7 Torr까지 배기했다. 그 후에 아르곤으로 퍼징 (purging)하고, Cl2 와 아르곤 또는 수소 기체를 진공 중에 공급하여 플라즈마를 방전시킨 후, 기판에 RF 바이어스 (bias)를 인가했다. 이때 기체의 비율은 Cl2와 아르곤의 합의 경우, 아르곤의 비율은 약 40 vol%, 염소 기체, 수소기체, 및 아르곤 가스 시스템의 경우는 수소의 비율을 5 vol%를 넘지 않게 조절하였다. 아르곤은 40 vol% 정도로 조절하였다. 염소 기체는 50 vol% 로 조절하였다. 아르곤과 염소 기체로 조사된 구리표면에 220 방향으로 먼저 할로겐화 구리 부식층 (CuCl2)이 형성되었다. 이러한 할라이드계 화합물을 묽은 염산으로 제거하였고, 이와 같이 처리된 구리 표면에 앵커 형상의 약 0.05㎛ 정도의 평균조도가 형성되었으며, 이후 절연 포토레지스터를 코팅하여 접착력을 향상시킨 절연층을 구리 표면 위에 구현하였다.
실시 예2
전해도금조에서 구리 RDL의 도금 공정을 8㎛의 평균두께로 수행한 후에 도금 포토레지스터를 제거하지 않고 습식 표면 세정 (산세 및 수세)을 실시하여, 질소 가스 또는 진공 오븐에서 약 120℃에서 약 30분간 충분히 건조하였다. 충분히 건조된 기판을 진공 챔버에 장입하여 작업전 기본 진공을 5×10-7 Torr까지 배기했다. 그 후에 아르곤으로 퍼징 (purging)하고, Cl2 와 아르곤 또는 수소 기체를 진공 중에 공급하여 플라즈마를 방전시킨 후, 기판에 RF 바이어스 (bias)를 인가했다. 이때 기체의 비율은 Cl2 와 아르곤의 합의 경우, 아르곤의 비율은 약 40 vol%, 염소 기체, 수소기체, 및 아르곤 가스 시스템의 경우는 수소의 비율을 5 vol%를 넘지 않게 조절하였다. 아르곤은 40 vol% 정도로 조절하였다. 염소 기체는 50 vol% 로 조절하였다. 아르곤과 염소 기체로 조사된 구리표면에 220 방향으로 먼저 할로겐화 구리 부식층 (CuCl2)이 형성되었으며, 상부에만 할로겐화 구리 부식층이 형성되었다. 이러한 할라이드계 화합물을 묽은 염산으로 제거하였으며 그 후 도금 포토레지스터를 제거하였다. 이와 같이 처리된 구리 표면에 앵커 형상의 약 0.05㎛ 정도의 평균조도가 형성되었으며, 이후 절연 포토레지스터를 코팅하여 접착력을 향상시킨 절연층을 구리 표면 위에 구현하였다.
동박 박리 강도 특성 평가
박리 강도는 동박 적층판 표면에서 폭 1㎝의 동박을 벗겨낸 후 인장 강도 측정기 (UTM; Univers Testing Machine /KTW100)를 이용하여 동박의 박리강도를 측정하였으며, 그 결과를 하기 표 1에 나타내었다 (90°박리 테스트, 크로스헤드 속도: 50㎜/분).
조건 계면 접착 강도 (kgf/cm)
실시 예 1 상부 및 측부 부식층형성 0.5
실시 예 2 상부 부식층 형성 0.3
비교 예 일반적인 에칭 0.1
상기 비교 예는, 구리 결정배향을 조절하지 않고 통상적인 방법에 따라 구리도금을 수행한 경우의 구리도금층과 절연수지층 간의 접착 강도를 측정한 것이며, 이 경우 구리 결정배향을 조절하지 않은 것을 제외하고는 실시 예 1과 같은 도금 형성 조건을 적용하였다.
상기 표 1에 나타난 바와 같이 실시 예 1에 따라 폴리에틸렌글리콜의 농도조절을 통하여 구리의 결정배향을 조절한 경우 구리배선층과 절연수지층 간의 계면 접착 강도가 0.5 (kgf/cm)이고, 실시 예 2에 따라, 상부에만 구리 결정배향의 차이를 이용한 에칭을 실시한 경우에도 0.3 (kgf/cm)의 비교적 양호한 접착 강도를 얻게 됨을 알 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판 110: 절연체
120: 전자부품 130: 빌드업층
131: 절연층 132: 회로층
140: 캐패시터 150: 저항소자
160: 솔더레지스트 170: 외부접속수단
180: 패드
10 : 동도금층 20 : 할로겐화 구리 부식층
30 : 동도금층 40 : 절연수지층

Claims (18)

  1. 기판;
    상기 기판상에 형성된 동박층; 및
    상기 동박층 상에 형성되며 비등방성 결정배향 구조를 가지는 동도금층;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 비등방성 결정배향 구조는 111 및 220의 결정배향구조로 구성되는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 동도금층은 0.02 내지 0.5㎛의 산술평균조도 값 (Ra)을 가지는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 동도금층은 0.2 내지 5㎛의 최대평균조도 값 (Rz)을 갖는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 동도금층의 상면, 또는 상면 및 측면에 조도가 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 기판;
    상기 기판상에 형성된 동박층; 및
    상기 동박층 상에 형성되며 표면에 앵커구조를 가지는 동도금층;
    을 포함하는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 앵커구조상에 절연층이 위치하는 것을 특징으로 하는 인쇄회로기판.
  8. 동박층을 구비하는 기판상에 포토레지스터를 도포한 다음, 상기 동박층이 노출된 패턴부를 형성시키는 단계;
    상기 노출된 패턴부에 비등방성 결정배향구조가 형성되도록 구리도금을 수행하는 단계;
    상기 포토레지스터를 제거하여 동도금층을 형성시키는 단계;
    상기 동도금층 표면을 플라즈마처리하여 할로겐화 구리 부식층을 형성시키는 단계; 및
    상기 할로겐화 구리 부식층을 산용액으로 제거하는 단계;
    를 포함하는 조도가 형성된 동도금층을 구비한 인쇄회로기판의 제조방법.
  9. 동박층을 구비하는 기판상에 포토레지스터를 도포한 다음, 상기 동박층이 노출된 패턴부를 형성시키는 단계;
    상기 노출된 패턴부에 비등방성 결정배향구조가 형성되도록 동도금을 수행하는 단계;
    상기 도금된 구리 표면을 플라즈마처리하여 할로겐화 구리 부식층을 형성시키는 단계;
    상기 할로겐화 구리 부식층을 산용액으로 제거하는 단계; 및
    상기 포토레지스터를 제거하여 상기 기판상에 동도금층을 형성시키는 단계;
    를 포함하는 조도가 형성된 동도금층을 구비한 인쇄회로기판의 제조방법.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 비등방성 결정배향구조는 111 및 220으로 구성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 8 또는 청구항 9에 있어서,
    상기 구리도금을 수행하는 단계는 폴리에틸렌글리콜을 함유하는 도금액으로 수행되며, 상기 폴리에틸렌글리콜의 양에 의해 111 및 220의 비등방성 결정배향구조의 비율이 조절되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 8 또는 청구항 9에 있어서,
    상기 플라즈마는 직류 방전 플라즈마, 축전 결합 플라즈마, 유도 결합 플라즈마, 전자 사이클론 공명 플라즈마, 헬리콘/헬리칼구조 플라즈마로 이루어진 군으로부터 선택된 10-4 내지 10 Torr의 압력에서 발생시킬 수 있는 플라즈마인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 8 또는 청구항 9에 있어서,
    상기 플라즈마 형성을 위해 사용된 기체는 10 내지 90 vol%의 할로겐 기체로 구성되는 복합기체인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 할로겐 기체는 염소인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 청구항 8 또는 청구항 9에 있어서,
    상기 산용액은 염산, 초산, 황산, 질산, 및 인산으로 이루어진 군으로부터 하나 이상 선택되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 청구항 8 또는 청구항 9에 있어서,
    상기 조도는 앵커를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 청구항 8 또는 청구항 9에 있어서,
    상기 조도는 0.02 내지 0.5 ㎛의 산술평균조도 값 (Ra)을 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 청구항 8 또는 청구항 9에 있어서,
    상기 조도는 0.2 내지 5㎛의 최대평균조도 값 (Rz)을 가지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020120157130A 2012-12-28 2012-12-28 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법 KR20140086523A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120157130A KR20140086523A (ko) 2012-12-28 2012-12-28 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법
US14/140,392 US20140186651A1 (en) 2012-12-28 2013-12-24 Printed circuit board having copper plated layer with roughness and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157130A KR20140086523A (ko) 2012-12-28 2012-12-28 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140086523A true KR20140086523A (ko) 2014-07-08

Family

ID=51017529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157130A KR20140086523A (ko) 2012-12-28 2012-12-28 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20140186651A1 (ko)
KR (1) KR20140086523A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122626A1 (ko) * 2018-12-13 2020-06-18 엘지이노텍 주식회사 인쇄회로기판

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105809A (ko) * 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
CN106211585A (zh) * 2016-08-09 2016-12-07 深圳崇达多层线路板有限公司 印制电路板沉铜养板设备及其使用方法
US10332792B1 (en) 2017-12-14 2019-06-25 Micron Technology, Inc. Methods of fabricating conductive traces and resulting structures
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
CN112080779B (zh) * 2020-09-03 2022-04-12 四川易莱腾电子科技有限公司 一种用于高频微波电路板的沉铜系统及其工作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003400B1 (ko) * 1983-12-29 1992-04-30 가부시기가이샤 히다찌세이사꾸쇼 금속과 수지와의 복합체 및 그 제조방법
US4767662A (en) * 1986-09-15 1988-08-30 Psi Star Copper etching process and product
US6042711A (en) * 1991-06-28 2000-03-28 Gould Electronics, Inc. Metal foil with improved peel strength and method for making said foil
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP2000064067A (ja) * 1998-06-09 2000-02-29 Ebara Densan Ltd エッチング液および銅表面の粗化処理方法
JP2001053439A (ja) * 1999-08-06 2001-02-23 Sumitomo Metal Electronics Devices Inc ビルトアップ多層基板の製造方法および銅めっき膜
JP3563730B2 (ja) * 2002-06-07 2004-09-08 松下電器産業株式会社 フレキシブルプリント回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020122626A1 (ko) * 2018-12-13 2020-06-18 엘지이노텍 주식회사 인쇄회로기판
US11528801B2 (en) 2018-12-13 2022-12-13 Lg Innotek Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
US20140186651A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
KR20140086523A (ko) 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법
US8052882B2 (en) Method of manufacturing wiring substrate
EP1613135B1 (en) Printed circuit board and method for manufacturing printed circuit board
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
JP2004250470A (ja) 絶縁樹脂組成物及びその使用
KR101229644B1 (ko) 다층 프린트 배선판의 제조 방법
JP2000294921A (ja) プリンス基板及びその製造方法
KR100930642B1 (ko) 인쇄회로기판 및 그 제조 방법
CN108353510B (zh) 多层印刷配线基板及其制造方法
US20150034365A1 (en) Method for manufacturing wiring board and wiring board
JPH11238970A (ja) 多層プリント基板および多層プリント基板の製造方法
KR20110060370A (ko) 인쇄회로기판 제조방법
JP2836616B2 (ja) 導体配線パターンの形成方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
WO2012060260A1 (ja) プリント配線基板の製造方法、プリント配線基板
JP4097069B2 (ja) プリント基板の製造方法
EP1879436B1 (en) Method for manufacturing a semiconductor substrate having a copper wiring
KR100871028B1 (ko) 인쇄회로기판의 표면처리방법
JP2021019061A (ja) プリント配線板およびその製造方法
KR20110060369A (ko) 인쇄회로기판 제조방법
JPH06204645A (ja) セラミックス回路基板の製造方法
KR20180003706A (ko) 후처리 후 에칭성이 우수한 표면처리동박 및 그 제조방법
KR101067055B1 (ko) 미세 회로를 갖는 인쇄회로기판 및 이의 제조방법
JP5050725B2 (ja) ビルドアッププリント配線基板の製造方法
KR20220078949A (ko) 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application