KR20140086074A - 인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 - Google Patents
인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 Download PDFInfo
- Publication number
- KR20140086074A KR20140086074A KR1020120156127A KR20120156127A KR20140086074A KR 20140086074 A KR20140086074 A KR 20140086074A KR 1020120156127 A KR1020120156127 A KR 1020120156127A KR 20120156127 A KR20120156127 A KR 20120156127A KR 20140086074 A KR20140086074 A KR 20140086074A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- electrode
- reference pattern
- unit
- bonding
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 복수의 LED 칩이 고밀도로 집적 배치되는 멀티 LED 패키지에 관한 것으로, 본 발명의 일실시예에 의하면, 본딩 와이어의 배치를 변형함으로써, 복수의 전극패턴이 연결된 회로구조를 필요에 따라 직렬 또는 직/병렬 회로로 용이하게 변경할 수 있는 멀티 LED 패키지가 제공된다.
Description
본 발명은 LED 패키지에 관한 것으로, 더욱 상세하게는 복수의 LED 칩이 고밀도로 집적 배치되는 멀티 LED 패키지에 있어서, 본딩 와이어의 배치를 변경함으로써, 복수의 도전성 패턴이 연결된 회로구조를 필요에 따라 직렬 또는 병렬로 용이하게 변경할 수 있는 인쇄회로기판 및 이를 포함하는 멀티 LED 패키지에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 전류 인가에 의해 p-n 반도체 접합에서 전자와 정공이 재결합하여 빛을 방출하는 소자로서, 저전압 및 저전류로 연속 발광이 가능하기 때문에 소비전력이 작고, 응답속도가 빠르며, 내충격성 및 소형 경량화 측면에서 많은 장점을 갖는 것으로 알려져 있다.
통상적으로 LED는, LED 칩이라 부르는 칩(chip) 형태의 반도체 요소로 제작되는데, 이러한 LED 칩이 패키징된 구조를 LED 패키지라고 하며, LED 칩이 배선부, 예를 들면 리드프레임의 리드단자와 와이어 본딩되고, 와이어 본딩된 LED 칩 상에 에폭시(epoxy) 수지 등으로 패키지 몰드를 형성하는 방식으로 LED 패키지를 구성할 수 있다.
최근의 LED 분야 기술 발전을 바탕으로, LED 는 차세대 조명용 광원으로서 기존 광원을 대체하는 것이 1차적인 목표로 제시되고 있다. 이를 위해, 현재 LED의 효율을 향상시키는 동시에, 많은 량의 전력을 LED 칩에 인가하여 많은 량의 광을 발광시키기 위한 연구 개발이 지속적으로 이루어지고 있다.
일 예로서, 비극성(non-polar) 또는 반극성(semi-polar) LED는 GaN 기판 상에서 에피성장된 것이 특징이며, 일반 사파이어 기판보다 저결함, 고품질 특성으로 인해 고전류, 고광량의 LED 패키지를 구현할 수 있게 한다.
그런데, 단일 칩에 많은 량의 전류를 인가할 경우, 전체 광량은 증가하지만 발광 효율이 떨어지면서 그에 해당하는 만큼 열이 발생하게 되며, 이는 LED 칩의 수명을 단축시키거나 신뢰성을 떨어뜨리는 원인으로 지적되고 있다. 또한, 그 과정에서 발생한 열을 제어하기 위하여 냉각팬 및 히트싱크(heat sink)가 포함되어야 하기 때문에, LED 소자의 제조비용과 부피가 커지는 단점이 있다.
즉, 단일 칩 패키지에 높은 전류를 인가함으로써 형광등과 같은 기존 광원을 대체할 수 있을 정도의 휘도를 달성할 수는 있으나, 효율 면에서는 바람직하다고 볼 수 없는 것이다.
또한, 현재 사용되는 조명용 LED 소자는 그 크기가 매우 작기 때문에 기본적으로 점광원의 특징을 나타낸다. 이러한 점광원 특징은 조명 분야에서 가장 큰 요구 사항 중 하나인 면 발광의 사용을 만족시키기 곤란하다는 문제가 있다.
이에 따라, 최근에는 패키지 내에 복수의 LED 칩을 실장하여 광출력을 증대시킴으로써, 상술한 바와 같은 단일 LED 칩 패키지의 문제점을 해소할 수 있는 멀티칩 LED 패키지에 대한 연구가 계속되고 있다.
예를 들어, 한국공개특허 제10-2008-0005729호(특허문헌 1)에서는, 인접한 LED 칩들 간에 빛의 간섭을 방지하여 광추출 효율을 효과적으로 증가시킬 수 있는 고출력 LED 패키지 및 그 제조방법을 제시하고 있으며, 한국공개특허 제10-2011-0078482호(특허문헌 2)에는, LED 칩들간 광간섭을 방지하여 원하는 구역으로만 빛을 출사시키는 멀티칩 LED 패키지 및 그 제조방법이 개시되고 있다.
여기서, 복수의 LED 칩들은 기판 상에 형성되는 전극패턴에 각각 배치되며, 이들 전극패턴과 LED 칩이 본딩 와이어에 의해 서로 연결됨으로써, 복수의 LED 칩들이 직렬 또는 병렬로 연결된 전기 회로를 구성하게 된다.
이때, LED가 빛을 내기 위해서는 전원을 공급해야 하는데, 지역이나 국가에 따라 AC 220V, AC 110V 등 일반 상용전원을 직접 사용할 수도 있으며, 안전이나 효율, 정전류 제어 등의 목적으로 DC 5V, DC 7.5V, DC 15V 등의 SMPS(Switching Mode Power Supply) 전원을 사용하기도 한다.
따라서, 복수의 LED 칩이 실장되는 멀티 LED 패키지는, 인가되는 전원의 전압에 따라 그 회로 구조를 달리 해야 할 필요가 있고, 직렬 또는 병렬로 연결되는 회로 구조에 따라 기판의 전극패턴이 각각 다르게 설계된다.
그런데, 이와 같은 다양한 전압에 대응하기 위해, 하나의 제품 모델에 대해 각각의 전극패턴이 다른 여러 종류의 기판을 제조하는 것은, 자재 관리가 어려울 뿐만 아니라, 제품의 가격을 상승시키는 한 요인이 되며, LED를 이용한 응용제품의 설계를 제한하게 된다. 아울러, 회로 구조의 변형이 필요한 고객의 요구에 즉시 대응하기가 어렵다는 문제도 있다.
본 발명은 상술한 바와 같은 문제를 해결하기 위해 안출된 것으로, 본 발명의 일실시예는, 하나의 패키지 내에서 본딩 와이어의 배치를 변경함으로써, 다양한 종류의 회로 연결이 가능하도록 도전성 패턴이 형성되는 인쇄회로기판 및 이를 포함하는 멀티 LED 패키지의 제공을 목적으로 한다.
본 발명의 바람직한 일실시예에 의하면, 기판; 내부에 공간부를 가지도록 상기 기판의 표면에 형성되는 제1전극패턴; 상기 제1전극패턴으로부터 이격하여 상기 공간부의 일측에 형성되는 제2전극패턴; 상기 공간부에 서로 이격하여 형성되는 복수의 도전패턴; 저부에 제1도전형 전극을 포함하고 상부에 제2도전형 전극을 포함하며, 상기 제2전극패턴과 상기 도전패턴 상에 각각 배치되어, 상기 제1도전형 전극을 통해 상기 제2전극패턴과 상기 도전패턴에 전기적으로 연결되는 복수의 LED 칩;을 포함하고, 상기 복수의 도전패턴은, 상기 제2전극패턴과 인접하여 상기 공간부의 일측에 형성되는 제1기준패턴과, 상기 제1기준패턴과 대향하도록 상기 공간부의 타측에 형성되는 제2기준패턴과, 상기 제2전극패턴과 대향하도록 상기 공간부의 타측에 형성되는 제3기준패턴과, 상기 제1기준패턴과 상기 제2기준패턴 사이에 배열 형성되는 복수의 단위패턴을 포함하며, 상기 제2도전형 전극은, 본딩 와이어를 통해 인접한 패턴과 전기적으로 연결되는 것을 특징으로 하는 멀티 LED 패키지가 제공된다.
여기서, 상기 제2전극패턴은, 제1몸체부와, 상기 제1몸체부의 하단으로 돌출 형성되는 제1돌출부를 포함하며, 상기 제1돌출부 상에 제너 다이오드가 실장된다.
또한, 상기 제1기준패턴은, 제2몸체부와, 상기 제2몸체부의 상단으로 돌출 형성되는 제2돌출부를 포함한다.
그리고, 상기 제2기준패턴은, 제3몸체부와, 상기 제3몸체부의 상단에서 상기 복수의 단위패턴의 상단을 감싸도록 연장 형성되는 제1연장부를 포함한다.
또한, 상기 제3기준패턴은, 제4몸체부와, 상기 제4몸체부의 하단에서 상기 복수의 단위패턴의 하단을 감싸면서 상기 제2전극패턴 방향으로 연장 형성되는 제2연장부를 포함한다.
또한, 상기 복수의 단위패턴 중 상기 제2기준패턴과 인접하여 최상단에 배치되는 단위패턴은, 제5몸체부와, 상기 제5몸체부의 상단에서 상기 제1기준패턴 방향으로 연장되는 제3연장부를 포함한다.
또한, 상기 제1전극패턴은, 상기 제2전극패턴의 제1돌출부 방향으로 돌출 형성되는 제1본딩부를 포함한다.
또한, 상기 제1전극패턴은, 상기 제2기준패턴의 제3몸체부와 인접하도록 돌출 형성되는 제2본딩부를 포함한다.
아울러, 상기 제1전극패턴은, 상기 제3기준패턴의 제4몸체부와 인접하도록 돌출 형성되는 제3본딩부를 포함한다.
한편, 본 발명의 다른 실시예에 의하면, 복수의 LED 칩이 실장되는 인쇄회로기판에 있어서, 내부에 공간부를 가지도록 상기 기판의 표면에 형성되는 제1전극패턴; 상기 제1전극패턴으로부터 이격하여 상기 공간부의 일측에 형성되는 제2전극패턴; 및 상기 LED 칩이 실장되도록, 상기 공간부에 서로 이격하여 형성되는 복수의 도전패턴;을 포함하며, 상기 복수의 도전패턴은, 상기 제2전극패턴과 인접하여 상기 공간부의 일측에 형성되는 제1기준패턴과, 상기 제1기준패턴과 대향하도록 상기 공간부의 타측에 형성되는 제2기준패턴과, 상기 제2전극패턴과 대향하도록 상기 공간부의 타측에 형성되는 제3기준패턴과, 상기 제1기준패턴과 상기 제2기준패턴 사이에 배열 형성되는 복수의 단위패턴을 포함하는 인쇄회로기판이 제공된다.
이때, 상기 제2전극패턴은, 제1몸체부와, 상기 제1몸체부의 하단으로 돌출 형성되는 제1돌출부를 포함한다.
또한, 상기 제1기준패턴은, 제2몸체부와, 상기 제2몸체부의 상단으로 돌출 형성되는 제2돌출부를 포함한다.
또한, 상기 제2기준패턴은, 제3몸체부와, 상기 제3몸체부의 상단에서 상기 복수의 단위패턴의 상단을 감싸도록 연장 형성되는 제1연장부를 포함한다.
또한, 상기 제3기준패턴은, 제4몸체부와, 상기 제4몸체부의 하단에서 상기 복수의 단위패턴의 하단을 감싸면서 상기 제2전극패턴 방향으로 연장 형성되는 제2연장부를 포함한다.
또한, 상기 복수의 단위패턴 중 상기 제2기준패턴과 인접하여 최상단에 배치되는 단위패턴은, 제5몸체부와, 상기 제5몸체부의 상단에서 상기 제1기준패턴 방향으로 연장되는 제3연장부를 포함한다.
또한, 상기 제1전극패턴은, 상기 제2전극패턴의 제1돌출부 방향으로 돌출 형성되는 제1본딩부를 포함한다.
또한, 상기 제1전극패턴은, 상기 제2기준패턴의 제3몸체부와 인접하도록 돌출 형성되는 제2본딩부를 포함한다.
아울러, 상기 제1전극패턴은, 상기 제3기준패턴의 제4몸체부와 인접하도록 돌출 형성되는 제3본딩부를 포함한다.
본 발명의 바람직한 일실시예에 따른 인쇄회로기판 및 이를 포함하는 멀티 LED 패키지에 의하면, 필요에 따라 본딩 와이어의 배치구조를 변형함으로써, 직렬 또는 병렬 등 패키지의 회로를 원하는 형태의 구조로 쉽게 변경할 수 있다.
도 1은 본 발명의 제1실시예에 따라 인쇄회로기판의 표면에 형성된 패턴 구성을 보인 개략도.
도 2는 본 발명의 제1실시예에 따라 인쇄회로기판의 저면에 형성된 전극패드의 구성을 보인 개략도.
도 3(a)는 본 발명의 제2실시예에 따른 멀티 LED 패키지의 개략도.
도 3(b)는 도 3(a)의 회로 구성을 보인 회로도.
도 4(a)는 본 발명의 제3실시예에 따른 멀티 LED 패키지의 개략도.
도 4(b)는 도 4(a)의 회로 구성을 보인 회로도.
도 5(a)는 본 발명의 제4실시예에 따른 멀티 LED 패키지의 개략도.
도 5(b)는 도 5(a)의 회로 구성을 보인 회로도.
도 2는 본 발명의 제1실시예에 따라 인쇄회로기판의 저면에 형성된 전극패드의 구성을 보인 개략도.
도 3(a)는 본 발명의 제2실시예에 따른 멀티 LED 패키지의 개략도.
도 3(b)는 도 3(a)의 회로 구성을 보인 회로도.
도 4(a)는 본 발명의 제3실시예에 따른 멀티 LED 패키지의 개략도.
도 4(b)는 도 4(a)의 회로 구성을 보인 회로도.
도 5(a)는 본 발명의 제4실시예에 따른 멀티 LED 패키지의 개략도.
도 5(b)는 도 5(a)의 회로 구성을 보인 회로도.
이하, 본 발명의 실시예에 따른 인쇄회로기판 및 이를 포함하는 멀티 LED 패키지의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.
또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 하여 내려져야 할 것이다.
아울러, 아래의 실시예는 본 발명의 권리범위를 한정하는 것이 아니라 본 발명의 청구범위에 제시된 구성요소의 예시적인 사항에 불과하며, 본 발명의 명세서 전반에 걸친 기술사상에 포함되고 청구범위의 구성요소에서 균등물로서 치환 가능한 구성요소를 포함하는 실시예는 본 발명의 권리범위에 포함될 수 있다.
제1실시예
도 1은 본 발명의 제1실시예에 따라 인쇄회로기판의 표면에 형성된 패턴 구성을 보인 개략도이며, 도 2는 본 발명의 제1실시예에 따라 인쇄회로기판의 저면에 형성된 전극패드의 구성을 보인 개략도이다.
또한, 이하의 실시예에서 'x 방향'이라 함은 도면상 좌측에서 우측으로 향하는 방향을 가리키고, '-x 방향'이라 함은 도면상 우측에서 좌측으로 향하는 방향을 가리키며, 'y 방향'이라 함은 도면상 아래쪽에서 위쪽으로 향하는 방향을 가리키고, '-y 방향'이라 함은 도면상 위쪽에서 아래쪽으로 향하는 방향을 가리킴을 미리 밝혀둔다.
본 발명의 제1실시예에 따른 인쇄회로기판(101)은, 기판(200)과, 기판(200)의 표면에 서로 이격하여 형성되는 복수의 도전성 패턴을 포함한다.
여기서, 기판(200)은 LED 칩을 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하며, 예를 들어 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite) 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 등을 들 수 있다.
또한, 도전성 패턴은 전도성이 우수한 구리 또는 알루미늄 등을 포함하는 금속 재질로 형성되며, 기판(200)의 표면에 서로 분리되어 복수 개 형성된다.
본 발명의 제1실시예에 의하면, 기판(200) 표면에 제1전극패턴(310)과 제2전극패턴(320)이 서로 이격하여 형성된다.
이때, 제1전극패턴(310)은 내부의 공간부(311)를 감싸는 형태로 기판(200) 표면에 넓게 형성되며, 제2전극패턴(320)은 제1전극패턴(310) 내부의 공간부(311) 일측에 제1전극패턴(310)과 이격하여 형성된다. 도 1에는 제1전극패턴(310) 내부에 대략 원형의 공간부(311)가 형성되는 예를 도시하고 있으나, 공간부(311)의 형상을 이와 달리할 수도 있음은 물론이다.
이하에서는, 도 1과 도 2를 참고하여, 제1전극패턴(310)이 원형의 공간부(311)를 감싸는 형태인 예를 들어 본 발명을 설명하기로 한다.
제1전극패턴(310)은 기판을 관통하여 형성되는 비아홀(312)을 통해 기판(200) 저면의 n극 패드(210)와 전기적으로 연결될 수 있고, 제2전극패턴(320)은 다른 비아홀(321)을 통해 기판(200) 저면의 p극 패드(220)와 전기적으로 연결될 수 있다.
이때, 다른 실시예로서, 제1전극패턴(310)과 p극 패드(220)가 전기적으로 연결되고, 제2전극패턴(320)과 n극 패드(210)가 전기적으로 연결될 수도 있음은 물론이다.
제2전극패턴(320)은 공간부(311) 일측에 제1전극패턴(310)으로부터 이격하여 형성되는데, 제1몸체부(322)와, 제1몸체부(322)의 하단에서 하부 방향(-y 방향)으로 돌출 형성되는 제1돌출부(323)를 포함한다.
이때, 제2전극패턴(320)의 제1몸체부(322)는 LED 칩(600, 도 3 참조)이 실장되는 영역으로서 예컨대, 소정 면적의 사각형으로 형성될 수 있으며, 제1돌출부(323)에는 정전기인 ESD(Electrostatic Discharge), 스위치에서 발생하는 스파크인 EFT(Electric Fast Trasient), 공기 중의 낙뢰인 라이팅 서지(Lighting Surge)의 유입을 방지하기 위한 제너 다이오드(700, 도 3 참조)가 실장된다.
이때, 제2전극패턴(320)과 제1전극패턴(310) 사이에 일정 간격이 유지되도록, 제1전극패턴(310)과 대향하는 제1몸체부(322)의 모서리 부분은, 공간부(311)의 테두리 형상과 대응되는 곡선으로 형성되는 것이 바람직하다.
또한, 제1전극패턴(310)의 일측에서 공간부(311) 방향으로 제1본딩부(313)가 돌출 형성되는데, 이는 제너 다이오드(700)와 제1전극패턴(310)의 와이어 본딩을 위해 형성되는 패턴 영역이며, 본딩와이어(W)의 길이가 최소화될 수 있도록, 제1전극패턴(310)의 제1본딩부(313)는 제2전극패턴(320)의 제1돌출부(323)와 인접하여 형성된다. 아울러, 제1본딩부(313)의 끝단부는 와이어 본딩에 필요한 면적을 충분히 확보할 수 있도록 폭이 확장 형성되는 것이 바람직하다.
한편, 제1전극패턴(310)의 타측에는 제2본딩부(314)와 제3본딩부(315)가 서로 이격하여 공간부(311) 방향으로 각각 돌출 형성된다.
이때, 제2본딩부(314)는 후술하는 제2기준패턴(420), 또는 인접하는 단위패턴(500)과의 와이어 본딩을 위해 형성되는 패턴 영역이고, 제3본딩부(315)는 후술하는 제3기준패턴(430), 또는 인접하는 단위패턴(500)과의 와이어 본딩을 위해 형성되는 패턴 영역이다.
제1본딩부(313)와 마찬가지로, 제2본딩부(314)와 제3본딩부(315) 역시 본딩와이어(W)의 길이를 최소화하기 위해, 본딩와이어(W)에 의해 연결되는 제2기준패턴(420) 또는 제3기준패턴(430)에 인접하여 형성된다.
제1전극패턴(310)의 공간부(311)에는 복수의 도전패턴이 서로 이격하여 형성되며, 공간부(311) 일측에 형성되는 제2전극패턴(320) 및 제1기준패턴(410)과, 공간부(311) 타측에 대향 형성되는 제2기준패턴(420) 및 제3기준패턴(430)과, 이들 사이의 공간에 배열 형성되는 복수의 단위패턴(500)을 포함한다.
여기서, 제1기준패턴(410)은, 제2전극패턴(320)의 상측 즉, 제2전극패턴(320)으로부터 y 방향으로 이격하여 형성되는데, 제2몸체부(411)와, 제2몸체부(411)의 상단에서 상부 방향(y 방향)으로 돌출 형성되는 제2돌출부(412)를 포함한다.
이때, 제1기준패턴(410)의 제2몸체부(411)는 LED 칩(600)이 실장되는 영역으로서 예컨대 사각형으로 형성될 수 있으며, 제2돌출부(412)에 연결되는 본딩와이어(W)에 의해 인접하는 단위패턴(500)과 전기적으로 연결될 수 있다.
또한, 제1기준패턴(410)과 제1전극패턴(310) 사이에 일정 간격이 유지되도록, 제1전극패턴(310)과 대향하는 제1기준패턴(410)의 모서리 부분은, 공간부(311)의 테두리 형상과 대응되는 곡선으로 형성되는 것이 바람직하다.
아울러, 연결되는 본딩와이어(W)의 길이를 최소화할 수 있도록, 제2돌출부(412)는 단위패턴(500)에 최대한 인접하는 위치에 형성되는 것이 바람직하다.
제2기준패턴(420)은 제1기준패턴(410)과 대향하도록 공간부(311) 타측에 형성되며, 제3기준패턴(430)은 제2전극패턴(320)과 대향하도록 제2기준패턴(420)의 하부에 형성된다. 즉, 제3기준패턴(430)은 제2기준패턴(420)으로부터 -y 방향으로 소정 간격 이격하여 형성된다. 바람직하게는, 제1전극패턴(310)의 제2본딩부(314)와 제3본딩부(315) 사이 공간에 제2기준패턴(420)과 제3기준패턴(430)이 형성된다.
여기서, 제2기준패턴(420)은 제3몸체부(421)와, 제3몸체부(421)의 일측 상단에서 연장되어 제2본딩부(314)와 단위패턴(500) 사이 공간을 통과하여 복수의 단위패턴(500)의 상단을 감싸도록 연장 형성되는 제1연장부(422)를 포함한다.
이때, 제2기준패턴(420)의 제3몸체부(421)는 LED 칩(600)이 실장되는 영역으로서 예컨대 사각형으로 형성될 수 있으며, 제1연장부(422)는 후술하는 단위패턴(500) 중 적어도 어느 하나와 전기적으로 연결될 수 있도록 하기 위한 와이어 본딩 영역에 해당한다.
이때, 제1연장부(422)는, 인접하는 단위패턴(500)과 일정 간격을 유지하면서 단위패턴(500)의 모서리 형태를 따라 절곡되어 공간부(311)의 테두리 방향으로 연장되며, 그 끝단부는 와이어 본딩에 필요한 면적이 충분히 확보되도록 폭이 확장 형성된다. 아울러, 제1전극패턴(310)과의 사이에 일정 간격이 유지되도록, 제1전극패턴(310)과 인접하는 제1연장부(422)의 모서리는 공간부(311)의 테두리 형상과 대응되는 곡선으로 형성되는 것이 바람직하다.
제3기준패턴(430)은 제4몸체부(431)와, 제4몸체부(431)의 일측 하단에서 연장되어 제3본딩부(315)와 단위패턴(500) 사이 공간을 통과하여 복수의 단위패턴(500)의 하단을 감싸도록 연장 형성되는 제2연장부(432)를 포함한다.
이때, 제3기준패턴(430)의 제4몸체부(431)는 LED 칩(600)이 실장되는 영역으로서 예컨대 사각형으로 형성될 수 있으며, 제2연장부(432)는 후술하는 단위패턴(500) 중 적어도 어느 하나와 전기적으로 연결될 수 있도록 하기 위한 와이어 본딩 영역에 해당한다.
이때, 제2연장부(432)는, 인접하는 단위패턴(500)과 일정 간격을 유지하면서 절곡되어 제2전극패턴(320)의 제1몸체부(322) 방향으로 연장되며, 복수의 단위패턴(500)의 하단을 지나는 부분은 와이어 본딩이 가능하도록 폭이 확장 형성된다. 아울러, 제1전극패턴(310)과의 사이에 일정 간격이 유지되도록, 제1전극패턴(310)과 인접하는 제2연장부(432)의 모서리는 공간부(311)의 테두리 형상과 대응되는 곡선으로 형성되는 것이 바람직하다.
이때, 제2연장부(432)의 끝단부는 와이어 본딩에 필요한 면적이 충분히 확보되도록 폭이 확장 형성되며, 제2전극패턴(320)의 제1몸체부(322)와 인접하여 제1돌출부(323)와 단위패턴(500) 사이 공간에 위치하게 되는데, 이는 제2전극패턴(320)에 실장되는 LED 칩(600)과 제3기준패턴(430)을 와이어 본딩에 의해 전기적으로 연결할 때, 본딩와이어(W)의 길이를 최소화하기 위함이다.
단위패턴(500)은 제1기준패턴(410)과 제2기준패턴(420) 사이의 공간에 복수 개가 배열 형성된다. 도 1에 도시된 실시예에서는 복수의 단위패턴(500)이 4행 2열로 형성된 예를 도시하고 있으나, 이에 한정되는 것은 아니며 필요에 따라 다양한 형태로 배열 형성될 수 있음은 물론이다.
이때, 복수의 단위패턴(500)은, 서로 간에 일정 간격을 유지하면서 LED 칩(600)의 실장에 충분한 면적을 가진 형태, 예컨대 사각형으로 형성되며, 복수의 단위패턴(500) 중 최상단에서 제2기준패턴(420)과 인접하여 배치되는 단위패턴(500)은 제5몸체부(581)와, 제5몸체부(581)의 상단에서 제1기준패턴(410) 방향으로 연장되는 제3연장부(582)를 포함한다.
설명의 편의상, 도 1에 도시된 실시예에서 최우측 상단의 단위패턴(500)을 제1단위패턴(510)이라 하고, 시계방향으로 각각 제2단위패턴(520), 제3단위패턴(530), 제4단위패턴(540), 제5단위패턴(550), 제6단위패턴(560), 제7단위패턴(570), 제8단위패턴(580)이라고 하면, 제8단위패턴(580)이 제5몸체부(581)와 제3연장부(582)를 포함하여 형성된다.
이때, 제3연장부(582)는 제1연장부(422) 및 제1단위패턴(510)과 일정 간격을 유지하면서 절곡되어 제1기준패턴(410) 방향으로 연장되며, 제3연장부(582)의 끝단은 제1기준패턴(410)의 제2돌출부(412) 일측에 일정 간격 이격하여 위치하게 된다. 이는, 제1기준패턴(410)에 실장되는 LED 칩(600)과 제8단위패턴(580)을 와이어 본딩에 의해 전기적으로 연결할 때, 본딩와이어(W)의 길이를 최소화하기 위함이며, 제3연장부(582)의 끝단은 와이어 본딩을 위해 폭이 확장 형성된다.
이때, 제2기준패턴(420)의 제1연장부(422)는 제8단위패턴(580)의 제5몸체부(581) 및 제3연장부(582)의 모서리를 따라 일정 간격 이격하여 연장되며, 제2기준패턴(420)의 제1연장부(422) 끝단은 제8단위패턴(580)의 제3연장부(582)를 사이에 두고 제1단위패턴(510)의 상부에 인접하여 위치하게 된다. 이는, 제1단위패턴(510)에 실장되는 LED 칩(600)과 제2기준패턴(420)을 와이어 본딩에 의해 전기적으로 연결할 때, 본딩와이어(W)의 길이를 최소화하기 위함이다.
이하, 상술한 바와 같은 도전성 패턴이 형성된 기판(200) 상에 복수 개의 LED 칩(600)을 실장하고, 본딩와이어(W)의 배치를 변경함으로써, LED 칩(600)들이 직렬 또는 병렬 또는 직/병렬로 회로 연결되는 예를 각각 설명하기로 한다.
제2실시예
도 3(a)는 본 발명의 제2실시예에 따른 멀티 LED 패키지의 개략도이며, 도 3(b)는 도 3(a)의 회로 구성을 보인 회로도이다.
본 발명의 제2실시예에 따른 멀티 LED 패키지(102)는, 전술한 제1실시예의 인쇄회로기판(101) 상에 복수 개의 LED 칩(600)을 실장하고 도 3(a)에 도시된 바와 같이 본딩와이어(W)를 연결함으로써, 도 3(b)에 도시된 바와 같이 복수의 LED 칩(600)이 직렬로 연결되는 회로로 구성된다.
이하, 전술한 제1실시예의 구성과 동일한 구성에 대하여는 동일한 도면부호를 부여하고, 중복설명은 생략하기로 한다.
제1전극패턴(310)을 제외한 도전성 패턴 즉, 제2전극패턴(320), 제1기준패턴(410), 제2기준패턴(420), 제3기준패턴(430), 및 복수 개의 단위패턴(500) 각각에 버티컬형(vertical type) LED 칩(600)이 배치된다.
이때, LED 칩(600)의 저부에는 접촉에 의해 도전성 패턴과 전기적으로 연결되는 제1도전형 전극(610)이 구비되고, LED 칩(600)의 상측면에는 본딩와이어(W)를 통해 인접한 다른 도전성 패턴과 전기적으로 연결되는 제2도전형 전극(620)이 구비된다.
이때, 각각의 LED 칩(600) 배치시에는, LED 칩(600) 상측면의 제2도전형 전극(620)이 모두 일 방향(예컨대, 도 1의 -x 방향)을 향하도록 하는 것이 바람직하다. 이는, 어느 하나의 도전성 패턴 상의 LED 칩(600)에서 인접하는 다른 도전성 패턴으로 연결되는 본딩와이어(W)의 길이를 최소로 하기 위함이며, 이하의 다른 실시예에서도 동일하다.
본 발명의 제2실시예에 의하면, 제2전극패턴(320) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1기준패턴(410)과 전기적으로 연결되며, 제1기준패턴(410) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1단위패턴(510)과 전기적으로 연결된다.
또한, 제1단위패턴(510) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제2단위패턴(520)과 전기적으로 연결되며, 제2단위패턴(520) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제3단위패턴(530)과 전기적으로 연결된다.
또한, 제3단위패턴(530) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제4단위패턴(540)과 전기적으로 연결되며, 제4단위패턴(540) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제5단위패턴(550)과 전기적으로 연결된다.
또한, 제5단위패턴(550) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제6단위패턴(560)과 전기적으로 연결되며, 제6단위패턴(560) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제7단위패턴(570)과 전기적으로 연결된다.
또한, 제7단위패턴(570) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제8단위패턴(580)과 전기적으로 연결되며, 제8단위패턴(580) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제2기준패턴(420)의 제3몸체부(421)에 전기적으로 연결된다.
아울러, 제2기준패턴(420) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제3기준패턴(430)의 제4몸체부(431)에 전기적으로 연결되며, 제3기준패턴(430) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 제1전극패턴(310)의 제3본딩부(315)에 전기적으로 연결된다.
즉, 본 발명의 제2실시예에 의하면, 제2전극패턴(320)-제1기준패턴(410)-제1단위패턴(510)-제2단위패턴(520)-제3단위패턴(530)-제4단위패턴(540)-제5단위패턴(550)-제6단위패턴(560)-제7단위패턴(570)-제8단위패턴(580)-제2기준패턴(420)-제3기준패턴(430)-제1전극패턴(310)으로 연결되는 직렬회로를 가진 멀티 LED 패키지(102)를 구성할 수 있다.
한편, 제2전극패턴(320)의 제1돌출부(323)에 실장된 제너 다이오드(700)는 본딩와이어(W)에 의해 제1전극패턴(310)의 제1본딩부(313)에 전기적으로 연결된다. 또한, 미설명된 도면부호 800은 n극 방향을 표시하는 캐소드 마크이다.
제3실시예
도 4(a)는 본 발명의 제3실시예에 따른 멀티 LED 패키지의 개략도이며, 도 4(b)는 도 4(a)의 회로 구성을 보인 회로도이다.
본 발명의 제3실시예에 따른 멀티 LED 패키지(103)는, 도 4(a)에 도시된 바와 같이 본딩와이어(W)의 배치를 변형함으로써, 도 4(b)에 도시된 바와 같이 복수의 LED 칩(600)이 직/병렬로 연결되는 회로로 쉽게 변경된다. 즉, 2개의 직렬회로가 서로 병렬로 연결된 직/병렬회로를 구성하게 된다.
먼저, 첫 번째 직렬회로는 아래와 같이 연결된다.
제1기준패턴(410) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제8단위패턴(580)의 제3연장부(582) 끝단에 전기적으로 연결되며, 제8단위패턴(580) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제7단위패턴(570)에 전기적으로 연결된다.
또한, 제7단위패턴(570) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제6단위패턴(560)에 전기적으로 연결되며, 제6단위패턴(560) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제5단위패턴(550)에 전기적으로 연결된다.
또한, 제5단위패턴(550) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제5단위패턴(550) 하단을 지나는 제3기준패턴(430)의 제2연장부(432)에 전기적으로 연결되며, 제3기준패턴(430) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제3본딩부(315)에 전기적으로 연결된다.
다음, 두 번째 직렬회로는 아래와 같이 연결된다.
제2전극패턴(320) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제4단위패턴(540)에 전기적으로 연결되며, 제4단위패턴(540) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제3단위패턴(530)에 전기적으로 연결된다.
또한, 제3단위패턴(530) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제2단위패턴(520)에 전기적으로 연결되며, 제2단위패턴(520) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1단위패턴(510)에 전기적으로 연결된다.
또한, 제1단위패턴(510) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제2기준패턴(420)의 제1연장부(422) 끝단에 전기적으로 연결되며, 제2기준패턴(420) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제2본딩부(314)에 전기적으로 연결된다.
즉, 본 발명의 제3실시예에 의하면, 제2전극패턴(320)-제1기준패턴(410)-제8단위패턴(580)-제7단위패턴(570)-제6단위패턴(560)-제5단위패턴(550)-제3기준패턴(430)-제1전극패턴(310)으로 연결되는 직렬회로와, 제2전극패턴(320)-제4단위패턴(540)-제3단위패턴(530)-제2단위패턴(520)-제1단위패턴(510)-제2기준패턴(420)-제1전극패턴(310)으로 연결되는 직렬회로가 서로 병렬로 연결된 전기회로를 가진 멀티 LED 패키지(103)를 구성할 수 있다.
한편, 제2전극패턴(320)의 제1돌출부(323)에 실장된 제너 다이오드(700)는 본딩와이어(W)에 의해 제1전극패턴(310)의 제1본딩부(313)에 전기적으로 연결된다.
제4실시예
도 5(a)는 본 발명의 제4실시예에 따른 멀티 LED 패키지의 개략도이며, 도 5(b)는 도 5(a)의 회로 구성을 보인 회로도이다.
본 발명의 제4실시예에 따른 멀티 LED 패키지(104)는, 도 5(a)에 도시된 바와 같이 본딩와이어(W)의 배치를 변형함으로써, 도 5(b)에 도시된 바와 같이 복수의 LED 칩(600)이 직/병렬로 연결되는 회로로 쉽게 변경된다. 즉, 2개의 LED 칩(600)으로 각각 구성되는 6개의 직렬회로가 서로 병렬로 연결되는 직/병렬회로를 구성하게 된다.
이하, 본 발명의 제4실시예에 따른 멀티 LED 패키지의 본딩와이어 배치 구조에 대하여 상세히 설명하기로 한다.
본 발명의 제4실시예에 의하면, 제2전극패턴(320) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이, 본딩와이어(W)에 의해 제3기준패턴(430)의 제2연장부(432) 끝단에 전기적으로 연결된다.
또한, 제2전극패턴(320)은 본딩와이어(W)에 의해 제1기준패턴(410)과 전기적으로 연결되며, 제1기준패턴(410) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제8단위패턴(580)의 제3연장부(582) 끝단에 전기적으로 연결된다. 이때, 제1기준패턴(410)의 제2돌출부(412)에 제1단위패턴(510)으로 연결되는 본딩와이어(W)가 본딩된다.
제1단위패턴(510)은 본딩와이어(W)에 의해 제2단위패턴(520)과 전기적으로 연결된다. 이때, 제1단위패턴(510) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제8단위패턴(580)과 전기적으로 연결된다.
제2단위패턴(520)은 본딩와이어(W)에 의해 제3단위패턴(530)과 전기적으로 연결된다. 이때, 제2단위패턴(520) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제7단위패턴(570)과 전기적으로 연결된다.
제3단위패턴(530)은 본딩와이어(W)에 의해 제4단위패턴(540)과 전기적으로 연결된다. 이때, 제3단위패턴(530) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제6단위패턴(560)과 전기적으로 연결된다.
제4단위패턴(540)은 본딩와이어(W)에 의해 제5단위패턴(550)과 전기적으로 연결되며, 제5단위패턴(550)은 본딩와이어(W)에 의해 제6단위패턴(560)과 전기적으로 연결됨과 동시에, 본딩와이어(W)에 의해 제3기준패턴(430)의 제2연장부(432)에 전기적으로 연결된다. 또한, 제5단위패턴(550) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제3본딩부(315)에 전기적으로 연결된다.
제6단위패턴(560)과 제7단위패턴(570)이 본딩와이어(W)에 의해 전기적으로 연결되며, 제6단위패턴(560) 상에 실장되는 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제3본딩부(315)에 전기적으로 연결된다.
제7단위패턴(570)과 제8단위패턴(580)이 본딩와이어(W)에 의해 전기적으로 연결되며, 제7단위패턴(570)과 제8단위패턴(580)에 각각 실장된 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제2본딩부(314)에 각각 전기적으로 연결된다.
제3기준패턴(430)과 제2기준패턴(420)이 본딩와이어(W)에 의해 전기적으로 연결되고, 제3기준패턴(430)에 실장된 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제3본딩부(315)에 전기적으로 연결되며, 제2기준패턴(420)에 실장된 LED 칩(600)의 제2도전형 전극(620)이 본딩와이어(W)에 의해 제1전극패턴(310)의 제2본딩부(314)에 전기적으로 연결된다.
한편, 제2전극패턴(320)의 제1돌출부(323)에 실장된 제너 다이오드(700)는 본딩와이어(W)에 의해 제1전극패턴(310)의 제1본딩부(313)에 전기적으로 연결된다.
W : 본딩와이어
101 : 인쇄회로기판 102,103,104 : 멀티 LED 패키지
200 : 기판 310 : 제1전극패턴
311 : 공간부 320 : 제2전극패턴
410 : 제1기준패턴 420 : 제2기준패턴
430 : 제3기준패턴 500 : 단위패턴
600 : LED 칩 700 : 제너 다이오드
800 : 캐소드 마크
101 : 인쇄회로기판 102,103,104 : 멀티 LED 패키지
200 : 기판 310 : 제1전극패턴
311 : 공간부 320 : 제2전극패턴
410 : 제1기준패턴 420 : 제2기준패턴
430 : 제3기준패턴 500 : 단위패턴
600 : LED 칩 700 : 제너 다이오드
800 : 캐소드 마크
Claims (19)
- 기판;
내부에 공간부를 가지도록 상기 기판의 표면에 형성되는 제1전극패턴;
상기 제1전극패턴으로부터 이격하여 상기 공간부의 일측에 형성되는 제2전극패턴;
상기 공간부에 서로 이격하여 형성되는 복수의 도전패턴;
저부에 제1도전형 전극을 포함하고 상부에 제2도전형 전극을 포함하며, 상기 제2전극패턴과 상기 도전패턴 상에 각각 배치되어, 상기 제1도전형 전극을 통해 상기 제2전극패턴과 상기 도전패턴에 전기적으로 연결되는 복수의 LED 칩;을 포함하고,
상기 복수의 도전패턴은,
상기 제2전극패턴과 인접하여 상기 공간부의 일측에 형성되는 제1기준패턴과, 상기 제1기준패턴과 대향하도록 상기 공간부의 타측에 형성되는 제2기준패턴과, 상기 제2전극패턴과 대향하도록 상기 공간부의 타측에 형성되는 제3기준패턴과, 상기 제1기준패턴과 상기 제2기준패턴 사이에 배열 형성되는 복수의 단위패턴을 포함하며,
상기 제2도전형 전극은, 본딩 와이어를 통해 인접한 패턴과 전기적으로 연결되는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 1에 있어서, 상기 제2전극패턴은,
제1몸체부와, 상기 제1몸체부의 하단으로 돌출 형성되는 제1돌출부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 2에 있어서,
상기 제1돌출부 상에 제너 다이오드가 실장되는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 1에 있어서, 상기 제1기준패턴은,
제2몸체부와, 상기 제2몸체부의 상단으로 돌출 형성되는 제2돌출부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 1에 있어서, 상기 제2기준패턴은,
제3몸체부와, 상기 제3몸체부의 상단에서 상기 복수의 단위패턴의 상단을 감싸도록 연장 형성되는 제1연장부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 1에 있어서, 상기 제3기준패턴은,
제4몸체부와, 상기 제4몸체부의 하단에서 상기 복수의 단위패턴의 하단을 감싸면서 상기 제2전극패턴 방향으로 연장 형성되는 제2연장부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 1에 있어서,
상기 복수의 단위패턴 중 상기 제2기준패턴과 인접하여 최상단에 배치되는 단위패턴은, 제5몸체부와, 상기 제5몸체부의 상단에서 상기 제1기준패턴 방향으로 연장되는 제3연장부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 2에 있어서, 상기 제1전극패턴은,
상기 제2전극패턴의 제1돌출부 방향으로 돌출 형성되는 제1본딩부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 5에 있어서, 상기 제1전극패턴은,
상기 제2기준패턴의 제3몸체부와 인접하도록 돌출 형성되는 제2본딩부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 청구항 6에 있어서, 상기 제1전극패턴은,
상기 제3기준패턴의 제4몸체부와 인접하도록 돌출 형성되는 제3본딩부를 포함하는 것을 특징으로 하는 멀티 LED 패키지.
- 복수의 LED 칩이 실장되는 인쇄회로기판에 있어서,
내부에 공간부를 가지도록 상기 기판의 표면에 형성되는 제1전극패턴;
상기 제1전극패턴으로부터 이격하여 상기 공간부의 일측에 형성되는 제2전극패턴; 및
상기 LED 칩이 실장되도록, 상기 공간부에 서로 이격하여 형성되는 복수의 도전패턴;을 포함하며,
상기 복수의 도전패턴은,
상기 제2전극패턴과 인접하여 상기 공간부의 일측에 형성되는 제1기준패턴과, 상기 제1기준패턴과 대향하도록 상기 공간부의 타측에 형성되는 제2기준패턴과, 상기 제2전극패턴과 대향하도록 상기 공간부의 타측에 형성되는 제3기준패턴과, 상기 제1기준패턴과 상기 제2기준패턴 사이에 배열 형성되는 복수의 단위패턴을 포함하는 인쇄회로기판.
- 청구항 11 에 있어서, 상기 제2전극패턴은,
제1몸체부와, 상기 제1몸체부의 하단으로 돌출 형성되는 제1돌출부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 11에 있어서, 상기 제1기준패턴은,
제2몸체부와, 상기 제2몸체부의 상단으로 돌출 형성되는 제2돌출부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 11에 있어서, 상기 제2기준패턴은,
제3몸체부와, 상기 제3몸체부의 상단에서 상기 복수의 단위패턴의 상단을 감싸도록 연장 형성되는 제1연장부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 11에 있어서, 상기 제3기준패턴은,
제4몸체부와, 상기 제4몸체부의 하단에서 상기 복수의 단위패턴의 하단을 감싸면서 상기 제2전극패턴 방향으로 연장 형성되는 제2연장부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 11에 있어서,
상기 복수의 단위패턴 중 상기 제2기준패턴과 인접하여 최상단에 배치되는 단위패턴은, 제5몸체부와, 상기 제5몸체부의 상단에서 상기 제1기준패턴 방향으로 연장되는 제3연장부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 12에 있어서, 상기 제1전극패턴은,
상기 제2전극패턴의 제1돌출부 방향으로 돌출 형성되는 제1본딩부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 14에 있어서, 상기 제1전극패턴은,
상기 제2기준패턴의 제3몸체부와 인접하도록 돌출 형성되는 제2본딩부를 포함하는 것을 특징으로 하는 인쇄회로기판.
- 청구항 15에 있어서, 상기 제1전극패턴은,
상기 제3기준패턴의 제4몸체부와 인접하도록 돌출 형성되는 제3본딩부를 포함하는 것을 특징으로 하는 인쇄회로기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120156127A KR20140086074A (ko) | 2012-12-28 | 2012-12-28 | 인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120156127A KR20140086074A (ko) | 2012-12-28 | 2012-12-28 | 인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140086074A true KR20140086074A (ko) | 2014-07-08 |
Family
ID=51735422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120156127A KR20140086074A (ko) | 2012-12-28 | 2012-12-28 | 인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140086074A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014117601A1 (de) | 2014-07-09 | 2016-01-14 | Hyundai Motor Company | Planetengetriebezug eines Automatikgetriebes für ein Fahrzeug |
| WO2017111320A1 (ko) * | 2015-12-23 | 2017-06-29 | 엘지이노텍(주) | 발광 소자 패키지 |
-
2012
- 2012-12-28 KR KR1020120156127A patent/KR20140086074A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014117601A1 (de) | 2014-07-09 | 2016-01-14 | Hyundai Motor Company | Planetengetriebezug eines Automatikgetriebes für ein Fahrzeug |
| WO2017111320A1 (ko) * | 2015-12-23 | 2017-06-29 | 엘지이노텍(주) | 발광 소자 패키지 |
| US10559733B2 (en) | 2015-12-23 | 2020-02-11 | Lg Innotek Co., Ltd. | Light-emitting device package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9203004B2 (en) | Light emitting devices for light emitting diodes (LEDs) | |
| AU2012368433B2 (en) | Heatsink and LED lighting device including same | |
| EP2230886B1 (en) | AC-driven light emitting device | |
| JP5571946B2 (ja) | 発光素子パッケージ | |
| US9874318B2 (en) | LED assembly and LED bulb using the same | |
| JP2011009298A (ja) | 発光ダイオード光源装置 | |
| JP6056213B2 (ja) | 発光モジュール及び照明装置 | |
| WO2008082098A1 (en) | Light emitting diode package | |
| CN107637171A (zh) | 发光模块和具有发光模块的照明装置 | |
| US10720557B2 (en) | Light-emitting device | |
| KR20140086074A (ko) | 인쇄회로기판 및 이를 포함하는 멀티 ｌｅｄ 패키지 | |
| CN103000780B (zh) | 一种led芯片封装结构及制作方法、显示装置 | |
| KR100670917B1 (ko) | 조명용 ｌｅｄ모듈 | |
| KR20090019510A (ko) | 복구가 용이한 ｃｏｂ형 ｌｅｄ 패키지 및 복구방법 | |
| KR20140072509A (ko) | 멀티 ｌｅｄ 패키지 | |
| CN209389031U (zh) | 一种led器件 | |
| KR101082847B1 (ko) | 방열 특성이 우수한 ｌｅｄ조명등 | |
| KR101338899B1 (ko) | 엘이디 조명 장치 | |
| JP2012134306A (ja) | 発光装置及びそれを用いた照明装置 | |
| CN109860165A (zh) | 一种led器件及其制作方法 | |
| KR20130054864A (ko) | 조명 장치 | |
| JP2014044814A (ja) | 発光モジュール装置、照明装置および発光装置 | |
| KR101119015B1 (ko) | 발광 장치 | |
| KR101104763B1 (ko) | 발광 장치 | |
| JP2016096322A (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |