KR20140081865A - 신호 처리 장치 - Google Patents

Abstract

원하는 물리량에 기초하는 신호 성분을 포함한 복수의 물리량 신호 각각에 기초하는 복수의 요소 신호를, 상기 물리량 신호의 수 이상의 횟수만큼 결합하여 서로 상이한 결합 신호를 출력하는 결합부(3)와, 상기 결합부(3)로부터 출력되는 결합 신호를 차례로 수취하는 측정부(4)와, 상기 측정부(4)로부터 차례로 출력되는 상기 결합 신호에 기초하여 생성된 신호로부터 상기 원하는 물리량에 기초하는 신호 성분을 구하는 연산부(5)를 구비한다.

Description

신호 처리 장치{SIGNAL PROCESSING DEVICE}

본 발명은 신호 처리 장치에 관한 것이다.

종래, 복수의 아날로그 신호의 처리로서 시분할 처리(Time Sharing System)가 채용되어 있다.

이 신호 처리 방식을 간결히 설명하면, 하나의 신호 처리 회로, 예를 들어 증폭 회로나 AD(Analog to Digital) 컨버터를 하나만 갖는 경우에, 어떤 시간대에서는 첫 번째 아날로그 신호의 처리, 다음 시간대에서는 두 번째 아날로그 신호의 처리, 계속되는 시간대에서는 세 번째 아날로그 신호의 처리, …와 같이, 순차 신호 처리하는 방식을 말한다.

이 처리는 매우 명쾌한 방식이긴 하지만, 한편으로 원리적인 문제점도 존재한다. 예를 들어, 첫 번째 아날로그 신호의 처리 시간대에서는, 다른 아날로그 신호의 처리를 할 수 없다. 따라서, 아날로그 신호의 수가 많아지면 많아질수록 처리되지 않고 버려지는 신호가 많아진다. 그 결과로서 신호의 SN비(Signal to Noise Ratio)가 악화한다고 하는 현상이 일어난다.

이 문제를 극복하는 수단으로서는, 예를 들어 특허문헌 1에 기재되어 있는 것이 알려져 있다. 이 수단은 주로 아날로그 신호로서 센서 신호에 대하여 행하여지고 있는 것으로, 복수의 센서 신호에 대하여 서로 다른 조합으로 선형 결합하는 것을 특징으로 하는 것이다.

이 수단도 대략적으로 말하면 상기한 변조의 1종이긴 하지만, 변조 수단이 「비반전 신호(원래의 센서 신호 그 자체)」 「무신호」 「반전 신호」의 3종류밖에 없으며, 또한 이 3종류는 스위치만으로 구성할 수 있기 때문에, 대폭적인 경비 절감과 소비 전류의 삭감을 전망하면서, 동시에 SN비를 개선하는 것이 가능해진다.

WO2008/032741호 공보

그러나, 사용하는 센서의 종류나 수에 적합한 형태가 요구되고 있다.

본원 발명은 이러한 점을 감안하여 이루어진 것으로, SN비의 개선을 도모함과 함께, 특허문헌 1보다도 사용하는 센서의 종류나 수에 적합한 신호 처리 장치를 제공하는 데 있다.

본 발명의 일 형태는, 원하는 물리량에 기초하는 신호 성분을 포함한 복수의 물리량 신호(예를 들어 도 3에 도시한 출력 전압 V1 내지 V4) 각각에 기초하는 복수의 요소 신호(예를 들어 스위치(2-1 내지 2-4)로부터 출력되는 센서(1-1 내지 1-4)의 각 출력 신호 S1 내지 S4)를 상기 물리량 신호의 수 이상의 횟수만큼 결합하여 서로 상이한 결합 신호(예를 들어 결합부(3)로부터 출력되는 결합 신호 C1 내지 C4)를 출력하는 결합부(예를 들어 도 1에 도시한 결합부(3))와, 상기 결합부로부터 출력되는 결합 신호를 차례로 수취하는 측정부(예를 들어 도 1에 도시한 측정부(4))와, 상기 측정부로부터 차례로 출력되는 상기 결합 신호에 기초하여 생성된 신호로부터 상기 원하는 물리량에 기초하는 신호 성분을 구하는 연산부(예를 들어 도 1에 도시한 연산부(5))를 구비하는 것을 특징으로 하는 신호 처리 장치이다.

상기 연산부는, 상기 측정부로부터 차례로 출력되는 상기 결합 신호를 선형 결합시키고, 그 선형 결합시킨 결과로부터 상기 원하는 물리량에 기초하는 신호 성분을 구하는 것이어도 된다.

상기 연산부에 있어서의 선형 결합 연산하는 변환과, 상기 결합부에 있어서의 결합 신호를 규정하는 변환이 서로 반대의 선형 변환이어도 된다.

상기 물리량 신호의 수는 4개 이상이어도 된다.

상기 결합부에 있어서의 결합 신호의 출력 횟수가 상기 물리량 신호의 수와 동일함과 함께, 또한 상기 반대의 선형 변환이 서로 역행렬의 관계이어도 된다.

또한, 여기에서 말하는, 「역행렬의 관계」란, 역행렬 및 역행렬의 상수배도 포함된다. 즉, A라고 하는 행렬의 역행렬이 B라 하면, 행렬 A와, 역행렬 B를 상수배한 「상수배×B」로 이루어지는 행렬과의 관계도, 「역행렬의 관계」에 포함된다.

상기 복수의 물리량 신호를 수취하고, 그 물리량 신호 각각에 대응하는 상기 요소 신호 중, 미리 정한 신호에 대해서는, 상기 물리량 신호를 반전한 반전 신호를 상기 요소 신호로 하고, 나머지 신호에 대해서는 상기 물리량 신호를 반전하지 않고 비반전 신호를 상기 요소 신호로서 출력하는 신호 반전부(예를 들어 도 1에 도시한 신호 반전부(2))를 더 구비하고, 상기 결합부는, 상기 반전 신호와 상기 비반전 신호를 상기 물리량 신호의 수 이상의 횟수만큼 결합하여, 상기 결합 신호를 출력하는 것이어도 된다.

상기 신호 반전부는, 상기 복수의 물리량 신호를 수취하고, 그 물리량 신호 중 1개 이상의 신호에 대해서는, 상기 물리량 신호를 소정의 증폭률로 증폭하고, 나머지 신호에 대해서는 상기 물리량 신호를, 그대로, 또는 상기 소정의 증폭률과는 다른 증폭률로 증폭하는 증폭 처리를 행하고, 또한, 상기 복수의 물리량 신호 중, 미리 정한 신호에 대해서는, 상기 물리량 신호를 반전하여 반전 신호로 하고, 나머지 신호에 대해서는 상기 물리량 신호를 반전하지 않고 비반전 신호로 하는 반전 처리를 행하고, 상기 물리량 신호 각각에 대하여 상기 증폭 처리 및 상기 반전 처리를 행한 신호를 상기 요소 신호로서 출력하고, 상기 결합부는, 상기 요소 신호 중, 상기 반전 신호로 이루어지는 요소 신호와 상기 비반전 신호로 이루어지는 요소 신호를 상기 물리량 신호의 수 이상의 횟수만큼 결합하여, 상기 결합 신호를 출력하는 것이어도 된다.

또한, 여기에서 말하는, 「증폭 처리 」란, 물리량 신호 중 1개 이상의 신호에 대해서는, 소정의 증폭률로 증폭하고, 나머지 신호에 대해서는 물리량 신호를 그대로 하는 처리와, 물리량 신호 중 1개 이상의 신호에 대해서는, 소정의 증폭률로 증폭하고, 나머지 신호에 대해서는 상기 소정의 증폭률과는 다른 증폭률로 증폭하는 처리를 포함한다.

또한, 「반전 처리」란, 물리량 신호 중, 미리 정한 신호에 대해서는, 물리량 신호를 반전하여 반전 신호로 하는 처리와, 나머지 신호에 대해서는 물리량 신호를 반전하지 않고 비반전 신호로 하는 처리를 포함한다.

상기 신호 반전부는, 상기 물리량 신호 각각에 대응하는 요소 신호 중, 가장 SN비가 작은 신호를 절댓값으로 1.0보다도 큰 소정의 증폭률로 증폭하고, 나머지 신호를, 그대로, 또는 상기 소정의 증폭률보다도 절댓값이 작은 증폭률로 증폭하는 것이어도 된다.

상기 신호 반전부는, 상기 물리량 신호 각각에 대응하는 요소 신호 중, 가장 SN비가 작은 신호를 그대로 출력하고, 나머지 신호를 절댓값으로 1.0보다도 작은 소정의 증폭률로 증폭하는 것이어도 된다.

상기 물리량 신호의 수가 N개(단, N은 5 이상의 정수) 이상이며, 상기 신호 반전부는, 상기 미리 정한 신호를 ((N/2)-1)배로 반전 증폭하여 반전 신호로 하는 것이어도 된다.

상기 연산부는, 상기 결합부로부터 출력되는 결합 신호와, 소정의 계수를 선형 결합한 선형 결합 데이터에 기초하여 상기 원하는 물리량에 기초하는 신호 성분을 구하도록 되어 있으며, 상기 계수는, 0을 포함하지 않으면서, 절댓값이 모두 동등한 것이어도 된다.

상기 물리량 신호가, 상이한 물리량을 계측하는 적어도 2종류의 센서로부터 출력되는 신호이어도 된다.

상기 물리량 신호가, 2개 이상의 센서로부터 출력되는 신호이며, 상기 2개 이상의 센서에는, 감도 및 SN비 중 적어도 한쪽이 다른 센서와 상이한 센서가 포함되어 있어도 된다.

본 발명의 다른 형태는, 특정한 물리량을 검지하고, 그 검지량에 따라서 저항이 변화하는 복수의 저항형 센서(예를 들어 도 19에 도시한 저항형 센서(31-1 내지 31-4))와, 상기 복수의 저항형 센서 중 미리 정한 2개 이상의 저항형 센서를 선택하고, 그 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로(예를 들어 도 29에 도시한 하프 브리지 회로, 풀 브리지 회로)를 형성하는 검출 회로 형성부(예를 들어 도 19에 도시한 검출 회로 형성부(32))와, 그 형성된 저항 검출 회로의 출력 신호를 차례로 수취하는 측정부(예를 들어 도 19에 도시한 측정부(33))와, 상기 측정부로부터 차례로 출력되는 출력 신호에 대하여 선형 결합을 포함하는 연산에 의해 상기 물리량을 구하는 연산부(예를 들어 도 19에 도시한 연산부(34))를 구비하는 것을 특징으로 하는 신호 처리 장치이다.

상기 검출 회로 형성부는, 상기 복수의 저항형 센서 중에서 시간마다 상이한 2개 이상의 저항형 센서를 선택하고, 그 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로를 형성하도록 되어도 된다.

상기 복수의 저항형 센서는 3개 이상의 저항형 센서이어도 된다.

상기 검출 회로 형성부는, 상기 복수의 저항형 센서 중, 미리 정한 서로 독립적인 물리량을 검지하는 2개 이상의 저항형 센서를 선택하고, 그 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로를 형성하는 것이어도 된다.

상기 선택된 2개 이상의 저항형 센서는, 직교하는 2축 이상의 물리량 또는 2종 이상의 물리량을 동시에 검지하고, 그 검지량에 따른 저항 변화를 하는 센서이어도 된다.

상기 연산부는, 상기 특정한 물리량의 직교하는 2축 또는 3 축 방향의 성분을 연산하는 것이어도 된다.

상기 특정한 물리량은, 자장이어도 된다.

상기 저항 검출 회로는, 하프 브리지 회로 및 풀 브리지 회로 중 어느 하나로 구성되고, 상기 검출 회로 형성부는, 상기 하프 브리지 회로와 풀 브리지 회로를 교대로 형성하는 것이어도 된다.

상기 연산부는, 상기 측정부에서 차례로 수취한 상기 저항 검출 회로로부터의 출력 신호와, 상기 저항 검출 회로로부터의 출력 신호에 대응하는 계수를 선형 결합시켜서 선형 결합 데이터를 생성하는 것이어도 된다.

본 발명의 일 형태에 의하면, SN비의 개선을 도모함과 함께, 특허문헌 1보다도 사용하는 센서의 종류나 수에 적합한 신호 처리 장치를 제공하는 것이 가능해진다.

도 1은 본 발명에 따른 신호 처리 장치의 실시 형태 1의 구성예를 나타내는 블록도이다.
도 2는 센서와 스위치의 구성예를 나타내는 회로도이다.
도 3은 도 1에 도시한 실시 형태 1에 있어서, 센서로서 2단자의 전압 출력형의 것을 채용하는 경우의 구성을 나타내는 블록도이다.
도 4는 실시 형태 1의 동작을 설명하기 위한 타이밍 차트이다.
도 5는 도 3에 도시한 실시 형태 1에 있어서, 노이즈의 고찰을 행하기 위해 노이즈를 중첩시킨 경우의 블록도이다.
도 6은 본 발명에 따른 신호 처리 장치의 실시 형태 2의 전체 구성을 나타내는 블록도의 일례이다.
도 7은 도 6의 스위치의 구성예를 나타내는 회로도이다.
도 8은 도 6에 도시한 실시 형태 2에 있어서, 일부를 골라낸 구성예를 나타내는 블록도이다. 이 구성예는, 참고예 2에 상당하는 것이다.
도 9는 도 8의 동작을 설명하기 위한 타이밍 차트이다.
도 10은 도 6에 도시한 실시 형태 2에 있어서, 일부를 골라낸 구성예를 나타내는 블록도이다. 이 구성예는, 본 발명의 실시 형태 2에 따른 것이다.
도 11은 도 10의 신호 증폭 회로의 구성예를 나타내는 회로도이다.
도 12는 참고예 1을 설명하는 블록도이다.
도 13은 도 10의 실시 형태 2에 있어서, 센서의 신호뿐만 아니라 노이즈의 크기도 상이한 경우의 SN비의 계산 결과를 설명하기 위한 설명도이다.
도 14는 본 발명의 실시 형태 2의 변형예의 블록도이다.
도 15는 본 발명에 따른 신호 처리 장치의 실시 형태 3의 구성예를 나타내는 블록도이다.
도 16은 도 15에 도시한 실시 형태 3에 있어서, 센서로서 2단자의 전압 출력형의 것을 채용하는 경우의 구성을 나타내는 구체적인 회로를 포함하는 블록도의 일례이다.
도 17은 도 15에 도시한 실시 형태 3에 있어서, 신호 반전부의 스위치의 전환 동작을 나타내는 타이밍 차트의 일례이다.
도 18은 도 15에 도시한 실시 형태 3에 있어서, 노이즈의 고찰을 행하기 위해 노이즈를 중첩시킨 경우의 블록도이다.
도 19는 본 발명의 신호 처리 장치의 실시 형태 4의 구성을 나타내는 블록도이다.
도 20a는 도 19의 검출 회로 형성부에서 형성되는 저항 검출 회로의 페이즈 1에 있어서의 회로도의 일례이다.
도 20b는 도 19의 검출 회로 형성부에서 형성되는 저항 검출 회로의 페이즈 2에 있어서의 회로도의 일례이다.
도 20c는 도 19의 검출 회로 형성부에서 형성되는 저항 검출 회로의 페이즈 3에 있어서의 회로도의 일례이다.
도 20d는 도 19의 검출 회로 형성부에서 형성되는 저항 검출 회로의 페이즈 4에 있어서의 회로도의 일례이다.

이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다.

우선, 실시 형태 1에 대하여 설명한다.

(실시 형태 1의 구성)

도 1은, 본 발명에 따른 신호 처리 장치의 실시 형태 1의 구성예를 나타내는 블록도이다.

이 실시 형태 1에 따른 신호 처리 장치는, 도 1에 도시한 바와 같이, 4개의 센서(1-1 내지 1-4)와, 4개의 스위치(2-1 내지 2-4)를 구비하는 신호 반전부(2)와, 결합부(3)와, 측정부(4)와, 연산부(5)를 구비하고 있다.

4개의 센서(1-1 내지 1-4)의 각각은, 물리량을 전기 신호로 변환하고, 이를 출력 신호로서 출력한다. 이들 센서(1-1 내지 1-4)는, 그 종류는 묻지 않으며, 상이한 센서를 대상으로 하여도 상관없다. 이하의 설명에서는, 센서(1-1 내지 1-4)는, 센서 감수부의 양단에 전극 단자를 갖는 구조, 즉 2단자형의 센서로 한다.

4개의 스위치(2-1 내지 2-4)는, 4개의 센서(1-1 내지 1-4)에 대응하여 설치되어 있다. 즉, 스위치(2-1 내지 2-4)의 각각은, 대응하는 센서(1-1 내지 1-4)에 접속되고, 마찬가지의 기능을 구비하고 있다.

스위치(2-1)는, 예를 들어 도 2에 도시한 바와 같이, 2개의 전환 스위치(2-1A, 2-1B)를 구비하고, 센서(1-1)의 출력측에 접속되어 있다. 이로 인해, 스위치(2-1)는, 전환 스위치(2-1A, 2-1B)의 전환 동작에 의해, 센서(1-1)의 출력 신호를 반전하여 반전 신호를 출력하고, 또는 그 출력 신호를 반전하지 않고 그대로 비반전 신호로서 출력할 수 있다. 이와 같은 스위치(2-1)의 기능은, 센서(1-2 내지 1-4)와 접속되는 스위치(2-2 내지 2-4)에 대해서도 마찬가지로 구비하고 있다.

도 2는, 센서(1-1)의 출력 신호가 스위치(2-1)로 반전되고, 스위치(2-1)로부터 반전 신호가 출력되는 경우이다.

결합부(3)는 스위치(2-1 내지 2-4)로부터 출력되는 센서(1-1 내지 1-4)의 각 출력 신호 S1 내지 S4를 직렬로 접속(결합)시킨 결합 신호 C1 내지 C4를 생성하고, 또는 그 출력 신호 S1 내지 S4를 병렬로 접속시킨 결합 신호 C1 내지 C4를 생성한다.

여기서, 센서(1-1 내지 1-4)는 2단자형 센서로 하는 경우에는, 예를 들어 전압 출력형과 전류 출력형이 있다. 이로 인해, 센서(1-1 내지 1-4)가 전압 출력형인 경우에는 각 출력 신호는 직렬로 결합되어 결합 신호가 생성되고, 전류 출력형인 경우에는 각 출력 신호는 병렬로 결합되어 결합 신호가 생성된다.

또한, 센서(1-1 내지 1-4)가 다른 출력형인 것, 예를 들어 용량형이나 저항형인 경우에는, 그들을 전압 혹은 전류로 변환하는 전기 회로를 설치하면 된다.

측정부(4)는 스위치(2-1 내지 2-4)의 개폐 동작에 동기하여 결합부(3)에서 생성되는 결합 신호 C1 내지 C4를 차례로 수취하고, 이 각 결합 신호 C1 내지 C4에 대하여 증폭, AD 변환 등의 소정의 처리를 행한다.

연산부(5)는 측정부(4)가 수취하여 소정의 처리가 된 결합 신호 C1 내지 C4를 소정의 연산에 의해 선형 결합시키고, 이 선형 결합을 기초로, 센서(1-1 내지 1-4)의 각 출력값을 구하는 소정의 연산을 행하고, 이 연산 결과를 출력한다.

연산부(5)에 의한 센서(1-1 내지 1-4)의 각 출력값의 연산 처리는, CPU(중앙 처리 장치) 또는 컴퓨터에 의한 소프트웨어 등에 의해 실현할 수 있다.

다음으로, 도 1의 센서(1-1 내지 1-4)로부터 측정부(4)까지의 구체적인 구성에 대하여, 도 3을 참조하여 설명한다.

도 3은, 도 1의 실시 형태 1에 있어서, 센서(1-1 내지 1-4)로서 2단자의 전압 출력형 센서를 채용하는 경우의 구성을 나타내는 블록도이다.

이 실시 형태 1에 따른 신호 처리 장치에서는, 도 3에 도시한 바와 같이, 4개의 센서(1-1 내지 1-4)와, 신호 반전부(2A)와, 측정부(4)와, 연산부(5)를 구비하고 있다.

이 실시 형태 1은, 도 1에 도시한 실시 형태 1의 신호 반전부(2)와 결합부(3)에 상당하는 구성을, 도 3과 같이 신호 반전부(2A)에 의해 구체화한 것이다.

신호 반전부(2A)는, 스위치(2-1 내지 2-4)의 전환 동작에 의해, 스위치(2-1 내지 2-4)가 센서(1-1 내지 1-4)의 출력 전압 V1 내지 V4를 반전한 반전 전압과 반전하지 않는 비반전 전압을 선택적으로 출력하도록 되어 있다.

또한, 신호 반전부(2A)는, 스위치(2-1 내지 2-4)의 각각이 선택적으로 출력하는 반전 전압 또는 비반전 전압을 직렬로 결합하여 전압 P1 내지 P4를 생성하고, 이 생성한 전압 P1 내지 P4를 스위치(2-1)와 스위치(2-4)의 양단으로부터 차례로 출력하도록 되어 있다.

더 구체적으로는, 스위치(2-1)는 전환 스위치(2-1A, 2-1B)를 구비하고, 그들 전환에 의해, 센서(1-1)의 출력 전압 V1을 반전한 반전 전압과 비반전의 비반전 전압을 선택적으로 출력하도록 되어 있다. 또한, 스위치(2-2)는 전환 스위치(2-2A, 2-2B)를 구비하고, 그들 전환에 의해, 센서(1-2)의 출력 전압 V2를 반전한 반전 전압과 비반전의 비반전 전압을 선택적으로 출력하도록 되어 있다.

또한, 스위치(2-3)는 전환 스위치(2-3A, 2-3B)를 구비하고, 그들 전환에 의해, 센서(3)의 출력 전압 V3을 반전한 반전 전압과 비반전의 비반전 전압을 선택적으로 출력하도록 되어 있다. 또한, 스위치(2-4)는 전환 스위치(2-4A, 2-4B)를 구비하고, 그들 전환에 의해, 센서(4)의 출력 전압 V4를 반전한 반전 전압과 비반전의 비반전 전압을 선택적으로 출력하도록 되어 있다.

또한, 스위치(2-1 내지 2-4)는, 도 3에 도시한 바와 같이 직렬로 접속되고, 스위치(2-1 내지 2-4)의 각각이 선택적으로 출력하는 반전 전압 또는 비반전 전압을 직렬로 결합하여 전압 P1 내지 P4를 생성하도록 되어 있다.

여기서, 도 3의 예에서는, 센서(1-1)의 출력 전압 V1은, 스위치(2-1)로 반전되어 스위치(2-1)로부터 반전 전압 -V1이 출력되고, 센서(1-2 내지 1-4)의 각 출력 전압 V2 내지 V4는, 스위치(2-2 내지 2-4)로 반전되지 않고 스위치(2-2 내지 2-4)로부터는 비반전 전압 V2, V3, V4가 출력되는 경우이다. 이로 인해, 신호 반전부(2A)로부터의 출력 전압은, (-V1+V2+V3+V4)로 된다.

측정부(4)는 스위치(2-1 내지 2-4)의 개폐 동작에 동기하여 신호 반전부(2A)에서 생성되는 전압 P1 내지 P4를 차례로 수취하고, 증폭을 행함과 함께, AD 변환을 행한다. 이로 인해, 측정부(4)는 도 3에 도시한 바와 같이, 증폭부(4-1)와, AD 변환부(4-2)를 구비하고 있다.

연산부(5)는 AD 변환부(4-2)로부터 출력되는 출력 데이터의 전압 P1 내지 P4를 소정의 연산에 의해 선형 결합시키고, 이 선형 결합을 기초로, 센서(1-1 내지 1-4)의 각 출력값을 구하는 소정의 연산을 행하고, 이 연산 결과를 출력한다.

(실시 형태 1의 동작)

다음으로, 실시 형태 1의 동작예에 대하여, 도 3, 도 4를 참조하여 설명한다.

도 3에 있어서, 신호 반전부(2A)의 스위치(2-1 내지 2-4)의 전환 동작이, 제어부(도시생략)로부터의 제어 신호에 의해 행해지는 것으로 한다.

스위치(2-1 내지 2-4)는, 도 4에 도시한 바와 같이 제1 내지 제4 동작 상태가 있으며, 이 각 동작은 제1 내지 제4 기간 T1 내지 T4에 행한다.

우선, 제1 기간 T1에서는, 신호 반전부(2A)의 스위치(2-1 내지 2-4)의 동작 상태는, 도 3에 도시한 바와 같이 된다.

이로 인해, 스위치(2-1)로 얻어지는 전압은, 센서(1-1)의 출력 전압 V1을 반전한 반전 전압 -V1로 된다. 또한, 스위치(2-2 내지 2-4)로 얻어지는 각 전압은, 센서(1-2 내지 1-4)의 출력 전압 V2, V3, V4의 비반전 전압 V2, V3, V4이다.

이와 같이, 스위치(2-1 내지 2-4)로 얻어지는 전압은, 센서(1-1)의 출력 전압 V1 내지 V4를, -1배, +1배, +1배, +1배한 것으로 되어 있다. 도 4에서는, 스위치가 비반전의 출력일 때를 「+1」로 나타내고, 스위치가 반전의 출력일 때를 「-1」로 나타내고 있다.

따라서, 제1 기간 T1에 있어서, 신호 반전부(2A)로부터 출력되어 측정부(4)에서 처리되고, 측정부(4)의 AD 변환부(4-2)로부터 출력되는 출력 전압을 P1이라 하면, 이 출력 전압 P1은, (-V1+V2+V3+V4)에 비례한다.

다음으로, 제2 내지 제4 기간 T2 내지 T4에서는, 신호 반전부(2A)의 스위치(2-1 내지 2-4)는, 이하의 각 전압이 얻어지는 동작 상태로 된다(도 4 참조).

즉, 제2 기간 T2에서는, 스위치(2-1 내지 2-4)로부터는 비반전 전압 V1, 반전 전압 -V2, 비반전 전압 V3, V4가 얻어진다. 제3 기간 T3에서는, 스위치(2-1 내지 2-4)로부터는 비반전 전압 V1, V2, 반전 전압 -V3, 비반전 전압 V4가 얻어진다. 제4 기간 T4에서는, 스위치(2-1 내지 2-4)로부터는 비반전 전압 V1, V2, V3, 반전 전압 -V4가 얻어진다.

도 4에 도시한 기간 T1 내지 T4의 각각에, 측정부(4)의 AD 변환부(4-2)로부터 출력되는 출력 전압을 P1 내지 P4라 하면, 출력 전압 P1 내지 P4는 이하의 식 1 내지 식 4와 같이 된다.

<식 1>

P1=-V1+V2+V3+V4

<식 2>

P2=V1-V2+V3+V4

<식 3>

P3=V1+V2-V3+V4

<식 4>

P4=V1+V2+V3-V4

이들 4개의 식으로부터 반대로 센서(1-1 내지 1-4)의 출력 전압 V1 내지 V4를 연산부(5)에서 구할 수 있고, 구체적으로는 이하의 식 5 내지 식 8과 같이 된다.

<식 5>

V1=1/4·(-P1+P2+P3+P4)

<식 6>

V2=1/4·(P1-P2+P3+P4)

<식 7>

V3=1/4·(P1+P2-P3+P4)

<식 8>

V4=1/4·(P1+P2+P3-P4)

따라서, 이 실시 형태 1에 의하면, 4개의 센서(1-1 내지 1-4)의 각 출력 전압을 구할 수 있다.

다음으로, 실시 형태 1에 있어서, SN비가 어느 정도 개선될지를 고찰한다.

도 5는, 도 3의 측정계에 노이즈(잡음)를 중첩시킨 경우를 나타낸 것이다.

이 노이즈는, 화이트 노이즈, 즉 전체 주파수 대역에 대하여 일정값의 노이즈를 취하는 것으로 하고, 그 노이즈 값을 ±N과 같이 나타낸다. 또한, 센서 4개의 노이즈의 크기는 모두 동일한 ±Ns이지만, 서로 무상관인 것으로 한다.

한편, 신호 반전부(2A)에서의 노이즈의 발생은 매우 적으므로 무시(노이즈는 제로로)하고, 측정부(4)의 증폭부(4-1)의 노이즈는 ±Na라 가정한다. 또한, 측정부(4)의 AD 변환부(4-2)의 노이즈는 무시하기로 한다.

그렇게 하면, AD 변환부(4-2)의 출력 전압 P1 내지 P4는, 이하와 같이 된다.

<식 9>

P1=-(V1±Ns)+(V2±Ns)+(V3±Ns)+(V4±Ns)±Na

<식 10>

P2=(V1±Ns)-(V2±Ns)+(V3±Ns)+(V4±Ns)±Na

<식 11>

P3=(V1±Ns)+(V2±Ns)-(V3±Ns)+(V4±Ns)±Na

<식 12>

P4=(V1±Ns)+(V2±Ns)+(V3±Ns)-(V4±Ns)±Na

여기서, 센서(1-1 내지 1-4)의 노이즈는 서로 무상관이기 때문에, 상기 4개의 식은 이하와 같이 간략화된다.

<식 13>

P1=-V1+V2+V3+V4±2Ns±Na

<식 14>

P2=V1-V2+V3+V4±2Ns±Na

<식 15>

P3=V1+V2-V3+V4±2Ns±Na

<식 16>

P4=V1+V2+V3-V4±2Ns±Na

이 4개의 식에 대하여, 상기한 식 5 내지 식 8의 V1 내지 V4와 동일한 연산을 행한다. 가령 센서(1-1)의 출력 V1을 구하고 싶으면, 1/4·(-P1+P2+P3+P4)를 계산하면 되므로, 식 13 내지 식 16의 경우에서도 V1의 항만이 남고, V2, V3, V4는 사라진다.

또한, AD 변환부(4-2)의 출력 전압 P1 내지 P4는 측정 시간대가 서로 다르므로, 기본적으로 센서 노이즈도 증폭 노이즈도 서로의 측정 시간대에 대하여 무상관이다.

따라서, 노이즈를 고려했을 때의 센서(1-1)의 출력 V1'는, 다음 식으로 된다.

<식 17>

V1'=V1±Ns±1/2·Na

이것은, 시분할 처리일 때의 출력 V1±Ns±Na에 비하여, 증폭부(4-1)의 노이즈가 2분의 1로 감소하고 있으며, SN비가 개선되게 된다.

노이즈를 고려했을 때의 다른 센서(1-1 내지 1-4)의 출력 V2' 내지 V4'는, 마찬가지이며 다음 식으로 된다.

<식 18>

V2'=V2±Ns±1/2·Na

<식 19>

V3'=V3±Ns±1/2·Na

<식 20>

V4'=V4±Ns±1/2·Na

이로 인해, 모두 SN비의 개선을 달성할 수 있다.

특히, 센서(1-1 내지 1-4)의 노이즈 ±Ns의 크기가 매우 작고, 증폭부(4-1)의 노이즈 ±1/2·Na와 비교하여 무시할 수 있다고 했을 때, 이 실시 형태 1은 최대의 효과를 발휘할 수 있다.

지금까지의 설명은, 모두 도 4의 타이밍 차트에서 나타낸 특별한 경우에 대한 것이었다. 이제부터는, 상기와 동일한 효과를 발휘할 수 있는 경우가 여러 가지 있는 점, 및 그 여러 경우를 도출하는 이론에 대하여 설명한다.

우선, 설명의 편의를 위해, 도 4의 스위치(1-1 내지 1-4)의 상태를 행렬 표시한다. 이 행렬을 S라 하면, 이하와 같이 된다.

이 행렬 S는, 행측에 대해서는, 각 센서(1-1 내지 1-4)에 대한 스위치(2-1 내지 2-4) 상태의 시간적 변화를, 전술한 바와 같이 +1(비반전), 혹은 -1(반전)로 나타낸 것이다. 한편으로, 열에 주목하면, 각 측정 시간대에 대하여 센서(1-1 내지 1-4)의 스위치 상태를 나타낸 것이라고도 할 수 있다.

한편으로, 상기한 역행렬 S^-1은, 다음과 같이 된다.

이 역행렬 S^-1은, 상기한 식 5 내지 식 8의 계수를 배열한 행렬로 되어 있다.

이것은 선형 대수학 이론에 있어서의 당연한 귀결이다.

이하, 편의상, 상기 행렬 S를 스위치 행렬, 상기 역행렬 S^-1을 연산 행렬이라 칭함과 함께, 최적의 방법을 도출하기 위해서, 이하와 같이 양 행렬을 일반화 표시한다.

상기 행렬 표시와 같이, 스위치 행렬 S에는, a11부터 a44까지 16개의 요소(파라미터)가 있다.

여기서, 본 발명의 실시 형태 1에 있어서의 전제 조건 1로서, 이하의 조건을 예로 든다.

「전제 조건 1: 스위치 행렬 S의 각 요소는, +1 혹은 -1 중 어느 하나이다.」

이 전제 조건은, 스위치의 상태를 비반전(+1), 또는 반전(-1)으로 한정한 것에 의한 것이다. 이 한정의 이유는 이하와 같다.

일반적인 전기 회로를 이용함으로써, 상기 요소를 임의의 수(예를 들어 -2나 +10 등)로 하는 것이 불가능한 것은 아니다. 그러나, 가령 -2로 설정하고자 하면, 이것은 신호를 반전하여 2배로 한다는 것이기 때문에, 자연스럽게 증폭 회로가 필요해진다. 게다가, 그 증폭은 4개의 센서의 각각에 대하여 적절히 필요해진다. +10의 예의 경우에서도 마찬가지이다. 한편, +1이나 -1은 스위치만으로 구성하는 것이 가능하다. 따라서, 회로 구성을 대폭 압축할 수 있다.

또한, 스위치만으로 구성하는 요소의 값으로서는 0(제로)도 가능하지만, 이것은 종래의 시분할에 의한 신호 처리의 방법(또는, 단순한 연장선상의 방법)이며, 본 발명의 목적인 SN비의 개선에는 전혀 기여하지 않는다. 따라서, +1과 -1만이 회로 구성의 압축과 SN비의 개선을 양립시킬 수 있는 요소의 값이다.

그러나, 상기와 같이 한정하였다고 해도, 아직 2의 16승가지, 즉 65536가지의 행렬이 고려된다.

다음의 전제 조건 2는 상기한 식 5 내지 식 8이 연산 가능하기 위한 조건이다.

「전제 조건 2: 스위치 행렬 S는, 역행렬 S^-1을 갖지 않으면 안 된다.」

전제 조건 2는 선형 대수학의 이론에 의해, 다음과 같이 바꿔 말할 수도 있다.

「전제 조건 2': 스위치 행렬 S의 행렬식은, 0(제로)이서는 안 된다.」

이 전제 조건은, 본 발명이 식 5 내지 식 8에 의해 연산 행렬(스위치 행렬의 역행렬)을 구할 수 있는 경우에 대해서만 유효함에 따른 것이다. 이에 의해, 상기한 65536가지가 22272가지까지 감소한다.

계속해서, 전제 조건 3을 설정하기 위해서, 상기한 연산 행렬 S^-1의 일부를 골라서 고찰한다. 연산 행렬 S^-1의 최상 행만을 골라내고, 식 5와 마찬가지의 식을 나타내면 이하와 같이 된다.

<식 21>

V1=b11·P1+b12·P2+b13·P3+b14·P4

상기 식에 있어서, 가령 b11=0이었다고 하자. 이 b11=0이라고 하는 것은, AD 변환부(4-2)의 출력 P1이 유효한 신호를 내고 있어도 전혀 이용되지 않는다고 하는 것이다. 수학적으로 말하자면, 신호 성분이 앞의 특별한 경우에 비하여 4분의 3(0.75배)으로 줄어들게 된다. 따라서, SN비 개선의 목적으로서는 최적의 설정 조건이라 할 수 없다.

다음으로 전제 조건 3으로서 이하의 조건을 부과한 경우에 대하여 고찰한다.

「전제 조건 3: 연산 행렬의 각 요소는, +1/4 혹은 -1/4 중 어느 하나이다.」

여기서, ±1/4는, 연산 행렬 S^-1을 스위치 행렬 S의 역행렬이라 정의하였기 때문에 고정화된 수치이다. 실제의 운용에서는, 상기에서도 나타낸 바와 같이, AD 변환부(4-2)의 출력의 비례 계수는 임의로 취해지는 것이기 때문에, 상기보다 좀더 느슨하게 조건을 설정하고,

「전제 조건 3': 연산 행렬 S^-1의 각 요소는, +c 혹은 -c(단 c≠0) 중 어느 하나이다.」 혹은,

「전제 조건 3": 연산 행렬 S^-1의 각 요소는, 모두 제로가 아니면서, 각각의 절댓값이 모두 동등하다.」

로 하여도 일반성을 상실하지 않는다.

이를 만족하는 스위치 행렬 S의 경우 수는, 22272가지부터 384가지까지 격감한다. (상기 전제 조건 3, 3', 3" 모두에 대하여 동일한 384가지이다).

즉, 본 발명에 있어서 최대의 효과를 발휘하는 스위치 행렬 S의 경우 수는 384가지이다.

그러나, 지금까지의 고찰에서 명백해진 바와 같이, 이들 384가지는 모두 동일한 SN비 개선 효과를 초래하는 것으로, 실제 운용에서는 적절히 그 384가지 중에서 선택하면 된다.

상기한 동일한 효과를 초래하는 요인을 선형 대수학의 입장에서 검증해 본다. 예를 들어, 이 384가지 중에는 이하의 스위치 행렬 S'가 포함되어 있다.

그러나, 이 스위치 행렬 S'는, 이하와 같은 조작을 함으로써, 전술한 스위치 행렬 S로 되돌아간다.

조작 1: 1행째와 3행째를 각각 -1배한다.

조작 2: 4행째를 1행째로, 3행째를 2행째로, 1행째를 3행째로, 2행째를 4행째로 교체한다.

본 발명에 있어서, 조작 1은 비반전과 반전의 스위치 상태를 모두 거꾸로 한 것이며, 이것만의 변경으로는 SN비에 영향은 주지 않는다. 또한, 조작 2는 센서의 번호 매김을 바꾼 것만을 말하며, 조금도 일반성을 상실하지 않는다. 이와 동일한 고찰을 함으로써, 이 384가지는 이론적으로는 모두 상기한 스위치 행렬 S로 귀착된다.

또한, 본 발명의 최대 효과는, 전술한 바와 같이, 시분할 처리에 대한 SN비 향상이다. 그 의미에 있어서 말하자면, 상기와 같이 「연산 행렬 S-1의 각 요소는 모두 제로가 아니면서, 각각의 절댓값이 모두 동등하다.」로 되는 스위치 행렬 S를 부여할 수 있으면 된다.

즉, 전제 조건으로서 본래적으로 앞에서 부과하지 않으면 안 되는 것은, 연산 행렬 S^-1임에 주의가 필요하다. 특히, 센서로서 4개보다도 많은 개수(5개 이상)에 대하여 본 발명과 마찬가지의 방법을 적용할 때에는 극히 유효한 방법이다. 지금까지의 설명은, 특히 4개의 센서에 주목했을 때 발명의 기술적 내용을 명확하게 기재하기 위한 편의적인 것이다.

그런데, 전제 조건 3까지의 조건을 부과함으로써, 384가지의 스위치 행렬 S 및 연산 행렬 S^-1이 존재하는 것을 나타내었다. 이하에서는, 센서 신호의 종류에 따라서 또한 384가지로부터 최적의 행렬을 선택하는 방법에 대하여 설명한다.

상기한 384가지 중에는, 앞의 스위치 행렬 S 및 S'와는 상이한 이하의 스위치 행렬 S"도 포함되어 있다.

이 스위치 행렬 S"에 대해서도, 상기한 스위치 행렬 S'일 때와 마찬가지로, 이하의 조작을 행한다.

조작 1: 1행째를 -1배한다.

조작 2: 조작 1의 후에 1열째를 -1배한다.

이들 2단계의 조작에 의해, 전술한 스위치 행렬 S로 되돌아간다.

그러나, 이 스위치 행렬 S"의 1행째에 주목하면, 요소의 값이 모두 -1이며, +1이 없다. 한편으로, 2 내지 4행째는 요소의 값에 +1과 -1의 양쪽이 포함되어 있다. 이것은, 선형 대수의 이론에서 보면 양자가 동등한 행렬이라고 해도, 본 발명의 실시 형태 1의 신호 처리를 행하는데 있어서는, 2번째부터 4번째의 센서는 방향이 정부(正負)가 상이한 경우가 존재하는데도, 1번째의 센서만은 방향이 언제나 동일(스위치 행렬 S"의 경우에는 언제나 반전)하다고 하는 것을 의미한다. 따라서, 신호 처리의 관점에서는 동등하다고는 할 수 없다.

따라서, 각 센서의 신호 특성에 주목함으로써, 예를 들어 상기한 스위치 행렬 S(또는 스위치 행렬 S')와 스위치 행렬 S"는, 이하와 같이 구분지어 사용하는 것이 가능하다.

(1) 「4개의 센서의 종류(신호 특성)가 모두 동일한 경우」 혹은 「4개의 센서의 종류는 서로 다르지만, 마찬가지의 신호 처리를 하는 편이 좋은 경우」

이 경우에는, 스위치의 시간적 변화를 센서 4개가 서로 대칭이 되도록 하는 것이 좋다. 따라서, 스위치 행렬 S 또는 스위치 행렬 S'가 권장된다. 이때의 경우의 수는, 전술한 384가지 중 96가지가 존재한다.

(2) 「4개의 센서 중, 3개는 동일하지만 1개는 서로 다른 경우」 혹은 「4개의 센서 중 1개만 임피던스가 매우 작은 경우」

이 경우에는, 서로 다른 1개의 센서에 대해서는 스위치를 설치하지 않는 것이 좋다. 따라서, 스위치 행렬 S"가 권장된다. 이때의 경우의 수는 288가지이다.

(실시 형태 1의 변형예)

(1) 도 3에 도시한 실시 형태 1의 신호 처리 장치는, 센서(1-1 내지 1-4)가 2단자인 전압 출력형의 경우이지만, 센서(1-1 내지 1-4)를 2단자의 전류 출력형으로 치환하도록 하여도 된다.

이 경우에는, 센서(1-1 내지 1-4)와 이들에 대응하는 스위치(2-1 내지 2-5)와의 접속은 도 3과 마찬가지이지만, 스위치(2-1 내지 2-4)끼리의 접속이 도 3의 직렬 접속으로부터 병렬 접속으로 변경된다.

(2) 도 1, 도 3에 도시한 실시 형태 1의 신호 처리 장치에서는, 센서가 4개인 경우에 대하여 설명하였지만, 센서의 개수는 2개이어도 된다.

센서의 개수가 2개인 경우에는, 지금까지와 마찬가지의 논의에 따라, 스위치 행렬 S로서 이하의 수 6으로 나타내는 행렬, 연산 행렬 S^-1로서 이하의 수 7로 나타내는 행렬을 선택하면, SN비가 종래보다도 √2배 향상되는 점이 나타난다.

다음으로, 실시 형태 2에 대하여 설명한다.

이 실시 형태 2는, SN비가 작은 센서의 신호의 SN비를 상대적으로 크게 하는 것이 가능한 신호 처리 장치에 관한 것이다.

(실시 형태 2의 구성)

도 6은, 실시 형태 2에 따른 신호 처리 장치의 전체 구성을 나타내는 블록도이다.

이 실시 형태 2에 따른 신호 처리 장치는, 도 6에 도시한 바와 같이, 3개의 가속도 센서(11-1 내지 11-3: X축 가속도 센서, Y축 가속도 센서, Z축 가속도 센서)와, 3개의 자기 센서(11-4 내지 11-6: X축 자기 센서, Y축 자기 센서, Z축 자기 센서)와, 신호 증폭부(12)와, 신호 반전부(13)와, 결합부(14)와, 측정부(15)와, 연산부(16)를 구비하고 있다. 신호 반전부(13)는 센서로부터의 출력을 증폭하는 신호 증폭부(12)와, 신호를 반전시키기 위한 6개의 스위치(13-1 내지 13-6)를 구비한다.

본 실시 형태 2에서는, 도 6에 도시한 3개의 가속도 센서(11-1 내지 11-3)와 3개의 자기 센서(11-4 내지 11-6)를 총칭하여 6축 전자 컴퍼스라 칭하기로 한다.

이 후의 설명에 의해 명백해진 바와 같이, 이들 센서의 개수는 6개로 한정되는 것은 아니라, 2개 이상이면 된다. 또한, 센서의 종류에 대해서도, 가속도 센서와 자기 센서로 한정되는 것이 아니라, 센서의 종류는 2종류 이상이면 된다. 또한, 후술하는 바와 같이, 센서의 종류는 1종류이어도 된다.

신호 증폭부(12)는 센서(11-1 내지 11-6) 중, 미리 정한 적어도 하나의 센서의 출력 신호를 증폭하여 출력한다. 또한, 본원 명세서의 신호 증폭에는, 신호를1.0배 미만으로 증폭하는 것, 즉 감쇠도 포함하는 것으로 한다. 또한, 신호 증폭부(12)는 센서(11-1 내지 11-6) 중, 미리 정한 적어도 하나의 센서의 출력 신호를 증폭하지 않고 그대로 출력한다. 이로 인해, 신호 증폭부(12)는 후술하는 바와 같이, 신호 증폭 회로를 구비하고 있다.

여기서, 신호 증폭 회로는, 미리 증폭률이 설정되어 있어도 되며, 증폭률을 임의로 설정할 수 있는 가변형이어도 된다.

스위치(13-1 내지 13-6)는, 센서(11-1 내지 11-6)에 대응하여 설치되어 있다. 즉, 스위치(13-1 내지 13-6)의 각각은, 신호 증폭부(12)를 통하여, 대응하는 센서(11-1 내지 11-6)에 접속되고, 서로 마찬가지의 기능을 구비하고 있다.

스위치(13-1 내지 13-6)의 각각의 구성은 동일하므로, 그 중 스위치(13-1)의 구성예를 도 7에 나타내었다.

스위치(13-1)는, 예를 들어 도 7에 도시한 바와 같이, 2개의 입력 단자(1301, 1302)와, 2개의 출력 단자(1303, 1304)와, 2개의 전환 스위치(13-1A, 13-1B)를 구비하고 있다.

입력 단자(1301, 1302)에는, 이 예에서는, 센서(11-1)의 출력 신호를 신호 증폭부(12)에서 증폭시킨 차동 출력이, 차동 입력(P 입력, N 입력)으로서 입력되도록 되어 있다. 단, 센서(11-1)의 출력 신호를 신호 증폭부(12)에서 증폭을 행하지 않는 경우에는, 센서(11-1)의 출력 신호가 그대로 입력 단자(1301, 1302)에 입력된다.

이와 같은 구성의 스위치(13-1)에서는, 전환 스위치(13-1A, 13-1B)의 전환 동작에 의해, 입력 단자(1301, 1302)에 입력되는 차동 입력 신호를 반전하여 반전 신호를 출력하고, 또는 그 차동 입력 신호를 반전하지 않고 그대로 비반전 신호로서, 출력 단자(1303, 1304)로부터 출력한다.

즉, 차동 입력 신호를 반전하여 출력하는 경우에는, 전환 스위치(13-1A)의 전환 접점을 접점 b측에 접속하고, 전환 스위치(13-1B)의 전환 접점을 접점 a측에 접속한다. 한편, 차동 입력 신호를 반전하지 않고 출력하는 경우에는, 전환 스위치(13-1A)의 전환 접점을 접점 a측에 접속하고, 전환 스위치(13-1B)의 전환 접점을 접점 b측에 접속한다.

결합부(14)는 스위치(13-1 내지 13-6)로부터 출력되는 출력 신호를 직렬로 접속(결합)시킨 결합 신호를 생성하고, 또는 그 출력 신호를 병렬로 접속시킨 결합 신호를 생성한다. 여기서, 센서(11-1 내지 11-6)는 2단자형 센서로 하는 경우에는, 예를 들어 전압 출력형과 전류 출력형이 있다. 이로 인해, 센서(11-1 내지 11-6)가 전압 출력형인 경우에는 각 출력 신호는 직렬로 결합되어 결합 신호가 생성되고, 전류 출력형인 경우에는 각 출력 신호는 병렬로 결합되어 결합 신호가 생성된다.

또한, 센서(11-1 내지 11-6)가 다른 출력형의 것, 예를 들어 용량형이나 저항형인 경우에는, 그들을 전압 또는 전류로 변환하는 전기 회로를 설치하면 된다.

측정부(15)는 스위치(13-1 내지 13-6)의 개폐 동작에 동기하여 결합부(14)에서 생성되는 결합 신호를 차례로 수취하고, 이 각 결합 신호에 대하여 증폭, AD 변환 등의 소정의 처리를 행한다.

연산부(16)는 측정부(15)가 수취하여 소정의 처리가 된 결합 신호를 소정의 연산에 의해 선형 결합시키고, 이 선형 결합을 기초로, 센서(11-1 내지 11-6)의 각 출력값을 구하는 소정의 연산을 행하고, 이 연산 결과를 출력한다. 연산부(16)에 의한 센서(11-1 내지 11-6)의 각 출력값의 연산 처리는, CPU(중앙 처리 장치) 또는 컴퓨터에 의한 소프트웨어 등에 의해 실현할 수 있다.

(실시 형태 2의 동작)

다음으로, 이와 같은 구성의 실시 형태 2의 동작에 대하여 설명한다.

이 실시 형태 2는, 도 6에 도시한 바와 같이 신호 증폭부(12)를 포함하지만, 우선 도 8에 도시한 측정계(구성)에 대하여, 그 동작을 설명한다.

이 측정계는, 도 8에 도시한 바와 같이, 도 6에 도시한 신호 증폭부(12)를 생략하면서, X축 가속도 센서(11-1)와 X축 자기 센서(11-4)만의 출력 신호의 처리를 대상으로 하는 경우이다.

지금, 도 8에 있어서, X축 가속도 센서(11-1)의 출력 신호를 Sg, X축 자기 센서(11-4)의 출력 신호를 Sm이라 하자.

스위치(13-1, 13-4)의 전환 동작은, 제어부(도시생략)로부터의 제어 신호에 의해 행해지는 것으로 한다. 또한, 스위치(13-1, 13-4)는, 도 9에 도시한 바와 같이 제1과 제2 동작 상태가 있으며, 이 각 동작은 제1, 제2 기간 T1, T2에 행한다. 도 9에 있어서, 스위치가 비반전의 출력일 때를 「+1」로 나타내고, 스위치가 반전의 출력일 때를 「-1」로 나타낸다.

우선, 제1 기간 T1에서는, 신호 반전부(13)의 스위치(13-1, 13-4)의 동작 상태는 도 9에 나타내는 바와 같이 된다. 이로 인해, 스위치(13-1)의 출력 신호는, 센서(11-1)의 출력 신호 Sg의 비반전 신호 Sg로 되고, 스위치(13-4)의 출력 신호는, 센서(11-4)의 출력 신호 Sm의 비반전 신호 Sm으로 된다. 따라서, 스위치(13-1, 13-4)의 출력 신호는, 센서(11-1, 11-4)의 출력 신호 Sg, Sm을, +1배, +1배한 것으로 된다.

다음으로, 제2 기간 T2에서는, 신호 반전부(13)의 스위치(13-1, 13-4)의 동작 상태는 도 9에 나타내는 바와 같이 된다. 이로 인해, 스위치(13-1)의 출력 신호는, 센서(11-1)의 출력 신호 Sg의 비반전의 신호 Sg로 되고, 스위치(13-4)의 출력 신호는, 센서(11-4)의 출력 신호 Sm을 반전한 신호 -Sm으로 된다. 따라서, 스위치(13-1, 13-4)의 출력 신호는, 센서(11-1, 11-4)의 출력 신호 Sg, Sm을, +1배, -1배한 것으로 된다.

따라서, 제1 기간 T1에 있어서, 신호 반전부(13)로부터 출력되어 결합부(14)에서 결합 처리되고, 측정부(15)로부터 출력되는 출력 신호를 P1, 마찬가지로 제2 기간 T2에 측정부(15)로부터 출력되는 출력 신호를 P2라 하면, 측정부(15)의 출력 신호 P1, P2는 이하와 같이 된다.

<식 22>

P1=Sg+Sm

<식 23>

P2=Sg-Sm

이 2개의 식으로부터 반대로 센서(11-1, 11-4)의 출력 신호 Sg', Sm'를 연산부(16)에서 구할 수 있으며, 구체적으로는 이하와 같이 된다.

<식 24>

Sg'=(P1+P2)/2

<식 25>

Sm'=(P1-P2)/2

다음으로, 본 발명의 실시 형태 2의 동작에 대하여, 이상의 설명을 근거로 하면서, 도 10을 참조하여 설명한다.

도 10은, 도 6에 있어서, X축 가속도 센서(11-1)와 X축 자기 센서(11-4)만의 출력 신호의 처리를 대상으로 한 블록도이며, 도 8과의 차이는 신호 증폭부(12)가 추가되어 있는 점이다.

도 10의 신호 증폭부(12)에서는, 신호 증폭 회로(12-1)를 구비하고 있다. 이 신호 증폭 회로(12-1)는, 예를 들어 도 11에 도시한 바와 같은 감쇠기(아테네이터) 등으로 이루어진다. 그리고, 신호 증폭 회로(12-1)의 신호 레벨의 증폭률은, 1/α(단 α≥1)라 한다.

도 10에 도시한 신호 증폭부(12)에 의하면, X축 가속도 센서(11-1)의 출력 신호는 신호 증폭 회로(12-1)에서 증폭되고, 스위치(13-1)에 입력된다. 또한, X축 자기 센서(11-4의 출력 신호는, 그대로 스위치(13-4)에 입력된다.

이로 인해, 도 10의 실시 형태 2의 경우에는, 측정부(15)의 출력 신호 P1, P2는 식 22, 23을 참조하면, 이하와 같이 된다.

<식 22A>

P1=(Sg/α)+Sm

<식 23A>

P2=(Sg/α)-Sm

이 2개의 식으로부터 반대로 센서(11-1, 11-4)의 출력 신호 Sg', Sm'를 연산부(16)에서 구할 수 있고, 식 24, 25를 참조하면, 이하와 같이 된다.

<식 24A>

Sg'=(α/2)×(P1+P2)

<식 25A>

Sm'=(1/2)×(P1-P2)

또한, 이상의 설명에서는, X축 가속도 센서(11-1)와 X축 자기 센서(11-4)만의 출력 신호의 처리를 대상으로 하였다. 그러나, Y축 자기 센서(11-2)와 Y축 가속도 센서(11-5), 및 Z축 자기 센서(11-3)와 Z축 가속도 센서(11-6)를 대상으로 하여도 완전히 동일한 설명이 된다. 또한, 전술한 바와 같이, 센서의 종류도 2종류가 아니라 몇 종류이어도 되며, 센서의 개수도 2개가 아니라 몇 개이어도 된다.

(SN비의 고찰)

다음으로, 도 10에 도시한 실시 형태 2의 SN비에 대하여, 참고예 1 내지 3의 고찰을 행한다.

(참고예의 SN비)

우선, 도 14에 도시한 바와 같은 시분할 처리에 의한 센서 신호의 측정계를 참고예 1로 하고, 이 참고예 1의 SN비에 대하여 검토한다.

이 참고예 1에 따른 측정계는, 도 12에 도시한 바와 같이, 센서(11-1, 11-4)와, 스위치(18-1, 18-2)와, 측정부(15)를 구비하고 있다. 그리고, 스위치(18-1, 18-2)의 온에 의해, 시분할로 센서(11-1, 11-4)의 출력 신호 Sg, Sm을 측정부(15)에 입력하고, 이것을 측정부(15)로부터 출력 신호 Sg', Sm'로서 출력한다.

여기서, 도 12에 있어서의 센서(11-1)의 센서 노이즈를 ±Ng라 하고, 센서(11-4)의 센서 노이즈를 ±Nm이라 한다. 또한, 스위치(18-1, 18-4)에서는 노이즈의 발생은 없지만, 측정부(15)에 있어서는 주로 신호 증폭기(오페앰프 등)에 있어서 노이즈가 발생하는 것이 일반적이기 때문에, 이 노이즈를 ±Na라 한다.

이와 같은 노이즈를 포함하는 경우의 측정부(15)의 출력 신호 Sg', Sm'는, 이하와 같이 된다.

<식 26>

Sg'=Sg±Ng±Na

<식 27>

Sm'=Sm±Nm±Na

도 12에 도시한 참고예 1에서는, 시분할 처리를 위해서, X축 가속도 센서(11-1)의 최종적인 출력의 SN비는, 가속도 센서의 각 값과 X축 자기 센서(11-4)에 공통인 측정부(15)의 노이즈 Na만으로 정해진다. 마찬가지로, X축 자기 센서(11-4)의 최종적인 출력의 SN비도 자기 센서의 각 값과 측정부(15)의 노이즈 Na만으로 결정된다. 따라서, 도 12에 도시한 참고예 1에서는, 각 센서의 SN비가 크거나 또는 작다고 하는 상황이, 최종적인 출력의 SN비가 크거나 또는 작다고 하는 결과에 그대로 반영되게 된다.

다음으로, 상기 도 8에 도시한 측정계를 참고예 2로 하고, 이 참고예 2의 SN비에 대하여 검토한다.

도 8에 있어서의 센서(11-1)의 센서 노이즈를 ±Ng라 하고, 센서(11-4)의 센서 노이즈를 ±Nm이라 한다. 또한, 스위치(13-1, 13-4) 및 결합부(14)에서는 노이즈의 발생은 없지만, 측정부(15)의 노이즈를 ±Na라 한다.

이로 인해, 노이즈를 포함하는 측정부(15)의 출력 신호 P1, P2는, 식 22, 23을 참조하면, 이하와 같이 된다.

<식 28>

P1=Sg+Sm±Ng±Nm±Na

<식 29>

P2=Sg-Sm±Ng±Nm±Na

여기서, 각 노이즈가 모두 화이트 노이즈(노이즈 스펙트럼이 주파수에 의존하지 않음)이면서 서로 독립이라고 가정하면, 식 28, 29는 이하와 같이 된다.

이 「수학식 8」의 양 식을 식 24, 25에 대입하면, 상기와 마찬가지의 가정에 의해 도 8의 측정계의 연산부(16)의 출력 신호 Sg', Sm'는, 이하와 같이 된다.

이 「수학식 9」가 얻어지는 참고예 2에 있어서, 각 센서의 감도와 노이즈에 이하와 같은 가정을 부여하여 고찰한다.

센서 감도(가속도 센서 X축)>센서 감도(자기 센서 X축)

센서 노이즈(가속도 센서 X축)=센서 노이즈(자기 센서 X축)

이와 같은 가정하에서는, 양 센서의 SN비의 대소 관계는 이하와 같이 된다.

센서 SN비(가속도 센서 X축)>센서 SN비(자기 센서 X축)

이 가정은 특별한 경우가 아니라, 예를 들어 전술한 6축 전자 컴퍼스에 있어서 종종 출현한다. 상세히 설명하면, 가속도 센서는 1G(=중력 가속도, 일반적으로는 9.8m/s/s)에 대한 센서 출력이 비교적 큰 것에 비하여, 자기 센서는 50μT(μT는 단위, 마이크로 테슬러, 도쿄에 있어서의 지구 자장의 크기에 상당)에 대한 센서 출력이 비교적 작다고 하는 경우이다.

그러나, 이 6축 전자 컴퍼스의 실제 응용으로서, 3축 가속도 센서를 사용한 보수계, 및 3축 자기 센서를 사용한 자기식 컴퍼스에 각각 응용하고 싶은 경우가 있다. 이 경우에는, 가속도 센서의 SN비는 그다지 높지 않아도 되는 것에 비하여, 자기 센서의 SN비는 가능한 한 높게 하고 싶다고 하는 필요성이 존재한다. 따라서, 이 필요성을 만족시키기 위해서는, 센서의 신호 처리 방법에 있어서 양자의 SN비를 상대적으로 역회전시키는 방법이 필요하다.

이 6축 전자 컴퍼스에 대하여, 우선, 도 12에 도시한 참고예 1에서 시분할 처리를 행한 경우의 SN비를 검토한다.

여기에서는, 고찰을 간단화하기 위해서, 동등하게 둔 가속도 센서와 자기 센서의 노이즈를 ±Ns라 하고, 측정부(15)의 노이즈 ±Na를 무시(Na=제로로)하면, 식 26, 27로부터 도 14의 측정부(15)의 출력 신호 Sg', Sm'는 이하와 같이 된다.

<식 30>

Sg'=Sg±Ng=Sg±Ns

<식 31>

Sm'=Sm±Nm=Sm±Ns

이로 인해, 양 센서의 SN비 각각은, 이하와 같이 된다.

<식 32>

센서 SN비(X축 가속도 센서)=Sg/Ns

<식 33>

센서 SN비(X축 자기 센서)=Sm/Ns

따라서, 양 센서의 SN비의 대소 관계는, 이하와 같이 상기한 가정 그대로이다.

센서 SN비(X축 가속도 센서)>센서 SN비(X축 자기 센서)

이로 인해, 도 12의 참고예 1에서는, 양 센서(11-1, 11-4)의 감도의 비 Sg: Sm이, 그대로 신호 처리 후의 센서 출력의 SN비의 비로 되어 나타난다.

다음으로, 상기 도 8의 참고예 2의 센서(11-1, 11-4)의 SN비의 검토를 행한다. 상기와 마찬가지로 측정부(15)의 노이즈 ±Na를 무시(Na=제로로)하면, 상기 「수학식 9」를 기초로 도 8의 측정부(15)의 출력 신호 Sg', Sm'는 이하와 같이 간략화된다.

「수학식 10」의 양 식은, 도 12의 측정부(15)의 출력 신호 Sg', Sm'를 나타내는 식 30, 31의 경우와 동일하게 된다.

따라서, 도 8에 도시한 참고예 2의 센서(11-1, 11-4)의 SN비에 관해서도 도 14에 도시한 참고예 1의 센서의 SN비와 마찬가지의 결과가 유도되게 된다(식 32, 33을 참조).

지금까지의 고찰을 정리하면, 이하와 같이 된다.

도 12에 도시한 참고예 1 및 도 8에 도시한 참고예 2에서는, 어떠한 경우에도, 2개의 센서(11-1, 11-4)의 감도에 대소의 차가 있으면, 그 대소의 차가 그대로 신호 처리 후의 SN비에 반영되어버린다. 따라서, 도 12에 도시한 참고예 1이나 도 8에 도시한 참고예 2에서는, 그 SN비의 대소 관계를 역회전시킬 수는 없다.

이와 같은 과제를 해결하기 위해서는, 신호 처리 후의 SN비를 크게 하고 싶은 센서(6축 전자 컴퍼스에 있어서의 자기 센서)의 전용 신호 처리 회로를 별도로 설치하도록 하거나, 혹은 신호 취득 시간을 길게 하는 것이 고려된다. 이러한 방법에서는, 회로 규모의 증대나 소비 전력의 증대라고 하는 새로운 과제가 발생해버린다.

따라서, 이 실시 형태 2에서는, 도 6 또는 도 10에 도시한 바와 같이, 신호 증폭부(12)를 설치함으로써 상기한 과제를 해결하도록 하였다.

이와 같이, 본 발명의 실시 형태 2에서는, 도 6 또는 도 10에 도시한 바와 같이, 신호 증폭부(12)를 설치하도록 하였다. 이하에, 이 신호 증폭부(12)를 설치한 의의에 대하여 설명한다.

우선, 도 12에 도시한 참고예 1의 센서(11-1, 11-4)와 스위치(18-1, 18-2)의 사이에, 도 10에 도시한 신호 증폭부(12)를 삽입(추가)한 것을 참고예 3으로 하고, 이 참고예 3의 SN비에 대하여 검토한다. 여기서, 신호 증폭부(12)에 있어서의 노이즈는, 일반적으로 매우 적으므로 무시한다.

이 경우에는, 식 26, 27을 이용하면, 측정부(15)의 출력 신호 Sg', Sm'는, 이하와 같이 된다.

이 식은 전술한 가정, 즉 가속도 센서와 자기 센서의 노이즈를 동등하게 하여 ±Ns라 하고, 측정부(15)의 노이즈 ±Na를 무시(Na=제로로)하면, 이하와 같이 된다.

<식 34>

Sg'=(Sg±Ns)/α

<식 35>

Sm'=Sm±Ns

식 34, 35는, 식 30, 31로부터 구해지는 SN비와 조금도 다르지 않다. 따라서, 참고예 3과 같이, 도 12에 도시한 참고예 1에 도 10의 신호 증폭부(12)를 간단히 추가하여도 SN비를 역회전시킬 수는 없다.

(실시 형태 2의 SN비)

다음으로, 도 10에 도시한 실시 형태 2에 있어서, 상기한 신호 처리를 행했을 때의 SN비에 대하여 검토한다. 여기서, 신호 증폭부(12)에서의 노이즈는, 일반적으로 매우 적으므로 무시한다.

이 경우에는, 노이즈를 포함하는 측정부(15)의 출력 신호 P1, P2는, 식 28, 29 및 「수학식 8」에 나타내는 2개의 식을 참조하면, 이하와 같이 된다.

이 「수학식 12」의 양 식을 식 24, 25에 대입하면, 도 10의 측정계의 연산부(16)의 출력 신호 Sg', Sm'는, 이하와 같이 된다.

이 「수학식 13」에 나타내는 양 식은 복잡하므로, 앞에서 행한 것과 마찬가지의 간단화를 행한다. 즉, 가속도 센서와 자기 센서의 노이즈를 동등하게 하여 ±Ns라 하고, 측정부(15)의 노이즈 ±Na를 무시(Na=제로로)하면, 이하와 같이 된다.

따라서, 참고예 1 내지 3의 SN비가 모두 신호 처리 전후에서 불변인 것에 비하여, 이 실시 형태 2에 의하면, 노이즈는 각각 이하와 같이 변화한다.

즉, X축 가속도 센서(11-1)의 노이즈의 변화는, 이하와 같이 된다.

또한, X축 자기 센서(11-4)의 노이즈 변화는 이하와 같이 된다.

한편, 이 실시 형태 2에서는, 양 센서의 각 신호 성분은 식 34, 35와 「수학식 14」의 양 식을 비교하면, 불변이다. 따라서, 참고예 1일 때의 SN비를 1로 규격화하면, 이 실시 형태 2의 각 센서의 SN비는, 이 실시 형태 2에 따른 신호 처리 후에 이하와 같이 변화한다.

즉, X축 가속도 센서(11-1)의 SN비의 변화(=SNg라 가정하면)는 이하와 같이 된다.

또한, X축 자기 센서(11-4)의 SN비의 변화(=SNm이라 가정하면)는 이하와 같이 된다.

앞에서 가정한 바와 같이 α≥1이므로, 「수학식 17」 및 「수학식 18」에 나타내는 각 변화값은, 이하와 같은 대소 관계가 된다.

<수 36>

SNg≤1

<수 37>

SNm≥1

따라서, 이 실시 형태 2에 의하면, 참고예 1 내지 3과 비교하여, X축 가속도 센서(11-1)의 SN비는 악화하지만, X축 자기 센서(11-4)의 SN비는 향상된다.

이상과 같이, 이 실시 형태 2에 의하면, 도 6 또는 도 10에 도시한 바와 같이 신호 증폭부(12)를 설치함과 함께, 상기와 같은 신호 처리를 실시하도록 하였으므로, 센서의 SN비의 대소 관계와는 반대인 SN비의 대소 관계를 만들어 내는 것이 가능해진다.

구체적으로는, 「수학식 17」 「수학식 18」에 나타내는 양 식으로부터, SNg/SNm=1/α임을 감안하면, 센서 간의 SN비에 α배의 상이가 있으면, 신호 증폭 회로(12-1)의 증폭률을 1/α배로 하면 신호 처리 후의 SN비가 양자에서 동등해진다.

또한, 이 실시 형태 2에서는, 신호 증폭 회로(12-1)의 증폭률은 임의로 설정하는 것이 가능하므로, 예를 들어 1/β배(단 α<β)로 하면, 센서 자신의 SN비의 대소 관계를 신호 처리 후에 역회전시키는 것이 가능해진다.

더 구체적으로, 본 실시 형태 2를 6축 전자 컴퍼스에 적용하면, 이하와 같이 된다.

가속도 센서의 SN비(1G에 대한 센서 출력을 가속도 센서 노이즈로 나눈 것)가 자기 센서의 SN비(50μT에 대한 센서 출력을 자기 센서 노이즈로 나눈 것)의 γ배(γ≥1)인 것으로 한다.

한편, 본 실시 형태 2를, 3축 가속도 센서를 사용한 보수계, 및 3축 자기 센서를 사용한 자기식 컴퍼스에 각각 응용할 때, 반대로 자기식 컴퍼스의 SN비가 보수계의 SN비의 η배(η≥1) 필요로 하는 경우가 존재한다. 이러한 경우에는, 가속도 센서에 대하여 실시하는 신호 증폭 회로(12-1)의 증폭률을, 1/β배=1/(γη)배로 설정하고, 그 후에 신호 반전부(13)로부터 연산부(16)에 이르는 신호 처리의 방법을 이용하면 된다.

또한, 도 10의 예에서는, 신호 증폭부(12)는 그 일례로서 신호 증폭 회로(12-1)를 구비한 경우에 대하여 설명하였지만, 그 이외의 요소에 따라서도 구성 가능하다.

또한, 도 10의 예에서는, 신호 처리 후의 SN비가 낮아져도 되는 측의 센서에 대하여 증폭률을 1/α배(α≥1)로 설정하는 경우에 대하여 설명하였다. 그러나, 반대로 신호 처리 후의 SN비를 높게 하고 싶은 측의 센서에 대하여 α배(α≥1)의 증폭을 하는 경우에는, 신호 증폭부(12)의 구성 요소로서 신호 증폭 회로가 채용되고, 이론상으로는 완전히 마찬가지의 효과가 얻어진다.

또한, 한쪽의 센서만으로 신호 증폭 회로를 설치하는 것이 아니라, 양쪽의 센서에 대하여 신호 증폭 회로를 설치하도록 하여도 된다.

본 실시 형태 2를 구체화하는 경우를 생각하면, 센서 신호가 극단적으로 작은 경우를 제외하면, 증폭률이 1.0보다 크고 신호 증폭 회로보다도 증폭률이 1.0보다 작은 신호 증폭 회로(감쇠 회로)를 사용하는 편이 보다 좋다고 생각된다. 그 이유는, 감쇠 회로는 신호 증폭 회로와 비교하여 회로 규모가 작은, 증폭 동작을 시키기 위한 전력이 적거나, 노이즈가 적은 등의 이점을 갖기 때문이다.

지금까지의 설명에서는, 2개의 센서의 노이즈가 동등한(±Ng=±Nm=±Ns) 경우로 하였지만, 노이즈뿐만 아니라 감도도 동일한 센서, 또한 더 한정하여 동일한 종류의 센서에 대하여 본 발명을 적용하여도 상관없다.

예를 들어, 동종의 센서(A-1)와 센서(A-2)가 있으며, 감도, 노이즈, 및 SN비가 모두 동일하지만, 신호 처리 후의 SN비는 센서(A-1)의 쪽을 높게 하고 싶을 때에는, 신호 증폭부(12)에서 센서(A-1)의 출력 신호를 1.0배보다 큰 증폭률로 증폭하여도 되고, 센서(A-2)의 출력 신호를 1.0배보다 작은 증폭률로 증폭시켜도 된다.

또한, 2개의 센서의 노이즈가 서로 다른 경우에도, 본 발명은 적용 가능하며, 지금까지와 거의 마찬가지의 결론이 유도된다. 그 결론을 수치로서 구체적으로 나타낸 것이 도 13이다.

도 13은, 센서(1-1, 1-4)의 노이즈 ±Ng, ±Nm이, ±Ng≠±Nm과 같이 서로 다른 경우이다.

실제로는, 우선 임의의 정의 수 α2를 정의하고, |±Ng|/α2=|±Nm|이 되도록 조작한다. 이 조작은 특별한 것이 아니라, 지금까지 설명한 신호 증폭부(12)에 의해, 원래의 X축 가속도 센서의 출력을 증폭 또는 감쇠시키면 된다. 이 조작을 행하면, 그 후의 신호 처리 방법은 완전히 동일하며, 그 때문에 그 후의 계산도 완전히 동일하게 하여 유도된다.

따라서, 여기에서 새롭게 정의한 α1은, 종전의 α와 완전히 동일한 기능을 완수하는 파라미터이며, 크기도 마찬가지로 α1≥1이다.

센서의 최종의 SN비의 계산 결과는, 도 13에 나타낸 대로이지만, 보충하면 이하와 같이 된다.

자기 센서의 SN비의 식은, 종전의 α가 α1로 된 것만으로, 그 밖에는 아무것도 변하지 않는다.

또한, α2에는 의존하지 않는다. 따라서, α1≥1이라 하는 가정이기 때문에 SN비는 반드시 커진다.

또한, 가속도 센서의 SN비는, α2의 크기, 즉 원래의 센서 노이즈의 크기에 따라 커지거나 작아지거나 한다. 그러나, 원래의 가속도 센서의 SN비가 원래의 자기 센서의 SN비보다도 큰 것을 조건으로 하면, α2<α1이라 하는 대소 관계가 전제로 된다. 따라서, SN비가 무한히 작아지는 경우는 없다.

(실시 형태 2의 변형예)

다음으로, 이 실시 형태 2의 변형예에 대하여, 도 14를 참조하여 설명한다.

도 10에 도시한 실시 형태 2에 따른 신호 처리 장치에서는, 가속도 센서(11-1)와 자기 센서(11-4)의 2종류(2개)를 대상으로 하였지만, 이 변형예는, 도 14에 도시한 바와 같이, 4종류의 센서(11-7 내지 11-10)로 치환한 것이다.

4종류의 센서(11-7 내지 11-10)는, 이하의 관계에 있는 것으로 한다.

센서(11-7): 원래의 감도가 높고, SN비도 크다.

센서(11-8): 감도 및 SN비 모두 2번째로 크다.

센서(11-9): 감도 및 SN비 모두 3번째로 크다.

센서(11-10): 원래의 감도가 상기 3개보다 낮고, 센서 근방에서의 증폭 회로가 필요.

이 변형예는, 센서(11-7 내지 11-10)의 신호 처리 후의 SN비를 거의 동등하게 하는 것이며, 신호 증폭부(12)의 구체적인 구성은, 도 14에 도시한 바와 같이 하였다.

즉, 센서(11-7)의 출력을 가장 크게 감쇠시키기 위해서, 센서(11-7)와 스위치(13-7)의 사이에, 감쇠율이 가장 큰 신호 증폭 회로(12-2)를 삽입하였다.

센서(11-8)의 출력을 감쇠시키기 위해서, 센서(11-8)와 스위치(13-8)의 사이에, 신호 증폭 회로(12-2)의 감쇠율보다도 감쇠율이 작은 신호 증폭 회로(12-3)를 삽입하였다. 지금, 신호 증폭 회로(12-2)의 감쇠율을 1/α2, 신호 증폭 회로(12-3)의 감쇠율을 1/α3로 하였을 때, 1>1/α3>1/α2가 되도록 감쇠율을 설정한다.

센서(11-10)의 출력을 감쇠시키기 위해서, 센서(11-10)와 스위치(13-10)의 사이에, 신호 증폭 회로(12-4)를 삽입하였다. 그 신호 증폭 회로(12-4)는, 증폭률 α4를 1보다 크게 설정한다.

센서(11-9)의 출력은, 감쇠나 증폭을 하지 않고, 그대로 스위치(13-9)에 공급하도록 하였다.

또한, 이 변형예는, 도 14에 도시한 이외의 부분 구성은, 도 6의 실시 형태 2와 마찬가지이므로, 그 설명은 생략한다.

이 변형예로부터도 명백해진 바와 같이, 이 신호 증폭부(12)에 있어서의 증폭이나 감쇠의 기능은, 어디까지나 센서 상호의 상대적인 SN비를 변화시키기 위함에 있다. 따라서, 대상으로 되는 모든 센서를 감쇠, 또는 대상으로 되는 모든 센서를 증폭하는 구성은 불필요한 구성이다. 이로 인해, 적어도 1개의 센서는, 센서 신호를 그대로(증폭도 감쇠도 하지 않음) 다음 단의 스위치에 전달하는 것이 합리적인 구성으로 된다. 도 14에서는, 그 센서 신호로서, 센서(11-9)를 선택하고 있다.

다음으로, 본 발명의 실시 형태 3에 대하여 설명한다.

(실시 형태 3의 구성)

도 15는, 본 발명에 따른 신호 처리 장치의 실시 형태 3의 구성예를 나타내는 블록도이다.

이 실시 형태 3에 따른 신호 처리 장치는, 도 15에 도시한 바와 같이, n개의 센서(21-1 내지 21-n)와, n개의 증폭·스위치(22-1 내지 22-n)를 구비하는 신호 반전부(22)와, 결합부(23)와, 측정부(24)와, 연산부(25)를 구비하고 있다. 신호 반전부(22)는 신호 반전 기능과 함께 증폭 기능을 겸비하고 있다.

n개의 센서(21-1 내지 21-n)의 각각은, 물리량을 전기 신호로 변환하고, 이것을 출력 신호로서 출력한다. 이들 센서(21-1 내지 21-n)는, 그 종류는 묻지 않고, 상이한 센서를 대상으로 하여도 상관없다. 이하의 설명에서는, 센서(21-1 내지 21-n)는, 센서 감수부의 양단에 전극 단자를 갖는 구조, 즉 2단자형의 센서로 한다.

n개의 증폭·스위치(22-1 내지 22-n)는, n개의 센서(21-1 내지 21-n)에 대응하여 설치되어 있다. 즉, 증폭·스위치(22-1 내지 22-n)의 각각은, 대응하는 센서(21-1 내지 1-n)에 접속되고, 마찬가지의 기능을 구비하고 있다. 신호 반전부(22)의 구체예는 후술한다.

결합부(23)는 증폭·스위치(22-1 내지 22-n)로부터 출력되는 센서(21-1 내지 21-n)의 각 출력 신호를 직렬로 접속(결합)시킨 결합 신호 C1 내지 Cn을 생성하거나, 또는 그 출력 신호를 병렬로 접속시킨 결합 신호 C1 내지 Cn을 생성한다.

여기서, 센서(21-1 내지 21-n)는 2단자형 센서로 하는 경우에는, 예를 들어 전압 출력형과 전류 출력형이 있다. 이로 인해, 센서(21-1 내지 21-n)가 전압 출력형인 경우에는 각 출력 신호는 직렬로 결합되어 결합 신호가 생성되고, 전류 출력형인 경우에는 각 출력 신호는 병렬로 결합되어 결합 신호가 생성된다.

또한, 센서(21-1 내지 21-n)가 다른 출력형의 것, 예를 들어 용량형이나 저항형인 경우에는, 그들을 전압 또는 전류로 변환하는 전기 회로를 설치하면 된다.

측정부(24)는 신호 반전부(22)의 동작에 동기하여 결합부(23)에서 생성되는 결합 신호 C1 내지 Cn을 차례로 수취하고, 이 각 결합 신호 C1 내지 Cn에 대하여 증폭, AD 변환 등의 소정의 처리를 행한다.

연산부(25)는 측정부(24)가 수취하여 소정의 처리가 된 결합 신호 C1 내지 Cn을 소정의 연산에 의해 선형 결합시키고, 이 선형 결합을 기초로, 센서(21-1 내지 21-n)의 각 출력값을 구하는 소정의 연산을 행하고, 이 연산 결과를 출력한다.

연산부(25)에 의한 센서(21-1 내지 21-n)의 각 출력값의 연산 처리는, CPU(중앙 처리 장치) 또는 컴퓨터에 의한 소프트웨어 등에 의해 실현할 수 있다.

다음으로, 도 15의 센서(21-1 내지 21-n)로부터 결합부(23)까지의 구체적인 구성에 대하여, 도 16을 참조하여 설명한다.

도 16은, 도 15에 도시한 실시 형태 3에 있어서, 센서(21-1 내지 21-n)로서 2단자의 전압 출력형 센서를 채용하는 경우의 구성예를 나타낸다.

이 실시 형태 3에 따른 신호 처리 장치는, 도 16에 도시한 바와 같이, n개의 센서(21-1 내지 21-n)와, 신호 반전부(22A)와, 측정부(24)와, 연산부(25)를 구비하고 있다.

그리고, 이 실시 형태 3은, 도 15에 도시한 실시 형태 3의 신호 반전부(22) 및 결합부(23)에 상당하는 구성을, 도 16의 신호 반전부(22A)에 의해 구체화한 것이다.

신호 반전부(22A)는, 도 16에 도시한 바와 같이, 증폭·스위치(22-1 내지 22-n)를 구비하고 있다.

증폭·스위치(22-1)는, 스위치군(22-1a)과, 공통의 증폭기(22-A)를 구비하고 있다. 증폭·스위치(22-2)는, 스위치군(22-2a)과, 증폭기(22-A)를 구비하고 있다. 마찬가지로, n번째의 증폭·스위치(22-n)는, 스위치군(22-na)과, 증폭기(22-A)를 구비하고 있다.

스위치군(22-1a)은 스위치(22-1A 내지 22-1F)를 구비하고, 스위치군(22-2a)은 스위치(22-2A 내지 22-2F)를 구비하고 있다. 마찬가지로, 스위치군(22-na)은, 스위치(22-nA 내지 2-nF)를 구비하고 있다.

증폭기(22-A)는, 증폭률이 -α배이며, n개의 센서(21-1 내지 21-n)의 출력 V1 내지 Vn 중, 스위치군(22-1a, 22-2a, …22-na)에서 선택된 출력을 반전 증폭하여 반전 증폭 신호를 생성하도록 되어 있다.

여기서, 도 16의 예에서는, n개의 증폭·스위치(22-1 내지 22-n)의 각각은, 동일한 증폭기(22-A)를 사용(공유)하도록 되어 있지만, 증폭기를 개별로 설치하도록 하여도 된다.

측정부(24)는 신호 반전부(22A)의 동작에 동기하여 신호 반전부(22A)에서 생성되는 n개의 결합 전압(결합 신호) P1 내지 Pn을 차례로 수취하고, 증폭을 행함과 함께, AD 변환을 행한다. 이로 인해, 측정부(24)는 도시는 생략하였지만, 증폭부와, AD 변환부를 구비하고 있다.

연산부(25)는 측정부(24)로부터 출력되는 출력 데이터의 전압 P1 내지 Pn을 소정의 연산에 의해 선형 결합시키고, 이 선형 결합을 기초로, 센서(21-1 내지 21-n)의 각 출력값을 구하는 소정의 연산을 행하고, 이 연산 결과를 출력한다.

(실시 형태 3의 동작)

다음으로, 실시 형태 3의 동작예에 대하여, 도면을 참조하여 설명한다.

도 16에 있어서, 증폭·스위치(22-1 내지 22-n)의 스위치군(22-1a, 22-2a…22-na)의 스위치의 전환 동작은, 제어부(도시생략)로부터의 제어 신호에 의해 행해지는 것으로 한다.

증폭·스위치(22-1 내지 22-n)의 스위치군(22-1a 내지 22-na)은, 도 17에 도시한 바와 같이 1 사이클 중에 제1 내지 제n 동작 상태가 있으며, 이 각 동작은 제1 내지 제n 기간 T1 내지 Tn에 행한다.

우선, 제1 기간 T1에서는, 스위치군(22-1a)은, 스위치(22-1A, 22-1C, 222-1D, 22-1F)만이 온으로 된다. 또한, 스위치군(22-2a)은, 스위치(22-2B, 2-2E)만이 온으로 된다. 그리고, 스위치군(22-na)은, 스위치(22-nB, 22-nE)만이 온으로 된다. 이에 의해, 스위치의 온 상태는 도 16에 나타내는 바와 같이 된다.

이로 인해, 제1 기간 T1에서는, 센서(21-1)의 출력 V1만이 증폭기(22-A)에 의해 -α배로 반전 증폭되어 반전 증폭 신호로 되고, 다른 센서(21-2 내지 21-n)의 각 출력 V2 내지 Vn은 반전도 증폭도 되지 않아 비반전 신호로 된다. 그리고, 그들 신호가 결합되고, 신호 반전부(22A)의 출력은, (-αV1+V2+… +Vn)으로 된다.

다음으로, 제2 기간 T2에서는, 스위치군(22-1a)은, 스위치(22-1B, 22-1E)만이 온으로 된다. 또한, 스위치군(22-2a)은, 스위치(22-2A, 22-2C, 22-2D, 22-2F)만이 온으로 된다. 그리고, 스위치군(22-na)은, 스위치(22-nB, 22-nE)만이 온으로 된다.

이로 인해, 제2 기간 T2에서는, 센서(21-2)의 출력 V2만이 증폭기(22-A)에 의해 -α배로 반전 증폭되어 반전 증폭 신호가 되고, 센서(21-2) 이외의 센서의 각 출력 V1, V3 내지 Vn은 반전도 증폭도 되지 않아 비반전 신호로 된다. 그리고, 그들 신호가 결합되고, 반전 증폭부(22A)의 출력은, (V1-αV2+… +Vn)로 된다.

마찬가지로, 제n 기간 Tn에서는, 스위치군(22-1a)은, 스위치(22-1B, 22-1E)만이 온으로 된다. 또한, 스위치군(22-2a)은, 스위치(22-2B, 22-2E)만이 온으로 된다. 그리고, 스위치군(22-na)은, 스위치(22-nA, 22-nC, 22-nD, 22-nF)만이 온으로 된다.

이로 인해, 제n 기간 Tn에서는, 센서(1-n)의 출력 Vn만이 증폭기(22-A)에 의해 -α배로 반전 증폭되어 반전 증폭 신호가 되고, 센서(1-n) 이외의 센서의 각 출력은 반전도 증폭도 되지 않아 비반전 신호로 된다. 그리고, 그들 신호가 결합되고, 신호 반전부(22A)의 출력은, (V1+V2+… -αVn)으로 된다.

이와 같은 제1 내지 제n 기간 T1 내지 Tn에 있어서의 증폭·스위치(22-1 내지 22-n)의 전환 동작을 정리하면, 도 17에 나타낸 바와 같이 된다.

도 17에 의하면, 증폭·스위치(22-1)에 의해 얻어지는 전압은, 기간 T1에 센서(21-1)의 출력 전압 V1을 -α배한 전압 -αV1이 얻어지고, 그 이외의 각 기간 T2 내지 Tn에는 그 출력 전압 V1을 +1배한 비반전의 전압 V1이 얻어진다.

또한, 증폭·스위치(22-2)에 의해 얻어지는 전압은, 기간 T2에 센서(21-2)의 출력 전압 V2를 -α배한 전압 -αV2가 얻어지고, 그 이외의 각 기간 T1, T3 내지 Tn에는 그 출력 전압 V2를 +1배한 비반전의 전압 V2가 얻어진다.

마찬가지로, 증폭·스위치(22-n)에 의해 얻어지는 전압은, 기간 Tn에 센서(21-n)의 출력 전압 Vn을 -α배한 전압 -αVn이 얻어지고, 그 이외의 각 기간에는 그 출력 전압 Vn을 +1배한 비반전의 전압 Vn이 얻어진다.

도 17에서는, 증폭·스위치(22-1 내지 22-n)에 의해 얻어지는 각 전압이, 비반전의 전압일 때는 「+1」로 나타내고, -α배된 전압일 때는 「-α」로 나타낸다.

따라서, 상기한 기간 T1 내지 Tn의 각각에, 신호 반전부(22A)로부터 출력되는 각 출력 전압 P1 내지 Pn은, 이하와 같이 된다.

<식 38-1>

P1=-αV1+V2+V3+… +Vn

<식 38-2>

P2=V1-αV2+V3+… +Vn

<식 38-3>

P3=V1+V2-αV3+… +Vn

‥‥

<식 38-n>

Pn=V1+V2+V3+… -αVn

이 n개의 식으로부터 반대로 센서(21-1 내지 21-n)의 출력 전압 V1 내지 Vn을 연산부(25)에서 구할 수 있다. 구체적으로는, 이하와 같이 된다.

<식 39-1>

V1=1/β·[(α-n+2)P1+P2+P3+… +Pn]

<식 39-2>

V2=1/β·[P1+(α-n+2)P2+P3+… +Pn]

<식 39-3>

V3=1/β·[P1+P2+(α-n+2)P3+… +Pn]

<식 39-n>

Vn=1/β·[P1+P2+P3+… +(α-n+2)Pn]

단, β=-α²+(n-2)α+n-1이다.

따라서, 이 실시 형태 3에 의하면, n개의 센서(21-1 내지 21-n)의 각 출력 전압을 모두 구할 수 있다.

예를 들어, n=6이라 하면, 신호 반전부(2A)의 출력 전압 P1 내지 P6은 이하와 같이 된다.

<식 40-1>

P1=-αV1+V2+V3+V4+V5+V6

<식 40-2>

P2=V1-αV2+V3+V4+V5+V6

<식 40-3>

P3=V1+V2-αV3+V4+V5+V6

<식 40-4>

P4=V1+V2+V3-αV4+V5+V6

<식 40-5>

P5=V1+V2+V3+V4-αV5+V6

<식 40-6>

P6=V1+V2+V3+V4+V5-αV6

이들 식으로부터, 센서(21-1 내지 21-6)의 출력 전압 V1 내지 V6은, 이하와 같이 된다.

<식 41-1>

V1=1/β·[(α-4)P1+P2+P3+P4+P5+P6]

<식 41-2>

V2=1/β·[P1+(α-4)P2+P3+P4+P5+P6]

<식 41-3>

V3=1/β·[P1+P2+(α-4)P3+P4+P5+P6]

<식 41-4>

V4=1/β·[P1+P2+P3+(α-4)P4+P5+P6]

<식 41-5>

V5=1/β·[P1+P2+P3+P4+(α-4)P5+P6]

<식 41-6>

V6=1/β·[P1+P2+P3+P4+P5+(α-4)P6]

단, β=-α²+4α+5이다.

다음으로, 실시 형태 3에 있어서, SN비가 종래의 시분할 처리와 비교하여 어느 정도 개선될지에 대하여 고찰한다.

도 18은, 도 16의 측정계와 도 17의 동작 타이밍에 있어서, 노이즈(잡음)를 중첩시킨 경우를 나타낸 것이다. 단, 도시한 실시 형태 3은, 도 15를 기본으로 하고 있다.

이 중첩시킨 노이즈는, 화이트 노이즈, 즉 전체 주파수 대역에 대하여 일정값의 노이즈를 취하는 것으로 하고, 그 노이즈 값을 ±N과 같이 나타낸다. 또한, n개의 센서(21-1 내지 21-n)의 센서 노이즈의 크기는 모두 동일한 ±Ns이지만, 서로 무상관인 것으로 한다.

또한, 신호 반전부(22) 및 결합부(23)에서는, 새롭게 노이즈가 발생하는 경우는 없지만, 센서 노이즈와 증폭률에 따른 노이즈가 그대로 출력되는 것으로 한다. 한편, 측정부(24)에서는 증폭부나 AD 변환부 등에서 측정 노이즈가 새롭게 발생하는 것으로 하고, 이 측정 노이즈를 ±Na라 가정한다.

이 결과, 도 18에서 나타내는 바와 같은(노이즈를 포함하는) 출력 전압이 얻어지게 된다.

따라서, 노이즈를 포함하는 출력 전압 P1 내지 Pn은, 상기한 식 38-1 내지 38-n을 참조함으로써 이하와 같이 된다.

<식 42-1>

P1=-α(V1±Ns)+(V2±Ns)+(V3±Ns)+… +(Vn±Ns)±Na

<식 42-2>

P2=(V1±Ns)-α(V2±Ns)+(V3±Ns)+… +(Vn±Ns)±Na

<식 42-3>

P3=(V1±Ns)+(V2±Ns)-α(V3±Ns)+… +(Vn±Ns)±Na

…

<식 42-n>

Pn=(V1±Ns)+(V2±Ns)+(V3±Ns)+… -α(Vn±Ns)±Na

여기서, 센서(21-1 내지 21-n)의 센서 노이즈는 서로 무상관이기 때문에, 상의 n개의 식은 이하와 같이 간략화된다.

<식 43-1>

P1=-αV1+V2+V3+… +Vn±√(α²+n-1)Ns±Na

<식 43-2>

P2=V1-αV2+V3+… +Vn±√(α²+n-1)Ns±Na

<식 43-3>

P3=V1+V2-αV3+… +Vn±√(α²n-1)Ns±Na

…

<식 43-n>

Pn=V1+V2+V3+… -αVn±√(α²+n-1)Ns±Na

이 n개의 식에 대하여, 상기한 식 39-1 내지 39-n의 V1 내지 Vn과 동일한 연산을 행한다. 가령 센서(21-1)의 출력 V1을 구하고 싶으면, 1/β·[(α-n+2)P1+P2+P3+… +Pn]을 계산하면 된다.

또한, 출력 전압 P1 내지 Pn은 측정의 시간대가 서로 다르므로, 기본적으로 센서 노이즈도 측정 노이즈도 서로의 측정 시간대에 대하여 무상관이다.

따라서, 센서 노이즈 및 측정 노이즈를 고려했을 때의 각 센서의 출력 V1' 내지 Vn'는, 이하와 같이 된다.

<식 44-1>

V1'=V1±γ/β(ηNs±Na)

<식 44-2>

V2'=V2±γ/β(ηNs±Na)

<식 44-3>

V3'=V3±γ/β(ηNs±Na)

…

<식 44-n>

Vn'=Vn±γ/β(ηNs±Na)

단, β, γ, η는, 이하와 같다.

<식 45-1>

β=-α²+(n-2)α+n-1

<식 45-2>

γ=√[α²+(-2n+4)α+n²-3n+3]

<식 45-3>

η=√(α²+n-1)

기본적으로는, n개의 센서에 대하여 상기한 식 44-1 내지 45-3을 이용하여, 증폭기(22-A)의 증폭률 α를 정하면 된다. 이하, 구체예를 2개 들어서 SN비를 고찰한다.

(구체예 1)

이 구체예 1은, 센서가 6개일 때 측정 노이즈를 최소로 하는 경우이다.

즉, n=6일 때이다. 지금까지의 계산을 적용하면, 이하와 같이 된다.

<식 46-1>

V1'=V1±γ/β(ηNs±Na)

<식 46-2>

V2'=V2±γ/β(ηNs±Na)

<식 46-3>

V3'=V3±γ/β(ηNs±Na)

<식 46-4>

V4'=V4±γ/β(ηNs±Na)

<식 46-5>

V5'=V5±γ/β(ηNs±Na)

<식 46-6>

V6'=V6±γ/β(ηNs±Na)

<식 47-1>

β=-α²+4α+5

<식 47-2>

γ=√(α²-8α+21)

<식 47-3>

η=√(α²+5)

이때, 구체예 1의 조건인 측정 노이즈를 최소로 하는 경우란, f6=γ/β가 정(f6≥0) 및 α≥0의 범위 내에서 f6을 최소로 하는 경우이다.

미분 계산 혹은 수치 계산 등의 결과, f6은 α≒1.21에 있어서 최소값 0.30을 취하는 것이 나타난다. 이때, β≒8.38, γ≒3.58, η≒2.54이다.

따라서, 증폭기(22-A)의 증폭률 α를 1.21로 설정함으로써, 다음 식을 얻을 수 있다.

<식 48-1>

V1'≒V1±1.09Ns±0.30Na

<식 48-2>

V2'≒V2±1.09Ns±0.30Na

<식 48-3>

V3'≒V3±1.09Ns±0.30Na

<식 48-4>

V4'≒V4±1.09Ns±0.30Na

<식 48-5>

V5'≒V5±1.09Ns±0.30Na

<식 48-6>

V6'≒V6±1.09Ns±0.30Na

이 식 48-1 내지 48-6을 보면, 센서 노이즈 ±Ns가 무시할 수 있을 정도로 작은 경우에는, 종래의 시분할 처리와 비교하여 SN비로 1/0.30배, 즉 약 3.3배 향상되는 것을 알 수 있다.

(구체예 2)

이 구체예 2는, 센서가 n개일 때 센서 노이즈를 최소로 하는 경우이다.

상기한 식 45-1 내지 45-3에 있어서, fn=γη/β를 최소로 하는 α를 계산하면, α=n/2-1로 되고, 또한, 최소값은 n에 상관없이 항상 fn=1인 것이 나타난다.

따라서, 이 경우에는, β=n²/4, γ=n/2, η=n/2로 되고, 식 44-1 내지 44-n은 이하와 같이 된다.

<식 49-1>

V1'=V1±Ns±(2/n)Na

<식 49-2>

V2'=V2±Ns±(2/n)Na

…

<식 49-n>

Vn'=Vn±Ns±(2/n)Na

즉, 센서 노이즈가 그 나름대로 큰 경우에는, α=n/2-1로 설정하면, 센서 노이즈에 의한 SN비는 시분할 처리의 경우와 동일하며, 또한 측정 노이즈에 의한 SN비를 n/2배로 향상시킬 수 있다.

지금까지의 고찰 결과를 근거로 하면, 센서의 개수가 몇 개이든, 본 발명에 따른 실시 형태 3(측정계)을 구비하면서, 지금까지와 마찬가지의 계산을 실행하고, 증폭기(22-A)의 증폭률 α를 구하면 최적의(가장 SN비가 좋은) 신호 처리 장치를 구성하는 것이 가능해진다.

한편으로, 센서 노이즈 및 측정 노이즈는 임의의 설계 사항이므로, 센서 노이즈가 비교적 작은 경우에는 구체예 1을, 비교적 큰 경우에는 구체예 2를 이용하는 것이 권장된다.

또한, 당연한 일이지만, 센서 노이즈와 측정 노이즈를 합산한 노이즈를 최소로 하는 경우에 있어서도, 지금까지의 계산과 마찬가지의 수순으로 설정 가능한 것은 물론이다.

이하, 본 발명의 실시 형태 4에 대하여 설명한다.

이 실시 형태 4는, 센서에 저항형 센서를 사용하는 경우에 적합한 신호 처리 장치이다.

(실시 형태 4의 구성)

도 19는, 본 발명의 신호 처리 장치의 실시 형태 4의 구성예를 나타내는 블록도이다.

이 실시 형태 4는, 도 19에 도시한 바와 같이, 4개의 저항형 센서(31-1 내지 31-4)와, 검출 회로 형성부(32)와, 측정부(33)와, 연산부(34)를 구비하고 있다.

4개의 저항형 센서(31-1 내지 31-4)의 각각은, 어떠한 물리량의 변화가 전기 저항값의 변화에 의해 검지 가능한 것이며, 이 정의는 저항형 센서의 일반적인 관례에 따르는 것이다.

수식을 이용하여 구체적으로 기재하면, 기준으로 되는 물리량에 있어서의 저항형 센서의 저항값을 R, 어떠한 물리량이 변화했을 때 발생하는 저항값의 변화를 ΔR이라 했을 때, 전체의 저항값 r이 r=R+ΔR로 되는 것으로 한다.

또한, r 및 R에 대해서는 저항값 바로 그 자체이므로 반드시 정의 값(제로보다 큼)을 취하지만, ΔR에 대해서는 정이어도 부이어도 제로이어도 된다.

이 실시 형태 4에 있어서는, 4개의 저항형 센서(1-1 내지 1-4)가 존재하므로, 저항형 센서(31-1 내지 31-4)의 저항값 r1 내지 r4는 이하와 같이 나타낼 수 있다.

<식 50>

r1=R1+ΔR1

<식 51>

r2=R2+ΔR2

<식 52>

r3=R3+ΔR3

<식 53>

r4=R4+ΔR4

이때, 이 4개의 저항형 센서(31-1 내지 31-4)의 저항값 r1 내지 r4의 변화는, 서로 다른 물리량의 변화에 기인하여 발생하는 것으로 한다.

또한, 4개의 저항형 센서(31-1 내지 31-4)의 각각은, 도 19에 도시한 바와 같이 출력 단자를 구비하도록 하여도 된다.

검출 회로 형성부(32)는 물리량의 측정일 때, 4개의 저항형 센서(31-1 내지 31-4) 중에서 미리 정한 2개의 저항형 센서를 선택하고, 도 20a 내지 도 20d에 도시한 바와 같이, 이 선택한 2개의 저항형 센서를 포함하는 미리 정한 저항 검출 회로(321 내지 324)를 차례로 형성 또는 구성하는 것이다.

이로 인해, 검출 회로 형성부(32)는 예를 들어, 참조용 저항 Rref(물리량에 의해 전기 저항값이 변화하지 않는 전기 소자)와, 전원 공급 단자(325)와, 선택된 저항형 센서 간의 접속, 전원 공급 단자(325)의 접속, 및 접지와의 접속을 행하는 복수의 스위치(도시생략)를 포함하고 있다(도 20a 내지 도 20d 참조).

검출 회로 형성부(32)에서는, 물리량의 측정의 1 사이클의 기간 내에 페이즈1 내지 4의 각 동작을 차례로 행하고, 그 페이즈 1 내지 4에 따라서 도 20a 내지 도 20d에 도시한 바와 같은 4개의 저항 검출 회로(321 내지 324)가 형성된다.

페이즈 1에서는, 도 20a에 도시한 바와 같이, 저항형 센서(31-1, 31-3)에 관한 저항 r1, r3과 참조용 2개의 저항 Rref를 내장한, 하프 브리지 회로를 포함하는 저항 검출 회로(321)가 형성된다.

페이즈 2에서는, 도 20b에 도시한 바와 같이, 저항형 센서(31-2, 31-3)에 관한 저항 r2, r3과 참조용 2개의 저항 Rref를 내장한, 풀 브리지 회로를 포함하는 저항 검출 회로(322)가 형성된다.

페이즈 3에서는, 도 20c에 도시한 바와 같이, 저항형 센서(31-2, 31-4)에 관한 저항 r2, r4와 참조용 2개의 저항 Rref를 내장한, 하프 브리지 회로를 포함하는 저항 검출 회로(323)가 형성된다.

페이즈 4에서는, 도 20d에 도시한 바와 같이, 저항형 센서(31-1, 31-4)에 관한 저항 r1, r4와 참조용의 2개의 저항 Rref를 내장한, 풀 브리지 회로로 이루어지는 저항 검출 회로(324)가 형성된다.

다음으로, 페이즈 1 내지 4에 있어서 형성되는 저항 검출 회로(321 내지 324)의 각 출력 전압 V1 내지 V4에 대하여, 도 20a 내지 도 20d를 참조하여 설명한다.

페이즈 1에 있어서의 저항 검출 회로(321)의 출력 전압 V1은, 전원 공급 단자(325)에 공급되는 전압을 V라 하면, 이하와 같이 된다(도 20a 참조).

여기서, ΔR1이나 ΔR3이 R1, R3, Rref보다도 매우 작다고 가정하면, 수학식 19는 이하와 같이 표현할 수 있다.

이 식은 약간 복잡하지만, ΔR1과 ΔR3 이외의 양은 모두 상수이기 때문에, A1, B1을 상수라 하면, 출력 전압 V1은 이하의 1차식으로 표현할 수 있다.

<식 54>

V1=A1-B1·(ΔR1+ΔR3)

즉, 저항 검출 회로(321)의 출력 전압 V1은, 저항형 센서(31-1, 31-3)에 관한 저항 r1, r3의 저항값의 변화 ΔR1, ΔR3의 합(가산 결과)에 따른 전압을 측정함으로써 구할 수 있다. 또한, A1, B1의 값은 임의의 설계 사항이므로, 전압의 변화에 주목하면, 식 54는 이하의 식 55로 기재할 수 있다.

<식 55>

V1∝ΔR1+ΔR3

이하의 간략화를 위해, 이 비례 계수를 1로 두고, 출력 전압 V1은 이하와 같이 나타내기로 한다.

<식 56>

V1=ΔR1+ΔR3

다음으로, 페이즈 2에 있어서의 저항 검출 회로(322)의 출력 전압 V2를 구하면, 이하와 같이 된다(도 20b 참조).

이것을 정리한 식은 매우 복잡한 식으로 되지만, R3과 R2는 동등하다고 가정하고, 또한 상기와 마찬가지로, ΔR3이나 ΔR2가 R3, R2, Rref보다도 매우 작다고 가정한다. 이에 의해, 수학식 21은 페이즈 1의 경우와 마찬가지로, 출력 전압 V2는 이하의 1차식으로 표현할 수 있다.

<식 57>

V2=A2-B2·(ΔR3-ΔR2)

즉, 저항 검출 회로(322)의 출력 전압 V2는, 저항형 센서(31-3, 31-2)에 관한 저항 r3, r2의 저항값의 변화 ΔR3, ΔR1의 차(감산 결과)에 따른 전압을 측정함으로써 구할 수 있다. 또한 마찬가지로, A2, B2의 값은 임의의 설계 사항이므로, 식 57을 더 간략화하고, 이하와 같이 표현하기로 한다.

<식 58>

V2=ΔR3-ΔR2

이후의 페이즈 3에 있어서의 저항 검출 회로(323: 도 20c 참조)는 페이즈 1에 있어서의 저항 검출 회로(321)와 마찬가지이다. 또한, 페이즈 4에 있어서의 저항 검출 회로(324: 도 20d 참조)는 페이즈 2에 있어서의 저항 검출 회로(322)와 마찬가지이다.

이로 인해, 검출 회로 형성부(32)에 있어서, 페이즈마다 출력되는 출력 전압 V1 내지 V4를 정리하면, 이하와 같이 된다.

<식 59>

V1=ΔR1+ΔR3

<식 60>

V2=ΔR3-ΔR2

<식 61>

V3=ΔR2+ΔR4

<식 62>

V4=-ΔR4+ΔR1

즉, 검출 회로 형성부(32)에서는, 페이즈마다, 4개의 저항형 센서(31-1 내지 31-4) 중에서 미리 정한 2개의 저항형 센서를 선택한다. 또한, 그 선택된 저항형 센서의 저항 변화의 가산 또는 감산 처리를 행하기 위해서, 하프 브리지 회로 또는 풀 브리지 회로 중 어느 하나로 구성하는 저항 검출 회로(321 내지 324)를 형성한다.

또한, 검출 회로 형성부(32)는 지금까지 모두 브리지 회로로 구성되는 것으로서 설명해 왔지만, 2개 이상의 저항형 센서의 저항 변화분을 전압으로 변환할 수 있는 회로이면 된다. 예를 들어, 저항형 센서에 일정한 전류를 흘린 전류 전압 변환 회로에서도 저항을 전압으로 변환하는 것은 가능하며, DA(Digital To Analog) 변환기로 자주 이용되는 저항 래더 회로이어도 가능하다.

검출 회로 형성부(32)는 2개 이상의 저항형 센서의 저항 변화분의 합 및 차를 전압의 합 및 차로 변환할 수 있는 회로인 것이 바람직하다.

본 실시 형태 4의 경우, 저항값 상호 감산 결과를 전압값으로 변환하는 경우가 있기 때문에, 비용이나 정밀도의 관점에서, 특히 풀 브리지 회로가 최적이다.

또한, 검출 회로 형성부(32)의 후단에, 트랜지스터나 증폭기가 존재하여도 된다.

측정부(33)는 검출 회로 형성부(32)에서 형성되는 저항 검출 회로(321 내지 324)로부터 출력되는 출력 전압 V1 내지 V4를 차례로 도입하여 측정한다. 구체적으로는, 그 도입한 출력 전압 V1 내지 V4에 대하여 증폭, AD 변환 등의 소정의 신호 처리를 행한다.

이로 인해, 측정부(33)는 예를 들어, 저항 검출 회로(321 내지 324)로부터 출력되는 출력 전압 V1 내지 V4를 증폭하는 연산 증폭기(오페 앰프)로 이루어지는 증폭 회로(도시생략)와, 증폭 회로의 출력을 AD 변환하는 AD 변환 회로(도시생략)를 구비하고 있다.

연산부(34)는 측정부(33)가 도입하여 출력하는 검출 회로 형성부(32)의 출력 전압 V1 내지 V4에 대하여 소정의 연산에 의해 선형 결합시키고, 이 선형 결합에 기초하여 각 축(X축, Y축, Z축이라 함)의 출력을 구하는 연산을 행하고, 이 연산 결과를 출력한다.

여기서, 측정부(33)는 상기한 바와 같이 검출 회로 형성부(32)로부터 도입한 출력 전압 V1 내지 V4에 대하여 AD 변환 회로에서 AD 변환하여 디지털 신호로서 출력한다. 이로 인해, 연산부(34)에 의한 각 축의 출력의 연산은, CPU(중앙 처리 장치) 또는 컴퓨터에 의한 소프트웨어 등에 의해 실현할 수 있다.

(구체예 1)

다음으로, 본 발명의 실시 형태 4의 구체예에 대하여 설명한다.

우선, 구체예 1에 대하여 설명한다.

이 구체예 1은, 도 19에 도시한 실시 형태 4에 있어서, 저항형 센서(31-1 내지 31-4)로서, 이하와 같은 출력 특성을 갖는 자기 저항형의 센서를 적용한 경우이다.

<식 63>

ΔR1=X+Z=kx·Bx+kz·Bz

<식 64>

ΔR2=X-Z=kx·Bx-kz·Bz

<식 65>

ΔR3=Y+Z=ky·By+kz·Bz

<식 66>

ΔR4=Y-Z=ky·By-kz·Bz

여기서, Bx, By, Bz는, 서로 직교하는 3축(X축, Y축, Z축) 자장의 각 축 성분값을 나타내고 있다. 또한, kx, ky, kz는, 일반적으로는 센서의 감도에 대응하는 것으로, 이 예에서는 자장으로부터 저항값으로의 변환 상수이다. 따라서, X, Y, Z는, 각 축 자장의 성분값을 저항의 차원으로 나타낸 양이다.

또한, 식 63 내지 66에서 나타낸 바와 같은 출력 특성을 갖는 자기 저항형 센서의 구체적인 내부 구성은, 일본 특허 공개 제2002-71381호 공보 등에 기재된 바와 같이 공지의 사실이다.

지금 가령, 상기 특성의 센서에 대하여, 제1 자기 저항형 센서, 제2 자기 저항형 센서…로 차례로 신호 처리해 가는 시분할 처리의 경우에 대하여 생각해 보자. 이것을 식으로 구체적으로 기재하면, 이하와 같이 된다.

<식 67>

페이즈 1: V1(시분할)=ΔR1=X+Z

<식 68>

페이즈 2: V2(시분할)=ΔR2=X-Z

<식 69>

페이즈 3: V3(시분할)=ΔR3=Y+Z

<식 70>

페이즈 4: V4(시분할)=ΔR4=Y-Z

이 신호 처리를 하면, 상기한 식 67 내지 70의 좌변의 양을 모두 측정할 수 있으므로, 이 결과를 이용하여, 각 축의 자장의 성분값 X, Y, Z는 이하의 식에 의해 구할 수 있다.

<식 71>

X축 자장: X=1/2·(V1(시분할)+V2(시분할))

<식 72>

Y축 자장: Y=1/2·(V3(시분할)+V4(시분할))

<식 73>

Z축 자장: Z=1/4·(V1(시분할)-V2(시분할)+V3(시분할)-V4(시분할))

이에 반하여, 실시 형태 4에 있어서의 구체예 1은, 검출 회로 형성부(32)가 도 20a 내지 도 20d에 도시한 바와 같은 저항 검출 회로(321 내지 324)를 시간순으로 형성하고, 저항 검출 회로(321 내지 324)의 출력 전압 V1 내지 V4를 측정부(33)에 있어서 각 시간순에 동기하여 측정한다. 이 결과, 각 페이즈에 있어서의 검출 회로 형성부(32)의 출력 전압 V1 내지 V4는, 식 59 내지 62로부터 이하와 같이 된다.

<식 74>

페이즈 1: V1=ΔR1+ΔR3=X+Y+2Z

<식 75>

페이즈 2: V2=ΔR3-ΔR2=-X+Y+2Z

<식 76>

페이즈 3: V3=ΔR2+ΔR4=X+Y-2Z

<식 77>

페이즈 4: V4=-ΔR4+ΔR1=X-Y+2Z

이 관계식을 반대로 푸는 것에 의해, 식 74 내지 77의 좌변의 출력 전압 V1 내지 V4를 이용하여, 각 축의 자장의 성분값 X, Y, Z를 연산부(34)에서 연산할 수 있다.

이 연산은, 구체적으로는 이하와 같이 된다.

<식 78>

X축 자장: X=1/4·(V1-V2+V3+V4)

<식 79>

Y축 자장: Y=1/4·(V1+V2+V3-V4)

<식 80>

Z축 자장: Z=1/8·(V1+V2-V3+V4)

또한, 상기까지의 설명에서 명백해진 바와 같이, Bx, By, Bz 내지 X, Y, Z는, 특히 3축 자장의 성분값이 아니어도 되며, 4개의 저항형 센서에 대하여 식 63 내지 66을 만족하는 센서이면 원래의 물리량은 자장으로 한정되지 않는다.

또한, 도 20a 내지 도 20d의 각 페이즈에서의 저항 검출 회로(321 내지 324)는 이것이 유일한 구성은 아니다. 첫 번째 예로서, 각 페이즈 간의 호환은 완전히 일반성을 상실하지 않는다. 두 번째 예로서, 4개의 전체 페이즈에 있어서 저항형 센서(31-1 내지 31-4)에 관한 저항 r1 내지 r4와 참조용 저항 Rref를 교체하여도 완전히 마찬가지의 결과를 얻을 수 있다. 마찬가지로, 각 페이즈 간에 있어서 선택하는 저항형 센서끼리를 교체하여도, 식 74 내지 77을 만족할 수 있다.

더 상세히 설명하면, 저항을 전압으로 변환하는 저항 검출 회로는 브리지 회로에 그치는 것이 아니라, 식 78 내지 80의 관계가 성립하는 저항 검출 회로이면 모두 본 발명의 장치에 적용 가능하다.

그런데, 상기한 식 74 내지 77은 WO2008/032741호 공보에 기재된 〔수 9〕와 매우 흡사하다. 그대로 〔수 9〕를 발췌하면, 이하와 같이 된다.

<식 81>

(α)=A+C=Hx+Hy+2Hz+√2n

<식 82>

(β)=A+D=Hx-Hy+2Hz+√2n

<식 83>

(γ)=B+D=-Hx-Hy+2Hz+√2n

<식 84>

(δ)=B+C=-Hx+Hy+2Hz+√2n

이 중, 식 74와 식 81은 (α)와 (노이즈 n을 제외하고) 완전히 동일한 식이다. 식 75와 식 76은 식 82와 식 84를 반대로 한 것과 마찬가지이지만, 식 75와 식 76의 교체는 상기한 바와 같이 설계 사항이므로, 본질적인 의미는 모두 동일하다.

한편, 식 76과 식 83은 부호가 서로 다르다. 이 부호의 차이는, 본 발명의 기술 대상에 대해서는, 상기한 특허문헌에 기재되는 자기 저항형 센서를 사용하고 있기 때문에 생기는 차이이며, 즉, 피할 수 없는 차이이다. 그러나, WO2008/032741호 공보에 기재된 발명에서는 부호의 반전이 가능하기 때문에, (γ)를 이하와 같이 다시 정의함으로써 식 76과 식 83은 마찬가지로 된다.

<식 85>

(γ)=-B-D

다음으로, 실시 형태 4의 구체예 1에 있어서, SN비가 어느 정도 개선될지에 대하여 고찰한다.

그로 인해, 우선 실시 형태 4의 구체예 1의 비교 대상인 시분할 처리의 경우의 각 페이즈에서의 신호 성분, 노이즈 성분을 이하와 같이 정의한다.

<식 86>

페이즈 1: V1(시분할)=ΔR1=X+Z±Ns±Na

<식 87>

페이즈 2: V2(시분할)=ΔR2=X-Z±Ns±Na

<식 88>

페이즈 3: V3(시분할)=ΔR3=Y+Z±Ns±Na

<식 89>

페이즈 4: V4(시분할)=ΔR4=Y-Z±Ns±Na

여기서, 각 식에 있어서의 처음의 등호(이컬)는 시분할 처리인 것에 기인한다. 2번째의 등호(이컬)는 식 63 내지 66으로부터 유도되는 것이다. 또한, ±Ns는 각 페이즈에서의 저항형 센서에 기인하는 노이즈, ±Na는 각 페이즈에서의 측정부(33)에서 발생하는 노이즈를 나타내는 것으로 한다. 또한, 이들 양 노이즈는, 소위 화이트 노이즈(백색 잡음), 즉 전체 주파수 대역에 대하여 일정값의 노이즈를 취하는 것으로 하고, 각 노이즈는 모두 서로 무상관인 것으로 한다.

각 축의 자장을 구하기 위해서, 식 86 내지 89에 나타내는 각 페이즈의 노이즈를 포함한 출력 전압에 대하여 식 71 내지 73을 적용하면, 다음 식이 얻어진다.

<식 90>

X축 자장(노이즈 포함함): X'=1/2·(2X±√2Ns±√2Na)

<식 91>

Y축 자장(노이즈 포함함): Y'=1/2·(2Y±√2Ns±√2Na)

<식 92>

Z축 자장(노이즈 포함함): Z'=1/4·(4Z±2Ns±2Na)

한편, 식 86 내지 89와 같이 각 페이즈에서의 신호 성분, 노이즈 성분을 정의하면, 본 발명의 구체예 1의 신호 처리, 즉 도 2 및 식 74 내지 77을 적용하였을 때의 각 페이즈에서의 신호 성분과 노이즈 성분은 이하와 같이 나타낼 수 있다.

<식 93>

페이즈 1: V1=ΔR1+ΔR3=(X+Z±Ns)+(Y+Z±Ns)±Na=X+Y+2Z±√2Ns±Na

<식 94>

페이즈 2: V2=ΔR3-ΔR2=(Y+Z±Ns)-(X-Z±Ns)±Na=-X+Y+2Z±√2Ns±Na

<식 95>

페이즈 3: V3=ΔR2+ΔR4=(X-Z±Ns)+(Y-Z±Ns)±Na=X+Y-2Z±√2Ns±Na

페이즈 4: V4=-ΔR4+ΔR1=-(Y-Z±Ns)+(X+Z±Ns)±Na=X-Y+2Z±√2Ns±Na

측정부(33)는 1개이기 때문에, 식 93 내지 96에서는, 각 페이즈에 있어서의 ±Na는 노이즈를 포함한 센서 신호 2개분의 합에 대하여 각 1개분이 더해진다. 또한, 센서 노이즈가 서로 무상관이기 때문에, 식 93 내지 96에서는, 2행째와 같이 변형될 수 있다.

그리고, 식 93 내지 96에 대하여, 상기한 식 78 내지 80에서 기재한 V1 내지 V4와 동일한 연산을 행하면, 노이즈를 포함한 각 축의 자장 X', Y', Z'는 이하와 같이 연산된다.

<식 97>

X축 자장(노이즈를 포함함): X'=1/4·(4X±2√2Ns±2Na)

<식 98>

Y축 자장(노이즈를 포함함): Y'=1/4·(4Y±2√2Ns±2Na)

<식 99>

Z축 자장(노이즈를 포함함): Z'=1/8·(8Z±2√2Ns±2Na)

식 97 내지 99와 식 90 내지 92를 비교하면, 이하와 같이 SN비가 변화하는 것을 알 수 있다.

X축 SN비: Ns에 대한 SN비는 동일. Na에 대한 SN비는 √2배 향상.

Y축 SN비: Ns에 대한 SN비는 동일. Na에 대한 SN비는 √2배 향상.

Z축 SN비: Ns에 대한 SN비는 √2배 향상. Na에 대한 SN비는 2배 향상.

여기서, 저항형 센서에 기인하는 노이즈 Ns는 매우 작은 것으로서 무시하고, 측정부(33)에 기인하는 노이즈 Na만을 생각한다. 또한, 시분할 처리일 때는 페이즈가 3개, 실시 형태 4의 구체예 1일 때에는 페이즈가 4개 필요한 것을 고려하고, 양자의 전체 페이즈(1 사이클)의 총 신호 처리 시간을 정렬시키도록 조정한다. 즉, 실시 형태 4의 구체예 1의 페이즈 1개당 처리 시간은, 시분할 처리의 4분의 3의 시간으로 단축할 수 있게 된다.

이때의 Na에 대한 SN비는, 모든 축에 대하여 상기의 √3/2배로 된다. 즉, 이하와 같이 모든 축에 대하여 향상하게 된다.

X축 SN비: Na에 대한 SN비는 √6/2배(약 1.22배) 향상.

Y축 SN비: Na에 대한 SN비는 √6/2배(약 1.22배) 향상.

Z축 SN비: Na에 대한 SN비는 √3배(약 1.73배) 향상.

따라서, 저항형 센서에 기인하는 노이즈가 매우 작고, 측정부(33)에 기인하는 노이즈와 비교하여 무시할 수 있는 것으로 하였을 때, 실시 형태 4의 구체예 1은 최대의 효과를 발휘한다.

(구체예 2)

다음으로, 실시 형태 4의 구체예 2에 대하여 설명한다.

이 구체예 2는, 도 19에 도시한 실시 형태 4에 있어서, 저항형 센서(31-1 내지 31-4)로서, 이하와 같은 출력 특성을 갖는 자기 저항형의 센서를 적용한 것이다.

<식 100>

ΔR1=X+Z+Yx=kx·Bx+kz·Bz+ky·By

<식 101>

ΔR2=X-Z+Yx=kx·Bx-kz·Bz+kyx·By

<식 102>

ΔR3=Y+Z+Xy=ky·By+kz·Bz+kxy·Bx

<식 103>

ΔR4=Y-Z+Xy=ky·By-kz·Bz+kxy·Bx

식 100 내지 103에 있어서, 식 63 내지 66에 있어서 설명한 파라미터는, 그 설명한 것과 동일한 의미이다. 새롭게 정의한 kxy 및 kyx는, 소위 타축 감도라 불리는 것이며, kxy는 X축의 자장이 Y축의 저항형 센서에 대하여 부여하는 감도, kyx는 Y축의 자장이 X축의 저항형 센서에 대하여 부여하는 감도이다. 따라서, 전술한 실시 형태 4의 구체예 1은, 실시 형태 4의 구체예 2의 특별한 경우(타축 감도가 없는 경우)이다.

또한, 식 100 내지 103에서 나타내는 바와 같은 출력 특성을 갖는 자기 저항형의 센서의 구체적인 내부 구성은, 일본 특허 공개 제2002-71381호 공보 등에 기재한 바와 같이 공지의 사실이다.

이 구체예 2에서는, 구체예 1과 마찬가지로, 검출 회로 형성부(32)가 도 20a 내지 도 20d에 도시한 바와 같은 저항 검출 회로(321 내지 324)를 시간순으로 형성하고, 저항 검출 회로(321 내지 324)의 출력 전압 V1 내지 V4를 측정부(33)에 있어서 각 시간순에 동기하여 측정한다. 이 결과, 3축 자장에 대하여 이하와 같이 각 페이즈에 있어서의 출력 전압이 변화한다.

<식 104>

페이즈 1: V1=ΔR1+ΔR3=(X+Yx)+(Y+Xy)+2Z

<식 105>

페이즈 2: V2=ΔR3-ΔR2=-(X+Yx)+(Y+Xy)+2Z

<식 106>

페이즈 3: V3=ΔR2+ΔR4=(X+Yx)+(Y+Xy)-2Z

<식 107>

페이즈 4: V4=-ΔR4+ΔR1=(X+Yx)-(Y+Xy)+2Z

이 관계식은, 출력 특성의 식 100 내지 103으로부터 명백해진 바와 같이, 실시 형태 4의 구체예 1에 있어서의 X를 X+Yx로, Y를 Y+Xy로 치환한 것만의 식으로 되어 있다. 따라서, 식 100 내지 107을 반대로 푸는 것에 의해, X+Yx와 Y+Xy와 Z를 각각 연산부(34)에서 연산할 수 있다.

이것을 구체적으로 기재하면, 이하와 같이 된다.

<식 108>

X+Yx=1/4·(V1-V2+V3+V4)

<식 109>

Y+Xy=1/4·(V1+V2+V3-V4)

<식 110>

Z=1/8·(V1+V2-V3+V4)

또한, 상기까지의 설명에서 명백해진 바와 같이, Bx, By, Bz 내지 X, Y, Z는, 특히 자장 성분값이 아니어도 되고, 4개의 저항형 센서에 대하여 식 100 내지 103의 출력 특성을 만족하는 센서이면 원래의 물리량은 자장으로 한정되지 않는다.

이 식 108 내지 110의 결과를 보면, 식 110에 의해 Z축의 자장은 이미 구해져 있다. 실제로는, 실시 형태 4의 구체예 1과 완전히 동일한 식이다. 즉, SN비의 향상에 대해서는 구체예 1과 완전히 동일한 결론이 성립된다.

한편, X축 자장과 Y축 자장을 구하기 위해서, 식 108 내지 110의 결과를 식 100 내지 103에 대입하고, X, Y, Xy 및 Yx를 소거하면, 이하의 2가지 등식이 유도된다.

<식 111>

V1-V2+V3+V4=4(X+Yx)=4(kx·Bx+kyx·By)=P1

<식 112>

V1+V2+V3-V4=4(Y+Xy)=4(kxy·Bx+ky·By)=P2

이 식 111, 112의 좌변은, 모두 측정에 의해 구해지는 양(P1 및 P2)이다. 또한, kx, ky, kxy, kyx도 모두 미리 구할 수 있는 상수이다. 따라서, 식 111, 112에 있어서의 미지의 양은 Bx와 By만이며, 이들을 구할 수 있다.

식 111, 112에서 정의한 P1 및 P2를 이용하여 구체적으로 기재하면, 이하와 같이 된다.

이와 같이, 실시 형태 4의 구체예 2에 의하면, 타축 감도가 존재하는 자기 저항형 센서에 대해서도, 3축 각축의 자장을 연산하는 것이 가능해진다.

이상 설명한 바와 같이, 본 발명의 실시 형태 4에 의하면, 검출 회로 형성부(32)가 물리량의 측정일 때, 4개의 저항형 센서(31-1 내지 31-4) 중 미리 정한 2개의 저항형 센서를 선택하고, 이 선택한 2개의 저항형 센서를 포함하는 미리 정한 저항 검출 회로(321 내지 324)를 형성하도록 하였다.

또한, 이 실시 형태 4에서는, 검출 회로 형성부(32)로부터의 출력 전압 V1 내지 V2에 대하여 선형 결합을 포함하는 연산에 의해 X축, Y축, Z축의 출력을 구하도록 하였다.

이로 인해, 이 실시 형태 4에 의하면, 복수의 저항 검출 회로를 필요로 하는 경우에, 구성 요소의 공통화를 도모하여 회로 규모 등의 소형화를 도모할 수 있을 뿐만 아니라, SN비의 개선에도 기여할 수 있다.

1-1 내지 1-4: 센서
2, 2A: 신호 반전부
2-1 내지 2-4: 스위치
3: 결합부
4: 측정부
4-1: 증폭부
4-2: AD 변환부
5: 연산부
11-1 내지 11-3: 가속도 센서
11-4 내지 11-6: 자기 센서
11-7 내지 11-10: 센서
12: 신호 증폭부
12-1 내지 12-4: 신호 증폭 회로
13-1 내지 13-10: 스위치
14: 결합부
15: 측정부
16: 연산부
21-1 내지 21-n: 센서
22, 22A: 신호 반전부
22-1 내지 22-n: 증폭·스위치
22-1a 내지 22-na: 스위치군
22-A: 증폭기
23: 결합부
24: 측정부
25: 연산부
31-1 내지 31-4: 저항형 센서
32: 검출 회로 형성부
33: 측정부
34: 연산부
321 내지 324: 저항 검출 회로

Claims (22)

1. 원하는 물리량에 기초하는 신호 성분을 포함한 복수의 물리량 신호 각각에 기초하는 복수의 요소 신호를, 상기 물리량 신호의 수 이상의 횟수만큼 결합하여 서로 상이한 결합 신호를 출력하는 결합부와,
   상기 결합부로부터 출력되는 결합 신호를 차례로 수취하는 측정부와,
   상기 측정부로부터 차례로 출력되는 상기 결합 신호에 기초하여 생성된 신호로부터 상기 원하는 물리량에 기초하는 신호 성분을 구하는 연산부
   를 구비하는 것을 특징으로 하는 신호 처리 장치.
2. 제1항에 있어서,
   상기 연산부는, 상기 측정부로부터 차례로 출력되는 상기 결합 신호를 선형 결합시키고, 그 선형 결합시킨 결과로부터 상기 원하는 물리량에 기초하는 신호 성분을 구하는 것을 특징으로 하는 신호 처리 장치.
3. 제2항에 있어서,
   상기 연산부에 있어서의 선형 결합 연산하는 변환과, 상기 결합부에 있어서의 결합 신호를 규정하는 변환이 서로 반대의 선형 변환인 것을 특징으로 하는 신호 처리 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 물리량 신호의 수가 4개 이상인 것을 특징으로 하는 신호 처리 장치.
5. 제3항에 있어서,
   상기 결합부에 있어서의 결합 신호의 출력 횟수가 상기 물리량 신호의 수와 동일함과 함께, 또한 상기 반대의 선형 변환이 서로 역행렬의 관계인 것을 특징으로 하는 신호 처리 장치.
6. 제1항 내지 제5항 중 어느 한 항에 있어서,
   상기 복수의 물리량 신호를 수취하고, 당해 물리량 신호 각각에 대응하는 상기 요소 신호 중, 미리 정한 신호에 대해서는, 상기 물리량 신호를 반전한 반전 신호를 상기 요소 신호로 하고, 나머지 신호에 대해서는 상기 물리량 신호를 반전하지 않고 비반전 신호를 상기 요소 신호로서 출력하는 신호 반전부를 더 구비하고,
   상기 결합부는, 상기 반전 신호와 상기 비반전 신호를 상기 물리량 신호의 수 이상의 횟수만큼 결합하여, 상기 결합 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
7. 제6항에 있어서,
   상기 신호 반전부는,
   상기 복수의 물리량 신호를 수취하고, 당해 물리량 신호 중 1개 이상의 신호에 대해서는, 상기 물리량 신호를 소정의 증폭률로 증폭하고, 나머지 신호에 대해서는 상기 물리량 신호를, 그대로, 또는 상기 소정의 증폭률과는 상이한 증폭률로 증폭하는 증폭 처리를 행하고, 또한,
   상기 복수의 물리량 신호 중, 미리 정한 신호에 대해서는, 상기 물리량 신호를 반전하여 반전 신호로 하고, 나머지 신호에 대해서는 상기 물리량 신호를 반전하지 않고 비반전 신호로 하는 반전 처리를 행하고,
   상기 물리량 신호 각각에 대하여 상기 증폭 처리 및 상기 반전 처리를 행한 신호를 상기 요소 신호로서 출력하고,
   상기 결합부는, 상기 요소 신호 중, 상기 반전 신호로 이루어지는 요소 신호와 상기 비반전 신호로 이루어지는 요소 신호를 상기 물리량 신호의 수 이상의 횟수만큼 결합하여, 상기 결합 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
8. 제7항에 있어서,
   상기 신호 반전부는, 상기 물리량 신호 각각에 대응하는 요소 신호 중, 가장 SN비가 작은 신호를 절댓값으로 1.0보다도 큰 소정의 증폭률로 증폭하고, 나머지 신호를, 그대로, 또는, 상기 소정의 증폭률보다도 절댓값이 작은 증폭률로 증폭하는 것을 특징으로 하는 신호 처리 장치.
9. 제7항에 있어서,
   상기 신호 반전부는, 상기 물리량 신호 각각에 대응하는 요소 신호 중, 가장 SN비가 작은 신호를 그대로 출력하고, 나머지 신호를 절댓값으로 1.0보다도 작은 소정의 증폭률로 증폭하는 것을 특징으로 하는 신호 처리 장치.
10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 물리량 신호의 수가 N개(단, N은 5 이상의 정수) 이상이며,
    상기 신호 반전부는, 상기 미리 정한 신호를 ((N/2)-1)배로 반전 증폭하여 반전 신호로 하는 것을 특징으로 하는 신호 처리 장치.
11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 연산부는, 상기 결합부로부터 출력되는 결합 신호와, 소정의 계수를 선형 결합한 선형 결합 데이터에 기초하여 상기 원하는 물리량에 기초하는 신호 성분을 구하도록 되어 있으며, 상기 계수는, 0을 포함하지 않고, 또한, 절댓값이 모두 동등한 것을 특징으로 하는 신호 처리 장치.
12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 물리량 신호가, 상이한 물리량을 계측하는 적어도 2종류의 센서로부터 출력되는 신호인 것을 특징으로 하는 신호 처리 장치.
13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 물리량 신호가, 2개 이상의 센서로부터 출력되는 신호이며, 상기 2개 이상의 센서에는, 감도 및 SN비 중 적어도 한쪽이 다른 센서와 상이한 센서가 포함되는 것을 특징으로 하는 신호 처리 장치.
14. 특정한 물리량을 검지하고, 당해 검지량에 따라서 저항이 변화되는 복수의 저항형 센서와,
    상기 복수의 저항형 센서 중 미리 정한 2개 이상의 저항형 센서를 선택하고, 당해 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로를 형성하는 검출 회로 형성부와,
    당해 형성된 저항 검출 회로의 출력 신호를 차례로 수취하는 측정부와,
    상기 측정부로부터 차례로 출력되는 출력 신호에 대하여 선형 결합을 포함하는 연산에 의해 상기 물리량을 구하는 연산부
    를 구비하는 것을 특징으로 하는 신호 처리 장치.
15. 제14항에 있어서,
    상기 검출 회로 형성부는, 상기 복수의 저항형 센서 중에서 시간마다 상이한 2개 이상의 저항형을 선택하고, 당해 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로를 형성하는 것을 특징으로 하는 신호 처리 장치.
16. 제14항 또는 제15항에 있어서,
    상기 복수의 저항형 센서는 3개 이상의 저항형 센서인 것을 특징으로 하는 신호 처리 장치.
17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 검출 회로 형성부는, 상기 복수의 저항형 센서 중, 미리 정한 서로 독립적인 물리량을 검지하는 2개 이상의 저항형 센서를 선택하고, 당해 선택한 2개 이상의 저항형 센서를 포함하는 미리 정한 저항 검출 회로를 형성하는 것을 특징으로 하는 신호 처리 장치.
18. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 선택된 2개 이상의 저항형 센서는, 직교하는 2축 이상의 물리량 또는 2종 이상의 물리량을 동시에 검지하고, 당해 검지량에 따른 저항 변화를 하는 센서인 것을 특징으로 하는 신호 처리 장치.
19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 연산부는, 상기 특정한 물리량의 직교하는 2축 또는 3축 방향의 성분을 연산하는 것을 특징으로 하는 신호 처리 장치.
20. 제14항 내지 제19항 중 어느 한 항에 있어서,
    상기 특정한 물리량은, 자장(磁場)인 것을 특징으로 하는 신호 처리 장치.
21. 제14항 내지 제20항 중 어느 한 항에 있어서,
    상기 저항 검출 회로는, 하프 브리지 회로 및 풀 브리지 회로 중 어느 하나로 구성되고,
    상기 검출 회로 형성부는, 상기 하프 브리지 회로와 풀 브리지 회로를 교대로 형성하는 것을 특징으로 하는 신호 처리 장치.
22. 제14항 내지 제21항 중 어느 한 항에 있어서,
    상기 연산부는, 상기 측정부에서 차례로 수취한 상기 저항 검출 회로로부터의 출력 신호와, 상기 저항 검출 회로로부터의 출력 신호에 대응하는 계수를 선형 결합시켜서 선형 결합 데이터를 생성하는 것을 특징으로 하는 신호 처리 장치.

Images