JP4276745B2 - ２つのａ／ｄ変換器を有する信号合成回路 - Google Patents
２つのａ／ｄ変換器を有する信号合成回路 Download PDFInfo
- Publication number
- JP4276745B2 JP4276745B2 JP24089399A JP24089399A JP4276745B2 JP 4276745 B2 JP4276745 B2 JP 4276745B2 JP 24089399 A JP24089399 A JP 24089399A JP 24089399 A JP24089399 A JP 24089399A JP 4276745 B2 JP4276745 B2 JP 4276745B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- input
- digital
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ入力信号を反転する第１の反転回路と、当該第１の反転回路により反転されたアナログ信号を反転する第２の反転回路と、これら第１及び第２の反転回路の出力信号それぞれを入力し、デジタル信号に変換するＡ／Ｄ変換器と、他のアナログ入力信号を反転する第３の反転回路と、当該第３の反転回路により反転された他のアナログ信号を反転する第４の反転回路と、これら第３及び第４の反転回路の出力信号それぞれを入力し、他のデジタル信号に変換する他のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器のデジタル出力信号及び前記他のＡ／Ｄ変換器の他のデジタル出力信号を合成するデジタルミキサ回路とを有する信号合成回路に関する。
【０００２】
【従来の技術】
従来より、２つのアナログ信号、例えば同期信号とビデオ信号とをそれぞれデジタル信号に変換した後で合成するために、冒頭に述べたような２個のＡ／Ｄ変換器とデジタルミキサ回路とを有する信号合成回路が用いられている。図２は、２個のＡ／Ｄ変換器とデジタルミキサ回路とによる従来の信号合成回路の回路ブロック図である。入力端子１からのアナログ入力信号が第１の反転回路３により反転され、Ａ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転された入力信号はさらに第２の反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。入力端子２からの他のアナログ入力信号も同様にして、第３及び第４の反転回路６，７及び他のＡ／Ｄ変換器ＡＤＣ２により他のデジタル信号に変換され、デジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。これら２つのデジタル入力信号は、当該デジタルミキサ回路１０により合成されて１つのデジタル信号として出力される。
【０００３】
この２つのＡ／Ｄ変換器を有するデジタル合成信号回路は、１つのアナログ入力信号を１つのデジタル信号に変換する場合にも利用できる。この場合は、一方のＡ／Ｄ変換器をデジタル信号に変換するために使用し、他方のＡ／Ｄ変換器の入力を０Ｖにすればよい。
【０００４】
ところで、これらＡ／Ｄ変換器は直線性、すなわちアナログ入力信号のレベルに対応してデジタル出力信号のレベルが比例しているのが理想的であるが、実際のＡ／Ｄ変換器では非直線性である場合がある。例えば、１Ｖのアナログ信号がＡ／Ｄ変換器に入力され、当該Ａ／Ｄ変換器の出力信号が本来１Ｖに対応するデジタル出力信号が出力されるべきところ、０．８Ｖのレベルに対応するデジタル出力信号が出力される場合である。同一の型名のＡ／Ｄ変換器の場合、又は１つのＩＣの中にこれらのＡ／Ｄ変換器が含まれる場合等では、これらのＡ／Ｄ変換器は、同様な非直線性を有することが多い。
【０００５】
本発明者は、１つのアナログ信号を１つのデジタル信号に変換する場合に、２つのＡ／Ｄ変換器を使用してこれら２つのＡ／Ｄ変換器の非直線性による出力信号の歪みを補償するデジタル信号合成回路を発明した。さらに、この回路によると、Ｓ／Ｎ比の改善効果も得られることがわかった。
【０００６】
【発明が解決しようとする課題】
本願発明は、２つのアナログ入力信号が入力される場合はこれらの信号をデジタル信号に変換した後で１つのデジタル信号に合成できる機能を有するとともに、１つのアナログ入力信号が入力される場合は２つのＡ／Ｄ変換器の非直線性による出力信号の歪みを補償し、このアナログ入力信号をＳ／Ｎ比が約３ｄＢ改善されたデジタル信号に変換する機能を有するＡ／Ｄ変換器を提供することを目的とする。
【０００７】
この目的のため、本願発明の好適な実施例は、前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器が正の入力部及び負の入力部をそれぞれ有し、前記信号合成回路はさらに前記他のＡ／Ｄ変換器と結合するデジタル反転回路を有し、前記アナログ入力信号のみを前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器によりデジタル出力信号に変換する場合は、前記Ａ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記Ａ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記他のＡ／Ｄ変換器のデジタル出力が前記デジタル反転回路により反転されることを特徴とする。
【０００８】
Ａ／Ｄ変換器の正の入力部及び負の入力部にそれぞれアナログ入力信号及び反転されたアナログ入力信号が入力する。差動入力形式のＡ／Ｄ変換器の非直線性によりアナログ入力信号がデジタル出力信号に非直線的に変換される。例えば、１Ｖのアナログ入力信号に対して０．８Ｖの出力レベルに対応するデジタル出力信号に変換される。一方、他のＡ／Ｄ変換器では、正の入力部に反転されたアナログ入力信号が入力され、負の入力部にはアナログ入力信号が入力されるので、前記Ａ／Ｄ変換器による非直線性とほぼ同一の非直線性でアナログ入力信号がデジタル出力信号に変換され、デジタル反転回路により当該非直線性が反転された特性を持つ反転されたデジタル出力信号が出力される。例えば、１Ｖのアナログ入力信号に対してデジタル反転回路から１．２Ｖの出力レベルに対応するデジタル出力信号が出力される。これら２つのＡ／Ｄ変換器の出力信号がデジタルミキサ回路により合成されるので、これら２つのＡ／Ｄ変換器の非直線性がキャンセルされることになる。さらに、当該１つのアナログ入力信号が２つのＡ／Ｄ変換器によりデジタル信号に変換された後でデジタルミキサ回路により重畳されるので、ランダム雑音が約３ｄＢ低減される。
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【０００９】
図１は、本発明の一実施形態のＡ／Ｄ変換器を示すブロック回路図である。回路構成は、以下の通りである。
【００１０】
反転回路３は抵抗２１、２２及び増幅器１２を有し、当該増幅器１２は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２１を介してアナログ入力信号が与えられる入力端子１及び抵抗２２を介して当該増幅器１２の出力端子と結合されている反転入力端子と、抵抗２２を介して前記反転入力端子と結合され、並びにスイッチＳ１及びスイッチＳ２のそれぞれ一方の入力部Ｓ１０及びＳ２１に接続されている出力端子とを有する。この増幅器１２の出力端子は、反転回路３の出力端子でもある。スイッチＳ１の他方の入力部Ｓ１１は増幅器１３の出力端子と接続され、スイッチＳ１の出力部は抵抗２３を介して反転回路４の反転入力端子と結合され、さらにＡ／Ｄ変換器ＡＤＣ１の負の入力部に接続されている。反転回路４は、抵抗２３，２４及び増幅器１４を有し、当該増幅器１４は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２３を介してスイッチ１の出力部及び抵抗２４を介して当該増幅器１４の出力端子と結合されている反転入力端子と、抵抗２４を介して反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に接続されている出力端子とを有する。Ａ／Ｄ変換器ＡＤＣ１の出力部は、デジタルボリューム８を介してデジタルミキサ回路１０に結合される。
【００１１】
反転回路６は抵抗２５，２６及び増幅器１３を有し、当該増幅器１３は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２５を介して他のアナログ入力信号が与えられる端子２及び抵抗２６を介して当該反転回路の出力端子と結合されている反転入力端子と、抵抗２６を介して反転入力端子と結合され、並びにスイッチＳ１及びスイッチＳ２のそれぞれ一方の入力部Ｓ１１及びＳ２０に接続されている出力端子とを有する。この増幅器１３の出力端子は、反転回路６の出力端子でもある。スイッチＳ２の他方の入力部Ｓ２１は増幅器１２の出力端子と接続され、スイッチＳ２の出力部は抵抗２７を介して増幅器１５の反転入力端子と結合され、さらにＡ／Ｄ変換器ＡＤＣ２の正の入力部に接続されている。反転回路７は抵抗２７，２８及び増幅器１５を有し、当該増幅器１５は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２７を介してスイッチＳ２の出力部及び抵抗２８を介して当該増幅器１５の出力端子と結合されている反転入力端子と、抵抗２８を介して反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に接続されている出力端子とを有する。Ａ／Ｄ変換器ＡＤＣ２の出力端子は、デジタル反転回路１１及びデジタルボリューム９を介してデジタルミキサ回路１０に結合されている。
【００１２】
スイッチＳ１は、（図示しない）制御信号ＣＴＲ１によりスイッチＳ１の出力端子が入力部Ｓ１０又はＳ１１の何れかと結合される。制御信号ＣＴＲ１がハイレベルのときは入力部Ｓ１１に結合され、制御信号ＣＴＲ１がロウレベルのときは入力部Ｓ１０に結合される。スイッチＳ２も同様に、（図示しない）制御信号ＣＴＲ２によりスイッチＳ２の出力端子が入力部Ｓ２０又はＳ２１の何れかと結合される。制御信号ＣＴＲ２がハイレベルのときは入力部Ｓ２１に結合され、制御信号ＣＴＲ２がロウレベルのときは入力部Ｓ２０に結合される。
【００１３】
次に、この回路の動作について説明する。１つのアナログ入力信号をデジタル信号に変換する場合の回路動作は以下の通りである。この場合、スイッチＳ１の制御信号ＣＴＲ１はロウレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２はハイレベルである。以下の動作説明から明らかなように、スイッチＳ１の制御信号ＣＴＲ１がハイレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２がロウレベルであっても同様の効果が得られることは説明するまでもないであろう。
【００１４】
入力端子１にアナログ入力信号が入力され、反転回路３により反転される。反転されたアナログ入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転されたアナログ入力信号はさらに反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。さらに、反転回路３の出力信号である、前記反転された入力信号はスイッチＳ２を介してＡ／Ｄ変換器ＡＤＣ２の正の入力部に入力される。反転されたアナログ入力信号はさらに反転回路７により反転されて、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ２は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタル反転回路１１により反転されてデジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。デジタルミキサ回路１０に入力される、デジタルボリューム８からのデジタル信号とデジタルボリューム９からのデジタル信号は同じ信号なので、同じ信号が加算されることによりランダムノイズが約３ｄＢ低減されることになる。このとき、デジタルミキサ回路１０の出力信号を正規化するために、前記制御信号ＣＴＲ１及びＣＴＲ２がそれぞれロウレベル及びハイレベルのときは、デジタルボリューム８及び９の出力信号の大きさが通常の半分であってもよい。また、Ａ／Ｄ変換器ＡＤＣ１による非直線性とほぼ同一の非直線性でアナログ入力信号がＡ／Ｄ変換器ＡＤＣ２によりデジタル出力信号に変換され、デジタル反転回路１１により前記非直線性が反転された特性を持つ、反転されたデジタル出力信号が出力されて、これら２つのＡ／Ｄ変換器ＡＤＣ１及びＡＤＣ２の出力信号がデジタルミキサ回路１０により合成されるので、これら２つのＡ／Ｄ変換器の非直線性がキャンセルされることになる。
【００１５】
２つのアナログ入力信号を２つのデジタル信号に変換した後で合成する場合の回路動作は以下の通りである。この場合、スイッチＳ１の制御信号ＣＴＲ１はロウレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２もロウレベルである。以下の動作説明から明らかなように、スイッチＳ１の制御信号ＣＴＲ１がハイレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２がハイレベルであっても同様の効果が得られることは説明するまでもないであろう。
【００１６】
入力端子１にアナログ入力信号が入力され、反転回路３により反転される。反転されたアナログ入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転されたアナログ入力信号はさらに反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。
【００１７】
入力端子２に他のアナログ入力信号が入力され、反転回路６により反転される。反転された他のアナログ入力信号は、スイッチＳ２を介してＡ／Ｄ変換器ＡＤＣ２の正の入力部に入力される。反転された他のアナログ入力信号はさらに反転回路７により反転されて、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ２は、これら差動入力信号を他のデジタル信号に変換にする。他のデジタル信号に変換された信号は、デジタル反転回路１１により反転され、デジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。デジタルボリューム８からのデジタル信号とデジタルボリューム９からの他のデジタル信号とは、デジタルミキサ回路により合成されて、デジタル合成出力信号となる。
【００１８】
【発明の効果】
以上説明したように、本発明による信号合成回路は、２つのアナログ信号を２つのデジタル信号に変換した後で合成する機能と、１つのアナログ入力信号が入力される場合は２つのＡ／Ｄ変換器の非直線性を補償しさらに、このアナログ入力信号をＳ／Ｎ比が約３ｄＢ改善されたデジタル信号として変換できる機能とを有する。
【図面の簡単な説明】
【図１】本発明の一実施形態のデジタル信号合成回路を示すブロック回路図である。
【図２】従来のデジタル信号合成回路を示すブロック回路図である。
【符号の説明】
１、２ 入力端子
３，４，６，７ 反転回路
８，９ デジタルボリューム
１０ デジタルミキサ回路
１１ デジタル反転回路
１２，１３，１４，１５ 増幅器
２１−２８ 抵抗
【発明の属する技術分野】
本発明は、アナログ入力信号を反転する第１の反転回路と、当該第１の反転回路により反転されたアナログ信号を反転する第２の反転回路と、これら第１及び第２の反転回路の出力信号それぞれを入力し、デジタル信号に変換するＡ／Ｄ変換器と、他のアナログ入力信号を反転する第３の反転回路と、当該第３の反転回路により反転された他のアナログ信号を反転する第４の反転回路と、これら第３及び第４の反転回路の出力信号それぞれを入力し、他のデジタル信号に変換する他のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器のデジタル出力信号及び前記他のＡ／Ｄ変換器の他のデジタル出力信号を合成するデジタルミキサ回路とを有する信号合成回路に関する。
【０００２】
【従来の技術】
従来より、２つのアナログ信号、例えば同期信号とビデオ信号とをそれぞれデジタル信号に変換した後で合成するために、冒頭に述べたような２個のＡ／Ｄ変換器とデジタルミキサ回路とを有する信号合成回路が用いられている。図２は、２個のＡ／Ｄ変換器とデジタルミキサ回路とによる従来の信号合成回路の回路ブロック図である。入力端子１からのアナログ入力信号が第１の反転回路３により反転され、Ａ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転された入力信号はさらに第２の反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。入力端子２からの他のアナログ入力信号も同様にして、第３及び第４の反転回路６，７及び他のＡ／Ｄ変換器ＡＤＣ２により他のデジタル信号に変換され、デジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。これら２つのデジタル入力信号は、当該デジタルミキサ回路１０により合成されて１つのデジタル信号として出力される。
【０００３】
この２つのＡ／Ｄ変換器を有するデジタル合成信号回路は、１つのアナログ入力信号を１つのデジタル信号に変換する場合にも利用できる。この場合は、一方のＡ／Ｄ変換器をデジタル信号に変換するために使用し、他方のＡ／Ｄ変換器の入力を０Ｖにすればよい。
【０００４】
ところで、これらＡ／Ｄ変換器は直線性、すなわちアナログ入力信号のレベルに対応してデジタル出力信号のレベルが比例しているのが理想的であるが、実際のＡ／Ｄ変換器では非直線性である場合がある。例えば、１Ｖのアナログ信号がＡ／Ｄ変換器に入力され、当該Ａ／Ｄ変換器の出力信号が本来１Ｖに対応するデジタル出力信号が出力されるべきところ、０．８Ｖのレベルに対応するデジタル出力信号が出力される場合である。同一の型名のＡ／Ｄ変換器の場合、又は１つのＩＣの中にこれらのＡ／Ｄ変換器が含まれる場合等では、これらのＡ／Ｄ変換器は、同様な非直線性を有することが多い。
【０００５】
本発明者は、１つのアナログ信号を１つのデジタル信号に変換する場合に、２つのＡ／Ｄ変換器を使用してこれら２つのＡ／Ｄ変換器の非直線性による出力信号の歪みを補償するデジタル信号合成回路を発明した。さらに、この回路によると、Ｓ／Ｎ比の改善効果も得られることがわかった。
【０００６】
【発明が解決しようとする課題】
本願発明は、２つのアナログ入力信号が入力される場合はこれらの信号をデジタル信号に変換した後で１つのデジタル信号に合成できる機能を有するとともに、１つのアナログ入力信号が入力される場合は２つのＡ／Ｄ変換器の非直線性による出力信号の歪みを補償し、このアナログ入力信号をＳ／Ｎ比が約３ｄＢ改善されたデジタル信号に変換する機能を有するＡ／Ｄ変換器を提供することを目的とする。
【０００７】
この目的のため、本願発明の好適な実施例は、前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器が正の入力部及び負の入力部をそれぞれ有し、前記信号合成回路はさらに前記他のＡ／Ｄ変換器と結合するデジタル反転回路を有し、前記アナログ入力信号のみを前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器によりデジタル出力信号に変換する場合は、前記Ａ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記Ａ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記他のＡ／Ｄ変換器のデジタル出力が前記デジタル反転回路により反転されることを特徴とする。
【０００８】
Ａ／Ｄ変換器の正の入力部及び負の入力部にそれぞれアナログ入力信号及び反転されたアナログ入力信号が入力する。差動入力形式のＡ／Ｄ変換器の非直線性によりアナログ入力信号がデジタル出力信号に非直線的に変換される。例えば、１Ｖのアナログ入力信号に対して０．８Ｖの出力レベルに対応するデジタル出力信号に変換される。一方、他のＡ／Ｄ変換器では、正の入力部に反転されたアナログ入力信号が入力され、負の入力部にはアナログ入力信号が入力されるので、前記Ａ／Ｄ変換器による非直線性とほぼ同一の非直線性でアナログ入力信号がデジタル出力信号に変換され、デジタル反転回路により当該非直線性が反転された特性を持つ反転されたデジタル出力信号が出力される。例えば、１Ｖのアナログ入力信号に対してデジタル反転回路から１．２Ｖの出力レベルに対応するデジタル出力信号が出力される。これら２つのＡ／Ｄ変換器の出力信号がデジタルミキサ回路により合成されるので、これら２つのＡ／Ｄ変換器の非直線性がキャンセルされることになる。さらに、当該１つのアナログ入力信号が２つのＡ／Ｄ変換器によりデジタル信号に変換された後でデジタルミキサ回路により重畳されるので、ランダム雑音が約３ｄＢ低減される。
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【０００９】
図１は、本発明の一実施形態のＡ／Ｄ変換器を示すブロック回路図である。回路構成は、以下の通りである。
【００１０】
反転回路３は抵抗２１、２２及び増幅器１２を有し、当該増幅器１２は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２１を介してアナログ入力信号が与えられる入力端子１及び抵抗２２を介して当該増幅器１２の出力端子と結合されている反転入力端子と、抵抗２２を介して前記反転入力端子と結合され、並びにスイッチＳ１及びスイッチＳ２のそれぞれ一方の入力部Ｓ１０及びＳ２１に接続されている出力端子とを有する。この増幅器１２の出力端子は、反転回路３の出力端子でもある。スイッチＳ１の他方の入力部Ｓ１１は増幅器１３の出力端子と接続され、スイッチＳ１の出力部は抵抗２３を介して反転回路４の反転入力端子と結合され、さらにＡ／Ｄ変換器ＡＤＣ１の負の入力部に接続されている。反転回路４は、抵抗２３，２４及び増幅器１４を有し、当該増幅器１４は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２３を介してスイッチ１の出力部及び抵抗２４を介して当該増幅器１４の出力端子と結合されている反転入力端子と、抵抗２４を介して反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に接続されている出力端子とを有する。Ａ／Ｄ変換器ＡＤＣ１の出力部は、デジタルボリューム８を介してデジタルミキサ回路１０に結合される。
【００１１】
反転回路６は抵抗２５，２６及び増幅器１３を有し、当該増幅器１３は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２５を介して他のアナログ入力信号が与えられる端子２及び抵抗２６を介して当該反転回路の出力端子と結合されている反転入力端子と、抵抗２６を介して反転入力端子と結合され、並びにスイッチＳ１及びスイッチＳ２のそれぞれ一方の入力部Ｓ１１及びＳ２０に接続されている出力端子とを有する。この増幅器１３の出力端子は、反転回路６の出力端子でもある。スイッチＳ２の他方の入力部Ｓ２１は増幅器１２の出力端子と接続され、スイッチＳ２の出力部は抵抗２７を介して増幅器１５の反転入力端子と結合され、さらにＡ／Ｄ変換器ＡＤＣ２の正の入力部に接続されている。反転回路７は抵抗２７，２８及び増幅器１５を有し、当該増幅器１５は、基準電圧Ｖｒｅｆが与えられる非反転入力端子と、抵抗２７を介してスイッチＳ２の出力部及び抵抗２８を介して当該増幅器１５の出力端子と結合されている反転入力端子と、抵抗２８を介して反転入力端子と結合され、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に接続されている出力端子とを有する。Ａ／Ｄ変換器ＡＤＣ２の出力端子は、デジタル反転回路１１及びデジタルボリューム９を介してデジタルミキサ回路１０に結合されている。
【００１２】
スイッチＳ１は、（図示しない）制御信号ＣＴＲ１によりスイッチＳ１の出力端子が入力部Ｓ１０又はＳ１１の何れかと結合される。制御信号ＣＴＲ１がハイレベルのときは入力部Ｓ１１に結合され、制御信号ＣＴＲ１がロウレベルのときは入力部Ｓ１０に結合される。スイッチＳ２も同様に、（図示しない）制御信号ＣＴＲ２によりスイッチＳ２の出力端子が入力部Ｓ２０又はＳ２１の何れかと結合される。制御信号ＣＴＲ２がハイレベルのときは入力部Ｓ２１に結合され、制御信号ＣＴＲ２がロウレベルのときは入力部Ｓ２０に結合される。
【００１３】
次に、この回路の動作について説明する。１つのアナログ入力信号をデジタル信号に変換する場合の回路動作は以下の通りである。この場合、スイッチＳ１の制御信号ＣＴＲ１はロウレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２はハイレベルである。以下の動作説明から明らかなように、スイッチＳ１の制御信号ＣＴＲ１がハイレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２がロウレベルであっても同様の効果が得られることは説明するまでもないであろう。
【００１４】
入力端子１にアナログ入力信号が入力され、反転回路３により反転される。反転されたアナログ入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転されたアナログ入力信号はさらに反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。さらに、反転回路３の出力信号である、前記反転された入力信号はスイッチＳ２を介してＡ／Ｄ変換器ＡＤＣ２の正の入力部に入力される。反転されたアナログ入力信号はさらに反転回路７により反転されて、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ２は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタル反転回路１１により反転されてデジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。デジタルミキサ回路１０に入力される、デジタルボリューム８からのデジタル信号とデジタルボリューム９からのデジタル信号は同じ信号なので、同じ信号が加算されることによりランダムノイズが約３ｄＢ低減されることになる。このとき、デジタルミキサ回路１０の出力信号を正規化するために、前記制御信号ＣＴＲ１及びＣＴＲ２がそれぞれロウレベル及びハイレベルのときは、デジタルボリューム８及び９の出力信号の大きさが通常の半分であってもよい。また、Ａ／Ｄ変換器ＡＤＣ１による非直線性とほぼ同一の非直線性でアナログ入力信号がＡ／Ｄ変換器ＡＤＣ２によりデジタル出力信号に変換され、デジタル反転回路１１により前記非直線性が反転された特性を持つ、反転されたデジタル出力信号が出力されて、これら２つのＡ／Ｄ変換器ＡＤＣ１及びＡＤＣ２の出力信号がデジタルミキサ回路１０により合成されるので、これら２つのＡ／Ｄ変換器の非直線性がキャンセルされることになる。
【００１５】
２つのアナログ入力信号を２つのデジタル信号に変換した後で合成する場合の回路動作は以下の通りである。この場合、スイッチＳ１の制御信号ＣＴＲ１はロウレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２もロウレベルである。以下の動作説明から明らかなように、スイッチＳ１の制御信号ＣＴＲ１がハイレベルであり、一方スイッチＳ２の制御信号ＣＴＲ２がハイレベルであっても同様の効果が得られることは説明するまでもないであろう。
【００１６】
入力端子１にアナログ入力信号が入力され、反転回路３により反転される。反転されたアナログ入力信号は、スイッチＳ１を介してＡ／Ｄ変換器ＡＤＣ１の負の入力部に入力される。反転されたアナログ入力信号はさらに反転回路４により反転されて、Ａ／Ｄ変換器ＡＤＣ１の正の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ１は、これら差動入力信号をデジタル信号に変換にする。デジタル信号に変換された信号は、デジタルボリューム８により大きさが調整された後で、デジタルミキサ回路１０に入力される。
【００１７】
入力端子２に他のアナログ入力信号が入力され、反転回路６により反転される。反転された他のアナログ入力信号は、スイッチＳ２を介してＡ／Ｄ変換器ＡＤＣ２の正の入力部に入力される。反転された他のアナログ入力信号はさらに反転回路７により反転されて、Ａ／Ｄ変換器ＡＤＣ２の負の入力部に入力される。Ａ／Ｄ変換器ＡＤＣ２は、これら差動入力信号を他のデジタル信号に変換にする。他のデジタル信号に変換された信号は、デジタル反転回路１１により反転され、デジタルボリューム９により大きさが調整された後で、デジタルミキサ回路１０に入力される。デジタルボリューム８からのデジタル信号とデジタルボリューム９からの他のデジタル信号とは、デジタルミキサ回路により合成されて、デジタル合成出力信号となる。
【００１８】
【発明の効果】
以上説明したように、本発明による信号合成回路は、２つのアナログ信号を２つのデジタル信号に変換した後で合成する機能と、１つのアナログ入力信号が入力される場合は２つのＡ／Ｄ変換器の非直線性を補償しさらに、このアナログ入力信号をＳ／Ｎ比が約３ｄＢ改善されたデジタル信号として変換できる機能とを有する。
【図面の簡単な説明】
【図１】本発明の一実施形態のデジタル信号合成回路を示すブロック回路図である。
【図２】従来のデジタル信号合成回路を示すブロック回路図である。
【符号の説明】
１、２ 入力端子
３，４，６，７ 反転回路
８，９ デジタルボリューム
１０ デジタルミキサ回路
１１ デジタル反転回路
１２，１３，１４，１５ 増幅器
２１−２８ 抵抗
Claims (1)
- アナログ入力信号を反転する第１の反転回路と、当該第１の反転回路により反転されたアナログ入力信号を反転する第２の反転回路と、これら第１及び第２の反転回路の出力信号それぞれを入力し、デジタル出力信号に変換するＡ／Ｄ変換器と、他のアナログ入力信号を反転する第３の反転回路と、当該第３の反転回路により反転された他のアナログ入力信号を反転する第４の反転回路と、これら第３及び第４の反転回路の出力信号それぞれを入力し、他のデジタル出力信号に変換する他のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の前記デジタル出力信号及び前記他のＡ／Ｄ変換器の前記他のデジタル出力信号を合成するデジタルミキサ回路とを有する信号合成回路において、前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器が正の入力部及び負の入力部をそれぞれ有し、前記信号合成回路はさらに前記他のＡ／Ｄ変換器と結合するデジタル反転回路を有し、前記アナログ入力信号のみを前記Ａ／Ｄ変換器及び前記他のＡ／Ｄ変換器によりデジタル出力信号に変換する場合は、前記Ａ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記Ａ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記正の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記反転されたアナログ入力信号が入力され、前記他のＡ／Ｄ変換器の前記負の入力部には、前記第１ないし第４の反転回路の少なくとも１つを介して前記アナログ入力信号が入力され、前記他のＡ／Ｄ変換器のデジタル出力が前記デジタル反転回路により反転されることを特徴とする信号合成回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24089399A JP4276745B2 (ja) | 1999-08-27 | 1999-08-27 | ２つのａ／ｄ変換器を有する信号合成回路 |
| US09/640,733 US6888852B1 (en) | 1999-08-27 | 2000-08-17 | Signal combining circuit having two A/D converters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24089399A JP4276745B2 (ja) | 1999-08-27 | 1999-08-27 | ２つのａ／ｄ変換器を有する信号合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069005A JP2001069005A (ja) | 2001-03-16 |
| JP4276745B2 true JP4276745B2 (ja) | 2009-06-10 |
Family
ID=17066263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24089399A Expired - Fee Related JP4276745B2 (ja) | 1999-08-27 | 1999-08-27 | ２つのａ／ｄ変換器を有する信号合成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6888852B1 (ja) |
| JP (1) | JP4276745B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5558276B2 (ja) * | 2010-09-10 | 2014-07-23 | 株式会社タムラ製作所 | 音声処理装置 |
| KR101564181B1 (ko) * | 2012-02-03 | 2015-10-28 | 아사히 가세이 가부시키가이샤 | 신호 처리 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340831A (ja) * | 1998-05-29 | 1999-12-10 | Toa Corp | 高精度ａ／ｄ変換器 |
-
1999
- 1999-08-27 JP JP24089399A patent/JP4276745B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-17 US US09/640,733 patent/US6888852B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001069005A (ja) | 2001-03-16 |
| US6888852B1 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JP3068871B2 (ja) | アナログ‐ディジタル変換器 | |
| JPS634720A (ja) | デイジタル・アナログ変換器 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JP4276745B2 (ja) | ２つのａ／ｄ変換器を有する信号合成回路 | |
| US6963238B2 (en) | Level shift circuit | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH0484520A (ja) | Ａｄ変換装置 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| US6710731B1 (en) | Apparatus and method for a digital to analog converter architecture | |
| JPH0446016B2 (ja) | ||
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JPS61242119A (ja) | Ｄ／ａ変換装置 | |
| JPH0427222Y2 (ja) | ||
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JPH0516739Y2 (ja) | ||
| JPS6371900A (ja) | アナログ信号比較回路 | |
| JPH0753314Y2 (ja) | 高速アナログ／デジタル変換回路 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPH10242865A (ja) | Ｄ／ａ変換器及び半導体集積回路 | |
| JPH05110437A (ja) | 直並列形ａ／ｄ変換回路 | |
| JPS63256019A (ja) | アナログデジタル変換器 | |
| JPH01318320A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |