KR20140081796A - 매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화 - Google Patents

매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화 Download PDF

Info

Publication number
KR20140081796A
KR20140081796A KR1020147007005A KR20147007005A KR20140081796A KR 20140081796 A KR20140081796 A KR 20140081796A KR 1020147007005 A KR1020147007005 A KR 1020147007005A KR 20147007005 A KR20147007005 A KR 20147007005A KR 20140081796 A KR20140081796 A KR 20140081796A
Authority
KR
South Korea
Prior art keywords
forming
cavity
metal
hybrid device
ball
Prior art date
Application number
KR1020147007005A
Other languages
English (en)
Inventor
압델카데르 알리안
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20140081796A publication Critical patent/KR20140081796A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

표면에 금속 볼을 구비한 제 1 마이크로 전자부품 및 표면에 상기 금속 볼에 대응하는 연결 소자를 구비한 제 2 마이크로 전자부품을 형성하는 단계 및 상기 제 1 및 제 2 부품을 혼성화하여 제 1 부품의 금속 볼을 제 2 부품의 연결 소자에 부착시키는 단계를 포함하는, 하이브리드 장치를 제조하는 방법이 제공된다. 상기 제 2 마이크로 전자부품을 제조하는 단계는, 연결 소자에 대해 제공되는 위치에서 공동을 구비한 기판을 형성하는 단계; 및 공동 위에 각각 매달린 가용성 금속으로 형성되는 저항 소자를 형성하는 단계를 포함한다. 상기 제 1 및 제 2 부품을 혼성화하는 단계는, 제 1 부품을 제 2 부품 상에 전사하여, 금속 볼이 상기 매달린 저항 소자에 안착하도록 하는 단계; 및 저항 소자를 통해 전류를 인가하여 상기 소자를 용융하는 단계를 포함한다.

Description

매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화{FLIP-CHIP HYBRIDIZATION OF MICROELECTRONIC COMPONENTS USING SUSPENDED FUSIBLE RESISTIVE CONNECTION ELEMENTS}
본 발명은 마이크로 전자부품(microelectronic component)의 조립에 관한 것으로, 더욱 상세하게는 "플립칩(flip-chip)" 혼성화(hybridization)에 관한 것이다.
소위 "플립칩" 기술에 의한 조립은 일반적으로 제 1 전자부품의 표면 상에 전기 전도성 볼을 형성하는 단계 및 소정의 연결 패턴에 따라 제 2 부품의 표면 상에 볼 또는 연결 영역과 같은 전기 전도성 연결 소자를 형성하는 단계를 포함한다. 이후, 제 1 부품은 정면의 볼이 연결 소자에 대응하도록 제 2 부품 상에 전사되며, 이후 조립체가 가압되고 가열된다. 그리고 나서, 볼은 변형되고 용융되어, 일반적으로 웨이퍼 형태의 전자부품의 주 평면(main plane)과 직각으로 전기 연결을 형성하다.
조립체를 형성하는 대부분의 종래 기술은, 예를 들어, 온도 제어 분위기 하에 두 개의 부품을 배치함으로써, 조립체의 전반적인 가열을 수행하는 것이다.
그러나, 금속 볼(metal ball)의 용융은 170℃ 이상의 고온을 필요로 한다. 그러나, 이러한 온도는, 특히 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN) 및 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)와 같은 플라스틱으로 형성되는 부품과 같은 유기 부품에 적합하지 않으며, 그 이유는 PEN는 120℃ 그리고 PET는 70℃의 낮은 유리 전이 온도를 갖기 때문이다. 따라서, 플라스틱 부품이 솔더 볼(solder ball)의 용용 온도에 노출될 때, 플라스틱 부품은 고무 상태가 되고 심하게 변형되거나, 또는 심지어 파괴된다.
본 발명의 목적은 연결 소자를 구비한 부품을 효과적인 방식으로 단열하면서 금속 볼의 국부 가열을 구현하는 혼성화 방법을 제공하는 것이다.
이를 위해, 본 발명은 하이브리드 장치를 형성하는 방법을 목적으로 하며, 상기 방법은 표면에 금속 볼을 구비한 제 1 마이크로 전자부품 및 표면에 상기 금속 볼에 대응하는 연결 소자를 구비한 제 2 마이크로 전자부품을 형성하는 단계 및 상기 제 1 및 제 2 부품을 혼성화하여 제 1 부품의 금속 볼을 제 2 부품의 연결 소자에 부착시키는 단계를 포함한다.
본 발명에 따르면,
상기 제 2 마이크로 전자부품을 제조하는 단계는,
- 연결 소자에 대해 제공되는 위치에서 공동(cavity)을 구비한 기판을 형성하는 단계; 및
- 공동 위에 각각 매달린 가용성(fusible) 금속으로 형성되는 저항 소자를 형성하는 단계를 포함하고,
상기 제 1 및 제 2 부품을 혼성화하는 단계는,
- 제 1 부품을 제 2 부품 상에 전사하여, 금속 볼이 상기 매달린 저항 소자에 안착하도록 하는 단계; 및
- 저항 소자를 통해 전류를 인가하여 상기 소자를 용융하는 단계를 포함한다.
다시 말해서, 기판은 용융된 금속이 공동 내로 유입될 때까지 용융된 소자로부터 공기에 의해 분리된다. 또한, 저항 소자의 용융은 자체의 무게로 인해 제 1 부품의 침강을 일으킨다. 금속 볼은 따라서 용융 금속과 접촉하는 공동 내로 도입되고, 금속이 냉각되면, 기판에 결합된다.
일 실시형태에 따르면, 저항 소자는 코일(coil) 또는 로드(rod)의 형태로 형성된다. 특히, 저항 소자는, 예를 들어 인듐, 또는 금과 주석의 합금과 같이, 낮은 용융점의 금속으로 형성된다. 저항 소자는 따라서 강한 전기 저항을 갖는다. 따라서, 낮은 전류로 및/또는 매우 짧은 시간 내에 강력한 가열을 얻을 수 있다.
일 실시형태에 따르면, 제 2 마이크로 전자부품의 기판은, 특히 PEN 또는 PET와 같은 플라스틱을 포함한다. 예를 들어, 기판은 유연 기판이다.
일 실시형태에 따르면, 매달린 저항 소자는 다음과 같이 수득된다:
- 각각의 공동 주위에 두 개의 금속 영역을 증착하는 단계;
- 공동을 수지로 채우는 단계;
- 수지로의 접근을 위한 적어도 하나의 통로를 남기면서, 수지와 금속 영역 상에 저항 소자를 형성하는 단계; 및
- 적어도 하나의 접근 통로를 통해 공동으로부터 수지를 제거하는 단계.
특히, 금속 연결 영역은 공동의 표면적의 두 배 이상인 표면적을 갖는다.
일 실시형태에 따르면, 상기 방법은, 매달린 저항 소자를 형성하는 단계 이전에, 각각의 공동의 바닥에 금속층 및 상기 층에 접촉하는 적어도 하나의 전기 연결을 증착하는 단계를 포함한다. 따라서, 제 1 및 제 2 부품의 기계적 및 전기적 접속이 수득된다.
일 실시형태에 따르면, 공동의 높이는 볼 높이의 1/8 이상이다.
본 발명은 오직 첨부된 도면과 관련하여 예로서 제공된 다음의 설명을 읽음으로써 더욱 이해될 것이며, 여기서 동일한 참조 번호는 동일하거나 유사한 요소를 나타낸다, 도면에서:
도 1 내지 도 3은 본 발명에 따른 제 1 및 제 2 마이크로 전자부품을 혼성화하는 방법을 도시한 개략적인 단면도이고;
도 4 내지 도 10은 공동 위에 매달린 가용성 저항 소자를 구비한, 본 발명에 따른 제 2 부품을 제조하는 방법을 도시한 개략도이며; 및
도 11은 가용성 저항 소자의 전기 연결을 도시한 제 2 부품의 개략적인 상면도이다.
제 1 마이크로 전자부품(10)과 제 2 마이크로 전자부품(12)을 혼성화하는 본 발명에 따른 방법이 이제 도 1 내지 도 3의 개략적인 단면도와 관련하여 설명된다.
예를 들어, 실리콘 기반 마이크로 전자칩인 제 1 마이크로 부품(10)은 이의 하나의 표면(14) 상에서, 예를 들어, 종래 기술에 공지된 바와 같이, 금속 영역(18)에 납땜된 금속 볼(16)을 포함한다.
제 2 마이크로 부품(12)은, 특히 PET 또는 PEN으로 형성된, 예를 들어 유연한 플라스틱 기판인, 기판(20)을 포함하며, 이의 하나의 표면(22) 내에 제 1 부품(10)의 볼(16)을 각각 수용하기 위한 공동(24)이 형성되어 있다.
예를 들어 인듐, 또는 금과 주석의 합금과 같은 가용성 재료로 형성된 저항 소자(26)는 각각의 공동(24) 위에 더 매달리고, 예를 들어, 제 2 부품(12)의 표면(22) 상에 형성된 금속 트랙(28)을 통해, 전력 공급 단자(30)에 연결되어, 이를 통한 전류의 흐름을 가능하게 한다.
선택적으로, 각각의 공동(24)의 바닥은, 예를 들어, 기판(20) 내에 존재하는 전자 회로와 함께 이후에 도입되는 볼(16)의 전기 연결을 위한 금속 영역(32)을 더 포함한다.
볼(16)을 저항 소자(26)에 정렬하여 제 1 부품(10)을 제 2 부품(12) 상에 전사함으로써 혼성화 방법이 시작된다(도 1). 이후 제 1 부품(10)은 제 2 부품(12) 상에 안착되고 자체의 무게(P)를 이에 인가한다(도 2).
그리고 나서, 전류( I )가, 예를 들어, 전압원 또는 전류원(34)으로부터 각각의 저항 소자(26)에 인가되어, 줄 효과(Joule effect)에 의해 상기 소자를 용융시킨다. 용융된 재료는 이후 공동(24)으로 유입된다. 이는 기계적 및 전기적 접촉을 형성하도록 용융에 의해 파괴된 소자(26)에 의해 더 이상 지지되지 않기 때문에, 제 1 부품(10)은 자체의 무게의 영향 하에서 침강하며, 볼(16)은 용융된 재료(36)와 함께 공동 내로 유입된다(도 3). 그리고 나서, 공동(24)의 바닥과 볼(16)에 결합한 후 굳어진 용융된 재료(36)의 냉각과 함께 방법이 종료되며, 이에 따라 부품(10, 12) 사이에 기계적 및 전기적 접속이 형성된다.
따라서, 가용성 저항 소자(26)의 전체 가열 기간 동안, 기판(20)은 공동(24)을 채운 공기에 의해 과도한 가열로부터 보호되고, 마지막 순간, 즉 가용성 소자(26)가 파괴될 때만 용융된 재료와 접촉한다. 또한, 가용성 소자의 냉각은 파괴 즉시 시작되는데, 이러한 파괴가 전류의 흐름을 그리고 그에 따라 줄 효과에 의한 가열을 방해하기 때문이다.
바람직하게, 공동(24)의 높이( e )는, 이 경우, 2 내지 8 마이크로미터의 범위에 있다. 일반적으로, 공동(24)의 높이( e )는 볼 높이의 1/8 이상이다.
이제 제 2 부품(12)을 제조하는 방법을 도 4 내지 도 11과 관련하여 설명될 것이다.
예를 들어, PET 또는 PEN 유연 기판(도 4의 단면도)인, 기판(20)의 제조와 함께 방법이 시작되며, 예를 들어, 마스크를 통해 산소 플라즈마를 인가함으로써 기판(20)의 표면(22) 내에 공동(24)을 형성하는 단계가 계속된다(도 6의 단면도).
바람직하게, 공동(24)의 벽은, 냉각 이후 볼을 기계적으로 차단하기 위해, 약간 안쪽으로 경사진다.
그리고 나서, 예를 들어 금(gold)층인 금속층(40)이, 예를 들어, 증발에 의해 기판 전체에 증착된다(도 6의 단면도). 특히, 금속층은 각각의 공동(24)의 내부와 주위에 증착된다.
이후, 금속층(40)은, 예를 들어, 포토리소그래피 및 습식 또는 플라즈마 에칭 단계에 의해 식각되어, 각각의 공동(24)에 대해, 공동(24) 내에 증착된 금속과 전기적으로 절연된, 기판(22) 상의 두 개의 연결 영역(42, 44) 및 이 영역(42, 44)과 전기적으로 절연되고 공동(24) 내에 증착된 금속(32)과 접촉하는, 기판 상의 두 개의 연결 영역(46, 48)을 형성한다(도 7A의 단면도 및 도 7B의 상면도).
방법은, 공동(24) 내에 증착된 금속(32)을 보호하고, 이후 가용성 저항 소자(26)가 증착될 단단한 표면을 형성하도록, 각각의 공동(22) 내에 수지(50)를 증착하는 단계를 계속한다(도 8A의 단면도 및 도 8B의 상면도). 바람직하게, 수지는 공동(24)을 완전히 채우지 않으며, 기판(20)의 표면(22)에 대해 약간 오목하게 채워짐으로써, 가용성 저항 소자가 자체의 무게 효과에 의해 아래쪽으로 구부러지게 한다. 연결 영역(42, 44, 46, 48)은 이후, 예를 들어, 대략 10 초 동안 인가되는 30 W 내지 50 W 범위의 전력의 산소 플라즈마에 의해 세척된다.
그리고 나서, 예를 들어, 소자(26)에 대해 바람직한 형상의 마스크를 통해 가용성 금속을 증착하는 포토리소그래피에 의해, 각각의 공동(24) 위의 수지(50) 상에 가용성 저항 소자(26)가 형성된다(도 9A의 단면도 및 도 9B의 상면도). 각각의 저항 소자(26)는 연결 영역(42 및 44) 상에 각각 증착된 두 개의 금속 영역(52, 54) 내에서 더 연장된다. 각각의 소자(26)는 따라서 영역(42, 44)을 통해 전류를 공급 받을 수 있다.
바람직하게, 연결 영역(42 및 44)은 공동(24)의 표면적의 두 배 이상인 표면적을 가짐으로써, 전류가 흐를 때 공동의 양면에서 온도 상승을 촉진한다. 이러한 국부적인 온도 상승은 부품(12)의 팽창을 유도할 것이고, 이는 공동(24)을 더 개방시킬 것이며, 이는, 전류가 인가될 때, 공동(24) 내부로의 가용성 가열 소자(26)와 볼(16)의 삽입을 용이하게 한다.
가용성 저항 소자(26)는 바람직하게 코일의 형상을 갖는다. 실제로, 코일은 이의 큰 길이와 작은 폭으로 인해 높은 전기 저항 및 이에 따른 줄 효과에 의한 높은 가열 효과를 갖는다. 또한, 가용성 저항 소자(26)는 수지(50)를 완전히 덮지 않고 따라서 부분적으로 노출시키며, 이는 수지의 후속적인 제거를 가능하게 한다. 예를 들어, 영역(42, 44) 사이에 연결된 병렬 로드 또는 스트립 같이, 그 밖의 형상이 또한 가용성 소자(26)에 대해 가능하다. 바람직하게, 가열 소자의 재료와 기하학적 특성은, 가용성 가열 소자가 이들의 특성에 따라 몇 밀리암페어의 전류와 접촉할 때 용융될 수 있도록 선택된다.
세기( I )의 전류를 전도하는 소자(26)의 1 초당 가열( ΔT )은 다음과 같은 1차 방정식에 따라 제 1 단계에서 모델링될 수 있다는 것을 알 수 있다:
Figure pct00001
ρ는 소자(26)를 형성하는 재료의 1 미터당 Ω/m의 저항률이고;
l는 소자(26)의 미터의 길이이고;
w는 소자(26)의 미터의 폭이고;
h는 소자(26)의 미터의 높이이고;
k p 는 소자(26)를 형성하는 재료의 W/K.m의 열전도도이며; 및
I는 소자(26)를 흐르는 전류의 암페어의 세기이다.
따라서 소자(26)의 줄 효과에 의한 가열을 제어하기 위해, 소자(26)의 크기, 소자를 형성하는 재료의 특성뿐만 아니라 소자가 전도하는 전류의 값과 같은 몇 가지 변수를 이용할 수 있다. 그러나, 몇 밀리암페어 내지 수십 밀리암페어에 이르는 전류의 영향 하에서 매우 빠르게 용융되는 소자(26)를 선택하는 것이 가능하다.
또한, 가용성 저항 소자(26)의 두께는, 볼(16)을 부착하기 위한, 공동(24) 내의 용융된 재료의 충분한 양을 얻도록, 5 마이크로미터 내지 15 마이크로미터 사이에서 선택된다. 소자(26)는 바람직하게 양호한 습윤성을 갖고, 예를 들어 인듐, 또는 금과 주석의 합금과 같이, 일단 용융되고 냉각되면, 공동(24)의 바닥에 증착되는 금속(32)에 결합하는 금속으로 형성된다. 바람직하게, 소자(26)는 인듐으로 형성되며, 이 금속은 금속에 잘 결합하고 또한 152℃의 낮은 용융점을 갖는다.
방법은, 예를 들어 습식 식각 또는 플라즈마에 의해 공동(24)을 채운 수지(50)를 제거하는 단계를 계속하며, 이는 기판(20)의 열화를 방지한다(도 10A의 단면도 및 도 10B의 상면도).
도 11은, 예를 들어 세 개의 열과 같은 저항 소자(26)의 N 개의 열과, 예를 들어 세 개의 행과 같은 저항 소자(26)의 M 개의 행을 갖는 어레이의 전력 공급을 위한 전기 연결의 예를 도시한 제 2 부품의 상면도이다. 명료성을 위해, 연결 영역(46, 48)은 도시되지 않았다.
전기 연결은 바람직하게 가용성 저항 소자(26)의 병렬 연결이다. 예를 들어, 어레이 내의 각각의 행에 대해, 연결은 부품(12)의 표면(22) 상에 형성되고 행에서의 소자(26)의 각각의 연결 영역(42)을 표면(22) 상에 형성된 제 1 공통 금속 트랙(62)에 연결하는 제 1 금속 트랙(60)을 포함한다. 마찬가지로, 어레이 내의 각각의 행에 대해, 연결은 부품(12)의 표면(22) 상에 형성되고 행에서의 소자(26)의 각각의 연결 영역(44)을 표면(22) 상에 형성된 제 2 공통 금속 트랙(66)에 연결하는 제 2 금속 트랙(64)을 포함한다. 공통 트랙(64, 66)은 각각 전력 공급 단자(30)에 연결되어, 이들 단자 사이에 전압( V )을 인가함으로써, 각각의 소자(26) 내에서 실질적으로 동일한 전류가 인가될 수 있게 한다. 물론, 그 밖의 연결 방식도 가능하다.
볼(16)이 가용성 가열 소자(26) 위에 정렬되고 배치되는 경우, 직렬 연결도 달성될 수 있다. 이 경우, 전류는 직렬의 조립체에 인가되며, 모든 볼은 동시에 가열된다.
가용성 가열 소자의 부피가 볼(16)의 부피에 적응할 수 있다는 것에 또한 주목해야 한다. 예를 들면, 모든 볼(16)이 동일한 부피를 갖지 않는 경우, 가용성 가열 소자(26)의 재료의 부피를 증가 또는 감소시켜, 재료의 냉각 이후, 연결의 양호한 균일성을 제공할 수 있도록 하는 가변 부피를 고려해 볼 수 있다.

Claims (8)

  1. 표면(14)에 금속 볼(16)을 구비한 제 1 마이크로 전자부품(10) 및 표면(22)에 상기 금속 볼에 대응하는 연결 소자(26)를 구비한 제 2 마이크로 전자부품(12)을 형성하는 단계 및 상기 제 1 및 제 2 부품(10, 12)을 혼성화하여 제 1 부품(10)의 금속 볼(16)을 제 2 부품(12)의 연결 소자(26)에 부착시키는 단계를 포함하는, 하이브리드 장치를 제조하는 방법에 있어서,
    상기 제 2 마이크로 전자부품(12)을 제조하는 단계는,
    - 연결 소자(26)에 대해 제공되는 위치에서 공동(24)을 구비한 기판(20)을 형성하는 단계; 및
    - 공동(24) 위에 각각 매달린 가용성(fusible) 금속(26)으로 형성되는 저항 소자를 형성하는 단계를 포함하고,
    상기 제 1 및 제 2 부품(10, 12)을 혼성화하는 단계는,
    - 제 1 부품(10)을 제 2 부품(12) 상에 전사하여, 금속 볼(16)이 상기 매달린 저항 소자(26)에 안착하도록 하는 단계; 및
    - 저항 소자(26)를 통해 전류를 인가하여 상기 소자를 용융하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 저항 소자(26)는 코일(coil) 또는 로드(rod)의 형태로 형성되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 저항 소자(26)는, 예를 들어 인듐, 또는 금과 주석의 합금과 같이, 낮은 용융점의 금속으로 형성되는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 제 2 마이크로 전자부품(12)의 기판(20)은, 특히 PEN 또는 PET와 같은 플라스틱을 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 매달린 저항 소자(26)를 제조하는 단계는,
    - 각각의 공동(24) 주위에 두 개의 금속 영역(42, 44)을 증착하는 단계;
    - 상기 공동(24)을 수지(50)로 채우는 단계;
    - 상기 수지(50)로의 접근을 위한 적어도 하나의 통로를 남기면서, 수지(50)와 금속 영역(42, 44) 상에 저항 소자(26)를 형성하는 단계; 및
    - 상기 적어도 하나의 접근 통로를 통해 공동(24)으로부터 수지(50)를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 금속 연결 영역(42 및 44)은 공동(24)의 표면적의 두 배 이상인 표면적을 갖는 것을 특징으로 하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 방법은, 상기 매달린 저항 소자(26)를 형성하는 단계 이전에, 각각의 공동(24)의 바닥에 금속층(32) 및 상기 층(32)에 접촉하는 적어도 하나의 전기 연결(46, 48)을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항의 하이브리드 장치를 형성하는 방법에 있어서,
    상기 공동(24)의 높이는 볼(16) 높이의 1/8 이상인 것을 특징으로 하는 방법.
KR1020147007005A 2011-10-13 2012-09-06 매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화 KR20140081796A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1159239A FR2981500B1 (fr) 2011-10-13 2011-10-13 Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus
FR1159239 2011-10-13
PCT/FR2012/051995 WO2013054015A1 (fr) 2011-10-13 2012-09-06 Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus

Publications (1)

Publication Number Publication Date
KR20140081796A true KR20140081796A (ko) 2014-07-01

Family

ID=46968265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147007005A KR20140081796A (ko) 2011-10-13 2012-09-06 매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화

Country Status (6)

Country Link
US (1) US9165915B2 (ko)
EP (1) EP2766927B1 (ko)
JP (1) JP2014528654A (ko)
KR (1) KR20140081796A (ko)
FR (1) FR2981500B1 (ko)
WO (1) WO2013054015A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568892A (en) * 1994-06-16 1996-10-29 Lucent Technologies Inc. Alignment and bonding techniques
US5951893A (en) * 1995-12-05 1999-09-14 Motorola, Inc. Integrated circuit pad structure with high temperature heating element and method therefor
US6423939B1 (en) * 2000-10-02 2002-07-23 Agilent Technologies, Inc. Micro soldering method and apparatus

Also Published As

Publication number Publication date
EP2766927A1 (fr) 2014-08-20
JP2014528654A (ja) 2014-10-27
WO2013054015A1 (fr) 2013-04-18
US9165915B2 (en) 2015-10-20
FR2981500A1 (fr) 2013-04-19
FR2981500B1 (fr) 2013-11-01
US20140220737A1 (en) 2014-08-07
EP2766927B1 (fr) 2016-01-13

Similar Documents

Publication Publication Date Title
US9111924B2 (en) Flip-chip hybridization of microelectronic components by local heating of connecting elements
US10636766B2 (en) Chip assembly
CN101582396B (zh) 半导体器件及半导体器件的制造
TWI588960B (zh) 導電連接、具有此種連接的結構、及製造方法
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
TWI459505B (zh) 電互連結構及方法
JP5869204B2 (ja) 光学素子用の金属トレース形成
CN105849891A (zh) 减少具有电路的结构中的翘曲
CN105185900B (zh) 霍尔传感器
JPH0810716B2 (ja) 電子パッケージ
US20150294948A1 (en) Solder bump reflow by induction heating
JP2011077308A (ja) 半導体装置の実装方法
US6423939B1 (en) Micro soldering method and apparatus
JPH0647531A (ja) 集積回路の外部リード接合方法および装置
US8274134B2 (en) Semiconductor device with electric fuse having interconnects and via
EP0510900A2 (en) Wetting-based breakable links
KR20140081796A (ko) 매달린 가용성 저항 연결 소자를 이용한 마이크로 전자부품의 플립칩 혼성화
EP1085568B1 (en) Method for the electrical and mechanical interconnection of microelectronic components
US10153064B2 (en) Graphene interposer and method of manufacturing such an interposer
CN103489730B (zh) 熔断器
EP3232469B1 (en) Embedding diamond and other ceramic media into metal substrates to form thermal interface materials
JP2007250999A (ja) 半導体装置の製造方法
KR101741563B1 (ko) 회로 보호 소자 및 그의 제조 방법
JP2008159801A (ja) 半導体装置およびその製造方法
CN201130650Y (zh) 表面接着型薄膜保险丝结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid