JP2014528654A - 吊るされた可融抵抗接続要素を用いたマイクロ電子部品のフリップ−チップハイブリダイゼーション - Google Patents

吊るされた可融抵抗接続要素を用いたマイクロ電子部品のフリップ−チップハイブリダイゼーション Download PDF

Info

Publication number
JP2014528654A
JP2014528654A JP2014535135A JP2014535135A JP2014528654A JP 2014528654 A JP2014528654 A JP 2014528654A JP 2014535135 A JP2014535135 A JP 2014535135A JP 2014535135 A JP2014535135 A JP 2014535135A JP 2014528654 A JP2014528654 A JP 2014528654A
Authority
JP
Japan
Prior art keywords
component
cavity
metal
forming
suspended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014535135A
Other languages
English (en)
Inventor
アブデルカダー・アリアン
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2014528654A publication Critical patent/JP2014528654A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本発明は、その表面（１４）上に金属ビーズ（１６）を備える第一マイクロ電子部品（１０）、及び前記金属ビーズ（１６）に対応する接続要素（２６）を、その表面（２２）上に備える第二マイクロ電子部品（１２）を製造する段階と、第一部品（１０）の金属ビーズ（１６）を第二部品（１２）の接続要素（２６）に取り付けるために第一部品及び第二部品（１０、１２）をハイブリッド化する段階と、から成る、ハイブリッドデバイスの製造方法に関する。第二マイクロ電子部品（１２）の製造は、接続要素（２６）が提供される位置でキャビティ（２４）を備える基板（２０）を製造する段階と、可融金属（２６）から作製され、それぞれキャビティ（２４）の上部で吊るされる抵抗要素を製造する段階と、から成る。第一部品及び第二部品（１０、１２）のハイブリダイゼーションは、金属ビーズ（１６）を吊るされた抵抗要素（２６）と係合させるため、且つ、後者を融解させるために抵抗要素（２６）を介して電流を流れさせるために、第一部品（１０）を第二部品（１２）の上に転写する段階から成る。

Description

本発明は、マイクロ電子部品の組み立てに関するものであり、より具体的には“フリップ−チップハイブリダイゼーション”に関する。
いわゆる“フリップ−チップ”技術による組み立ては通常、第一電子部品の表面上に電気伝導性の球を形成する段階と、所定の接続パターンに従って、第二構成要素の表面上に、電気伝導性接続要素、特に球、又は接続領域を形成する段階とを含む。その後、第一構成要素は、対応する接続要素の前面の球と共に第二構成要素上に転写され、その後、組立体は圧縮され、加熱される。その後、球は変形し、融解し、一般的にはウェハー形状である、電子部品の主面に対して垂直な電気的接続を形成する。
組立体を形成するための大部分の従来技術は、例えば、温度制御された雰囲気下に二つの構成要素を配することによって、組立体の一般的な加熱を実施する。
しかしながら、金属球の融解は、１７０℃より高い高温を必要とする。今やこのような温度は、有機成分、特にＰＥＮ（ポリエチレンナフタレート）及びＰＥＴ（ポリエチレンテレフタレート）等のプラスチックから作製される構成要素に適合するものではない。例えば、ＰＥＮに関して１２０℃、ＰＥＴに関して７０℃のより低いガラス転位温度を有する。そのため、プラスチック部品が半田球の融解温度を受けた場合、プラスチック部品は、ゴム状態をとり、強く変形する、又は破壊さえする。
本発明の目的は、接続要素を備える構成要素を効率的な方法で熱的に絶縁しつつ、金属球の局所的な加熱を実施するハイブリダイゼーションを提供する方法を提供することである。
この目的のために、本発明は、金属球を表面上に備えた第一マイクロ電子部品を、及び上記金属球に対応する接続要素を表面上に備えた第二マイクロ電子部品を形成する段階と、第一構成要素及び第二構成要素をハイブリッド化して、第一構成要素の金属球を第二構成要素の接続要素に取り付ける段階と、を含むハイブリッドデバイスを形成する方法を目的とする。
本発明によると、
・第二マイクロ電子部品の製造は、
・接続要素のために提供された位置でキャビティを備える基板を形成する段階と、
・キャビティ上部でそれぞれ吊るされた可融金属で作製される抵抗要素を形成する段階と、を含み、
・第一構成要素及び第二構成要素のハイブリダイゼーションは、
・第一構成要素を第二構成要素上に転写して、吊るされた抵抗要素の上に金属球を乗せる段階と、
・抵抗要素を介して電流を印加して、上記構成要素を融解する段階と、を含む。
言い換えると、基板は、融解した金属がキャビティ内に流れるまで、空気によって、融解した構成要素から隔離される。さらに、抵抗要素の融解は、それ自身の重量のもとで、第一構成要素の沈降をもたらす。そのため、金属球は、融解した金属と接触してキャビティ内に導入され、金属が冷却すると基板に接着する。
一実施形態によると、抵抗要素は、コイル、又は棒の形状で作製される。特に、抵抗要素は、低融点の金属、例えばインジウム、又は金と錫との合金から作製される。そのため、抵抗要素は強力な電気抵抗を有する。そのため、低い電流によって、及び／又は非常に短い時間で強力な加熱を得ることが可能である。
一実施形態によると、第二マイクロ電子部品の基板は、プラスチック、特にＰＥＮ又はＰＥＴを含む。例えば、基板はフレキシブル基板である。
一実施形態によると、吊るされた抵抗要素は、
・各キャビティの周りに二つの金属領域を堆積する段階と、
・樹脂でキャビティを満たす段階と、
・樹脂へのアクセスの少なくとも一つの通路を残しつつ、樹脂上に、及び金属領域上に抵抗要素を形成する段階と、
・少なくとも一つのアクセス通路を介してキャビティから樹脂を除去する段階と、によって得られる。
特に、金属接続領域は、キャビティの表面積の二倍以上の表面積を有する。
一実施形態によると、本方法は、吊るされた抵抗要素を形成する前に、各キャビティの底部で金属層を、及び上記層と接触する少なくとも一つの電気的接続を堆積する段階を含む。こうして、第一構成要素及び第二構成要素の機械的及び電気的相互接続が得られる。
一実施形態によると、キャビティの高さは、球の高さの１／８以上である。
本発明は、添付図面と関連するだけの実施例として提供された以下の説明を読むことによってさらに理解されるであろう。同一の参照番号は、同一の又は同様の構成要素を示す。
本発明による第一マイクロ電子部品及び第二マイクロ電子部品をハイブリッド化する方法を示す簡略化された断面図である。 本発明による第一マイクロ電子部品及び第二マイクロ電子部品をハイブリッド化する方法を示す簡略化された断面図である。 本発明による第一マイクロ電子部品及び第二マイクロ電子部品をハイブリッド化する方法を示す簡略化された断面図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 キャビティ上部に吊るされた可融抵抗要素を備える、本発明による第二構成要素の製造方法を示す簡略図である。 可融抵抗要素の電気的接続の図を示す第二構成要素の簡略化された平面図である。
本発明による、第一マイクロ電子部品１０と第二マイクロ電子部品１２をハイブリッド化する方法は、図１から３の簡略化された断面図と関連してこれから説明される。
第一マイクロ部品１０、例えば、シリコン系超小型電子チップは、当該技術分野でそれ自体知られるように、例えば金属領域１８に半田付けされた金属球１６を、その表面１４の内の一つの上に含む。
第二マイクロ部品１２は、第一構成要素１０の球１４をそれぞれ受け入れるように意図されたキャビティ２４が形成される表面２２において、基板２０、例えば、特にＰＥＴ又はＰＥＮから作製されたフレキシブルプラスチック基板を含む。
可融材料、例えばインジウムから作製される、又は金と錫との合金から作製される抵抗要素２６は、各キャビティ２４上部にさらに吊るされ、且つ、例えば第二構成要素１２の表面２２上に形成された金属トラック２８を介して、電力供給端子３０に接続され、それを介して電流が流れることを可能にする。
必要に応じて、各キャビティ２４の底部は、続いて、例えば基板１２に存在する電子回路と共にその中に導入される球１４の電気的接続のための金属領域３２をさらに含む。
ハイブリダイゼーション法は、球１４と抵抗要素２６を並べることによって、第二構成要素１２上に第一構成要素１０を転写することで開始する（図１）。その後、第一構成要素１０は、第二構成要素１２に乗り、そこへ重量Ｐを印加する（図２）。
その後、電流Ｉが、例えば電圧又は電流源３４によって、それぞれの可融抵抗要素２６に印加される。つまりジュール効果によって上記要素に印加される。その後、融解した材料はキャビティ２４内に流れる。融解して機械的及び電気的接触を形成することによって破壊された要素２６によってそれはもはや支持されないので、その後、第一構成要素１０は、それ自身の重量の効果の下で沈降し、球１６は、融解した材料３６に沿ってキャビティ内に導入される（図３）。その後、本方法は、融解した材料３６の冷却によって終了し、キャビティ２４の底部への、及び球１６への接続によって固まるので、機械的及び電気的接続が要素１０、１２の間に形成される。
そのため、可融抵抗要素２６の全体の加熱期間の間、基板２０は空気が満たされたキャビティ２４によって過度の加熱から保護され、最後の瞬間に、つまり、可融要素２６が破壊されるときのみ、融解した材料と接触するだけである。さらに、この破壊が電流、及びそれに応じてジュール効果加熱を遮断するので、それらの破壊の直後に可融要素の冷却が開始される。
好ましくは、キャビティ２４の高さｅは、この場合、２マイクロメートルから８マイクロメートルまでの範囲である。一般的に、キャビティの高さｅは、球の高さの１／８以上である。
第二構成要素１２の製造方法は、図４から図１１に関連してこれから説明されるであろう。
本方法は、基板２０、例えばフレキシブルなＰＥＴ又はＰＥＮ基板の製造によって開始され（図４の断面図）、例えばマスクを介した酸素プラズマの印加によって、基板２０の表面２２においてキャビティ２４を形成することによって続く（図６の断面図）。
有利には、キャビティ２４の壁は、冷却後に球１６を機械的にブロックするために、わずかに内側の傾きを有する。
その後、金属層４０、例えば金の層が、例えば蒸発によって、基板２０の上に目いっぱい堆積される（図６の断面図）。特に、金属層は、各キャビティ２４の内側及び周りに堆積される。
その後、金属層４０は、例えば、フォトリソグラフィ、及びウェット又はプラズマエッチング段階によってエッチングされ、キャビティ２４に堆積された金属から電気的に絶縁された、表面２２上の二つの接続領域４２、４４を、及び、領域４２、４４から電気的に絶縁され、且つキャビティ２４に堆積された金属３２と接触する、表面２２上の二つの接続領域４６、４８を、各キャビティ２４に関して画定する（図７Ａの断面図、及び図７Ｂの平面図）。
その後、本方法は、キャビティ２４に堆積された金属３２を保護するための、且つその上に可融抵抗要素２６が続いて堆積されるであろう固体表面を画定するための、各キャビティ２２における樹脂５０の堆積によって続く（図８Ａの断面図、及び図８Ｂの平面図）。有利には、樹脂はキャビティ２４を完全には満たさず、基板２０の表面２２に対して僅かに凹み、その重量の効果として、抵抗可融要素が下向きに曲がることを可能にする。その後、接続領域４２、４４、４６、４８は、例えば、数十秒間印加される、３０Ｗから５０Ｗの範囲のパワーの、酸素プラズマによって洗浄される。
その後、可融抵抗要素２６は、例えば、要素２６に関して所望の形状のマスクを介した、可融金属のフォトリソグラフィ堆積によって、各キャビティ２４上部で、樹脂５０の上に形成される（図９Ａの断面図、及び図９Ｂの平面図）。各抵抗要素２６は、接続領域４２及び４４上にそれぞれ堆積された二つの金属領域５２、５４においてさらに伸びる。そのため、各要素２６は、領域４２、４４を介して電流が供給され得る。
有利には、接続金属領域４２及び４４は、キャビティ２４の表面積の２倍以上の表面積を有し、電流が流れているときにキャビティの両側上で温度上昇を促進する。このような局所的な温度上昇は、キャビティ２４をさらに開くことになる要素１２の膨張を引き起こし、電流が印加されるとすぐに、キャビティ２４内への可融加熱要素２６の、及び球１６の挿入を容易にするであろう。
可融抵抗要素２６は有利には、コイルの形状をとる。実際コイルは、その卓越した長さ、及びそのわずかな幅のおかげで、高い電気抵抗を有し、そのため高いジュール効果加熱を有し、且つ樹脂５０を完全には覆わないので部分的に露出されており、続いての樹脂の除去を可能にする。可融要素２６に関して、例えば、領域４２、４４の間に接続された平行な棒、又はストリップ等の他の形状はもちろん可能である。好ましくは、加熱要素の材料、及び幾何学的特徴は、可融加熱要素の性質に従って、それらが数ミリアンペアの電流を流したときに融解するように選択される。
強度Ｉの電流を流す要素２６の秒当たりの加熱ΔＴは、関係に従って一次でモデル化され得ることが示され得る。
Figure 2014528654
ここで、
・ρは、要素２６を形成する材料のメートル当たりの抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）（Ω／ｍ）、
・ｌは、要素２６のメートルでの長さ、
・ｗは、要素２６のメートルでの幅、
・ｈは、要素２６のメートルでの高さ、
・ｋｐは、要素２６を形成する材料の熱伝導率（Ｗ／Ｋ．ｍ）、及び
・Ｉは、要素２６を介して流れる電流のアンペアでの強度。
そのため、複数のパラメーター、つまり、要素２６の寸法、それを形成する材料の性質、及び、それが流れる電流の値が、要素２６のジュール効果加熱を制御するために、利用可能である。しかしながら、数ミリアンペアから数十ミリアンペアまでの範囲の電流の効果の下で非常に急速に融解する要素２６を選択することが可能である。
また、可融抵抗要素２６の厚さは、５マイクロメートルから１５マイクロメートルの間で選択され、球１６を取り付けるのに十分な、キャビティ２４における融解した材料の量を得る。要素２６は有利には、キャビティ２４の底部に堆積した金属３２、例えばインジウム、又は金と錫との合金に対して、一旦融解して冷却すると、優れた濡れ性及び結合を有する金属から作製される。有利には、要素２６は、インジウムから作製され、この金属は金属によく結合し、且つ１５２℃に等しい低い融点を有する。
本方法は、基板２０の劣化を避ける、例えば、ウェットエッチングによる、又はプラズマによる、キャビティ２６を満たす樹脂５０の除去によって続く（図１０Ａの断面図、及び図１０Ｂの平面図）。
図１１は、Ｎ行の抵抗要素２６、例えば３行の、及びＭ列の抵抗要素、例えば３列の配列の電源供給のための電気的接続の一例を示す第二構成要素１２の平面図である。明確化のため、接続領域４６、４８は示されない。
電気的接続は有利には、可融抵抗要素２６の並列接続である。例えば、接続は、配列の各列に関して、要素１２の表面２２に形成され、且つ、列の要素２６のそれぞれの接続領域４２を表面２２上に形成された第一共通金属トラック６２に接続する第一金属トラック６０を含む。同様に、接続は、配列における各列に関して、要素１２の表面２２上に形成され、且つ、列の要素２６のそれぞれの接続領域４４を表面２２上に形成された第二共通金属トラック６６に接続する、第二金属トラック６４を含む。共通のトラック６４、６６はそれぞれ、電力供給端子３０に接続され、これらの端子の間の電圧Ｖの印加が、それぞれの要素２６において実質的に同一の電流を循環させることを可能なようにする。もちろん、他の接続例が可能である。
また、一連の接続は、球１６が可融加熱要素２６の上部に配列され、配置される場合に達成され得る。その後、電流が一連の組立体に印加され、全ての球が同時に加熱される。
また、可融加熱要素の容積は、球の容積に適合可能であることを留意すべきである。例えば、球１６が全て同一の容積を有さない場合、可融加熱要素２６の材料の容量を増加又は減少することによって、可変の容積を考慮して、材料の冷却後の接続の優れた均一性を提供することが可能である。
１０ 第一構成要素
１２ 第二構成要素
１４ 表面
１６ 球
１８ 金属領域
２０ 基板
２２ 表面
２４ キャビティ
２６ 可融抵抗要素
２８ 金属トラック
３０ 電力供給端子
３２ 金属領域
３４ 電圧又は電流源
３６ 融解した材料
４０ 金属層
４２、４４、４６、４８ 接続領域
５０ 樹脂
５２、５４ 金属領域
６０ 第一金属トラック
６２ 第一共通金属トラック
６４、６６ 金属トラック

Claims (8)

  1. 金属球（１６）を、表面（１４）上に備えた第一マイクロ電子部品（１０）、及び、前記金属球（１６）に対応する接続要素（２６）を、表面（２２）上に備えた第二マイクロ電子部品（１２）を形成する段階と、第一構成要素及び第二構成要素（１０、１２）をハイブリッド化して、第一構成要素（１０）の金属球（１６）を、第二構成要素（１２）の接続要素（２６）に取り付ける段階とを含むハイブリッドデバイスの形成方法であって、
    第二マイクロ電子部品（１２）の製造が、
    ・接続要素（２６）が提供される位置にキャビティ（２４）を備える基板（２０）を形成する段階と、
    ・キャビティ（２４）の上部にそれぞれ吊るされた可融金属（２６）から作製される抵抗要素を形成する段階と、を含み、
    第一構成要素及び第二構成要素（１０、１２）のハイブリダイゼーションが、
    ・第一構成要素（１０）を第二構成要素（１２）の上に転写して、吊るされた抵抗要素（２６）の上に金属球（１６）を乗せる段階と、
    ・抵抗要素（２６）を介して電流を循環させて、上記要素を融解させる段階と、を含む、ハイブリッドデバイスの形成方法。
  2. 抵抗要素（２６）が、コイル又は棒の形状で作製される、請求項１に記載のハイブリッドデバイスの形成方法。
  3. 抵抗要素（２６）が、低融点の金属、例えばインジウム、又は、金と錫との合金から作製される、請求項１又は２に記載のハイブリッドデバイスの形成方法。
  4. 第二マイクロ電子部品（１２）の基板（２０）が、プラスチック、特にＰＥＮ、又はＰＥＴを含む、請求項１から３の何れか一項に記載のハイブリッドデバイスの形成方法。
  5. 吊るされた抵抗要素（２６）の形成が、
    ・各キャビティ（２４）の周りに二つの金属領域（４２、４４）を堆積する段階と、
    ・樹脂（５０）によってキャビティ（２４）を満たす段階と、
    ・樹脂へのアクセスの少なくとも一つの通路を残しつつ、樹脂（５０）の上、及び金属領域（４２、４４）の上に抵抗要素（２６）を形成する段階と、
    ・少なくとも一つのアクセス通路を介してキャビティ（２４）から樹脂（５０）を除去する段階と、を含む、請求項１から４の何れか一項に記載のハイブリッドデバイスの形成方法。
  6. 金属接続領域（４２）及び（４４）が、キャビティ（２４）の表面積の２倍以上の表面積を有する、請求項５に記載のハイブリッドデバイスの形成方法。
  7. 吊るされた抵抗要素（２６）の形成の前に、各キャビティ（２４）の底部で金属層（３２）を、及び前記層（３２）と接触する少なくとも一つの電気的接続（４６、４８）を堆積する段階を含む、請求項１から６の何れか一項に記載のハイブリッドデバイスの形成方法。
  8. キャビティ（２４）の高さが、球（１６）の高さの１／８以上である、請求項１から７の何れか一項に記載のハイブリッドデバイスの形成方法。
JP2014535135A 2011-10-13 2012-09-06 吊るされた可融抵抗接続要素を用いたマイクロ電子部品のフリップ−チップハイブリダイゼーション Withdrawn JP2014528654A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1159239A FR2981500B1 (fr) 2011-10-13 2011-10-13 Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus
FR1159239 2011-10-13
PCT/FR2012/051995 WO2013054015A1 (fr) 2011-10-13 2012-09-06 Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus

Publications (1)

Publication Number Publication Date
JP2014528654A true JP2014528654A (ja) 2014-10-27

Family

ID=46968265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535135A Withdrawn JP2014528654A (ja) 2011-10-13 2012-09-06 吊るされた可融抵抗接続要素を用いたマイクロ電子部品のフリップ−チップハイブリダイゼーション

Country Status (6)

Country Link
US (1) US9165915B2 (ja)
EP (1) EP2766927B1 (ja)
JP (1) JP2014528654A (ja)
KR (1) KR20140081796A (ja)
FR (1) FR2981500B1 (ja)
WO (1) WO2013054015A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568892A (en) * 1994-06-16 1996-10-29 Lucent Technologies Inc. Alignment and bonding techniques
US5951893A (en) * 1995-12-05 1999-09-14 Motorola, Inc. Integrated circuit pad structure with high temperature heating element and method therefor
US6423939B1 (en) * 2000-10-02 2002-07-23 Agilent Technologies, Inc. Micro soldering method and apparatus

Also Published As

Publication number Publication date
FR2981500B1 (fr) 2013-11-01
EP2766927A1 (fr) 2014-08-20
FR2981500A1 (fr) 2013-04-19
US9165915B2 (en) 2015-10-20
KR20140081796A (ko) 2014-07-01
WO2013054015A1 (fr) 2013-04-18
US20140220737A1 (en) 2014-08-07
EP2766927B1 (fr) 2016-01-13

Similar Documents

Publication Publication Date Title
US9111924B2 (en) Flip-chip hybridization of microelectronic components by local heating of connecting elements
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
CN101582396B (zh) 半导体器件及半导体器件的制造
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
JP5039917B2 (ja) 導電性結合材の充填技術
EP1796156A4 (en) FLIP CHIP ATTACHING METHOD AND FLIP CHIP APPLICATION
US9082766B2 (en) Method to enhance reliability of through mold via TMVA part on part POP devices
JP2011077308A (ja) 半導体装置の実装方法
CN108666289A (zh) 半导体封装
US20160126166A1 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
US7223638B2 (en) Microelectronic assembly having a thermally conductive member with a cavity to contain a portion of a thermal interface material
JP2014528654A (ja) 吊るされた可融抵抗接続要素を用いたマイクロ電子部品のフリップ−チップハイブリダイゼーション
CN105489580B (zh) 半导体衬底及半导体封装结构
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
EP3232469B1 (en) Embedding diamond and other ceramic media into metal substrates to form thermal interface materials
CN102522366B (zh) 一种集成电路芯片重新布线的压印方法
US20070212868A1 (en) Method, system, and apparatus for gravity assisted chip attachment
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5838312B2 (ja) インターポーザおよびその製造方法
TW201737457A (zh) 預塗敷底部填充物所包覆晶片上對準標記的可視化
KR101369438B1 (ko) 솔더 범프 생성 방법
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置
KR101030949B1 (ko) 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
US8679974B2 (en) Method for fabricating interconnecting lines inside via holes of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150814

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151127