KR20140068568A

KR20140068568A - 쉬프트 레지스터와 이의 구동방법

Info

Publication number: KR20140068568A
Application number: KR1020120136213A
Authority: KR
Inventors: 이현행; 배나영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2014-06-09
Also published as: KR102019765B1

Abstract

본 발명은 평판 디스플레이 장치의 쉬프트 레지스터와 이의 구동방법에 관한 것이다. 본 발명의 실시 예에 따른 쉬프트 레지스터는, 제1 노드로부터 입력되는 제1 클럭 신호에 따라 턴온되어 제1 전원부로부터 입력되는 전압을 출력하는 제1 출력 TFT, 제2 노드로부터 입력되는 제2 클럭 신호에 따라 턴온되어 제2 전원부로부터 입력되는 전압을 출력하는 제2 출력 TFT, 입력되는 제1 컨트롤 신호에 따라 턴온되어 제3 전원부로부터의 전압을 상기 제1 노드로 출력하는 제1 컨트롤 블록, 입력되는 제2 컨트롤 신호에 따라 턴온되어 제4 전원부로부터의 전압을 상기 제2 노드로 출력하는 제2 컨트롤 블록을 포함하는 복수의 스테이지; 상기 복수의 스테이지로 구성된 디스플레이 패널의 좌측 쉬프트 레지스터 및 우측 쉬프트 레지스터를 포함하고, 상기 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터는 상기 제1 컨트롤 신호 및 상기 제2 컨트롤 신호에 따라 상기 제1 출력 TFT의 출력 전압과 상기 제2 출력 TFT의 출력 전압을 교변적으로 스윙시키는 것을 특징으로 한다.

Description

쉬프트 레지스터와 이의 구동방법{SHIFT REGISTER AND METHOD FOR DRIVING THE SAME}

본 발명은 디스플레이 장치에 관한 것으로, 특히 평판 디스플레이 장치의 쉬프트 레지스터와 이의 구동방법에 관한 것이다.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이에 부응하여 액정 디스플레이 장치(LCD), 플라즈마 디스플레이 장치(PDP), 유기발광 다이오드 디스플레이 장치(OLED) 등의 평판 디스플레이 장치가 상용화되고 있다.

이러한 평판 디스플레이 장치의 게이트 구동 회로는 복수의 게이트 라인에 게이트 펄스를 순차적으로 공급하기 위한 쉬프트 레지스터를 포함하고 있다. 상기 쉬프트 레지스터는 다수의 트랜지스터를 포함하는 복수의 스테이지를 포함하고, 스테이지들은 종속적(cascade)로 접속되어 상기 게이트 펄스를 순차적으로 출력한다.

최근에는, 액정 표시 장치 및/또는 유기 발광 표시 장치의 경우, 상기 게이트 구동 회로의 쉬프트 레지스터를 구성하는 트랜지스터를 박막 트랜지스터(TFT) 형태로 표시 패널의 기판에 내장하는 GIP(gate in panel) 방식이 적용되고 있다.

GIP 방식의 쉬프트 레지스터를 구성하는 TFT는 표시 패널에 형성된 각 화소의 TFT에 게이트 펄스를 공급하는 역할을 한다. 따라서, 이동도, 누설 전류 등과 같은 기본적인 TFT의 특성뿐만 아니라, 장기간 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다.

TFT의 반도체층은 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다.

또한, 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 TFT의 반도체층으로 이용하는 연구가 진행되고 있다.

산화물(Oxide) 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 TFT의 반도체층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 TFT를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.

도 1은 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.

도 1에서 알 수 있듯이, 산화물 박막 트랜지스터(이하, 산화물 TFT라 함)는 대부분 네거티브(negative)의 문턱 전압을 가지기 때문에 게이트 전압(Vg)이 0(zero)인 상태에서 누설 전류(leakage current)가 발생된다. 누설 전류로 인해 쉬프트 레지스터에서 정상적인 게이트 펄스가 출력되지 않는 문제점이 발생한다.

이러한, 문제점은 산화물 TFT의 제조 공정의 변화를 통해 산화물 TFT의 문턱 전압을 포지티브(positive)로 쉬프트시켜 해결할 수 있다. 그러나, 표시 패널의 표시 영역에 형성되는 TFT도 포지티브의 문턱 전압(Vth)을 가지므로 구동 전력이 증가하는 단점이 있다. 따라서, 쉬프트 레지스터를 구성하는 산화물 TFT의 취약점이 문턱 전압의 영향을 완화시킬 수 있는 방안이 요구된다.

도 2는 종래 기술에 따른 쉬프트 레지스터에 구성된 복수의 스테이지들 중에서 하나의 스테이지의 회로도이고, 도 3은 종래 기술에 따른 쉬프트 레지스터의 구동 타이밍을 나타내는 도면이다.

도 2 및 도 3을 참조하면, 종래 기술에 다른 쉬프트 레지스터는 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS) 레벨의 출력 신호(OUT)를 스위칭하기 위한 복수의 스위칭 TFT(T1~T7), 복수의 커패시터를 포함한다.

여기서, 하이 전압이 출력시키기 위한 풀업(full up) TFT(T6)와 로우 전압을 출력시키기 위한 풀다운(full down) TFT(T7)가 출력 단자에 접속된다.

풀업(full up) TFT(T6)는 Q 노드와 접속되어, Q 노드로부터 입력된 펄스 신호에 의해 턴온되어 하이 전압을 출력시킨다. 풀다운(full down) TFT(T7)는 QB 노드에 접속되어, QB 노드로부터 입력된 펄스 신호에 의해 턴온되어 로우 전압을 출력시킨다.

여기서, 1 프레임 기간 중 QB 노드는 대부분의 시간 동안 하이 전압을 유지하게 된다. 따라서, QB 노드에 접속된 풀다운 TFT(T7)의 문턱 전압이 포지티브로 쉬프트되고, 이로 인해 폴링 타임(falling time) 동작에 영향을 주는 문제점이 있다.

이러한, 종래 기술에 따른 GIP 방식의 쉬프트 레지스터는 1수평 기간(1HT)으로 구동하기 위한 레이아웃(layout)이 확정되면 출력 신호의 타이밍(timing) 변경이 어려운 문제점이 있다. 특히, 1HT 구동 방식으로 레이아웃이 확정되면 1HT 이상의 시간 동안 신호를 출력시킬 수 없고, 2HT 구동 방식으로 레이아웃이 확정되면 2HT 시간 내에서만 신호의 출력을 조절할 수 밖에 없는 단점이 있다.

종래 기술에 따른 쉬프트 레지스터는 클럭 신호(CLK)의 부스팅(Boosting)을 이용하여 출력 신호(VGH, VGL)을 만들기 때문에 출력 신호는 클럭 신호의 폭(CLK width)에 영향을 받게된다. 신호의 출력 시간을 증가시키기 위해서는 클럭 신호의 폭(CLK width)를 증가시켜야 하지만, 클럭 신호의 폭이 증가되면 하이 출력 신호(VGH)와 로우 출력 신호(VGL)가 오버랩되어 쉬프트 레지스터가 정상적으로 동작하지 못하는 문제점이 있다.

또한, OLED 디스플레이 장치의 화소를 구동시키기 위해서, 여러 종류의 멀티 시그널(multi signal)이 필요하지만, 종래 기술의 쉬프트 레지스터는 여러 종류의 출력 신호를 생성이 불가능하고, 출력 신호들의 타이밍을 조절할 수 없는 단점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, GIP 방식의 쉬프트 레지스터를 구성하는 산화물 TFT의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있는 GIP 방식의 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 다양한 화소들의 구동에 적용 가능한 멀티 시그널을 생성할 수 있는 GIP 방식의 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, Q 노드와 QB 노드의 출력 전압을 스윙시켜 출력 버퍼의 TFT들의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있는 GIP 방식의 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 레이아웃의 라인 추가 없이도 멀티 시그널로 출력 신호를 생성할 수 있는 GIP 방식의 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 신호의 출력 시간을 증가시킬 수 있는 GIP 방식의 쉬프트 레지스터를 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예에 따른 쉬프트 레지스터는, 제1 노드로부터 입력되는 제1 클럭 신호에 따라 턴온되어 제1 전원부로부터 입력되는 전압을 출력하는 제1 출력 TFT, 제2 노드로부터 입력되는 제2 클럭 신호에 따라 턴온되어 제2 전원부로부터 입력되는 전압을 출력하는 제2 출력 TFT, 입력되는 제1 컨트롤 신호에 따라 턴온되어 제3 전원부로부터의 전압을 상기 제1 노드로 출력하는 제1 컨트롤 블록, 입력되는 제2 컨트롤 신호에 따라 턴온되어 제4 전원부로부터의 전압을 상기 제2 노드로 출력하는 제2 컨트롤 블록을 포함하는 복수의 스테이지; 상기 복수의 스테이지로 구성된 디스플레이 패널의 좌측 쉬프트 레지스터 및 우측 쉬프트 레지스터를 포함하고, 상기 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터는 상기 제1 컨트롤 신호 및 상기 제2 컨트롤 신호에 따라 상기 제1 출력 TFT의 출력 전압과 상기 제2 출력 TFT의 출력 전압을 교변적으로 스윙시키는 것을 특징으로 한다.

본 발명의 실시 예에 따른 쉬프트 레지스터의 구동방법은 디스플레이 패널의 양측에 형성된 제1 쉬프트 레지스터와 제2 쉬프트 레지스터의 구동방법에 있어서, 상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드에 저전위 구동 전압을 공급하여 상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드를 로우 전압 상태로 형성시키는 단계; 상기 제1 쉬프트 레지스터의 상기 제1 노드에 저전위 구동 전압을 형성시키고 상기 제2 노드에 고전위 구동 전압을 형성시켜, 상기 제1 노드와 제2 노드의 전압을 스윙시시는 단계; 상기 제1 쉬프트 레지스터의 상기 제1 노드에 접속된 제1 출력 TFT에 저전위 구동 전압을 공급하고, 상기 제1 쉬프트 레지스터의 상기 제2 노드에 접속된 제2 출력 TFT에 고전위 구동 전압을 공급하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 다양한 화소들의 구동에 적용 가능한 멀티 시그널을 생성할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 GIP 방식의 쉬프트 레지스터를 구성하는 산화물 TFT의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 Q 노드와 QB 노드의 출력 전압을 스윙시켜 출력 버퍼의 TFT들의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 레이아웃의 라인 추가 없이도 멀티 시그널로 출력 신호를 생성할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 신호의 출력 시간을 증가시킬 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 GIP 방식으로 기판에 내장되어 디스플레이 장치의 제조비용을 절감시킬 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프.
도 2는 종래 기술에 따른 쉬프트 레지스터에 구성된 복수의 스테이지들 중에서 하나의 스테이지의 회로도.
도 3은 종래 기술에 따른 쉬프트 레지스터의 구동 타이밍을 나타내는 도면.
도 4 및 도 5는 본 발명의 실시 예에 따른 쉬프트 레지스터를 개략적으로 나타내는 블록도.
도 6은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 타이밍을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 쉬프트 레지스터를 구성하는 복수의 스테이지들 중에서 하나의 스테이지의 회로도.
도 8 내지 도 15는 본 발명의 실시 예에 따른 쉬프트 레지스터의 파워 스윙 방법을 나타내는 도면.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 기재하였다.

한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되지 않는다.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라, 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

OLED 디스플레이 장치의 화소 회로는 각 구동 구간에 따라서, 스캔 신호(scan), 발광 신호(EM), 초기화 신호(INIT) 등 다양한 멀티 시그널(multi signal)을 필요로 한다.

예를 들어, 발광 신호(EM)를 살펴보면, 한 프레임 기간 중 발광 신호(EM)의 첫 번째 하이 신호(high signal)는 드라이빙 TFT(D-TFT)의 게이트 노드(gate node)를 초기화시키기 위한 신호로 사용된다. 이어서, 발광 신호(EM)의 두 번째 하이 신호는 드라이빙 TFT(D-TFT)를 실제로 발광시키는 신호로 사용된다.

동일한 발광 신호 라인을 통해 인가되는 발광 신호(EM)도 각 구동 구간 별로 사용되는 용도가 상이할 수 있다. 특히, 발광 신(EM)호의 첫 번 하이 신호는 TFT(D-TFT)의 게이트 노드(gate node)를 초기화 하기 위한 신호이므로 신호가 출력되는 시간이 짧아도 된다.

반면, 발광 신호(EM)의 두 번째 하이 신호는 드라이빙 TFT(D-TFT)를 실제로 발광시키는 신호이므로 신호가 출력되는 시간이 충분히 확보되어야 한다. 또한, 발광 신호(EM)가 출력되는 시간을 자유롭게 조절할 수 있어야 유기발광 다이오드가 발광되는 시간을 자유롭게 조절할 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 쉬프트 레지스터와 이의 구동방법에 대하여 설명하기로 한다.

도 4 및 도 5는 본 발명의 실시 예에 따른 쉬프트 레지스터를 개략적으로 나타내는 블록도이다.

도 4 및 도 5를 참조하면, 디스플레이 패널(300)이 대형화되면서 GIP 방식의 쉬프트 레지스터에서 공급되는 스캔 신호의 딜레이 문제를 해결하기 위해, GIP 방식의 쉬프트 레지스터(100, 200)를 디스플레이 패널(300)의 좌측 및 우측에 형성하였다.

여기서, 좌측 쉬프트 레지스터(100)와 우측 쉬프트 레지스터(200)는 동일한 시점에 동일한 신호를 디스플레이 패널의 화소 회로에 공급한다.

일반적은 쉬프트 레지스터는 Q 노드에서는 고전위 구동 전압(VDD)의 신호가 출력되고, QB 노드에서는 저전위 구동 전압(VSS)의 신호가 출력되는 반면, 본 발명의 실시 예에 따른 쉬프트 레지스터는 좌측 쉬프트 레지스터(100)와 우측 쉬프트 레지스터(200)의 Q 노드 및 QB 노드의 출력 신호를 스윙시킨다. 이를 통해, Q 노드 및 QB 노드의 전압 극성을 변화시켜 출력 버퍼의 TFT들의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있다.

도 5에서는 디스플레이 패널(300)의 좌측 및 우측에 형성된 2개의 쉬프트 레지스터 중에서 좌측 쉬프트 레지스터(100)만을 도시하고 있으며, 우측 쉬프트 레지스터의 구성 및 구동방법은 좌측 쉬프트 레지스터와 동일하다. 따라서, 우측 쉬프트 레지스터의 구성 및 구동방법은 좌측 쉬프트 레지스터에 대한 설명을 참조하기로 한다. 이하, 설명에서는 좌측 쉬프트 레지스터를 '쉬프트 레지스터'라 칭한다.

본 발명의 실시 예에 따른 쉬프트 레지스터(100)는 복수의 스타트 펄스 신호(SVST, RVST), 복수의 컨트롤 신호(CON1, CON2) 및 복수의 클럭 신호(SCLK1, SCLK2, RCLK1, RCLK2)가 공급되는 복수의 클럭 신호 공급 라인(SL)에 선택적으로 접속되고, 복수의 스타트 펄스 신호(SVST, RVST)에 따라 구동되는 m개의 스테이지(ST1~STm)를 포함한다. 도 5에서는 m개의 스테이지 중에서 3개의 스테이지만 도시하였다.

쉬프트 레지스터(100)에 입력되는 복수의 스타트 펄스 신호(SVST, RVST) 및 복수의 클럭 신호(SCLK1, SCLK2, RCLK1, RCLK2)는 디스플레이 패널의 구동을 제어하는 타이밍 제어부(timing control)로부터 입력된다.

도 6은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 타이밍을 나타내는 도면이다.

도 6을 결부하면, 본 발명의 실시 예에 따른 쉬프트 레지스터(100)는 멀티 시그널(multi signal)을 생성하기 위해, 2개의 스타트 펄스 신호(SVST, RVST)를 이용한다.

여기서, 제1 스타트 펄스 신호(SVST)는 출력 신호의 상승(rising)이 시작되도록 하는 스타트 펄스 신호이고, 제2 스타트 펄스 신호(RVST)는 출력 신호의 하강(falling)이 시작되도록 하는 스타트 펄스 신호이다.

즉, 제1 스타트 펄스 신호(SVST)에 의해 출력 신호가 시작되고, 제2 스타트 펄스 신호(RVST)가 입력될 때까지 출력 신호가 유지된다. 이후, 제2 스타트 펄스 신호(RVST)가 입력되면 출력 신호의 종료가 종료된다.

본 발명의 실시 예에 따른 쉬프트 레지스터(100)는 도 5에 도시된 바와 같이, 출력 단(OUT)에 접속된 TFT, 예로서, 풀다운 TFT의 문턱 전압(Vth)이 쉬프트 되는 것을 방지하기 위해, 2개의 컨트롤 신호(CON1, CON2)를 이용한다. 2개의 컨트롤 신호(CON1, CON2)를 이용하여 좌측 쉬프트 레지스터(100)와 우측 쉬프트 레지스터의 Q 노드 및 QB 노드의 출력 신호를 스윙시킨다. 이에 대한 상세한 설명은 도 8 내지 도 15를 참조하여 후술하기로 한다.

제1 스타트 펄스 신호(SVST)와 클럭 신호들(SCLK1, SCLK2)을 이용하여 출력 신호(output signal)가 시작(start)되도록 한다. 그리고, 제2 스타트 펄스 신호(RVST)와 클럭 신호들(RCLK1, RCLK2)를 이용하여 출력 신호(output signal)가 종료(end)되도록 한다.

이때, SCLK1 클럭 신호 및 SCLK2 클럭 신호는 제1 노드(Q 노드)의 하이 출력 신호를 생성하는데 이용되고, RCLK2 클럭 신호는 제2 노드(QB 노드)의 로우 출력 신호를 생성하는데 이용된다.

본 발명의 실시 예에 따른 쉬프트 레지스터(100)를 구성하는 복수의 스테이지 각각은, 제1 스타트 펄스 신호(SVST) 및 제2 스타트 펄스 신호(RVST)를 이용하여 멀티 시그널(multi signal)을 생성한다.

여기서, 제1 스타트 펄스 신호(SVST)는 출력 신호의 상승(rising)이 시작되도록 하고, 제2 스타트 펄스 신호(RVST)는 출력 신호가 하강(falling)되도록 한다.

또한, 본 발명의 실시 예에 따른 쉬프트 레지스터(100)를 구성하는 복수의 스테이지 각각은, 제1 컨트롤 신호(CON1) 및 제2 컨트롤 펄스 신호(RCVST)를 이용하여, 출력 단(OUT)에 접속된 제1 출력 TFT(151) 및 제2 출력 TFT(152)의 문턱 전압(Vth)이 쉬프트 되는 것을 방지한다.

멀티 시그널을 생성하기 위해서, 제2 스타트 펄스 신호(RVST)가 종료된 후, 일정 딜레이 시간(delay time)을 가진 뒤, 다시 제1 스타트 펄스 신호(SVST)를 발생시킨다. 이후, 다시 제2 스타트 펄스 신호(RVST)가 인가되면 멀티 시그널의 생성이 가능하게 된다.

구체적으로 살펴보면, 스타트 펄스 신호(SVST)는 제1 스테이지(ST1)에 공급된다. 그리고, 제2 스테이지(ST2) 내지 제m 스테이지(STm) 각각은 이전 단 스테이지(ST1 내지 STm-1)의 출력 신호를 스타트 펄스 신호(SVST)로 공급받게 된다.

스타트 펄스 신호(SVST)와 마찬가지로, 종료 펄스 신호(RVST)는 제1 스테이지(ST1)에 공급된다. 그리고, 제2 스테이지(ST2) 내지 제m 스테이지(STm) 각각은 이전 단 스테이지(ST1 내지 STm-1)에서 종료 펄스 신호(RVST)를 공급받게 된다.

m개의 스테이지(ST1 내지 STm) 각각은 1/2 클럭 또는 1 클럭 만큼씩 순차적으로 위상이 지연되는 복수의 클럭들(SCLK1, SCLK2, RCLK1, RCLK2) 중에서 2개의 클럭 신호만을 입력 받는다.

예를 들어, 제1 스테이지(ST1)에 SCLK1, RCLK1 클럭 신호가 입력되는 경우, 1/2 클럭 또는 1 클럭 만큼씩 순차적으로 위상 지연된 SCLK2, RCLK2 클럭 신호가 제2 스테이지(ST2)에 입력된다. 상기와 같은 방식으로 1/2 클럭 또는 1 클럭 만큼씩 순차적으로 위상 지연된 2개의 클럭 신호가 제3 스테이지(ST3) 내지 제m 스테이지(STm)에 순차적으로 입력된다.

m개의 스테이지(ST1 내지 STm) 각각은 고전위 구동 전압(VDD) 공급 라인과 저전위 구동 전압(VSS) 공급 라인 및 바이어스 전압(Vtg) 공급 라인에 각각 접속된다. 그리고, 상기 m개의 스테이지(ST1 내지 STm) 각각의 출력 라인들은 평판 표시 패널(미도시)의 표시 영역에 형성된 m개의 게이트 라인(GL1 내지 GLm)에 각각 접속된다.

m개의 스테이지(ST1 내지 STm) 각각은 상기 스타트 펄스 신호(SVST)에 의해 구동이 시작되어, 2개의 클럭 신호(SCLK1, RCLK1 또는 SCLK2, RCLK2)에 따라 게이트 온 전압 레벨의 위상이 1/2 수평 기간 또는 1 수평 기간만큼씩 순차적으로 지연되는 출력 신호(Vout)를 출력한다. 순차적으로 지연된 출력 신호를 복수의 게이트 라인(GL1 내지 GLm)에 순차적으로 공급한다. 이때, m개의 출력 신호들의 폭, 즉, 출력 신호의 유지 시간은 1 수평 기간(1H), 2 수평 기간(2H)뿐만 아니라, 3수평 기간(3H) 이상이 되도록 할 수 있다.

이에 따라, 복수의 게이트 라인(GL1 내지 GLm) 각각에는 일정 수평 기간 동안 게이트 온 전압 레벨의 게이트 펄스가 공급되고, 일정 수평 기간 이후에는 게이트 오프 전압 레벨의 제1 저전위 구동 전압(VSS)이 공급된다.

도 6을 참조하면, 쉬프트 레지스터의 출력 신호(OUT)가 발광 신호(EM)로 출력되는 경우, 2수평(2H) 기간 동안 발광 신호(EM)의 첫 번째 하이 신호를 출력하여 드라이빙 TFT(D-TFT)를 게이트 노드(gate node)를 초기화시키고, 4수평(4H) 기간 동안 발광 신호(EM)의 두 번째 하이 신호를 출력하여 드라이빙 TFT(D-TFT)를 발광시킬 수 있다.

이하, 도 7을 참조하여 쉬프트 레지스터를 구성하는 복수의 스테이지 각각의 회로 구성에 대한 일 예를 설명하고, 도 8 내지 도 15을 참조하여 도 7에 도시된 회로의 기초한 복수의 스테이지의 구동방법을 설명하기로 한다.

도 7은 본 발명의 실시 예에 따른 쉬프트 레지스터를 구성하는 복수의 스테이지들 중에서 하나의 스테이지 회로도를 나타내는 도면이다.

도 7을 참조하면, 본 발명의 실시 예에 따른 쉬프트 레지스터(100)를 구성하는 복수의 스테이지 각각은 제1 스위칭 블록(110), 제2 스위칭 블록(120), 제1 컨트롤 블록(130), 제2 컨트롤 블록(140) 및 버퍼 블록(150)을 포함한다.

여기서, 본 발명의 실시 예에 따른 쉬프트 레지스터(좌측 쉬프트 레지스터 및 우측 쉬프트 레지스터를 모두 포함)는 외부에 형성된 제1 전원부(V1) 내지 제5 전원부(V5)로부터 고전위 구동 전압 및 저전위 구동 전압을 공급받는다.

여기서, 제1 전원부(V1) 내지 제5 전원부(V5)는 고전위 구동 전압 또는 저전위 구동 전압을 모두 출력할 수 있으며, 출력 단자에 스위치가 구비되어 제1 스위치 상태에서는 고전위 구동 전압을 출력하고, 제2 스위치 상태에서는 저전위 구동 전압을 출력할 수 있다. 이때, 제1 전원부(V1) 내지 제5 전원부(V5)의 출력 전압의 스위칭 구동은 쉬프트 레지스터에 인가되는 컨트롤 신호(CON1, CON2)와 동기화되어 있다.

제1 스위칭 블록(110)은 복수의 TFT(111, 112, 113, 114)와 복수의 커패시터(C1, C2)로 구성될 수 있으며, 스타트 펄스 신호(SVST)와 SCLK1 클럭 신호를 이용하여 출력 신호를 상승(rising)시키고, 제1 노드(Q 노드)의 신호를 쉬프트 시킨다. 또한, 제1 스위칭 블록(110) 출력 신호의 하강(falling) 및 로우 신호가 출력되는 제2 노드(QB 노드)의 신호를 쉬프트 시킨다.

이러한, 상기 제1 스위칭 블록(110)에 구성된 복수의 스위칭 TFT(111, 112, 113, 114)는 산화물(Oxide)로 이루어지는 N타입의 반도체층을 포함하는 하나의 제 2 트랜지스터로 구성될 수 있다.

제1 클럭 신호(SCLK1)는 1 수평(1H) 기간에 대응되는 게이트 온 전압 레벨과 기전 전압이 반복되는 클럭 형태를 가지며, 제1 스타트 펄스 신호(SVST)와 동일 위상을 가진다.

제1 스위칭 블록(110)의 제2 스위칭 TFT(112)는 다이오드 커낵션 되어있고, 입력된 제1 클럭 신호(SCLK1)를 제1 스위칭 TFT(111)의 소스 전극에 공급한다.

제1 스위칭 블록(110)의 제1 스위칭 TFT(111)의 게이트 전극에는 제1 스타트 펄스 신호(SVST)가 입력되는 라인과 접속되어 있고, 소스 전극은 상기 제2 스위칭 TFT(112)의 드레인 전극과 접속되어 있고, 드레인 전극은 상기 제1 노드(n1, Q 노드)에 접속되어 있다.

이러한, 제1 스위칭 TFT(111, T1)는 게이트 전극에 입력되는 제1 스타트 펄스 신호(SVST)에 따라 턴-온되어 입력된 상기 제1 클럭 신호(SCLK1)를 제2 스위칭 블록(120)을 경유하여 상기 제1 노드(n1, Q 노드)에 공급한다.

상술한 제1 스위칭 블록(110)의 제1 스위칭 TFT(111, T1)는 게이트 온 전압 레벨의 제1 스타트 펄스 신호(SVST)가 공급될 때에만 턴-온되어 게이트 온 전압 레벨의 제1 클럭 신호(SCLK1)를 상기 제1 노드(n1, Q 노드)로 출력한다.

제1 스위칭 블록(110)의 제4 스위칭 TFT(114)는 다이오드 커낵션 되어있고, 입력된 제2 클럭 신호(RSCLK1)를 제3 스위칭 TFT(123의 소스 전극에 공급한다.

제3 스위칭 TFT(123)의 게이트 전극에는 제2 스타트 펄스 신호(RVST)가 입력되는 라인과 접속되어 있고, 소스 전극은 상기 제4 스위칭 TFT(114)의 드레인 전극과 접속되어 있고, 드레인 전극은 제2 스위칭 블록(120)에 접속되어 있다.

이러한, 제3 스위칭 TFT(113)는 게이트 전극에 입력되는 제2 스타트 펄스 신호(RVST)에 따라 턴-온 된다. 제1 스위칭 블록(110)의 제3 스위칭 TFT(113)는 게이트 온 전압 레벨의 제2 스타트 펄스 신호(RVST)가 공급될 때에만 턴-온되어 게이트 온 전압 레벨의 제2 클럭 신호(RCLK1)를 제2 스위칭 블록(120)을 경유하여 상기 제2 노드(n2, QB 노드)에 공급한다.

여기서, 상기 제2 클럭 신호(RCLK1)는 상기 제1 클럭 신호(SCLK1)와 동일한 위상을 가진다. 그러나, 이에 한정되지 않고, 상기 제2 클럭 신호(RCLK1)는 상기 제1 클럭 신호(SCLK1)보다 1 수평(1H) 기간 또는 2 수평(2H) 기간만큼 위상이 지연된 형태를 가질 수도 있다.

제2 스위칭 블록(120)은 복수의 TFT(121~126)로 구성될 수 있으며, 제1 스타트 펄스 신호(SVST) 및 제1 클럭 신호(SCLK1)에 따라 선택적으로 턴-온되어 도 7에 도시된 제3 전원부(V3)에서 공급되는 전압을 상기 제1 노드(n1, Q 노드)에 공급한다.

한편, 제2 스위칭 블록(120)은 제2 스타트 펄스 신호(RVST) 및 제2 클럭 신호(RCLK1)에 따라 선택적으로 턴-온되어 제3 전원부(V3), 제4 전원부(V4) 및 제5 전원부(V5)로부터 입력되는 저전위 구동 전압 또는 고전위 구동 전압을 상기 제1 노드(n1, Q 노드)에 공급한다.

또한, 제2 스위칭 블록(120)은 제1 스타트 펄스 신호(SVST) 및 제1 클럭 신호(SCLK1)에 따라 선택적으로 턴-온되어 제3 전원부(V3), 제4 전원부(V4) 및 제5 전원부(V5)로부터 입력되는 저전위 구동 전압 또는 고전위 구동 전압을 제2 노드(n2, QB 노드)에 공급한다.

여기서, 제3 전원부(V3), 제4 전원부(V4) 및 제5 전원부(V5)에서 공급되는 고전위 구동 전압(VDD)은 +25V로 공급될 수 있고, 저전위 구동 전압(VSS)는 -15V로 공급될 수 있다.

이러한, 상기 제2 스위칭 블록(120)에 구성된 복수의 스위칭 TFT(121, 122, 123, 124, 125, 126)는 산화물(Oxide)로 이루어지는 N타입의 반도체층을 포함하는 하나의 제 2 트랜지스터로 구성될 수 있다. 한편, 상기 제2 스위칭 블록(120)에 구성된 복수의 스위칭 TFT(121, 122, 123, 124, 125, 126)는 턴-오프 기간 동안 누설 전류를 방지하기 위해 멀티-게이트 구조를 가지는 한 쌍의 TFT 로 구성되는 것이 바람직하다.

상기 제2 스위칭 블록(120)의 제1 스위칭 TFT(121)의 게이트 전극은 제3 노드(n3)에 접속되어 있고, 소스 전극은 제3 전원부(V3)에 접속되어 있고, 드레인 전극은 제1 노드(n1, Q 노드)에 접속되어 있다.

제1 클럭 신호(SCLK1)에 의해 제2 스위칭 블록(120)의 상기 제1 스위칭 TFT(121)가 턴-온되면 제3 전원부(V3)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 제1 노드(n1, Q 노드)에 공급하게 된다.

상기 제2 스위칭 블록(120)의 제2 스위칭 TFT(122)의 게이트 전극은 제4 노드(n4)에 접속되어 있고, 소스 전극은 제5 전원부(V5)에 접속되어 있고, 드레인 전극은 상기 제1 스위칭 TFT(121)의 게이트 전극에 접속된 제3 노드(n3)에 접속되어 있다.

제2 클럭 신호(RCLK1)에 의해 제2 스위칭 블록(120)의 상기 제2 스위칭 TFT(122)가 턴-온되면 제5 전원부(V3)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 상기 제3 노드(n3)에 공급하게 된다.

상기 제2 스위칭 블록(120)의 제2 스위칭 TFT(123)의 게이트 전극은 제4 노드(n4)에 접속되어 있고, 소스 전극은 제4 전원부(V4)에 접속되어 있고, 드레인 전극은 제1 노드(n1, Q 노드)에 접속되어 있다.

제2 클럭 신호(RCLK1)에 의해 제2 스위칭 블록(120)의 상기 제3 스위칭 TFT(123)가 턴-온되면 제4 전원부(V4)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 상기 제1 노드(n1, Q 노드)에 공급하게 된다.

상기 제2 스위칭 블록(120)의 제4 스위칭 TFT(124)의 게이트 전극은 제4 노드(n4)에 접속되어 있고, 소스 전극은 제3 전원부(V3)에 접속되어 있고, 드레인 전극은 제2 노드(n2, QB 노드)에 접속되어 있다.

제2 클럭 신호(RCLK1)에 의해 제2 스위칭 블록(120)의 상기 제4 스위칭 TFT(124)가 턴-온되면 제3 전원부(V3)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 상기 제2 노드(n2, QB 노드)에 공급하게 된다.

상기 제2 스위칭 블록(120)의 제5 스위칭 TFT(125)의 게이트 전극은 상기 제3 노드(n3)에 접속되어 있고, 소스 전극은 제5 전원부(V5)에 접속되어 있고, 드레인 전극은 제4 노드(n4)에 접속되어 있다.

제1 클럭 신호(SCLK1)에 의해 제2 스위칭 블록(120)의 상기 제5 스위칭 TFT(125)가 턴-온되면 제5 전원부(V5)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 상기 제4 노드(n4)에 공급하게 된다.

상기 제2 스위칭 블록(120)의 제6 스위칭 TFT(126)의 게이트 전극은 상기 제3 노드(n3)에 접속되어 있고, 소스 전극은 제4 전원부(V4)에 접속되어 있고, 드레인 전극은 제2 노드(n2, QB 노드)에 접속되어 있다.

제1 클럭 신호(SCLK1)에 의해 제2 스위칭 블록(120)의 상기 제6 스위칭 TFT(126)가 턴-온되면 제4 전원부(V4)로부터의 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS)을 상기 제2 노드(n2, QB 노드)에 공급하게 된다.

제1 컨트롤 블록(130)은 복수의 TFT(131, 132)로 구성될 수 있으며, 제1 노드(Q 노드)를 하이(high) 전압 상태가 되도록 신호를 출력하고, 제2 노드(QB 노드)가 로우(low) 전압 상태가 되도록 한다.

상기 제1 컨트롤 블록(130)의 제1 스위칭 TFT(131)의 게이트 전극은 제1 컨트롤 신호(CON1)가 입력되는 제1 라인(L1)과 접속되어 있고, 소스 전극은 제3 전원부(V3)와 접속되어 있고, 드레인 전극은 상기 제1 스위칭 블록(110)과 상기 제2 스위칭 블록(120) 사이의 제3 노드(n3)에 접속되어 있다. 여기서, 제3 노드(n3)는 제1 스타트 펄스 신호(SVST) 및 제1 클럭 신호(SCLK1)가 상기 제2 스위칭 블록(120)에 인가되는 노드이다.

상기 제1 컨트롤 블록(130)의 제2 스위칭 TFT(132)의 게이트 전극은 제1 컨트롤 신호(CON1)가 입력되는 라인(L1)과 접속되어 있고, 소스 전극은 제3 전원부(V3)와 접속되어 있고, 드레인 전극은 상기 제1 노드(n1, Q 노드)에 접속되어 있다.

제1 컨트롤 신호(CON1)에 의해 상기 제1 컨트롤 블록(130)의 제1 스위칭 TFT(131) 및 제2 스위칭 TFT(132)가 턴-온되면, 상기 제3 전원부(V3)로부터 인가되는 전압을 상기 제1 노드(n1, Q 노드) 및 제3 노드(n3)에 공급한다.

즉, 제3 전원부(V3)에서 고전위 구동 전압(VDD)이 공급되면 제1 노드(n1, Q 노드)를 하이 전압 상태가 되도록 하고, 제3 전원부(V3)에서 저전위 구동 전압(VSS)이 공급되면 제1 노드(n1, Q 노드)를 로우 전압 상태가 되도록 할 수 있다.

이와 같이, 제1 노드(n1, Q 노드) 상의 전압을 하이 전압 또는 로우 전압이 되도록 교번적으로 스윙시키면, 제1 출력 TFT(151)의 문턱 전압이 네거티브 방향 또는 포지티브 방향으로 쉬프트 되는 것을 방지할 수 있다.

한편, 제2 컨트롤 블록(140)은 상기 제2 노드(QB 노드)를 하이 전압 상태가 되도록 신호를 출력하고, 상기 제1 노드(Q 노드)가 로우 전압 상태가 되도록 한다.

상기 제2 컨트롤 블록(140)의 제1 스위칭 TFT(141)의 게이트 전극은 제2 컨트롤 신호(CON2)가 입력되는 제2 라인(L2)과 접속되어 있고, 소스 전극은 제4 전원부(V4)와 접속되어 있고, 드레인 전극은 상기 제1 스위칭 블록(110)과 상기 제2 스위칭 블록(120) 사이의 제4 노드(n3)에 접속되어 있다. 여기서, 제4 노드(n4)는 제2 스타트 펄스 신호(RVST) 및 제2 클럭 신호(RCLK1)가 상기 제2 스위칭 블록(120)에 인가되는 노드이다.

상기 제2 컨트롤 블록(140)의 제2 스위칭 TFT(142)의 게이트 전극은 제2 컨트롤 신호(CON1)가 입력되는 라인과 접속되어 있고, 소스 전극은 제4 전원부(V3)와 접속되어 있고, 드레인 전극은 상기 제2 노드(n2, QB 노드)에 접속되어 있다.

제2 컨트롤 신호(CON1)에 의해 상기 제2 컨트롤 블록(140)의 제1 스위칭 TFT(141) 및 제2 스위칭 TFT(142)가 턴-온되면, 상기 제4 전원부(V3)로부터 인가되는 전압을 상기 제2 노드(n2, QB 노드) 및 제4 노드(n4)에 공급한다.

즉, 제4 전원부(V4)에서 고전위 구동 전압(VDD)이 공급되면 제2 노드(n2, QB 노드)를 하이 전압 상태가 되도록 하고, 제4 전원부(V4)에서 저전위 구동 전압(VSS)이 공급되면 제2 노드(n2, QB 노드)를 로우 전압 상태가 되도록 할 수 있다.

이와 같이, 제2 노드(n2, QB 노드) 상의 전압을 하이 전압 또는 로우 전압이 되도록 교번적으로 스윙시키면, 제2 출력 TFT(152)의 문턱 전압이 네거티브 방향 또는 포지티브 방향으로 쉬프트 되는 것을 방지할 수 있다.

버퍼 블록(150)은 복수의 TFT로 구성될 수 있으며, 상기 제1 노드(Q 노드)에 접속된 제1 출력 TFT(151) 및 상기 제2 노드(QB 노드)에 접속된 제2 출력 TFT(152)를 포함한다.

상기 제1 노드(Q 노드)에 접속된 제1 출력 TFT(151)는 제1 전원부(V1)로부터 입력된 고전위 구동 전압(VDD)을 이용하여 출력 신호를 상승(rising)시켜 출력 단자(OUT)로 출력시킨다.

한편, 상기 제1 노드(Q 노드)에 접속된 제1 출력 TFT(151)는 제1 전원부(V1)로부터 입력된 저전위 구동 전압(VSS)을 이용하여 출력 신호를 하강(falling)시켜 출력 단자(OUT)로 출력시킨다.

여기서, 상기 제1 전원부(V1)는 상기 제1 컨트롤 신호(CON1)와 동기화되어 상기 제1 고전위 구동 전압(VDD) 또는 상기 저전위 구동 전압(VSS)을 상기 제1 출력 TFT(151)에 공급한다.

이때, 상기 제1 전원부(V1)로부터 공급되는 고전위 구동 전압(VDD)은 +20V로 공급될 수 있고, 저전위 구동 전압(VSS)는 -10V로 공급될 수 있다.

상기 제2 노드(QB 노드)에 접속된 제2 출력 TFT(152)는 제2 전원부(V2)로부터 입력된 저전위 구동 전압(VSS)을 이용하여 출력 신호를 하강(falling)시켜 출력 단자(OUT)로 출력시킨다.

한편, 상기 제2 노드(QB 노드)에 접속된 제2 출력 TFT(152)는 제2 전원부(V2)로부터 입력된 고전위 구동 전압(VDD)을 이용하여 출력 신호를 상승(rising)시켜 출력 단자(OUT)로 출력시킨다.

여기서, 상기 제2 전원부(V1)는 상기 제2 컨트롤 신호(CON1)와 동기화되어 상기 고전위 구동 전압(VDD) 또는 상기 저전위 구동 전압(VSS)을 상기 제2 출력 TFT(152)에 공급한다. 이때, 상기 제2 전원부(V1)로부터 공급되는 고전위 구동 전압(VDD)은 +20V로 공급될 수 있고, 저전위 구동 전압(VSS)는 -10V로 공급될 수 있다.

앞에서 설명한 바와 같이, 본 발명의 쉬프트 레지스터(100)의 상기 제1 노드(n1, Q 노드) 상의 전압은 상기 제1 컨트롤 신호(CON1)에 의해 고전위 구동 전압이 형성될 수도 있고, 저전위 구동 전압이 형성될 수도 있다.

반대로, 본 발명의 쉬프트 레지스터(100)의 상기 제2 노드(n2, QB 노드) 상의 전압은 상기 제2 컨트롤 신호(CON2)에 의해 고전위 구동 전압이 형성될 수도 있고, 저전위 구동 전압이 형성될 수도 있다.

이는, 제1 노드(n1, Q 노드) 및 제2 노드(n2, QBB)가 동일한 극성을 전압이 형성됨으로 인해, 기존의 풀업 TFT와 풀다운 TFT의 문턱 전압이 쉬프트되는 것을 방지하기 위한 것으로,

제1 프레임에서는 제1 노드(n1, Q 노드)에 고전위 구동 전압이 형성되면, 제2 노드(n2, QB 노드)에는 저전위 구동 전압이 형성되도록 하고, 제2 프레임에서는 제2 노드(n2, QB 노드)에 고전위 구동 전압이 형성되면, 제1 노드(n1, Q 노드)에는 저전위 구동 전압이 형성되도록 하다.

또한, 디스플레이 패널의 좌측 및 우측에 동일한 구성을 가지는 한 쌍의 쉬프트 레지스터가 형성되어 있다. 제1 컨트롤 신호(CON1) 및 제2 컨트롤 신호(CON2)를 이용하여, 좌측 쉬프트 레지스터의 제1 노드(n1, Q 노드)에 고전위 구동 전압을 형성시키면, 2제 노드(n2, QB 노드)에는 저전위 구동 전압을 형성시키다.

이와 동시에, 제1 컨트롤 신호(CON1) 및 제2 컨트롤 신호(CON2)를 이용하여, 우측 쉬프트 레지스터의 제1 노드(n1, Q 노드)에 저전위 구동 전압을 형성시키면, 2제 노드(n2, QB 노드)에는 고전위 구동 전압을 형성시키다.

이와 같이, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터의 제1 노드(n1, Q 노드) 및 제2 노드(n2, QB 노드)의 전압을 스윙(power swing)시켜, 출력 TFT들(151, 152)의 문턱 전압이 쉬프트되는 것을 방지할 수 있다.

한편, 제1 전원부(V1)와 제2 전원부(V2)는 동일한 값의 제1 고전위 구동 전압 또는 제1 저전위 구동 전압을 출력하고, 제3 전원부(V3), 제4 전원부(V4) 및 제5 전원부(V5)는 상기 제1 고전위 구동 전압 또는 상기 제1 저전위 구동 전압과는 상이한 제2 고전위 구동 전압 또는 제2 저전위 구동 전압을 출력할 수 있다.

한편, 제1 클럭 신호(SCLK1)가 다음 스테이지의 제1 스타트 펄스 신호(NEXT_SVST)로 출력된다. 또한, 제2 클럭 신호(RCLK1)가 다음 스테이지의 제2 스타트 펄스 신호(NEXT_RVST)로 출력된다.

도 8 내지 도 15는 본 발명의 실시 예에 따른 쉬프트 레지스터의 파워 스윙 방법을 나타내는 도면. 이하, 도 8 내지 도 15를 결부하여 본 발명의 실시 예에 따른 쉬프트 레지스터의 파워 스윙 방법 즉, 각 스테이지의 제1 노드(n1, Q 노드) 및 제2 노드(n2, QB 노드)의 파워 스윙 방법을 상세히 설명하기로 한다.

도면을 참조한 설명에 앞서, 본 발명의 실시 예에서는 디스플레이 패널의 좌측에 형성된 좌측 쉬프트 레지스터와 디스플레이 패널의 우측에 형성된 우측 쉬프트 레지스터의 제1 노드(n1, Q 노드)와 제2 노드(n2, QB 노드) 상의 전압의 극성을 교번적으로 변화시켜 파워 스윙구동을 한다.

여기서, 제1 노드(n1, Q 노드)와 제2 노드(n2, QB 노드)의 파워 스윙 시, 출력 신호가 흔들릴 수 있기 때문에 이를 방지하기 위해서, 제1 컨트롤 신호(CON1)과 제2 컨트롤 신호(CON2)을 이용하여 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터 중에서 파워 스윙이 이루어질 쉬프트 레지스터의 제1 노드(n1, Q 노드) 및 제2 노드(n2, QB)를 모두 로우(low) 상태 즉, 저전위 구동 전압 상태가 되도록 한 후, 해당 쉬프트 레지스터의 출력 신호(VGH, VGL)의 파워 스윙 구동을 수행한다. 또한, 제1 노드(n1, Q 노드)와 제2 노드(n2, QB 노드)의 파워 스윙 구동은 출력 신호들의 포치(porch) 구간에 이루어진다.

다시 설명하면, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터 중에서 우측 쉬프트 레지스터의 출력을 파워 스윙하는 경우, 우측 쉬프트 레지스터의 제1 노드(n1, Q 노드) 및 제2 노드(n2, QB)를 모두 로우(low) 상태 즉, 저전위 구동 전압 상태가 되도록 한 후, 우측 쉬프트 레지스터의 출력 신호(VGH, VGL)의 파워 스윙 구동을 수행한다.

반대로, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터 중에서 좌측 쉬프트 레지스터의 출력을 파워 스윙하는 경우, 좌측 쉬프트 레지스터의 제1 노드(n1, Q 노드) 및 제2 노드(n2, QB)를 모두 로우(low) 상태 즉, 저전위 구동 전압 상태가 되도록 한 후, 좌측 쉬프트 레지스터의 출력 신호(VGH, VGL)의 파워 스윙 구동을 수행한다.

도 8 및 도 9를 참조하면, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터에서 출력 신호가 종료되면, 양쪽 쉬프트 레지스터의 제1 노드(n1)는 로우 상태가 되고, 제2 노드(n2)는 하이 상태가 된다.

이후, 우측 쉬프트 레지스터의 제1 컨트롤 블록(130)에 제1 컨트롤 신호(CON1)를 인가하여 우측 쉬프트 레지스터의 제1 노드(n1)를 로우 상태로 만든다. 또한, 우측 쉬프트 레지스터의 제2 컨트롤 블록(140)에 제2 컨트롤 신호(CON2)를 인가하여 우측 쉬프트 레지스터의 제2 노드(n2)를 로우 상태로 만든다. 즉, 우측 쉬프트 레지스터의 제1 노드(n1) 및 제2 노드(n2)를 모두 로우(low) 상태로 만든다.

이후, 제1 컨트롤 신호(CON1)와 동기화되어, 제1 전원부(V1)의 출력을 고전위 구동 전압(VGH)에서 저전위 구동 전압(VGL)로 스위칭하여 제1 출력 TFT(151)에 저전위 구동 전압(VGL)을 인가한다. 이와 함께, 제3 전원부(V3)의 출력을 고전위 구동 전압(VGH)에서 저전위 구동 전압(VGL)로 스위칭하여 제1 노드(n1)를 하이(high) 상태에서 로우(low) 상태로 스윙시킨다.

그리고, 제2 컨트롤 신호(CON2)와 동기화되어, 제2 전원부(V2)의 출력을 저전위 구동 전압(VGL)에서 고전위 구동 전압(VGG)로 스위칭하여 제2 출력 TFT(152)에 고전위 구동 전압(VGH)을 인가한다. 이와 함께, 제4 전원부(V4)의 출력을 저전위 구동 전압(VGL)에서 고전위 구동 전압(VGH)로 스위칭하여 제2 노드(n2)를 로우(low) 상태에서 하이(high) 상태로 스윙시킨다.

여기서, 제1 전원부(V1) 및 제2 전원부(V2)는 고전위 구동 전압으로 +20V, 저전위 구동 전압으로 -10V를 출력하고, 제3 전원부(V3) 및 제4 전원부(V4)는 +25V, 저전위 구동 전압으로 -15V를 출력할 수 있다. 제1 전원부(V1) 내지 제4 전원부(V4)의 출력 전압은 이하 설명되는 구동방법에도 동일하게 적용된다.

상술한 바와 같이, 우측 쉬프트 레지스터의 제1 노드(n1)와 제2 노드(n2)의 역할을 바꿔, 제1 노드(n1)에서 저전위 구동 전압의 출력 신호가 출력되도록 하고, 제2 노드(n2)에서 고전위 구동 전압의 출력 신호가 출력되도록 할 수 있다.

즉, 우측 쉬프트 레지스터의 제1 노드(n1)가 기존의 저전위 구동 전압을 출력하던 QB 노드의 역할을 수행하게 되고, 제2 노드(n2)가 기존의 고전의 구동 전압을 출력하던 Q 노드의 역할을 수행하게 된다.

이를 통해, 우측 쉬프트 레지스터를 구성하는 복수의 스테이지 각각의 제1 출력 TFT(151) 및 제2 출력 TFT(152)에 형성되는 극성을 교번적으로 스윙시켜 문턱 전압의 쉬프트를 방지할 수 있다.

도 8 및 도 9를 참조한 설명에서 우측 쉬프트 레지스터의 출력 신호의 파워 스윙이 이루어진 이후, 반대로 좌측 쉬프트 레지스터의 출력 신호를 파워 스윙할 수 있다.

이어서, 도 10 및 도 11을 참조하면, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터에서 출력 신호가 종료되면, 양쪽 쉬프트 레지스터의 제1 노드(n1)는 로우 상태가 되고, 제2 노드(n2)는 하이 상태가 된다.

이후, 좌측 쉬프트 레지스터의 제1 컨트롤 블록(130)에 제1 컨트롤 신호(CON1)를 인가하여 좌측 쉬프트 레지스터의 제1 노드(n1)를 로우 상태로 만든다. 또한, 좌측 쉬프트 레지스터의 제2 컨트롤 블록(140)에 제2 컨트롤 신호(CON2)를 인가하여 좌측 쉬프트 레지스터의 제2 노드(n2)를 로우 상태로 만든다. 즉, 좌측 쉬프트 레지스터의 제1 노드(n1) 및 제2 노드(n2)를 모두 로우(low) 상태로 만든다.

상술한 바와 같이, 좌측 쉬프트 레지스터의 제1 노드(n1)와 제2 노드(n2)의 역할을 바꿔, 제1 노드(n1)에서 저전위 구동 전압의 출력 신호가 출력되도록 하고, 제2 노드(n2)에서 고전위 구동 전압의 출력 신호가 출력되도록 할 수 있다.

즉, 좌측 쉬프트 레지스터의 제1 노드(n1)가 기존의 저전위 구동 전압을 출력하던 QB 노드의 역할을 수행하게 되고, 제2 노드(n2)가 기존의 고전의 구동 전압을 출력하던 Q 노드의 역할을 수행하게 된다.

이를 통해, 좌측 쉬프트 레지스터를 구성하는 복수의 스테이지 각각의 제1 출력 TFT(151) 및 제2 출력 TFT(152)에 형성되는 극성을 교번적으로 스윙시켜 문턱 전압의 쉬프트를 방지할 수 있다.

도 10 및 도 11을 참조한 설명에서 좌측 쉬프트 레지스터의 출력 신호의 파워 스윙이 이루어진 이후, 반대로 우측 쉬프트 레지스터의 출력 신호를 파워 스윙할 수 있다.

이어서, 도 12 및 도 13을 참조하면, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터에서 출력 신호가 종료되면, 양쪽 쉬프트 레지스터에서 Q 노드 역할(VGH 출력)을 수행하던 제2 노드(n2)는 로우 상태가 되고, QB 노드 역할(VGL 출력)을 수행하던 제1 노드(n1)는 하이 상태가 된다.

이후, 제1 컨트롤 신호(CON1)와 동기화되어, 제1 전원부(V1)의 출력을 저전위 구동 전압(VGL)에서 고전위 구동 전압(VGH)로 스위칭하여 제1 출력 TFT(151)에 고전위 구동 전압(VGH)을 인가한다. 이와 함께, 제3 전원부(V3)의 출력을 저전위 구동 전압(VGL)에서 고전위 구동 전압(VGH)로 스위칭하여 제1 노드(n1)를 로우(low) 상태에서 하이(high) 상태로 스윙시킨다.

그리고, 제2 컨트롤 신호(CON2)와 동기화되어, 제2 전원부(V2)의 출력을 고전위 구동 전압(VGH)에서 저전위 구동 전압(VGL)로 스위칭하여 제2 출력 TFT(152)에 저전위 구동 전압(VGL)을 인가한다. 이와 함께, 제4 전원부(V4)의 출력을 고전위 구동 전압(VGH)에서 저전위 구동 전압(VGL)로 스위칭하여 제2 노드(n2)를 하이(high) 상태에서 로우(low) 상태로 스윙시킨다.

상술한 바와 같이, 우측 쉬프트 레지스터의 제1 노드(n1)와 제2 노드(n2)의 역할을 바꿔, 제1 노드(n1)에서 고전위 구동 전압의 출력 신호가 출력되도록 하고, 제2 노드(n2)에서 저전위 구동 전압의 출력 신호가 출력되도록 할 수 있다.

즉, 우측 쉬프트 레지스터의 제1 노드(n1)가 기존과 동일하게 고전위 구동 전압을 출력하던 Q 노드의 역할을 수행하게 되고, 제2 노드(n2)도 기존과 동일하게 저전위 구동 전압을 출력하던 QB 노드의 역할을 수행하게 된다.

도 12 및 도 13을 참조한 설명에서 우측 쉬프트 레지스터의 출력 신호의 파워 스윙이 이루어진 이후, 반대로 좌측 쉬프트 레지스터의 출력 신호를 파워 스윙할 수 있다.

이어서, 도 14 및 도 15을 참조하면, 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터에서 출력 신호가 종료되면, 우측 쉬프트 레지스터에서 Q 노드 역할(VGH 출력)을 수행하던 제1 노드(n1)는 로우 상태가 되고, QB 노드 역할(VGL 출력)을 수행하던 제2 노드(n2)는 하이 상태가 된다.

그리고, 좌측 쉬프트 레지스터에서 Q 노드 역할(VGH 출력)을 수행하던 제2 노드(n2)는 로우 상태가 되고, QB 노드 역할(VGL 출력)을 수행하던 제1 노드(n1)는 하이 상태가 된다.

상술한 바와 같이, 좌측 쉬프트 레지스터의 제1 노드(n1)와 제2 노드(n2)의 역할을 바꿔, 제1 노드(n1)에서 고전위 구동 전압의 출력 신호가 출력되도록 하고, 제2 노드(n2)에서 저전위 구동 전압의 출력 신호가 출력되도록 할 수 있다.

즉, 좌측 쉬프트 레지스터의 제1 노드(n1)가 기존과 동일하게 고전위 구동 전압을 출력하던 Q 노드의 역할을 수행하게 되고, 제2 노드(n2)도 기존과 동일하게 저전위 구동 전압을 출력하던 QB 노드의 역할을 수행하게 된다.

상술한 바와 같이, 본 발명의 실시 예에 따른 쉬프트 레지스터는 Q 노드와 QB 노드의 출력 전압을 스윙시켜 출력 버퍼의 TFT들의 문턱 전압(Vth)이 쉬프트되는 것을 방지 또는 개선할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터(100)는 2개의 스타트 펄스 신호(SVST, RVST)를 이용하여 다양한 화소들의 구동에 적용 가능한 멀티 시그널을 생성할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터 레이아웃의 라인 추가 없이도 멀티 시그널로 출력 신호를 생성하고, 출력 신호가 출력되는 시간을 증가시킬 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100, 200: 쉬프트 레지스터 300: 디스플레이 패널
110: 제1 스위칭 블록 120: 제2 스위칭 블록
130: 제1 컨트롤 블록 140: 제2 컨트롤 블록
150: 버퍼 블록

Claims

제1 노드로부터 입력되는 제1 클럭 신호에 따라 턴온되어 제1 전원부로부터 입력되는 전압을 출력하는 제1 출력 TFT,
제2 노드로부터 입력되는 제2 클럭 신호에 따라 턴온되어 제2 전원부로부터 입력되는 전압을 출력하는 제2 출력 TFT,
입력되는 제1 컨트롤 신호에 따라 턴온되어 제3 전원부로부터의 전압을 상기 제1 노드로 출력하는 제1 컨트롤 블록,
입력되는 제2 컨트롤 신호에 따라 턴온되어 제4 전원부로부터의 전압을 상기 제2 노드로 출력하는 제2 컨트롤 블록을 포함하는 복수의 스테이지;
상기 복수의 스테이지로 구성된 디스플레이 패널의 좌측 쉬프트 레지스터 및 우측 쉬프트 레지스터를 포함하고,
상기 좌측 쉬프트 레지스터와 우측 쉬프트 레지스터는 상기 제1 컨트롤 신호 및 상기 제2 컨트롤 신호에 따라 상기 제1 출력 TFT의 출력 전압과 상기 제2 출력 TFT의 출력 전압을 교변적으로 스윙시키는 것을 특징으로 하는 쉬프트 레지스터.
제1 항에 있어서,
입력되는 제1 스타트 펄스 신호에 의해 턴온되어 상기 제1 노드에 상기 제1 클럭 신호를 공급하고, 입력되는 제2 스타트 펄스 신호에 의해 턴온되어 상기 제2 노드에 상기 제2 클럭 신호를 공급하는 제1 스위칭 블록; 및
입력되는 상기 제1 스타트 펄스 신호 및 상기 제1 클럭 신호에 따라 턴온되어 상기 제3 전원부에서 공급되는 전압을 상기 제1 노드에 공급하고, 상기 제2 스타트 펄스 신호에 따라 턴온되어 상기 제4 전원부에서 공급되는 전압을 상기 제1 노드에 공급하는 제2 스위칭 블록을 더 포함하는 것을 특징으로 하는 쉬프트 레지스터.
제2 항에 있어서,
상기 제1 스위칭 블록은,
제1 스타트 펄스 신호와 상기 제1 클럭 신호를 이용하여 상기 제1 노드의 출력 신호를 쉬프트 시키고, 제2 스타트 펄스 신호와 상기 제2 클럭 신호를 이용하여 상기 제2 노드의 출력 신호를 쉬프트 시키는 것을 특징으로 하는 쉬프트 레지스터.
제2 항에 있어서,
상기 제1 컨트롤 블록은 복수의 TFT로 구성되고,
상기 제3 전원부로부터의 전압을 상기 제1 노드에 공급하여 상기 제1 노드를 하이(high) 전압 상태에서 로우(low) 전압 상태로 스윙시키거나, 또는 상기 제1 노드를 로우 전압 상태에서 하이 전압 상태로 스윙시키는 것을 특징으로 하는 쉬프트 레지스터.
제4 항에 있어서,
상기 제1 컨트롤 블록을 구성하는 제1 스위칭 TFT의 게이트 전극은 상기 제1 컨트롤 신호가 입력되는 제1 라인과 접속되어 있고, 소스 전극은 상기 제3 전원부와 접속되어 있고, 드레인 전극은 상기 제1 스위칭 블록과 상기 제2 스위칭 블록 사이의 제3 노드에 접속된 것을 특징으로 하는 쉬프트 레지스터.
제5 항에 있어서,
상기 제1 컨트롤 블록을 구성하는 제2 스위칭 TFT의 게이트 전극은 상기 제1 컨트롤 신호가 입력되는 제1 라인과 접속되어 있고, 소스 전극은 상기 제3 전원부와 접속되어 있고, 드레인 전극은 상기 제1 노드와 접속된 것을 특징으로 하는 쉬프트 레지스터.
제6 항에 있어서,
상기 제1 컨트롤 블록의 상기 제1 스위칭 TFT 및 상기 제2 스위칭 TFT는 상기 제1 컨트롤 신호에 의해 턴온되어 상기 제3 전원부로부터 인가되는 전압을 상기 제1 노드 및 상기 제3 노드에 공급하는 것을 특징으로 하는 쉬프트 레지스터.
제7 항에 있어서,
상기 제1 스위칭 TFT 및 상기 제2 스위칭 TFT는 상기 제3 전원부에서 고전위 구동 전압이 공급되면 상기 제1 노드 및 제3 노드를 하이 전압 상태가 되도록 하고, 상기 제3 전원부에서 저전위 구동 전압이 공급되면 상기 제1 노드 및 제3 노드를 로우 전압 상태가 되도록 하는 것을 특징으로 하는 쉬프트 레지스터.
제2 항에 있어서,
상기 제2 컨트롤 블록은 복수의 TFT로 구성되고,
상기 제4 전원부로부터의 전압을 상기 제2 노드에 공급하여 상기 제2 노드를 하이 전압 상태에서 로우 전압 상태로 스윙시키거나, 또는 상기 제2 노드를 로우 전압 상태에서 하이 전압 상태로 스윙시키는 것을 특징으로 하는 쉬프트 레지스터.
제9 항에 있어서,
상기 제2 컨트롤 블록을 구성하는 제1 스위칭 TFT의 게이트 전극은 상기 제2 컨트롤 신호가 입력되는 제2 라인과 접속되어 있고, 소스 전극은 상기 제4 전원부와 접속되어 있고, 드레인 전극은 상기 제1 스위칭 블록과 상기 제2 스위칭 블록 사이의 제4 노드에 접속된 것을 특징으로 하는 쉬프트 레지스터.
제10 항에 있어서,
상기 제2 컨트롤 블록을 구성하는 제2 스위칭 TFT의 게이트 전극은 상기 제1 컨트롤 신호가 입력되는 제1 라인과 접속되어 있고, 소스 전극은 상기 제3 전원부와 접속되어 있고, 드레인 전극은 상기 제1 노드와 접속된 것을 특징으로 하는 쉬프트 레지스터.
제11 항에 있어서,
상기 제2 컨트롤 블록의 상기 제1 스위칭 TFT 및 상기 제2 스위칭 TFT는 상기 제2 컨트롤 신호에 의해 턴온되어 상기 제4 전원부로부터 인가되는 전압을 상기 제2 노드 및 상기 제4 노드에 공급하는 것을 특징으로 하는 쉬프트 레지스터.
제6 항에 있어서,
상기 제1 스위칭 TFT 및 상기 제2 스위칭 TFT는 상기 제4 전원부에서 고전위 구동 전압이 공급되면 상기 제2 노드 및 제4 노드를 하이 전압 상태가 되도록 하고, 상기 제4 전원부에서 저전위 구동 전압이 공급되면 상기 제2 노드 및 제4 노드를 로우 전압 상태가 되도록 하는 것을 특징으로 하는 쉬프트 레지스터.
디스플레이 패널의 양측에 형성된 제1 쉬프트 레지스터와 제2 쉬프트 레지스터의 구동방법에 있어서,
상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드에 저전위 구동 전압을 공급하여 상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드를 로우 전압 상태로 형성시키는 단계;
상기 제1 쉬프트 레지스터의 상기 제1 노드에 저전위 구동 전압을 형성시키고 상기 제2 노드에 고전위 구동 전압을 형성시켜, 상기 제1 노드와 제2 노드의 전압을 스윙시시는 단계;
상기 제1 쉬프트 레지스터의 상기 제1 노드에 접속된 제1 출력 TFT에 저전위 구동 전압을 공급하고, 상기 제1 쉬프트 레지스터의 상기 제2 노드에 접속된 제2 출력 TFT에 고전위 구동 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.
제14 항에 있어서,
상기 제1 쉬프트 레지스터의 제1 노드와 상기 제2 노드의 출력 전압을 스윙시킨 이후,
상기 제2 쉬프트 레지스터의 제1 노드 및 제2 노드에 저전위 구동 전압을 공급하여 상기 제2 쉬프트 레지스터의 제1 노드 및 제2 노드를 로우 전압 상태로 형성시키는 단계;
상기 제2 쉬프트 레지스터의 상기 제1 노드에 저전위 구동 전압을 형성시키고 상기 제2 노드에 고전위 구동 전압을 형성시켜, 상기 제1 노드와 제2 노드의 전압을 스윙시시는 단계;
상기 제2 쉬프트 레지스터의 상기 제1 노드에 접속된 제1 출력 TFT에 저전위 구동 전압을 공급하고, 상기 제2 쉬프트 레지스터의 상기 제2 노드에 접속된 제2 출력 TFT에 고전위 구동 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.
제15 항에 있어서,
상기 제2 쉬프트 레지스터의 제1 노드와 상기 제2 노드의 출력 전압을 스윙시킨 이후,
상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드에 저전위 구동 전압을 공급하여 상기 제1 쉬프트 레지스터의 제1 노드 및 제2 노드를 로우 전압 상태로 형성시키는 단계;
상기 제1 쉬프트 레지스터의 상기 제1 노드에 고전위 구동 전압을 형성시키고 상기 제2 노드에 저전위 구동 전압을 형성시켜, 상기 제1 노드와 제2 노드의 전압을 스윙시시는 단계;
상기 제1 쉬프트 레지스터의 상기 제1 노드에 접속된 제1 출력 TFT에 고전위 구동 전압을 공급하고, 상기 제1 쉬프트 레지스터의 상기 제2 노드에 접속된 제2 출력 TFT에 저전위 구동 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.
제16 항에 있어서,
상기 제1 쉬프트 레지스터의 제1 노드와 상기 제2 노드의 출력 전압을 스윙시킨 이후,
상기 제2 쉬프트 레지스터의 제1 노드 및 제2 노드에 저전위 구동 전압을 공급하여 상기 제2 쉬프트 레지스터의 제1 노드 및 제2 노드를 로우 전압 상태로 형성시키는 단계;
상기 제2 쉬프트 레지스터의 상기 제1 노드에 고전위 구동 전압을 형성시키고 상기 제2 노드에 저전위 구동 전압을 형성시켜, 상기 제1 노드와 제2 노드의 전압을 스윙시시는 단계;
상기 제2 쉬프트 레지스터의 상기 제1 노드에 접속된 제1 출력 TFT에 고전위 구동 전압을 공급하고, 상기 제1 쉬프트 레지스터의 상기 제2 노드에 접속된 제2 출력 TFT에 저전위 구동 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.