KR20140066706A - 앵커 구조들을 갖는 솔더 마스크 - Google Patents

앵커 구조들을 갖는 솔더 마스크 Download PDF

Info

Publication number
KR20140066706A
KR20140066706A KR1020147004095A KR20147004095A KR20140066706A KR 20140066706 A KR20140066706 A KR 20140066706A KR 1020147004095 A KR1020147004095 A KR 1020147004095A KR 20147004095 A KR20147004095 A KR 20147004095A KR 20140066706 A KR20140066706 A KR 20140066706A
Authority
KR
South Korea
Prior art keywords
solder mask
mask
openings
solder
opening
Prior art date
Application number
KR1020147004095A
Other languages
English (en)
Other versions
KR101547273B1 (ko
Inventor
륭 앤드류 케이더블유
로든 알. 토파시오
유-링 시에
입 셍 로우
Original Assignee
에이티아이 테크놀로지스 유엘씨
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20140066706A publication Critical patent/KR20140066706A/ko
Application granted granted Critical
Publication of KR101547273B1 publication Critical patent/KR101547273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

반도체 칩을 수용하는 다양한 기판들 또는 회로 보드들 및 그의 처리 방법들이 개시된다. 일 측면에서, 제 1 개구부(125)를 기판(20)의 면(117) 상에 위치된 솔더 마스크(115)에 형성하는 단계를 포함하는 제조 방법이 제공된다. 제 1 개구부(125)은 면(117)까지 연장되지 않는다. 면까지 연장되는 제 2 개구부(119)가 솔더 마스크에 형성된다. 제 1 개구부(125)는 언더필 앵커 부위로서의 역할을 할 수 있다.

Description

앵커 구조들을 갖는 솔더 마스크{SOLDER MASK WITH ANCHOR STRUCTURES}
본 발명은 전반적으로 반도체 처리에 관한 것으로, 특히 반도체 칩 회로 보드 또는 기판 언더필(underfill) 앵커 구조들 및 그의 처리 방법들에 관한 것이다.
플립 칩(flip-chip) 장착 방식들은 수십 년 동안 반도체 칩들을 반도체 칩 패키지 기판들과 같은 회로 보드들에 장착하기 위해 사용되었다. 많은 종래의 플립 칩 변형들에서, 복수의 솔더 접합부들은 반도체 칩의 I/O(input/output) 부위들과 회로 보드의 대응하는 I/O 부위들 사이에 수립된다. 하나의 종래의 공정에서, 솔더 범프(solder bump)는 반도체 칩의 주어진 I/O 부위 또는 패드에 금속적으로 접합되고 소위 프리 솔더(pre-solder)는 회로 보드의 대응하는 I/O 부위에 금속적으로 접합된다. 그 후에, 솔더 범프 및 프리 솔더는 근접해 있고 필요한 솔더 접합부를 수립하기 위해 솔더 범프 및 프리 솔더 중 하나 또는 둘 다를 리플로우시키는 가열 공정을 받는다.
플립 칩 솔더 접합부들은 CTE(coefficient of thermal expansion) 불일치들, 연성 차이들 및 회로 보드 뒤틀림과 같은 다양한 소스들로부터의 기계적 응력들을 받을 수 있다. 그러한 응력들은 방금 설명된 종래의 솔더 접합부들을 굽힘 모멘트에 종속시킬 수 있다. 응력들이 다이(die) 에지들 및 코너들에 더 가까이에서 가장 크고 다이 중심으로의 근접성 증가로 저하되는 경향이 있다는 점에서 효과는 약간 방향적이다.
CTE 불일치의 효과들을 줄이기 위해, 언더필 재료들은 칩과 기초(underlying) 패키지 기판 사이에, 및 특히 칩과 패키지 기판 상의 솔더 레지스트 층 사이에 관례적으로 배치된다. 솔더 접합부들과 같이, 심지어 언더필은 굽힘 모멘트를 받을 수 있다. 충분히 심각하거나 또는 솔더 마스크에 언더필의 접합이 국부적으로 약화되면, 박리(delamination)가 발생할 수 있다. 언더필 박리는 균열들이 솔더 접합부들에 형성되게 하고 최종적으로 디바이스 고장을 초래할 수 있다.
하나의 종래의 설계는 반도체 칩의 가장 바깥쪽 표면에 가까이 위치된 다양한 도체 구조들에 대한 보호를 제공하기 위해 반도체 칩 상의 폴리이미드 층을 이용한다. 개구부들은 기초 금속 구조들을 초래하기 위해 폴리이미드 층에 형성된다. 추가 개구부들은 반도체 칩을 통해 연장되는 폴리이미드 층에 형성된다. 이러한 추가 구멍들은 언더필 박리를 억제하기 위해 언더필 재료에 대한 앵커 스폿(anchor spot)들로서의 역할을 한다. 그러나, 추가 구멍들은 폴리이미드 층을 에칭 마스크로서 부적당하게 만든다.
본 발명은 이상 단점들 중 하나 이상에 대한 효과들을 극복하거나 감소시키는 것에 관한 것이다.
본 발명의 일 실시예의 일 측면에 따르면, 제 1 개구부를 기판의 면(side) 상에 위치된 솔더 마스크에 형성하는 단계를 포함하는 제조 방법이 제공된다. 제 1 개구부는 면까지 연장되지 않는다. 면까지 연장되는 제 2 개구부가 솔더 마스크에 형성된다.
본 발명의 일 실시예의 다른 측면에 따르면, 반도체 칩을 기판의 면에 결합하는 단계를 포함하는 제조 방법이 제공된다. 면은 면까지 연장되지 않는 제 1 개구부를 갖는 솔더 마스크를 포함한다. 언더필은 반도체 칩과 솔더 마스크 사이에 배치된다. 언더필의 일부는 제 1 개구부 내로 돌출된다.
본 발명의 일 실시예의 다른 측면에 따르면, 면을 갖는 기판을 포함하는 장치가 제공된다. 솔더 마스크는 면 상에 있다. 솔더 마스크는 면까지 연장되지 않는 제 1 개구부를 포함한다.
본 발명의 이전 및 다른 장점들은 이하의 상세한 설명을 판독하고 도면들을 참조하면 분명할 것이다.
도 1은 기판 상에 장착되는 반도체 칩 플립 칩을 포함하는 반도체 칩 디바이스의 예시적인 실시예의 사시도이다.
도 2는 단면 2-2에서 취해진 도 1의 단면도이다.
도 3은 더 큰 확대로 도시된 도 2의 일부이다.
도 4는 단면 4-4에서 취해진 도 3의 단면도이다.
도 5는 도 4와 같은 단면이지만, 반도체 칩 디바이스의 대안적인 예시적인 실시예의 단면이다.
도 6은 솔더 마스크 도포 후에 예시적인 기판 또는 회로 보드의 작은 부분을 도시하는 단면도이다.
도 7은 예시적인 포토리소그래픽 노출을 받는 솔더 마스크를 도시하는 도 6과 같은 단면도이다.
도 8은 예시적인 리소그래피 마스크의 일부의 평면도이다.
도 9는 다양한 개구부들을 솔더 마스크 내에 산출하는 포토리소그래픽 현상을 도시하는 도 7과 같은 단면도이다.
도 10은 플립 칩 장착 및 언더필 도포를 도시하는 단면도이다.
도 11은 솔더 마스크 도포 후에 예시적인 기판 또는 회로 보드의 작은 부분의 단면도이고 솔더 마스크 내의 다양한 개구부들의 레이저 드릴링을 도시하는 단면도이다.
도 12는 솔더 마스크 도포 후에 예시적인 기판 또는 회로 보드의 작은 부분의 단면도이고 제 1 포토리소그래픽 노출을 도시하는 단면도이다.
도 13은 제 2 포토리소그래픽 노출을 받는 솔더 마스크를 도시하는 도 12와 같은 단면도이다.
도 14는 대안적인 포토리소그래픽 노출을 받는 예시적인 반도체 칩의 작은 부분을 도시하는 도 12와 같은 단면도이다.
도 15는 더 큰 확대로 도시된 도 14의 일부이다.
도 16는 전자 디바이스 내에 예시적인 반도체 칩 디바이스의 장착을 도시하는 사시도이다.
반도체 칩을 수용할 수 있는 기판 또는 회로 보드의 다양한 실시예들이 본 명세서에 설명된다. 일 예는 솔더 마스크의 전체 깊이를 통해 연장되지 않는 하나 이상의 개구부들이 제공된 솔더 마스크를 포함한다. 개구부들은 기계적 연결들을 형성하고 언더필 박리를 억제하기 위해 언더필 재료 돌출부들을 위한 위치(location)들을 제공한다. 추가 상세들이 이제 설명될 것이다.
후술되는 도면들에서, 참조 번호들은 일반적으로 동일한 요소들이 하나보다 많은 도면에 나타나는 곳에서 반복된다. 이제 도면들, 및 특히 도 1을 참조하면, 회로 보드일 수 있는 기판(20) 상에 장착되는 반도체 칩(15)을 포함하는 반도체 칩 디바이스(10)의 예시적인 실시예의 사시도가 도시된다. 반도체 칩(15)과 무엇보다도 회로 보드(20)의 열팽창계수들 사이의 불일치들과 연관되는 차동 변형률 문제들을 완화하는데 도움이 되도록, 언더필 재료(25)는 반도체 칩(15)과 회로 보드(20) 사이에 배치된다. 언더필(25)의 일부는 파선(30)으로 표시되는, 반도체 칩(15)의 주변을 추적하는 비드(bead)로 보여진다. 회로 보드(20)는 다른 회로 보드(도 1에 도시되지 않음)와 같은 다른 전자 디바이스에 장착되고 도시된 볼 그리드 어레이(35)와 같은 입력/출력 방식에 의해 그것과 함께 전기적으로 인터페이스될 수 있다. 선택적으로, 랜드(land) 그리드 어레이, 핀 그리드 어레이 또는 다른 인터페이스 구조가 원하는 대로 사용될 수 있다.
반도체 칩 디바이스(10)의 추가 상세들은 도 2를 참조함으로써 이해될 수 있으며, 도 2는 단면 2-2에서 취해진 도 1의 단면도이다. 반도체 칩(15)은 도시된 바와 같이 회로 보드(20)에 장착되고 복수의 솔더 접합부들(40)을 통해 그것에 전기적으로 연결되는 플립 칩일 수 있다. 솔더 접합부들(40)은 갭(55)을 남기기 위해 회로 보드(20)의 상부 표면(50) 위로 반도체 칩(15)의 하부 표면(45)이 상승되는 그러한 높이이다. 언더필 재료(25)는 갭(55)을 충전할 뿐만 아니라 반도체 칩(15)의 대향 에지들(60 및 65)(및 그것에 직교하지만 보여지지 않는 그들의 에지들)에서 약간 측방으로 떨어져서 돌출된다. 언더필(25)은 실리카 충전제들 및 페놀 수지들 등을 갖거나 또는 갖지 않는 에폭시 수지와 같은 공지된 에폭시 재료들로 구성될 수 있다. 2개의 예는 Namics로부터 입수가능한 타입들 8437-2 및 2BD이다. 볼 그리드 어레이(35)는 회로 보드(20)의 하부 표면(70)으로부터 아래로 돌출되고 복수의 솔더 볼들(75)로 구성된다. 금속화 층들, 비아들 및 다른 타입들의 구조들(보여지지 않음)과 같은 복수의 상호연결 구조들은 솔더 볼들(75)을 솔더 접합부들(40)에 전기적으로 연결한다.
파선 타원(80)에 의해 규정되는 도 2의 일부는 도 3에서 더 크게 확대되어 도시되고 회로 보드(20) 및 언더필(25)의 특정 특징들을 설명하기 위해 사용될 것이다. 이러한 배경을 가지고, 관심은 이제 도 3으로 돌려진다. 파선 타원(80)의 위치로 인해, 반도체 칩(15)의 에지(60) 뿐만 아니라 회로 보드(20)의 작은 부분이 보여진다는 점에 주목한다. 반도체 칩(15)은 금속화 층들, 상호 연결 비아들 등과 같은 상호 연결 구조들의 다수의 레벨들을 포함할 수 있다. 이러한 도체 구조들 중 몇몇이 도시된다. 특히, 범프 패드(85) 및 한 쌍의 금속화 트레이스들(90 및 95)이 도시된다. 솔더 접합부(40)의 일단부는 도체 패드(85)에 금속적으로 결합된다. 도체 패드(85)는 접착 층, 솔더 장벽 층 및 솔더 습윤성 층 또는 솔더 도금 층으로 구성될 수 있는 선택적 언더범프 금속화 구조를 포함할 수 있다. 도체 패드(85) 및 트레이스들(90 및 95)은 구리, 은, 니켈, 백금, 금, 알루미늄, 팔라듐, 이들의 합금들 또는 적층들 등과 같은 다양한 도체들로 구성될 수 있다.
도체 구조들(85, 90 및 95)은 패시베이션(passivation) 구조(100)로 코팅될 수 있으며, 패시베이션 구조는 추가 처리 전에 물리적 손상 및 오염으로부터 도체 구조들(85, 90 및 95)을 보호하도록 의도된다. 예시적인 재료들은 이산화 실리콘, 질화 실리콘, 폴리이미드, 이들의 적층들 또는 이와 유사한 것들을 포함한다. 패시베이션 구조(100)는 선택적 폴리머 층(105)으로 코팅될 수 있으며, 이는 컴플라이언트(compliant) 보호 필름을 제공하도록 설계되고 따라서 폴리이미드, 벤조시클로부텐 등과 같은 다양한 재료들로 구성될 수 있다. 솔더 접합부(40)의 상부 단부는 폴리머 층(105) 및 패시베이션 구조(100) 내의 각각의 개구부들(107 및 109)을 통해 돌출된다. 솔더 접합부(40)의 타단부는 회로 보드(20)의 도체 패드(110)에 금속적으로 연결된다. 도체 패드(110)는 상술된 동일한 타입들의 재료들로 구성될 수 있다. 도체 패드(110) 및 아마 원하는 것과 같은 다른 것들에 연결되는 회로 보드(20) 내의 비아들 등과 같은 금속화 및 상호 연결 구조들의 많은 층들이 존재할 수 있다. 이 도체 구조들은 도 3에 보여지지 않는다. 솔더 접합부(40)는 솔더 범프 및 프리 솔더의 리플로우된 조합으로 구성될 수 있다. 선택적으로, 프리 솔더는 단일 또는 다른 타입의 솔더 구조를 위해 제거될 수 있다. 솔더 및 구리 필라 구조들이 또한 사용될 수도 있다.
솔더 마스크(115)는 회로 보드(20)의 면(117) 상에 위치된다. 솔더 접합부(40)의 하부 단부는 솔더 마스크(115) 내의 개구부(119)를 통해 돌출되고 도체 패드(110)에 금속적으로 접합된다. 솔더 마스크(115)는 예를 들어 Taiyo Ink Mfg. Co., Ltd.에 의해 제조되는 PSR-4000 AUS703 또는 Hitachi Chemical Co., Ltd.에 의해 제조되는 SR7000과 같은 솔더 마스크 제조에 적절한 다양한 재료들로 구성될 수 있다. 선택적으로, 다른 재료들, 예컨대 다양한 에폭시들 또는 폴리머들 에컨대 폴리이미드가 사용될 수 있다.
솔더 마스크(115)는 솔더 접합부들(40)이 원하지 않은 영역들에 쇼트되지 않도록 회로 보드(20)의 부분들을 선택적으로 마스킹하는 역할을 할 뿐만 아니라 언더필(25)의 박리를 억제하는 구조를 포함한다. 특히, 솔더 마스크(115)에는 언더필(25)의 돌출부들(141, 143, 145 및 147)과 함께 서로 맞물릴 수 있도록, 4개가 보여지고 각각 125, 130, 135 및 140으로 라벨링되는 복수의 개구부들이 제공된다. 돌출부들(141, 143, 145 및 147)은 언더필(25)과 솔더 마스크(115) 사이의 접착 접합을 위한 더 큰 표면적 및 솔더 마스크(115)로부터 언더필(25)의 박리를 억제하는 기계적 연결 둘 다를 제공한다. 개구부들(125 및 130) 및 돌출부들(141 및 143)과 같은 개구부들 및 언더필 돌출부들의 일부는 솔더 접합부(40)에 근접하여 위치된다. 개구부들(135 및 140) 및 돌출부들(145 및 147)과 같은 다른 개구부들 및 언더필 돌출부들은 언더필(25)에 대한 앵커로서의 역할을 할 뿐만 아니라 도포 동안 표면 장력으로 언더필(25)의 측방 전진을 제한하는 방법을 제공하기 위해 반도체 칩(15)의 에지(60)에 또는 에지 외부에 위치될 수 있다.
개구부들(125, 130, 135 및 140)의 수 및 구성은 크게 변화될 수 있다는 점이 이해되어야 한다. 이와 관련하여, 관심은 이제 도 4로 돌려지며, 도 4는 단면 4-4에서 취해진 도 3의 단면도이다. 개구부들(125, 130, 135 및 140) 및 언더필(25)의 돌출부들(141, 143, 145 및 147)이 보여진다는 점에 주목한다. 언더필 돌출부들(141 및 143)은 솔더 접합부(40)를 브래키팅한다(bracket). 추가 개구부들(149 및 150)은 개구부들(125 및 130) 및 돌출부들(141 및 143)과 다른 라인을 따를 지라도, 각각의 언더필 돌출부들(151 및 153)을 수용하고 또한 솔더 접합부(40)를 브래키팅하기 위해 솔더 마스크(115)에 형성될 수 있다. 유사한 그런 개구부들 및 언더필 돌출부들(도 4에 보여지지 않음)은 솔더 접합부들(40)의 일부 또는 전부 주위에 위치될 수 있다. 개구부들(135 및 140) 및 언더필 돌출부들(145 및 147)은 반도체 칩의 주변(30)을 추적할 수 있는 큰 복수의 유사한 개구부들의 단지 일부일 수 있다. 개구부(135)는 원형일 수 있고 그것의 인접한 개구부들은 또한 풋프린트가 원형일 수 있는 한편 개구부(140)는 인접한 개구부들과 같은 일반적으로 8각형의 풋프린트를 가질 수 있다는 점에 주목한다. 그러나, 숙련공은 본 명세서에 개시된 개구부들 중 어느 하나가 실질적으로 임의의 형상을 가질 수 있는 것을 이해할 것이다.
이러한 예시적 실시예에서, 솔더 접합부(40)는 어떤 측방 치수(x1)를 가질 수 있고 개구부들(125, 130, 149 및 150)은 이러한 예시적 실시예에서 x1보다 실질적으로 더 작을 수 있는 어떤 측방 치수(x2)를 가질 수 있다. 치수들(x1 및 x2)은 깊이에 따라 변할 수 있다. 그러나, 치수들(x1 및 x2) 사이의 상대적 관계는 설계 자유 재량을 따른다. 예시적 실시예에서, 치수(x1)는 대략 80 ㎛일 수 있고 치수(x2)는 대략 15 ㎛일 수 있다. 반도체 칩(15)의 주변(30) 외부의 개구부들(135, 140) 등은 다양한 측방 치수들을 가질 수 있고 원하는 대로 치수(x1)보다 비교적 더 작을 수 있다. 여기서, 반도체 칩의 주변(30)을 추적할 수 있는 2개의 행의 개구부들(135 및 140)이 존재한다. 그러나, 숙련공은 매우 다양한 레이아웃들로 배열될 수 있는 그러한 행들 및 개구부들(135, 140) 등 중 하나 이상이 존재할 수 있는 것을 이해할 것이다.
방금 언급된 바와 같이, 솔더 마스크 내의 개구부들 및 언더필 앵커들은 다양한 형상들을 취할 수 있다. 도 5는 도 4와 같은 단면도이지만, 솔더 마스크(115')의 대안적인 실시예의 단면도이다. 솔더 마스크(115')의 작은 부분만이 도시된다. 솔더 마스크(115')는 본 명세서의 다른 곳에 개시된 바와 같은 조성을 가질 수 있다. 그러나, 여기서, 솔더 마스크(115')는 일반적으로 정사각형의 풋프린트를 갖고 솔더 접합부(40) 주위에 위치될 수 있으며 상술한 바와 같은 언더필(25)에 대한 앵커 부위들로서의 역할을 하는 복수의 개구부들(125', 130', 149' 및 150') 및 대응하는 언더필 돌출부들(141', 143', 151' 및 153')을 가질 수 있다. 또한, 개구부들(125', 130', 149' 및 150')의 수, 공간 위치 결정 및 풋프린트는 매우 다양하게 변화될 수 있다.
솔더 마스크(115)를 제조하는 예시적인 방법은 이제 도 6, 도 7, 도 8 및 도 9를 참조함으로써 이해될 수 있다. 처음에 관심은 도 6으로 돌려지며, 도 6은 도 3에 도시된 회로 보드(20)의 작은 부분의 단면도이지만 처리의 예비 단계에 있는 단면도이다. 이 시점에, 도체 패드(110) 및 임의의 관련된 금속화 구조들(도시되지 않음)이 제조되고 솔더 마스크(115)는 회로 보드(20)의 표면(117)에 도포될 수 있다. 솔더 마스크(115)는 스핀 코팅 및 다른 도포 기술들에 의해 도포될 수 있다. 스핀 코팅 후에, 열 경화가 수행될 수 있다. 아래에 더 상세히 설명되는 바와 같이, 도 3에 도시된 다양한 개구부들(125, 130, 135 및 140)은 다양한 방법들로 솔더 마스크(115)에 형성될 수 있다. 이러한 예시적 실시예에서, 솔더 마스크(115)에는 광활성 화합물들이 주입되고 포토리소그래피 단계들이 원하는 개구부들을 만들기 위해 수행될 수 있다.
도 7에 도시된 바와 같이, 적절한 리소그래피 마스크(175)는 솔더 마스크(115) 위에 위치될 수 있고 방사(180)에 의한 노출이 수행될 수 있다. 마스크(175)는 솔더 마스크(115) 상에 배치되는 비접촉 포토마스크일 수 있다. 마스크(175)는 복수의 완전 불투명 또는 반불투명 구조들이 패턴화되는 반투명 플레이트(185)를 포함한다. 리소그래피 공정의 기술적 목적은 회로 보드(20)의 표면(117)까지 연장되지 않는, 전체 깊이 미만인 위치들(195, 200, 205 및 210)에 개구부들을 제공하면서, 동시에 전체 깊이이고 따라서 도체 패드(110)까지 이르도록 연장되는 위치(190)에 개구부를 제조하는 것이다. 크롬 또는 다른 전형적인 리소그래피 마스크 또는 레티클 구조들로 구성되는 불투명 구조(215)는 적절한 풋프린트에 의해 그리고 솔더 마스크(115)의 일부(190)가 방사(180)에 노출되지 않도록 하는 위치에 제조될 수 있다. 그러나, 다른 마스크 구조들(220, 225, 230 및 235)은 입사 노출 방사(180)의 부분 투과를 허용하는 재료들로 구성되거나 구조적 특징들로 제조될 수 있다. 이러한 방법으로, 노출 방사(180)는 감쇠되지만 차단되지 않으므로, 위치들(195, 200, 205 및 210)에서 전체 깊이보다 작은 노출을 가져온다. 반투과 구조들(230 및 235)은 도 3에 도시된 개구부들(125 및 130)의 풋프린트를 갖는 것이 유리하고 반투과 구조들(220 및 225)은 예를 들어 도 3 및 도 4에 도시된 개구부들(135 및 140)의 풋프린트들을 갖는 것이 유리하다.
반투과 구조들의 일부 예시적인 실시예들은 이제 또한 도 8을 참조함으로써 이해될 수 있으며, 도 8은 투명 플레이트(185) 상에 불투명 구조(215) 및 반투과 구조들(225 및 230)을 포함하는 마스크(175)의 일부의 평면도이다. 여기서, 반투과 부분(225)은 원하는 풋프린트로 밀집되는 복수의 원통형 구조들(232)로 구성될 수 있다. 원통형 구조들(232)은 입사 방사(180)를 감쇠시킨다. 반투과 부분(230)은 복수의 개구부들(234)을 갖는 메시 배열로 구성될 수 있다. 또한, 메시 및 개구부들(234)은 입사 방사(180)를 감쇠시킨다. 물론, 반투과 구조들(225, 230) 및 본 명세서에 개시된 다른 것들 중 어느 하나에 사용될 수 있는 구조적 특징들의 타입들은 아주 많다. 부분적 감쇠는 다른 방법들로 달성될 수 있다. 선택적으로, 부분적 투과 코팅(도시되지 않음)이 투과 플레이트(185) 상에 사용될 수 있거나 또는 감쇠 재료(도시되지 않음)가 투과 플레이트(185)에 주입될 수 있다.
노출 후에, 부분 깊이 개구부들(125, 130, 135 및 140) 및 전체 깊이 개구부(119)를 도 9에 도시된 바와 같이 만들기 위해 마스크(175)가 제거되고 솔더 마스크(115)가 적절한 현상액에 현상될 수 있다. 솔더 마스크(115)가 대략 10 내지 20 ㎛ 두께이고 PSR-4000으로 구성되는 예시적인 실시예에서, 대략 5 내지 10 초 동안 대략 130 Mjoules/㎤로 광대역 광이 사용될 수 있다. 다양한 현상액들이 사용될 수 있다. 예시적인 실시예에서, 대략 48% 시클로헥산, 대략 60% 시클로펜탄 및 대략 1% 메탄올의 혼합물이 사용될 수 있다. 개구부들(125, 130, 135 및 140)의 어느 하나 또는 모두는 앵커링을 강화하기 위해 테이퍼진(tapered) 측벽들을 가질 수 있다는 점에 주목한다. 예를 들어, 개구부(125)는 증가하는 깊이에 따라 외부로 테이퍼질 수 있는 측벽(237)을 갖는다.
현상 후에, 제 2 열 경화는 솔더 마스크(115) 상에 수행된다. 솔더 마스크(115) 내의 임의의 나머지 광활성 화합물들을 중화시키기 위해, UV 광에 대한 블랭킷 노출이 수행될 수 있다. 개구부들(119, 125, 130, 135 및 140)이 형성된 상태에서, 그 후 플립 칩 장착이 본 명세서의 다른 곳에 설명된 바와 같이 진행될 수 있다.
도 10에 도시된 바와 같이, 개구부들(125, 130, 135 및 140)이 솔더 마스크(115)에 형성된 상태에서, 반도체 칩(15)은 회로 보드(20)에 장착되고 솔더 접합부(40)를 통해 그것에 전기적으로 연결되는 플립 칩일 수 있다. 솔더 접합부(40)의 플립 칩 장착 및 제조는 솔더 접합부(40)의 분리 피스들을 근접으로 이동시키는 것 및 리플로우를 수행하거나, 또는 솔더 접합부(40)의 조성, 개구부(119)를 충전하는 단 하나의 피스 또는 일부 다른 기술에 의존하는 것을 포함할 수 있다. 플립 칩 장착 및 리플로우 공정 후에, 적절한 도포기(240)는 언더필(25)을 반도체 칩(15)과 솔더 마스크(115) 사이의 갭(55)에 분배하고 따라서 갭(55)을 충전할 뿐만 아니라 개구부들(125, 130, 135 및 140)을 충전하기 위해 사용될 수 있다. 상기 언급된 바와 같이, 언더필(25)은 반도체 칩의 에지(60)에서 떨어져서 측방으로 진행하므로, 개구부들(135 및 140) 및 그들과 같은 다른 것들은 에지(60)로부터 언더필(25)의 추가 측방 진행에 대한 지연제로서의 역할을 할 것이다. 적절한 언더필 베이크(underfill bake)가 분배에 뒤따를 수 있다.
개구부들(125, 130, 135 및 140)을 제조하는 다른 대안적인 예시적인 방법은 이제 도 11을 참조함으로써 이해될 수 있으며, 도 11은 도 6과 같은 단면도이고 따라서 회로 보드(20) 및 솔더 마스크(115)의 작은 부분을 도시한다. 솔더 마스크(115)는 본 명세서의 다른 곳에 설명된 기술들을 사용하여 회로 보드(20)에 도포될 수 있다. 그러나, 여기서, 개구부들(125, 130, 135, 140 및 119)을 형성하기 위해 광활성 화합물들 및 포토리소그래피를 사용하는 대신에, 레이저 드릴링이 사용될 수 있다. 개구부(119)는 레이저 소스(250)로부터 레이저 방사(245)를 사용하여 기초 도체 패드(110)에 도달하기 위해 솔더 마스크(115)의 전체 깊이를 통해 레이저 드릴링될 수 있다. 회로 보드(20)의 표면(117)으로 돌출되지 않는 나머지 개구부들은 동일한 레이저 소스(250) 및 레이저 방사(245)를 사용하지만 더 짧은 드릴링 횟수로 레이저 드릴링될 수 있다. 선택적으로, 더 낮은 전력 레이저 방사(260) 출력을 갖는 다른 레이저 소스(255)는 더 얕은 개구부들(125, 130, 135 및 140)을 드릴링하기 위해 사용될 수 있다. 디스커밍(descumming) 공정은 개구부들(125, 130, 135, 140 및 119)의 레이저 드릴링 후에 수행되어야 한다. 디스커밍 공정 후에, 도 10과 함께 일반적으로 설명된 바와 같이 반도체 칩(15)은 장착된 플립 칩이고 언더필(25)이 분배될 수 있다. C02 소스들 또는 다른 주파수들로부터 UV 범위, 녹색 밴드들 내의 레이저 방사가 사용될 수 있다.
또 다른 대안적인 예시적인 방법에서, 2단 마스킹 공정은 부분 깊이 솔더 마스크 개구부들과 동시에 전체 깊이 솔더 마스크 개구부를 제조하기 위해 솔더 마스크 내의 광활성 화합물들과 함께 사용될 수 있다. 이와 관련하여, 관심은 이제 도 12 및 도 13으로 돌려지며, 도 12 및 도 13은 도 7과 유사한 단면도들이고, 따라서 회로 보드(20) 및 솔더 마스크(115)의 작은 부분을 도시한다. 솔더 마스크(115)는 본 명세서의 다른 곳에 설명된 바와 같이 도포되고 초기에 열 경화될 수 있다. 이 단계에서, 비접촉 포토마스크(265)는 솔더 마스크(115) 위에 배치될 수 있다. 비접촉 마스크(265)는 투명 기판(270) 및 불투명 구조들(275, 280, 285, 290 및 295)을 포함한다. 불투명 구조들(275, 280, 285 및 295)은 도 8에 도시된 바와 같이 각각, 개구부들(135, 140, 125 및 130)과 연관되는 풋프린트들을 갖는 것이 유리하다. 불투명 구조(290)는 도 8에 도시된 개구부(119)와 연관되는 풋프린트를 갖는다. 크롬 등은 불투명 구조들(275, 280, 285, 290 및 295)에 사용되고 어떤 종류의 유리 또는 다른 적절한 재료는 기판(270)에 사용될 수 있다. 선택적으로, 포토리소그래피 마스크는 솔더 마스크(115) 상에 형성되고 공지된 기술들에 의해 리소그래피적으로 패턴화될 수 있다. 그 후에, 노출 공정은 솔더 마스크(115)의 마스크되지 않은 부분들을 노출시키고 그들이 후속 현상액에 용해되지 않게 하기 위해 수행된다. 노출 후에, 레지스트로 형성되는 경우, 마스크(265)는 애싱(ashing), 용제 스트리핑 등에 의해 제거되거나, 스트리핑될 수 있다. 적절한 노출 파라미터들은 두께 및 조성과 같은 솔더 마스크(115)의 특성들에 의존할 것이다. 솔더 마스크(115)가 대략 10 내지 20 ㎛ 두께이고 PSR-4000으로 구성되는 예시적인 실시예에서, 대략 5 내지 10 초 동안 대략 130 Mjoules/㎤로 광대역 광이 사용될 수 있다. 노출 후에, 파선 박스들(305, 310, 315, 320 및 325)에 의해 개략적으로 표시되는 미노출된 부분들이 솔더 마스크(115)에 남아 있다. 미노출된 부분들(305, 310, 315, 320 및 325)은 현상액에 완전히 용해될 수 있게 남아 있다. 이 시점에 비접촉 마스크(265)가 제거되고 솔더 마스크(115)가 적절한 현상액에 현상되면, 이 때 개구부들이 회로 보드(20)의 표면(117)까지 이르도록 연장되는 파선 박스들(305, 310, 315, 320 및 325)의 위치들에 형성될 것이다. 전체 깊이 용해는 기초 패드(110)가 솔더 연결을 용이하게 하기 위해 노출되어야 하므로 파선 박스(320)의 부근에 솔더 마스크(115)의 일부에 대한 기술적 목적을 남기지만, 그러한 것은 파선 박스들(305, 310, 315 및 325)에 의해 예시되는 솔더 마스크(115)의 일부들에 대한 경우가 아니다. 따라서, 그리고 도 13에 도시된 바와 같이, 제 2 노출은 불투명 구조(290)를 통해, 도체 패드(110)와 정렬되는 미노출된 부분(320)을 차폐하지만 미노출된 부분들(305, 310, 315 및 325)이 위치되는 영역들을 차폐하지 않는 제 2 비접촉 마스크(330)로 수행된다. 그 대신에, 노출 방사(300)의 조사량은 이전에 완전히 미노출된 부분(305)이 부분적 광 경화 상부 부분(330) 및 미노출되고 미경화된 영역(332)으로 이분되도록 충분히 낮게 드롭된다. 부분적 광 경화 부분(330)은 적절한 현상액에서의 용해에 단지 반내성(semi-resistant)이 되었다. 이전에 미노출된 부분들(310, 315 및 325)은 부분적 광 경화 부분들(335, 337 및 339) 및 미노출되고 미경화된 영역들(341, 343 및 345)로 유사하게 이분된다. 기술적 목적은 부분적 경화 부분들(335, 337 및 339)이 용해되지만 회로 보드(20)의 표면(117)에서 완전히 용해되지 않도록 그들의 부근에서 솔더 마스크(115)의 디스일루전 레이트(disillusion rate)를 극적으로 둔화시키는 것이다. 제 2 노출은 동일한 일반적 파라미터들을 사용하지만 대략 65 Mjoules/㎤의 조사량으로 수행될 수 있다. 도 2 및 도 9에 도시된 개구부들(119, 125, 130, 135 및 140)을 수립하기 위해 비접촉 마스크(330)가 제거되고 솔더 마스크(115)는 적절한 현상액을 겪는다. 도 12에 도시된 영역들(332, 341, 343 및 345)은 가용성을 전환하기 위한 충분한 방사를 수용하지 않았기 때문에, 현상 공정은 도 2 및 도 8에 도시된 개구부들(125, 130, 135 및 140)이 표면(117)까지 이르도록 돌출되게 하지 않는다. 그러나, 그 영역(320)이 미노출된 채 남아 있으므로 현상 공정은 도체 패드(110)에 근접한 표면(117)을 완전히 관통한다. 다양한 현상액들이 사용될 수 있다. 예시적인 실시예에서, 대략 48% 시클로헥산, 대략 60% 시클로펜탄 및 대략 1% 메탄올의 혼합물이 사용될 수 있다.
현상 후에, 제 2 열 경화가 솔더 마스크(115) 상에 수행된다. 솔더 마스크(115) 내의 임의의 나머지 광활성 화합물들을 중화시키기 위해, UV 광에 대한 블랭킷 노출이 수행될 수 있다. 개구부들(119, 125, 130, 135 및 140)이 형성된 상태에서, 그 후 플립 칩 장착이 본 명세서의 다른 곳에 설명된 바와 같이 진행될 수 있다.
또 다른 대안적인 예시적인 방법에서, 마스크 풋프린트들이 전체 깊이 솔더 마스크 개구부 및 전체 깊이 미만의 솔더 마스크 개구부들의 조합을 만들기 위해 사용될 수 있다. 이와 관련하여, 관심은 이제 도 7과 같은 단면도이고 따라서 회로 보드(20) 및 솔더 마스크(115)의 작은 부분을 도시하는 도 14로 돌려진다. 솔더 마스크(115)는 본 명세서의 다른 곳에 설명된 바와 같이 도포되고 초기에 열 경화될 수 있다. 그러나, 여기서, 리소그래피 마스크(360)가 솔더 마스크(115) 위에 위치될 수 있다. 리소그래피 마스크(360)는, 그 위에 도 9에 도시된 나중에 형성된 개구부들(135, 140, 125, 117 및 130)의 원하는 위치들에 따라 마스크 구조들(370, 375, 380, 385 및 390)이 형성되고 정렬되는 투명 플레이트(365)를 포함할 수 있다. 그러나, 전체 깊이 미만의 개구부들(125, 130, 135 및 140)을 달성하기 위해, 마스크 구조들(370, 375, 380 및 390)의 풋프린트들은 비교적 얕은 일부들(395, 398, 400 및 403)만이 방사(405)에 의한 노출 후에 미노출된 채 남아 있도록 충분히 작게 제조될 수 있다. 역으로, 불투명 부분(385)은 회로 보드(20)의 표면(117)까지 연장되는 완전히 미노출된 부분(410)을 제공하기에 충분히 큰 풋프린트를 갖는다. 얕은 미노출된 영역들(395, 398, 400 및 403)의 생성의 기법이 이제 도 15를 참조함으로써 이해될 수 있으며, 도 15는 더 큰 확대로 도시된 파선 박스(415)에 의해 규정되는 도 14의 일부이다. 여기서, 마스크 불투명 부분(370)과 연관되는 상호작용들 및 얕은 노출 부족 영역(395)의 형성에 초점이 맞추어지지만, 임의의 다른 그러한 영역들 및 구조들의 예시가 될 것이다. 노출 방사(405)의 광자들이 불투명 부분(370)을 지나 이동하므로, 회절은 광선들이 솔더 마스크(115)의 하단을 향해 수렴되는 경향을 가지도록 방사(405)의 경로들의 휨을 야기함으로써 비교적 미노출된 부분(395)을 남기면서 솔더 마스크(115)의 영역(420)의 완전한 노출을 야기한다. 이러한 방법으로, 후속 현상 공정은 도 9에 도시된 바와 같은 전체 깊이 미만의 개구부(135)로 변형되는 노출 부족 영역(395)을 야기할 것이다. 도 14에 도시된 노출 부족 부분(398, 400 및 403)을 통해 형성되는 다른 개구부들(125, 130 및 140)도 마찬가지일 것이다.
현상 후에, 제 2 열 경화가 솔더 마스크(115) 상에 수행된다. 솔더 마스크(115) 내의 임의의 나머지 광활성 화합물들을 중화시키기 위해, UV 광에 대한 블랭킷 노출이 수행될 수 있다. 개구부들(119, 125, 130, 135 및 140)(도 9 참조)이 형성된 상태에서, 그 후 플립 칩 장착이 본 명세서의 다른 곳에 설명된 바와 같이 진행될 수 있다.
다시 도 1 및 도 2를 참조하면, 본 명세서에 개시된 예시적인 실시예들은 반도체 칩(15) 또는 회로 보드(20)의 특정 구현들에 의존하지 않는다. 따라서, 반도체 칩(15)은 예를 들어 마이크로프로세서들, 그래픽 프로세서들, 결합된 마이크로프로세서/그래픽 프로세서들, 응용 주문형 집적 회로들, 메모리 디바이스들 등과 같은 전자 장치에 사용되는 수많은 상이한 타입들의 회로 디바이스들 중 어느 하나일 수 있고, 단일 또는 멀티 코어이거나 심지어 다이들로 적층될 수 있다. 더욱이, 반도체 칩(15)은 일부 로직 회로들을 갖거나 갖지 않는 인터포저(interposer)로 구성될 수 있다. 따라서, "칩"이라는 용어는 인터포저를 포함하고 그 역도 또한 마찬가지이다. 반도체 칩(15)은 실리콘 또는 게르마늄, 또는 실리콘 온 절연체 재료들과 같은 반도체 온 절연체 재료들, 또는 심지어 다른 타입들의 재료들과 같은 벌크 반도체로 구성될 수 있다. 반도체 칩(15)은 회로 보드(20)에 장착되고 솔더 접합부들(40) 또는 다른 구조들에 의해 그것에 전기적으로 연결되는 플립 칩일 수 있다.
회로 보드(20)는 반도체 칩 패키지 기판, 회로 카드, 또는 실질적으로 임의의 다른 타입의 인쇄 회로 보드일 수 있다. 모놀리식 구조가 회로 보드(20)에 사용될 수 있지만, 더 전형적인 구성은 빌드업 설계를 이용할 것이다. 이와 관련하여, 회로 보드(20)는 그 위에 하나 이상의 빌드업 층들이 형성되고, 그 아래에 추가적인 하나 이상의 빌드업 층들이 형성되는 중심 코어로 구성될 수 있다. 코어 자체는 하나 이상의 층들의 적층으로 구성될 수 있다. 그러한 배열의 일 예는 단일 층 코어가 두 세트의 2개의 빌드업 층 사이에 적층되는 소위 "2-2-2" 배열로 불려질 수 있다. 반도체 칩 패키지 기판으로 구현되면, 회로 보드(20) 내의 층들의 수는 4개에서 16개 이상까지 변화될 수 있지만, 4개 미만이 사용될 수 있다. 소위 "코어리스(coreless)" 설계들이 또한 사용될 수 있다. 회로 보드(20)의 층들은 금속 인터커넥트들과 배치되는, 다양한 공지된 에폭시들과 같은 절연 재료로 구성될 수 있다. 빌드업과 다른 다층 구성이 사용될 수 있다. 선택적으로, 회로 보드(20)는 공지된 세라믹스 또는 패키지 기판들 또는 다른 인쇄 회로 보드들에 적절한 다른 재료들로 구성될 수 있다. 회로 보드(20)에는 반도체 칩(15)과 도시되지 않은 다른 회로 디바이스 사이에 전력, 접지 및 신호 전송들을 제공하기 위해 다수의 도체 트레이스들 및 비아들 및 다른 구조들이 제공된다. 그들의 전송들을 용이하기 위해, 회로 보드(20)에는 핀 그리드 어레이, 볼 그리드 어레이, 랜드 그리드 어레이 또는 다른 타입의 상호 연결 방식의 형태로 입력/출력들이 제공될 수 있다.
도 16에 도시된 바와 같이, 반도체 칩 디바이스(10)는 전자 디바이스(425)에 결합되거나 그렇지 않으면 전자 디바이스 내에 장착될 수 있다. 전자 디바이스(425)는 컴퓨터, 디지털 텔레비전, 핸드헬드 이동 디바이스, 개인용 컴퓨터, 서버, 메모리 디바이스, 그래픽 카드와 같은 애드인 보드(add-in board), 또는 반도체들을 이용하는 임의의 다른 컴퓨팅 디바이스일 수 있다.
본 명세서에 개시된 예시적인 실시예들 중 어느 하나는 예를 들어 반도체, 자기 디스크, 광 디스크 또는 다른 저장 매체와 같은 컴퓨터 판독가능 매체에 배치된 명령어들로 또는 컴퓨터 데이터 신호로서 구체화될 수 있다. 명령어들 또는 소프트웨어는 본 명세서에 개시된 회로 구조들을 합성하며/하거나 시뮬레이션할 수 있다. 예시적인 실시예에서, 카덴스(Cadence) APD, 엔코어(Encore) 등과 같은 전자 설계 자동화 프로그램은 개시된 회로 구조들을 합성하기 위해 사용될 수 있다. 최종 코드는 개시된 회로 구조들을 제조하기 위해 사용될 수 있다.
본 발명이 다양한 수정들 및 대안적인 형태들에 쉽게 영향을 받을 수 있지만, 특정 실시예들은 도면들에서 예로서 도시되었고 본 명세서에 상세히 설명되었다. 그러나, 본 발명은 개시된 특정 형태들에 제한되도록 의도되지 않는다는 점이 이해되어야 한다. 오히려, 본 발명은 이하의 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 있는 모든 수정들, 균등물들 및 대안들을 커버하는 것이다.

Claims (23)

  1. 제조 방법으로서,
    제 1 개구부(125)를 기판(20)의 면(side)(117) 상에 위치된 솔더 마스크(115)에 형성하는 단계로서, 상기 제 1 개구부(125)는 상기 면(117)까지 연장되지 않는 상기 단계; 및
    상기 면(117)까지 연장되는 제 2 개구부(119)를 솔더 마스크(115)에 형성하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 면은 도체(110)를 포함하며, 상기 제 2 개구부는 상기 도체의 적어도 일부를 노출시키는 방법.
  3. 청구항 1에 있어서,
    언더필(underfill)의 부분(141)이 상기 제 1 개구부 내로 돌출되도록 언더필(25)을 상기 솔더 마스크 상에 배치하는 단계를 포함하는 방법.
  4. 청구항 1에 있어서,
    상기 솔더 마스크는 광활성 화합물을 포함하고,
    상기 제 1 및 제 2 개구부들을 형성하는 단계는 상기 제 1 및 제 2 개구부들을 포토리소그래피적으로 패턴화하는 단계를 포함하는 방법.
  5. 청구항 4에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크의 제 1 및 제 2 부분들(315)(320)을 마스킹하는 단계, 상기 솔더 마스크를 제 1 방사 조사량에 노출시켜 상기 제 1 및 제 2 부분들을 미경화된 채로 두는 단계, 상기 솔더 마스크의 제 2 부분(320)을 마스킹하지만 상기 솔더 마스크의 제 1 부분(315)을 마스킹하지 않는 단계, 상기 솔더 마스크의 제 1 부분을 상기 제 1 광 조사량보다 더 작은 제 2 광 조사량에 노출시켜 상기 면에 근접한 상기 제 1 부분의 영역(343)을 미경화된 채로 두는 단계, 및 상기 솔더 마스크를 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  6. 청구항 4에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크의 제 1 및 제 2 부분들을, 제 1 측방 치수(X3)를 갖는 제 1 불투명 구조(370) 및 제 2 측방 치수를 갖는 제 2 불투명 구조(385)를 포함하는 마스크(360)로 마스킹하는 단계, 상기 솔더 마스크를 방사(405)에 노출시켜 상기 노출된 부분들을 경화시키는 단계로서, 상기 제 1 측방 치수는 상기 광이 상기 솔더 마스크 내부에서 상호작용하게 하여 상기 면에 근접한 영역(420)을 경화시키지만 상기 마스크(365)에 근접한 제 1 부분의 영역(395)을 미경화된 채로 두도록 선택되는 상기 단계, 및 상기 절연 층을 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  7. 청구항 4에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크(115)의 제 1 및 제 2 부분들을, 상기 솔더 마스크의 제 1 부분 위의 부분적 투과 부분(230) 및 상기 솔더 마스크의 제 2 부분 위의 불투명 부분(215)을 갖는 마스크(185)로 마스킹하는 단계, 상기 솔더 마스크를 방사(180)에 노출시켜 상기 마스크(175)에 근접하지만 상기 면(117)에 근접하지 않는 제 1 부분(205)의 가용성(solubility)을 부분적으로 변경하고 상기 제 2 부분(190)의 가용성을 변경하지 않는 단계, 및 상기 솔더 마스크를 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  8. 청구항 1에 있어서,
    테이퍼진(tapered) 측벽을 갖는 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  9. 청구항 1에 있어서,
    상기 제 1 및 제 2 개구부들을 레이저 드릴링에 의해 형성하는 단계를 포함하는 방법.
  10. 청구항 1에 있어서,
    상기 제 1 및 제 2 개구부들은 컴퓨터 판독가능 매체에 저장된 명령어들을 사용하여 형성되는 방법.
  11. 청구항 1에 있어서,
    반도체 칩(15)을 상기 기판에 결합하는 단계를 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 기판은 회로 보드를 포함하는 방법.
  13. 제조 방법으로서,
    반도체 칩(15)을 기판(20)의 면(117)에 결합하는 단계로서, 상기 면은 상기 면까지 연장되지 않는 제 1 개구부(125)를 갖는 솔더 마스크(115)를 포함하는 상기 단계; 및
    상기 반도체 칩과 상기 솔더 마스크 사이에 언더필(25)을 배치하는 단계로서, 상기 언더필의 부분(141)은 상기 제 1 개구부 내로 돌출되는 상기 단계를 포함하는 방법.
  14. 청구항 13에 있어서,
    상기 솔더 마스크는 광활성 화합물 및 상기 면까지 연장되는 제 2 개구부를 포함하며,
    상기 방법은 상기 제 1 및 제 2 개구부들을 포토리소그래피적으로 패턴화하는 단계를 더 포함하는 방법.
  15. 청구항 14에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크의 제 1 및 제 2 부분들(315)(320)을 마스킹하는 단계, 상기 솔더 마스크를 제 1 광 조사량에 노출시켜 상기 제 1 및 제 2 부분들을 미경화된 채로 두는 단계, 상기 솔더 마스크의 제 2 부분을 마스킹하지만 상기 솔더 마스크의 제 1 부분을 마스킹하지 않는 단계, 상기 솔더 마스크의 제 1 부분을 상기 제 1 광 조사량보다 더 작은 제 2 광 조사량에 노출시켜 상기 면에 근접한 상기 제 1 부분의 영역(343)을 미경화된 채로 두는 단계, 및 상기 솔더 마스크를 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  16. 청구항 14에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크의 제 1 및 제 2 부분들을, 제 1 측방 치수(X3)를 갖는 제 1 불투명 구조(370) 및 제 2 측방 치수를 갖는 제 2 불투명 구조(385)를 포함하는 마스크(360)로 마스킹하는 단계, 상기 솔더 마스크를 방사 광에 노출시켜 미노출된 부분들을 경화시키는 단계로서, 상기 제 1 측방 치수는 상기 광이 상기 솔더 마스크 내부에서 상호작용하게 하여 상기 면에 근접한 경화된 영역(420)을 남기지만 영역(395)을 미경화된 채로 두도록 선택되는 상기 단계, 및 상기 절연 층을 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  17. 청구항 14에 있어서,
    상기 포토리소그래피적으로 패턴화하는 단계는 상기 솔더 마스크의 제 1 및 제 2 부분들을, 상기 솔더 마스크의 제 1 부분 위의 부분적 투과 부분(230) 및 상기 솔더 마스크의 제 2 부분 위의 불투명 부분(215)을 갖는 마스크(175)로 마스킹하는 단계, 상기 솔더 마스크를 방사(180)에 노출시켜 상기 마스크(175)에 근접하지만 상기 면(117)에 근접하지 않는 제 1 부분(205)의 가용성을 부분적으로 변경하고 상기 제 2 부분(190)의 가용성을 변경하지 않는 단계, 및 상기 솔더 마스크를 현상하여 상기 제 1 및 제 2 개구부들을 형성하는 단계를 포함하는 방법.
  18. 장치로서,
    면(117)을 갖는 기판(20); 및
    상기 면 상의 솔더 마스크(115)로서, 상기 면까지 연장되지 않는 제 1 개구부(125)를 포함하는 상기 솔더 마스크를 포함하는 장치.
  19. 청구항 18에 있어서,
    상기 기판은 도체(110)를 포함하고,
    상기 솔더 마스크는 상기 도체까지 연장되는 제 2 개구부(119)를 갖는 장치.
  20. 청구항 18에 있어서,
    상기 면에 결합된 반도체 칩(15)을 포함하는 장치.
  21. 청구항 20에 있어서,
    상기 반도체 칩과 상기 면 사이에 위치된 언더필(25)을 포함하고, 상기 언더필의 부분(141)은 상기 제 1 개구부 내로 돌출되는 장치.
  22. 청구항 20에 있어서,
    상기 기판 보드에 결합된 전자 디바이스(425)를 포함하는 장치.
  23. 청구항 18에 있어서,
    상기 기판은 회로 보드를 포함하는 장치.
KR1020147004095A 2011-09-10 2012-08-27 앵커 구조들을 갖는 솔더 마스크 형성 방법 KR101547273B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/229,687 2011-09-10
US13/229,687 US8772083B2 (en) 2011-09-10 2011-09-10 Solder mask with anchor structures
PCT/US2012/052525 WO2013036395A1 (en) 2011-09-10 2012-08-27 Solder mask with anchor structures

Publications (2)

Publication Number Publication Date
KR20140066706A true KR20140066706A (ko) 2014-06-02
KR101547273B1 KR101547273B1 (ko) 2015-08-26

Family

ID=46940576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004095A KR101547273B1 (ko) 2011-09-10 2012-08-27 앵커 구조들을 갖는 솔더 마스크 형성 방법

Country Status (6)

Country Link
US (1) US8772083B2 (ko)
EP (1) EP2754175B1 (ko)
JP (1) JP5813877B2 (ko)
KR (1) KR101547273B1 (ko)
CN (1) CN103782382B (ko)
WO (1) WO2013036395A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786624B2 (en) 2015-09-17 2017-10-10 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9478509B2 (en) 2014-03-06 2016-10-25 GlobalFoundries, Inc. Mechanically anchored backside C4 pad
JP2016139804A (ja) * 2015-01-26 2016-08-04 日立化成株式会社 半導体装置及びその製造方法
US9466547B1 (en) * 2015-06-09 2016-10-11 Globalfoundries Inc. Passivation layer topography
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR20200003113A (ko) * 2017-05-03 2020-01-08 후아웨이 테크놀러지 컴퍼니 리미티드 Pcb, 패키지 구조체, 단말기 및 pcb 가공 방법
US11688706B2 (en) * 2020-09-15 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with embossed solder mask having non-planar features and associated methods and systems

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US6074893A (en) 1993-09-27 2000-06-13 Sumitomo Metal Industries, Ltd. Process for forming fine thick-film conductor patterns
US5953814A (en) 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6246124B1 (en) 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
US6291264B1 (en) 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
US6614122B1 (en) 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2002270735A (ja) * 2001-03-13 2002-09-20 Nec Corp 半導体装置及びその製造方法
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
WO2006129135A1 (en) * 2005-06-02 2006-12-07 Infineon Technologies Ag An interconnection structure for electronic components, an electronic component and methods for producing the same
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
US20080169555A1 (en) 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
TWI361482B (en) 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
JP2009152317A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
US8604624B2 (en) * 2008-03-19 2013-12-10 Stats Chippac Ltd. Flip chip interconnection system having solder position control mechanism
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
JP5387056B2 (ja) * 2009-03-04 2014-01-15 日本電気株式会社 プリント配線基板
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786624B2 (en) 2015-09-17 2017-10-10 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2014526798A (ja) 2014-10-06
US8772083B2 (en) 2014-07-08
CN103782382A (zh) 2014-05-07
EP2754175B1 (en) 2020-01-15
EP2754175A1 (en) 2014-07-16
CN103782382B (zh) 2015-11-25
JP5813877B2 (ja) 2015-11-17
US20130062786A1 (en) 2013-03-14
KR101547273B1 (ko) 2015-08-26
WO2013036395A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
KR101547273B1 (ko) 앵커 구조들을 갖는 솔더 마스크 형성 방법
US8389340B2 (en) Methods of forming semiconductor chip underfill anchors
KR101508669B1 (ko) 지지 터미널 패드를 갖는 반도체 칩
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US7994044B2 (en) Semiconductor chip with contoured solder structure opening
KR101811923B1 (ko) 배선 기판
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2010103187A (ja) プリント配線板及びその製造方法
KR20120102700A (ko) 오프셋된 비아를 갖는 회로 보드
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
US20230378150A1 (en) Semiconductor device package and methods of manufacture
US20110299259A1 (en) Circuit board with conductor post structure
US20110222256A1 (en) Circuit board with anchored underfill
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
US11158600B2 (en) Lithography process for semiconductor packaging and structures resulting therefrom
KR20120073276A (ko) 계단형 범프 구조들을 갖는 반도체 칩
US20180096938A1 (en) Circuit board with multiple density regions

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee