KR20140058102A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20140058102A
KR20140058102A KR1020120124719A KR20120124719A KR20140058102A KR 20140058102 A KR20140058102 A KR 20140058102A KR 1020120124719 A KR1020120124719 A KR 1020120124719A KR 20120124719 A KR20120124719 A KR 20120124719A KR 20140058102 A KR20140058102 A KR 20140058102A
Authority
KR
South Korea
Prior art keywords
electrode
electric field
field generating
semiconductor
layer
Prior art date
Application number
KR1020120124719A
Other languages
English (en)
Other versions
KR101992341B1 (ko
Inventor
정종현
이왕우
김봉균
김인배
김선일
문영민
박홍식
김기태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120124719A priority Critical patent/KR101992341B1/ko
Priority to US14/046,326 priority patent/US9360695B2/en
Publication of KR20140058102A publication Critical patent/KR20140058102A/ko
Application granted granted Critical
Publication of KR101992341B1 publication Critical patent/KR101992341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 절연 기판, 상기 절연 기판 위에 위치하는 게이트선 및 데이터선, 상기 절연 기판 위에 위치하는 반도체층, 상기 절연 기판 위에 위치하는 제1 전기장 생성 전극과 제2 전기장 생성 전극, 그리고 상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 데이터선의 적어도 일부를 덮고 있는 제1 보호층을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 두 개의 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.
한편, 표시 장치는 각 화소를 스위칭하기 위한 박막 트랜지스터를 포함한다. 박막 트랜지스터는 스위칭 신호를 인가 받는 게이트 전극과, 데이터 전압이 인가되는 소스 전극과, 데이터 전극을 출력하는 드레인 전극을 삼단자로 하여 스위칭 소자를 이룬다. 또한 이러한 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극과 중첩되어 있는 액티브층을 채널층으로 포함하며, 액티브층은 반도체 재료로서 비정질 실리콘이 주로 사용되고 있다.
그러나, 디스플레이의 대형화가 이루어짐에 따라 초고속 구동이 가능한 박막 트랜지스터의 개발이 절실해지고 있다. 특히 액티브층으로 현재 주로 사용되고 있는 비정질 실리콘은 전자 이동도가 낮고 화학 기상 증착법(Chemical vapor deposition; CVD), 스퍼터링 방법 등을 적용하기 위한 고가의 진공 공정 기반의 증착 장비들을 필요로 한다.
따라서, 전자 이동도가 높고 코팅 공정 또는 초저가 프린팅 공정을 통하여 진행하기 위해 용액 공정이 가능한 산화물 반도체가 개발되고 있다. 또한, 낮은 비저항(resistivity)을 갖는 금속을 이용하여 배선을 형성하여, 전류 이동 속도를 높이는 방법에 대한 필요성이 높아지고 있다.
그러나, 저항이 낮은 금속으로, 데이터 배선이나 박막 트랜지스터의 전극 등의 데이터 도전체를 형성하는 경우, 데이터 도전체위에 형성되는 절연막에 의해 데이터 도전체를 이루는 비저항 금속이 산화될 수 있다. 이러한 산화를 방지하기 위하여, 데이터 도전체를 물리적 성질이 다른 이중막 또는 삼중막으로 형성하는 방법이 제안되었다. 그러나, 데이터 도전체를 다른 이중막 또는 삼중막으로 형성하는 경우에도 저항이 낮은 금속의 측면은 노출되게 되고, 물리적 성질이 다른 이중막 또는 삼중막의 식각 속도가 서로 달라 저항이 낮은 금속으로 이루어진 층의 상부 표면까지 노출될 수 있다. 그러므로, 저항이 낮은 금속으로 이루어진 데이터 도전체의 산화를 방지하기 어렵다.
또한, 박막 트랜지스터의 채널 길이는 짧을수록 박막 트랜지스터의 특성이 좋아지는데, 반도체와 입력 전극 및 출력 전극을 하나의 노광 마스크를 이용하여 패터닝하는 공정에서 감광막 패턴의 높이 차이를 정확하게 조절하기 어렵기 때문에, 입력 전극과 출력 전극의 간격을 좁게 형성하는데 한계가 있다.
본 발명이 해결하고자 하는 기술적 과제는 산화물 반도체를 이용하고, 박막 트랜지스터의 입력 전극과 출력 전극을 저항이 낮은 비저항 금속으로 형성하면서도, 비저항 금속의 산화를 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 절연 기판, 상기 절연 기판 위에 위치하는 게이트선 및 데이터선, 상기 절연 기판 위에 위치하는 반도체층, 상기 절연 기판 위에 위치하는 제1 전기장 생성 전극과 제2 전기장 생성 전극, 그리고 상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 데이터선의 적어도 일부를 덮고 있는 제1 보호층을 포함한다.
상기 반도체층은 산화물 반도체일 수 있다.
상기 제1 보호층은 인듐산화물의 함량이 약 10wt% 내지 약 50wt%인 투명한 절연막일 수 있다.
상기 반도체를 덮는 절연막을 더 포함하고, 상기 절연막은 산화규소를 포함할 수 있다.
상기 액정 표시 장치는 상기 반도체와 중첩하고, 상기 데이터선과 연결되어 있는 소스 전극, 상기 반도체와 중첩하고, 상기 소스 전극과 마주하는 드레인 전극을 더 포함하고, 상기 제1 보호층은 상기 소스 전극을 덮는 제1 부분과 상기 드레인 전극을 덮는 제2 부분을 더 포함할 수 있다.
상기 소스 전극과 상기 드레인 전극 사이의 간격은 상기 제1 보호층의 상기 제1 부분과 상기 제1 보호층의 상기 제2 부분 사이의 간격보다 넓을 수 있다.
상기 데이터선은 저저항 금속을 포함할 수 있다.
상기 절연 기판은 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하고, 상기 액정 표시 장치는 상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선과 제2 구동 신호 전달선, 그리고 상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 제2 구동 신호 전달선의 적어도 일부를 덮고 있는 제2 보호층을 더 포함할 수 있다.
상기 액정 표시 장치는 상기 주변 영역에 위치하는 구동 반도체, 상기 구동 반도체와 중첩하는 구동 입력 전극과 구동 출력 전극, 상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 구동 입력 전극을 덮는 제3 보호층과 상기 구동 출력 전극을 덮는 제4 보호층을 더 포함할 수 있다.
상기 구동 입력 전극과 상기 구동 출력 전극 사이의 간격은 상기 제3 보호층과 상기 제4 보호층 사이의 간격보다 넓을 수 있다.
상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극은 절연막을 사이에 두고 중첩할 수 있다.
상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극 중 적어도 하나는 복수의 가지 전극을 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치에 따르면, 비저항 금속으로 이루어진 데이터선, 박막 트랜지스터의 입력 전극 및 출력 전극 등의 데이터 도전체 중 적어도 일부를 제1 전기장 생성 전극과 동일한 층으로 이루어진 덮개층으로 덮어 보호함으로써, 비저항 금속이 후에 증착되는 보호막에 의해 산화되는 것을 방지할 수 있다. 또한, 박막 트랜지스터의 소스 전극과 드레인 전극의 측면을 덮음으로써, 소스 전극과 드레인 전극 사이의 간격을 좁게 할 수 있어, 박막 트랜지스터의 채널 길이를 줄여 박막 트랜지스터의 성능을 향상할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 도시한 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 도 1의 액정 표시 장치의 일부를 확대한 확대도이다.
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판 중 구동부의 구동 트랜지스터를 도시한 배치도이다.
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판 중 구동부의 신호선 중 일부를 나타낸 배치도이다.
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 화소 영역에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 하나의 화소를 도시한 배치도이다. 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주보는 박막 트랜지스터 표시판(100)과 이와 마주하는 상부 표시판(200), 그리고 두 표시판(100, 200) 사이에 주입되어 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 제1 절연 기판(110) 위에 게이트선(121) 및 기준 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
기준 전압선(131)은 일정한 기준 전압을 전달하며, 뒤에서 설명할 제2 전기장 생성 전극(270)과의 접속을 위한 확장부(135)를 포함한다. 기준 전압선(131)은 뒤에서 설명할 제2 전기장 생성 전극(270)과 연결되어 제2 전기장 생성 전극(270)에 기준 전압을 전달한다. 기준 전압선(131)은 게이트선(121)과 평행할 수 있으며, 게이트선(121)과 동일 물질로 이루어질 수 있다.
게이트 도전체(121, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 게이트 전극(124)과 적어도 일부 중첩한다.
반도체(154)는 산화물 반도체일 수 있다. 반도체(154)는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)을 포함한다. 산화물 반도체(154)는 잉크젯 등의 용액 공정으로 형성될 수 있다. 구체적으로, 반도체(154)는 IGZO(In-Ga-Zn-O), GZO(Ga-Zn-O), IZO(In-Zn-O) 또는 HIZO(Hf-In-Zn-O)과 같은 산화물 반도체일 수 있다.
반도체(154) 위에는 제1 베리어층(163)과 제2 베리어층(165)이 형성되어 있다. 제1 베리어층(163)과 제2 베리어층(165)은 그 아래의 반도체(154)과 그 위의 소스 전극(173) 및 드레인 전극(175) 사이의 접촉 특성을 높이고, 소스 전극(173) 및 드레인 전극(175)을 이루는 금속 성분이 반도체(154) 성분에 확산되어 반도체(154)의 특성이 저하되는 것을 방지한다. 제1 베리어층(163)과 제2 베리어층(165)은 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체(154)가 IGZO(In-Ga-Zn-O)인 경우, 제1 베리어층(163)과 제2 베리어층(165)은 IZO(In-Zn-O)일 수 있다.
제1 베리어층(163) 및 제2 베리어층(165), 그리고 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 데이터선(171)은 게이트선(121)과 함께 화소 영역을 형성한다. 이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 갖을 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
데이터선(171)의 제1 굴곡부는 설명할 배향막의 러빙 방향과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
데이터선(171) 및 드레인 전극(175)은 비저항이 낮은 구리(Cu)와 구리 합금 등 구리 계열의 금속, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 또는 은(Ag)과 은 합금 등 은 계열의 금속으로 이루어질 수 있다.
반도체(154), 제1 베리어층(163) 및 제2 베리어층(165), 그리고 데이터선(171) 및 드레인 전극(175)은 하나의 노광 마스크를 이용하여 한번의 포토리소그라피 공정으로 한번에 형성할 수 있다. 반도체(154)는 데이터선(171), 드레인 전극(175) 및 그 아래의 제1 베리어층(163) 및 제2 베리어층(165)과 실질적으로 동일한 평면 모양을 가진다. 그러나, 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
드레인 전극(175)의 일부 및 게이트 절연막(140) 위에는 제1 전기장 생성 전극(191)과 제1 보호층(91)이 형성되어 있다.
제1 전기장 생성 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 한 쌍의 굴곡변(curved edge)과 한쌍의 굴곡면을 서로 연결하는 두 개의 가로 변(horizontal edge)을 포함하는 판 형태를 가진다.
제1 전기장 생성 전극(191)은 드레인 전극(175)의 일부를 덮고 있어, 그 위에 배치되어 드레인 전극(175)과 물리적 전기적으로 직접 연결된다.
제1 보호층(91)은 데이터선(171) 및 소스 전극(173)의 적어도 일부를 덮고 있는 제1 부분(91a)과 드레인 전극(175)의 적어도 일부를 덮고 있는 제2 부분(91b)을 포함한다. 제1 보호층(91)의 제2 부분(91b)은 생략될 수도 있다.
도시한 실시예에서, 제1 보호층(91)의 제2 부분(91b)은 제1 전기장 생성 전극(191)과 연결되어 있으나, 제1 보호층(91)의 제2 부분(91b)은 제1 전기장 생성 전극(191)과 분리되어 있을 수도 있다.
제1 보호층(91)은 제1 전기장 생성 전극(191)과 동일한 층으로 이루어지며, 동시에 형성된다.
제1 전기장 생성 전극(191) 및 제1 보호층(91)은 다결정, 단결정 또는 비정질의 ITO(Indium tin oxide), 또는 IZO(Indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있고, 인듐산화물(InOx)의 함량은 전체 함량의 약 10wt% 내지 약 50wt%일 수 있다.
인듐산화물(InOx)의 함량이 약 10wt% 내지 약 50wt%인 경우, 노출되어 있는 반도체(154)와 식각 비가 다를 수 있어, 반도체(154)를 손상하지 않으면서, 제1 전기장 생성 전극(191)과 제1 보호층(91)을 형성할 수 있다.
본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 따르면, 서로 이격되어 있는 소스 전극(173)과 드레인 전극(175)의 측면을 투명한 도전성 물질로 이루어진 제1 보호층(91)이 덮어 보호하고 있다. 따라서, 소스 전극(173)과 드레인 전극(175) 사이의 제1 간격(L1)보다 소스 전극(173)을 덮고 있는 제1 보호층(91)의 제1 부분(91a)과 드레인 전극(175)을 덮고 있는 제1 보호층(91)의 제2 부분(91b) 사이의 제2 간격(L2)이 더 좁게 된다. 따라서, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 박막 트랜지스터의 실제 채널 길이는 소스 전극(173)과 드레인 전극(175) 사이의 제1 간격(L1)이 이루는 채널 길이보다 더 짧은 제2 간격(L2)이 된다. 따라서, 반도체(154)와 소스 전극(173) 및 드레인 전극(175)을 하나의 노광 마스크를 이용하여 패터닝하여, 소스 전극(173) 및 드레인 전극(175) 사이의 간격을 좁게 형성하기 어렵더라도, 소스 전극(173)과 드레인 전극(175)의 측면까지 제1 보호층(91)을 이용하여 덮음으로써, 박막 트랜지스터의 실제 채널 길이를 좁게 형성할 수 있고, 이에 따라 박막 트랜지스터의 성능이 향상될 수 있다.
도 3에 도시한 바와 같이, 제1 보호층(91)은 데이터선(171)을 덮고 있다. 따라서, 만일 데이터선(171)의 제조 공정 중에, 데이터선(171)의 폭이 좁아지거나 단선이 되는 등의 불량이 발생하더라도, 투명한 도전성 물질로 이루어진 제1 보호층(91)이 데이터선(171)을 덮기 때문에, 데이터선(171)의 불량을 방지할 수 있다. 즉, 투명한 도전성 물질로 이루어진 제1 보호층(91)을 통해 데이터선(171)을 통해 전달되는 데이터 신호가 전달될 수 있게 된다. 따라서, 제조 공정 시 발생한 불량을 추가 수선(repair) 단계 없이 보수할 수 있다.
데이터 도전체(171, 175) 및 노출된 반도체(154), 그리고 제1 전기장 생성 전극(191) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 산화규소(SiOx)와 같은 절연물로 만들어질 수 있다. 특히, 보호막(180)은 박막 트랜지스터의 채널부에 노출되어 있는 산화물 반도체(154)과 접하는 제1 보호막과 제1 보호막의 제2 보호막의 이중막 구조일 수 있다. 보호막(180)이 이중막 구조인 경우, 제1 보호막은 산화규소(SiOx)이고, 제2 보호막은 질화규소(SiNx) 등의 무기 절연물 또는 유기 절연물일 수 있다. 박막 트랜지스터의 채널부에 노출되어 있는 산화물 반도체(154)과 접하는 보호막(180)을 산화규소로 형성함으로써, 반도체 내의 산소 결핍(oxygen deficiency)을 방지하여, 채널층의 열화를 방지할 수 있다.
이처럼, 산화물 반도체로 이루어진 반도체(154)와 그 위에 위치하는 소스 전극(173) 및 드레인 전극(175)을 포함하고, 소스 전극(173) 및 드레인 전극(175) 사이로 노출된 반도체(154)를 덮는 보호막(180)을 산화 규소로 적층한다. 앞서 설명하였듯이, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 따르면, 제1 보호층(91)이 데이터선(171), 소스 전극(173) 및 드레인 전극(175)을 덮어 보호한다. 따라서, 비저항 금속으로 이루어진 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 산화 규소로 이루어진 보호막(180)과 접촉하지 않는다. 따라서, 비저항 금속으로 이루어진 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 보호막(180)과 반응하여 발생할 수 있는 산화를 방지할 수 있고, 이에 따른 부식을 방지할 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(contact hole)(도시하지 않음)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 기준 전압선(131)의 연결부(135)를 드러내는 접촉 구멍(183) 및 게이트선(121)의 끝 부분을 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다.
보호막(180) 위에는 제2 전기장 생성 전극(270)이 형성되어 있다. 제2 전기장 생성 전극(270)은 제1 전기장 생성 전극(191)과 중첩하며, 복수의 가지 전극(271)과 복수의 가지 전극(271)을 연결하는 가로 연결부(272) 및 가로 연결부(272)를 연결하는 세로 연결부(273)를 포함한다. 제2 전기장 생성 전극(270)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진다. 인접한 화소에 배치되어 있는 제2 전기장 생성 전극(270)은 서로 연결되어 있다.
제2 전기장 생성 전극(270)의 가지 전극(271)은 앞서 설명한 데이터선(171)의 제1 굴곡부와 제2 굴곡부와 각기 나란한 제1 부분(271a)(A 참조)과 제2 부분(271b)(A 참조)을 포함한다. 제2 부분(271b)은 제1 부분(271a)과 약 7° 내지 약 15°를 이루도록 더 굽어 있을 수 있다.
제2 전기장 생성 전극(270)의 가로 연결부(272)는 게이트선(121)과 거의 나란하고, 가지 전극(271)을 위와 아래에서 서로 연결한다. 화소 영역의 하부에 배치되어 있는 제2 전기장 생성 전극(270)의 가로 연결부(272)는 박막 트랜지스터를 이루는 게이트 전극(124), 섬형 반도체(154), 소스 전극(173)을 이루는 데이터선(171) 및 드레인 전극(175), 그리고 기준 전압선(131) 중 일부를 드러내는 제1 개구부(274)를 가진다. 제2 전기장 생성 전극(270)의 가로 연결부(272)는 기준 전압선(131)의 확장부(135)를 향해 뻗은 기준 전극 확장부(275)를 가진다. 서로 이웃하는 화소에 배치되어 있는 제2 전기장 생성 전극(270)은 서로 연결되어 있다.
제2 전기장 생성 전극(270)의 가지 전극(271)은 제2 전기장 생성 전극(270)의 가로 연결부(272)와 연결되는 부분에 일정 각도록 굽어진 제3 부분(271c)(A 참조)을 더 포함하는데, 제3 부분(271c)은 제1 부분(271a)과 약 7° 내지 약 15°를 이루도록 더 굽어 있을 수 있다. 즉, 제2 전기장 생성 전극(270)의 가지 전극(271)의 제1 부분(271a)이 가로 연결부(272)와 이루는 예각의 각도는 제2 부분(271b)이 가로 연결부(272)와 이루는 예각의 각도 또는 제3 부분(271c)이 가로 연결부(272)와 이루는 예각의 각도보다 약 7° 내지 약 15° 정도 더 크다.
제2 전기장 생성 전극(270)의 세로 연결부(273)는 이웃하는 두 화소 사이에 배치되어 있는 데이터선(171)의 위로 뻗어 있으며, 데이터선(171)의 일부 위에 배치되어 있는 제1 개구부(274)를 가진다.
제2 전기장 생성 전극(270)의 확장부(275)는 보호막(180) 및 게이트 절연막(140)에 형성되어 있는 접촉 구멍(183)을 통해 기준 전압선(131)과 물리적 전기적으로 연결된다.
도시하지는 않았지만, 제2 전기장 생성 전극(270) 및 보호막(180) 위에는 배향막(alignment layer)이 도포되어 있고, 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 제1 전기장 생성 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개층(overcoat)(250)이 형성되어 있다. 덮개층(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개층(250)은 생략할 수 있다.
액정층(3)은 양의 유전율 이방성을 가지는 네마틱(nematic) 액정 물질을 포함한다. 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있고, 그 방향이 박막 트랜지스터 표시판(100)의 배향막의 러빙 방향으로부터 상부 표시판(200)에 이르기까지 나선상으로 90° 비틀린 구조를 가진다.
제1 전기장 생성 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 제2 전기장 생성 전극(270)은 기준 전압선(131)으로부터 일정한 크기의 기준 전압을 인가 받는다. 제2 전기장 생성 전극(270)은 서로 연결되어, 표시 영역 외부에 배치되어 있는 기준 전압 인가부로부터 기준 전압을 인가 받지만, 표시 영역 내에서 전압 강하 등을 방지하기 위하여, 기준 전압선(131)으로부터 같은 크기의 기준 전압을 인가 받는다.
데이터 전압이 인가된 제1 전기장 생성 전극(191)은 기준 전압을 인가 받는 제2 전기장 생성 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
이처럼, 제2 전기장 생성 전극(270)의 가지부(271)의 변과 제1 전기장 생성 전극(191) 사이에 형성되는 전기장에 의해, 액정 표시 장치의 액정층(3)의 액정 분자(31)는 회전하게 된다.
도시한 실시예에서는 제1 전기장 생성 전극(191)에 데이터 전압이 인가되고, 제2 전기장 생성 전극(270)에 기준 전압이 인가되는 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따르면, 제1 전기장 생성 전극에 기준 전압이 인가될 수도 있고, 제2 전기장 생성 전극에 데이터 전압이 인가될 수도 있다. 이처럼, 제1 전기장 생성 전극에 기준 전압이 인가되고, 제2 전기장 생성 전극에 데이터 전압이 인가되는 실시예에서는 보호막(180)을 사이에 두고 서로 중첩하는 제1 전기장 생성 전극과 제2 전기장 생성 전극 중, 보호막(180) 위에 형성되는 제2 전기장 생성 전극이 박막 트랜지스터의 드레인 전극(175)에 연결되게 된다.
본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(100)에 따르면, 산화물 반도체로 이루어진 반도체(154)와 그 위에 위치하는 소스 전극(173) 및 드레인 전극(175)을 포함하고, 소스 전극(173) 및 드레인 전극(175)을 제1 보호층(91)으로 덮어 보호한 후 보호막(180)을 적층한다. 따라서, 비저항 금속으로 이루어진 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 산화 규소로 이루어진 보호막(180)과 접촉하지 않기 때문에, 비저항 금속으로 이루어진 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 보호막(180)과 반응하여 발생할 수 있는 산화를 방지할 수 있고, 이에 따른 부식을 방지할 수 있다.
또한, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(100)에 따르면, 소스 전극(173) 및 드레인 전극(175)을 제1 보호층(91)으로 덮어 보호함으로써, 소스 전극(173)과 드레인 전극(175) 사이의 제1 간격(L1)보다 소스 전극(173)을 덮고 있는 제1 보호층(91)의 제1 부분(91a)과 드레인 전극(175)을 덮고 있는 제1 보호층(91)의 제2 부분(91b) 사이의 제2 간격(L2)이 더 좁게 된다. 따라서, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 박막 트랜지스터의 실제 채널 길이는 소스 전극(173)과 드레인 전극(175) 사이의 제1 간격(L1)이 이루는 채널 길이보다 더 짧은 제2 간격(L2)이 된다. 그러므로, 반도체(154)와 소스 전극(173) 및 드레인 전극(175)을 하나의 노광 마스크를 이용하여 패터닝하여, 소스 전극(173) 및 드레인 전극(175) 사이의 간격을 좁게 형성하기 어렵더라도, 소스 전극(173)과 드레인 전극(175)의 측면까지 제1 보호층(91)을 이용하여 덮음으로써, 박막 트랜지스터의 실제 채널 길이를 좁게 형성할 수 있고, 이에 따라 박막 트랜지스터의 성능이 향상될 수 있다.
또한, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(100)에 따르면, 제1 보호층(91)이 데이터선(171)을 덮고 있다. 따라서, 만일 데이터선(171)의 제조 공정 중에, 데이터선(171)의 폭이 좁아지거나 단선이 되는 등의 불량이 발생하더라도, 투명한 도전성 물질로 이루어진 제1 보호층(91)이 데이터선(171)을 덮기 때문에, 데이터선(171)의 불량을 방지할 수 있다. 즉, 투명한 도전성 물질로 이루어진 제1 보호층(91)을 통해 데이터선(171)을 통해 전달되는 데이터 신호가 전달될 수 있게 된다. 따라서, 제조 공정 시 발생한 불량을 추가 수선(repair) 단계 없이 보수할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 제1 전기장 생성 전극(191)은 게이트 절연막(140)과 보호막(180) 사이에 배치되어 있고, 드레인 전극(175)의 일부를 덮어 직접 물리적 전기적으로 연결되기 때문에, 접촉 구멍을 통해 연결되는 기존의 액정 표시 장치에 비하여 개구율이 증가하게 된다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)의 일부와 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 보호막(180) 위에 배치되어 있는 제2 전기장 생성 전극(270)은 박막 트랜지스터를 이루는 게이트 전극(124), 반도체(154), 소스 전극(173)을 이루는 데이터선(171)의 일부 및 드레인 전극(175)을 드러내는 개구부(274)를 가짐으로써, 데이터선(171)과 제2 전기장 생성 전극(270) 사이의 기생 용량을 줄일 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치의 제2 전기장 생성 전극(270)의 가지 전극(271)의 형태에 대하여 도 4를 참고로 설명한다. 도 4는 도 1의 액정 표시 장치의 일부를 확대한 확대도이다.
먼저 도 4(a)를 참고하면, 제2 전기장 생성 전극(270)의 가지 전극(271)의 제1 부분(271a)은 일정한 세로 기준선(y)과 제1 각도(θ1)를 이루도록 기울어져 있다. 앞서 설명하였듯이, 제1 각도(θ1)는 약 5° 내지 약 10°일 수 있고, 보다 구체적으로는 약 7°일 수 있다.
도 4(b)를 참고하면, 제2 전기장 생성 전극(270)의 가지 전극(271)의 제2 부분(271a)은 제1 부분(271a)과 제2 각도(θ2)를 이루도록 굽어 있고, 도 4(c)를 참고하면, 제2 전기장 생성 전극(270)의 제3 부분(271c)은 제1 부분(271a)과 제2 각도(θ2)를 이루도록 굽어 있다. 제2 각도(θ2)는 약 7° 내지 약 15°일 수 있다.
이처럼, 제2 전기장 생성 전극(270)의 가지 전극(271)을 제1 부분(271a), 제2 부분(271b), 제3 부분(271c)으로 구분하여 형성함으로써, 화소 영역의 중앙부와 가장 자리부분의 전기장 생성 방향을 변화할 수 있다. 일반적으로, 가지 전극(271)의 끝단부는 전기장의 방향이 가지 전극(271)의 중앙부와 달라, 액정층(3)에 전기장이 인가될 때, 액정의 회전 방향이 불규칙하게 되어, 텍스처가 발생할 수 있다. 그러나 본 발명의 실시예에 따른 액정 표시 장치는 가지 전극(271)의 제1 부분(271a)의 끝단에 배치되어 있으며, 제1 부분(271a) 보다 더 큰 각도로 굽어 있는 제2 부분(271b) 및 제3 부분(271c)을 포함함으로써, 액정층(3)에 인가되는 전기장의 방향을 변화시켜, 액정층(3)의 액정 분자가 일정한 방향으로 회전할 수 있게 할 수 있다. 또한, 제1 부분(271a) 보다 더 큰 각도로 굽어 있는 제2 부분(271b) 및 제3 부분(271c)을 포함함으로써 액정 분자(31)의 회전 시, 회전 방향을 결정해줄 수 있다. 따라서, 화소 영역의 중앙부 또는 위 아래 경계부에서의 액정 분자(31)의 불규칙한 회전에 따른 텍스처를 방지할 수 있다. 또한, 제2 전기장 생성 전극(270)의 가지 전극(271)을 제1 부분(271a), 제2 부분(271b), 제3 부분(271c)으로 구분하여 형성함으로써, 액정 분자(31)의 회전 각도를 서로 다르게 설정할 수 있기 때문에, 액정 표시 장치의 시야각을 높이고, 색톤을 보상할 수도 있다.
또한, 가지 전극(271)의 중앙 부분인 제2 부분(271b)과 가지 전극(271)의 끝 부분인 제3 부분(271c)에 외부로부터 압력 등이 가해졌을 때, 외부 압력에 의해 불규칙해진 액정 분자의 위치가 가지 전극(271)의 제1 부분(271a)으로 퍼져 나가는 것을 방지할 수 있다. 구체적으로, 중앙 부분인 제2 부분(271b)과 끝 부분인 제3 부분(271c)에서 발생하는 액정 분자의 불규칙한 거동은 큰 각도를 이루며 꺾여 있는 가지 전극(271)의 제1 부분(271a)과의 경계부로 이동하지 못하게 된다. 따라서, 외부 압력 등에 따른 브루징(bruising) 현상을 방지할 수 있다.
그러면, 도 5 내지 도 8을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판 중 구동부에 대하여 설명한다. 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판 중 구동부의 구동 트랜지스터를 도시한 배치도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이다. 도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판 중 구동부의 신호선 중 일부를 나타낸 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6을 참고하면, 제1 절연 기판(110) 위에 구동 제어 신호선(21)이 형성되어 있다. 구동 제어 신호선(21)은 구동 제어 전극(24)을 포함한다.
구동 제어 신호선(21)은 게이트선(121)과 동일한 층으로 동시에 형성된다.
구동 제어 신호선(21) 및 구동 제어 전극(24) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140) 위에는 구동 반도체(51)가 위치한다. 구동 반도체(51)는 산화물 반도체를 포함하고, 반도체(154)와 동일한 층으로 동시에 형성될 수 있다.
구동 반도체(51) 위에는 제3 베리어층(61)과 제4 베리어층(62)이 형성되어 있다.
제3 베리어층(61)과 제4 베리어층(62) 위에는 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)이 형성되어 있다.
구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)과 그 아래에 위치하는 구동 반도체(51)와 제3 베리어층(61) 및 제4 베리어층(62)과 하나의 마스크를 이용하여 동시에 형성될 수 있다. 또한, 구동 입력 전극(71a)을 포함하는 구동 입력 신호선(71)과 구동 출력 전극(72a)를 포함하는 구동 출력 신호선(72)은 데이터선(171) 및 드레인 전극(175)과 동일한 층으로 동시에 형성될 수 있다.
구동 입력 신호선(71) 위에는 제2 보호층(92)이 형성되어 있고, 구동 출력 신호선(72) 위에는 제3 보호층(93)이 형성되어 있다. 제2 보호층(92)은 구동 입력 신호선(71)의 측면과 상부 표면을 모두 덮어 보호하고, 제3 보호층(93)은 구동 출력 신호선(72)의 측면과 상부 표면을 모두 덮어 보호한다.
제2 보호층(92)과 제3 보호층(93)은 제1 전기장 생성 전극(191)과 동일한 층으로 동시에 형성된다.
제2 보호층(92)과 제3 보호층(93), 그리고 제2 보호층(92)과 제3 보호층(93) 사이에 드러나 있는 구동 반도체(51) 위에는 보호막(180)이 위치한다. 앞서 설명하였듯이, 보호막(180)은 산화물 반도체로 이루어진 구동 반도체(51)의 산소 결핍을 방지할 수 있도록, 산화 규소를 포함한다.
구동 반도체(51), 제3 베리어층(61) 및 제4 베리어층(62), 그리고 구동 입력선(71)과 구동 출력선(72)은 하나의 노광 마스크를 이용하여 한번의 포토리소그라피 공정으로 한번에 형성할 수 있다. 구동 반도체(51)는 구동 입력선(71)과 구동 출력선(72) 및 그 아래의 제3 베리어층(61) 및 제4 베리어층(62)과 실질적으로 동일한 평면 모양을 가진다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 따르면, 비저항 금속으로 이루어진 구동 입력 신호선(71)과 구동 출력 신호선(72)을 투명한 도전체로 이루어진 제2 보호층(92)과 제3 보호층(93)으로 덮어 보호함으로써, 산화 규소로 이루어진 보호막(180)과 접촉하지 않는다. 따라서, 비저항 금속으로 이루어진 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 보호막(180)과 반응하여 발생할 수 있는 산화를 방지할 수 있고, 이에 따른 부식을 방지할 수 있다.
도 6에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판에 따르면, 서로 이격되어 있는 구동 입력 전극(71a)과 구동 출력 전극(72a)의 측면을 투명한 도전성 물질로 이루어진 제2 보호층(92)과 제3 보호층(93)으로 덮어 보호한다. 따라서, 구동 입력 전극(71a)과 구동 출력 전극(72a) 사이의 제3 간격(LL1)보다 제2 보호층(92)과 제3 보호층(93) 사이의 제4 간격(LL2)이 더 좁다. 따라서, 본 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 구동 트랜지스터의 실제 채널 길이는 구동 입력 전극(71a)과 구동 출력 전극(72a) 사이의 제3 간격(LL1)이 이루는 채널 길이보다 더 짧은 제4 간격(LL2)이 된다.
따라서, 구동 반도체(51), 제3 베리어층(61) 및 제4 베리어층(62), 그리고 구동 입력선(71)과 구동 출력선(72)을 하나의 노광 마스크를 이용하여 패터닝하여, 구동 입력 전극(71a)과 구동 출력 전극(72a) 사이의 간격을 좁게 형성하기 어렵더라도, 구동 입력 전극(71a)과 구동 출력 전극(72a)의 측면까지 제2 보호층(92)과 제3 보호층(93)을 이용하여 덮음으로써, 박막 트랜지스터의 실제 채널 길이를 좁게 형성할 수 있고, 이에 따라 구동 박막 트랜지스터의 성능이 향상될 수 있다.
또한, 비저항 금속으로 이루어진 구동 입력 신호선(71)과 구동 출력 신호선(72)을 투명한 도전체로 이루어진 제2 보호층(92)과 제3 보호층(93)으로 덮는다. 따라서, 구동 입력 신호선(71)과 구동 출력 신호선(72)의 제조 공정 중에, 구동 입력 신호선(71)과 구동 출력 신호선(72)의 폭이 좁아지거나 단선이 되는 등의 불량이 발생하더라도, 구동 입력 신호선(71)과 구동 출력 신호선(72)의 불량을 방지할 수 있다. 즉, 투명한 도전성 물질로 이루어진 제2 보호층(92)과 제3 보호층(93)을 통해 구동 입력 신호선(71)과 구동 출력 신호선(72)을 통해 전달되는 구동 신호가 전달될 수 있게 된다. 따라서, 제조 공정 시 발생한 불량을 추가 수선 단계 없이 보수할 수 있다.
다음으로, 도 7 및 도 8을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구동 영역의 구동 신호 전달선에 대하여 설명한다.
도 7 및 도 8을 참고하면, 제1 절연 기판(110) 위에 제1 구동 신호 전달선(22)이 형성되어 있다. 제1 구동 신호 전달선(22)은 게이트선(121)과 동일한 층으로 동시에 형성될 수 있다.
제1 구동 신호 전달선(22) 위에는 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 제2 구동 신호 전달선(74)이 위치한다. 제2 구동 신호 전달선(74)은 데이터선(171) 및 드레인 전극(175) 등의 데이터 도전체와 동일한 층으로 동시에 형성된다. 제2 구동 신호 전달선(74) 아래에는 더미 반도체(54)와 제5 베리어층(64)이 위치한다. 더미 반도체(54)는 산화물 반도체를 포함하고, 반도체(154)와 동일한 층으로 동시에 형성될 수 있다.
제2 구동 신호 전달선(74), 더미 반도체(54) 및 제5 베리어층(64)은 하나의 마스크를 이용하여 동시에 형성될 수 있다.
제2 구동 전달선(74)의 측면과 상부 표면에는 제4 보호층(94)이 형성되어 있다.
제4 보호층(94) 위에는 보호막(180)이 형성되어 있다. 앞서 설명하였듯이, 보호막(180)은 산화물 반도체의 산소 결핍을 방지할 수 있도록, 산화 규소를 포함한다.
보호막(180) 및 게이트 절연막(140)에는 제1 구동 신호 전달선(22)의 일부를 드러내는 제2 접촉 구멍(184)이 형성되어 있고, 보호막(180)에는 제2 구동 신호 전달선(74)의 일부를 드러내는 제3 접촉 구멍(185)이 형성되어 있다. 제2 접촉 구멍(184)과 제3 접촉 구멍(185) 위에는 연결 부재(193)가 형성되어 있다. 연결 부재(193)는 제2 접촉 구멍(184)에 의해 드러나 있는 제1 구동 신호 전달선(22)과 제3 접촉 구멍(185)에 의해 드러나 있는 제2 구동 신호 전달선(74)을 서로 연결하여, 제1 구동 신호 전달선(22)을 통해 전달된 구동 신호를 제2 구동 신호 전달선(74)에 전달하거나, 제2 구동 신호 전달선(74)을 통해 전달된 구동 신호를 제1 구동 신호 전달선(22)에 전달할 수 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판은 데이터 도전체로 이루어진 구동부의 구동 신호 전달선(74)을 제4 보호층(94)으로 덮어 보호함으로써, 구동부의 구동 신호 전달선(74)은 산화 규소로 이루어진 보호막(180)과 접촉하지 않는다. 따라서, 비저항 금속으로 이루어진 구동부의 구동 신호 전달선(74)이 보호막(180)과 반응하여 발생할 수 있는 산화를 방지할 수 있고, 이에 따른 부식을 방지할 수 있다.
앞서 설명한 실시예들은 서로 중첩하는 두 개의 전기장 생성 전극, 즉 제1 전기장 생성 전극과 제2 전기장 생성 전극 중 어느 하나는 판형이고 나머지 하나는 가지부를 가지는 것으로 설명하였으나, 본 발명은 이에 한정하지 않고, 하나의 표시판에 두 개의 전기장 생성 전극을 가지는 다른 모든 형태의 박막 트랜지스터 표시판에 적용 가능하다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 절연 기판,
    상기 절연 기판 위에 위치하는 게이트선 및 데이터선,
    상기 절연 기판 위에 위치하는 반도체층,
    상기 절연 기판 위에 위치하는 제1 전기장 생성 전극과 제2 전기장 생성 전극, 그리고
    상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 데이터선의 적어도 일부를 덮고 있는 제1 보호층을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 반도체층은 산화물 반도체인 액정 표시 장치.
  3. 제2항에서,
    상기 제1 보호층은 인듐산화물의 함량이 약 10wt% 내지 약 50wt%인 투명한 절연막인 액정 표시 장치.
  4. 제2항에서,
    상기 반도체를 덮는 절연막을 더 포함하고,
    상기 절연막은 산화규소를 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 반도체와 중첩하고, 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체와 중첩하고, 상기 소스 전극과 마주하는 드레인 전극을 더 포함하고,
    상기 제1 보호층은 상기 소스 전극을 덮는 제1 부분과 상기 드레인 전극을 덮는 제2 부분을 더 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 소스 전극과 상기 드레인 전극 사이의 간격은 상기 제1 보호층의 상기 제1 부분과 상기 제1 보호층의 상기 제2 부분 사이의 간격보다 넓은 액정 표시 장치.
  7. 제2항에서,
    상기 데이터선은 저저항 금속을 포함하는 액정 표시 장치.
  8. 제2항에서,
    상기 절연 기판은 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하고,
    상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선과 제2 구동 신호 전달선, 그리고
    상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 제2 구동 신호 전달선의 적어도 일부를 덮고 있는 제2 보호층을 더 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 주변 영역에 위치하는 구동 반도체,
    상기 구동 반도체와 중첩하는 구동 입력 전극과 구동 출력 전극,
    상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 구동 입력 전극을 덮는 제3 보호층과 상기 구동 출력 전극을 덮는 제4 보호층을 더 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 구동 입력 전극과 상기 구동 출력 전극 사이의 간격은 상기 제3 보호층과 상기 제4 보호층 사이의 간격보다 넓은 액정 표시 장치.
  11. 제2항에서,
    상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극은 절연막을 사이에 두고 중첩하는 액정 표시 장치.
  12. 제11항에서,
    상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극 중 적어도 하나는 복수의 가지 전극을 포함하는 액정 표시 장치.
  13. 제1항에서,
    상기 반도체와 중첩하고, 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체와 중첩하고, 상기 소스 전극과 마주하는 드레인 전극을 더 포함하고,
    상기 제1 보호층은 상기 소스 전극을 덮는 제1 부분과 상기 드레인 전극을 덮는 제2 부분을 더 포함하는 액정 표시 장치.
  14. 제13항에서,
    상기 소스 전극과 상기 드레인 전극 사이의 간격은 상기 제1 보호층의 상기 제1 부분과 상기 제1 보호층의 상기 제2 부분 사이의 간격보다 넓은 액정 표시 장치.
  15. 제1항에서,
    상기 데이터선은 저저항 금속을 포함하는 액정 표시 장치.
  16. 제1항에서,
    상기 절연 기판은 복수의 화소를 포함하는 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하고,
    상기 절연 기판의 상기 주변 영역에 위치하는 제1 구동 신호 전달선과 제2 구동 신호 전달선, 그리고
    상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 제2 구동 신호 전달선의 적어도 일부를 덮고 있는 제2 보호층을 더 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 주변 영역에 위치하는 구동 반도체,
    상기 구동 반도체와 중첩하는 구동 입력 전극과 구동 출력 전극,
    상기 제1 전기장 생성 전극과 동일한 층으로 이루어져 있으며, 상기 구동 입력 전극을 덮는 제3 보호층과 상기 구동 출력 전극을 덮는 제4 보호층을 더 포함하는 액정 표시 장치.
  18. 제16항에서,
    상기 구동 입력 전극과 상기 구동 출력 전극 사이의 간격은 상기 제3 보호층과 상기 제4 보호층 사이의 간격보다 넓은 액정 표시 장치.
  19. 제1항에서,
    상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극은 절연막을 사이에 두고 중첩하는 액정 표시 장치.
  20. 제19항에서,
    상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극 중 적어도 하나는 복수의 가지 전극을 포함하는 액정 표시 장치.
KR1020120124719A 2012-11-06 2012-11-06 액정 표시 장치 KR101992341B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120124719A KR101992341B1 (ko) 2012-11-06 2012-11-06 액정 표시 장치
US14/046,326 US9360695B2 (en) 2012-11-06 2013-10-04 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124719A KR101992341B1 (ko) 2012-11-06 2012-11-06 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20140058102A true KR20140058102A (ko) 2014-05-14
KR101992341B1 KR101992341B1 (ko) 2019-06-25

Family

ID=50622038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124719A KR101992341B1 (ko) 2012-11-06 2012-11-06 액정 표시 장치

Country Status (2)

Country Link
US (1) US9360695B2 (ko)
KR (1) KR101992341B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656491B2 (en) 2016-07-05 2020-05-19 Samsung Display Co., Ltd. Liquid-crystal display having alternating source and drain electrode branches

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP2016161410A (ja) * 2015-03-02 2016-09-05 株式会社東芝 歪検出素子、圧力センサ及びマイクロフォン
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108363245B (zh) * 2018-01-31 2021-02-09 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111610677A (zh) * 2020-06-28 2020-09-01 京东方科技集团股份有限公司 阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051101A1 (en) * 2000-10-27 2002-05-02 Hitachi, Ltd. Liquid crystal display
US20030231149A1 (en) * 2002-03-20 2003-12-18 Tetsuya Kawamura Display device
US20100133531A1 (en) * 2008-12-01 2010-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP2000180891A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100769162B1 (ko) 2001-03-07 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100997963B1 (ko) 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080021863A (ko) 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR101293573B1 (ko) 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101293561B1 (ko) 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080035045A (ko) 2006-10-18 2008-04-23 삼성전자주식회사 표시 기판의 제조 방법
KR101308534B1 (ko) 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5646162B2 (ja) * 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051101A1 (en) * 2000-10-27 2002-05-02 Hitachi, Ltd. Liquid crystal display
US20030231149A1 (en) * 2002-03-20 2003-12-18 Tetsuya Kawamura Display device
US20100133531A1 (en) * 2008-12-01 2010-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656491B2 (en) 2016-07-05 2020-05-19 Samsung Display Co., Ltd. Liquid-crystal display having alternating source and drain electrode branches

Also Published As

Publication number Publication date
US20140125904A1 (en) 2014-05-08
KR101992341B1 (ko) 2019-06-25
US9360695B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101992341B1 (ko) 액정 표시 장치
US9291849B2 (en) Liquid crystal display
KR20120080885A (ko) 액정 표시 장치
CN104035228B (zh) 液晶显示器及其制造方法
KR20140002819A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101799048B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160128518A (ko) 표시장치 및 그 제조방법
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
US10394091B2 (en) Liquid crystal display device
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR20160093178A (ko) 표시 장치
KR20160095700A (ko) 액정 표시 장치
KR102390430B1 (ko) 액정 표시 장치 및 그의 제조 방법
US9287298B2 (en) Liquid crystal display and manufacturing method thereof
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20120090366A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080048620A (ko) 박막 트랜지스터 기판 및 이를 갖는 액정표시장치
KR20160056486A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20070119925A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant