KR20140042134A - 광소자 패키지 및 그 제조 방법 - Google Patents

광소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140042134A
KR20140042134A KR1020120108475A KR20120108475A KR20140042134A KR 20140042134 A KR20140042134 A KR 20140042134A KR 1020120108475 A KR1020120108475 A KR 1020120108475A KR 20120108475 A KR20120108475 A KR 20120108475A KR 20140042134 A KR20140042134 A KR 20140042134A
Authority
KR
South Korea
Prior art keywords
optical device
metal layer
layer
metal
via hole
Prior art date
Application number
KR1020120108475A
Other languages
English (en)
Inventor
백지흠
하만형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120108475A priority Critical patent/KR20140042134A/ko
Publication of KR20140042134A publication Critical patent/KR20140042134A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광소자 패키지 및 그 제조 방법을 개시한다. 상기 광소자 패키지는 비아홀이 형성된 절연층, 상기 절연층의 비아홀 일부를 플러그하도록 형성되며 회로패턴을 포함하는 금속층, 및 상기 금속층상에 실장되는 광소자를 포함한다. 본 발명에 따라, 회로패턴이 형성되는 금속층을 기존 금속층보다 두껍게 형성하여 기존 광소자 패키지보다 방열 효율이 향상된다. 또한, 절연 필름의 개구 영역이 감소되어 SMT(Soldering) 공정에서 기판 간의 들뜸이나 정렬의 틀어짐을 최소화할 수 있다.

Description

광소자 패키지 및 그 제조 방법{OPTICAL COMPONENT PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 광소자 패키지 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다.
이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
종래의 LED 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 LED 칩을 집적화하기 힘들며 칩 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다. 또한, LED 칩에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.
이러한 리드 프레임 타입의 LED 패키지의 문제점을 해결한 테이프 타입의 LED 패키지가 공지되어 있다.
도 1은 종래의 필름 타입의 LED 패키지를 도시한 단면도이다.
도 1을 참조하면, 필름 타입의 LED 패키지는 비아홀이 관통되어 형성된 절연필름(110), 상기 절연필름(110)의 일면 상에 위치하며 광소자(130)를 수용하기 위한 비아홀에 대응한 부분에 상기 절연필름(110)의 일면으로부터 다른 면을 향해 함몰되도록 형성된 함몰부(125)를 갖는 금속층(120) 및 상기 함몰부(125) 상에 실장되며 와이어(140)를 통해 상기 금속층(120)과 전기적으로 연결된 LED(130)를 포함한다. 필름 타입의 LED 패키지는 또한 광소자(130)를 수지 등을 이용하여 몰딩함으로써 형성된 몰딩부(150)를 포함한다.
상기 함몰부(125)는 절연필름(110) 상에 금속층(120)을 형성한 후, 플랫 다이(180) 상에서 펀칭 툴(170)를 이용하여 LED(130)가 실장되는 금속층(120)의 일부를 비아홀을 통해 돌출되도록 프레스함으로써 생성될 수 있다.
이러한 LED 패키지에서 LED(130)가 실장되는 함몰부(125)의 표면에는 LED(130)로부터의 광이 부딪칠 수 있다. 그러므로, 함몰부(125)에는 반사율 개선을 위해 하지 도금(Ni, Pd 등)으로 광택 도금을 하고 추후 Ag 도금 등으로 마감 처리를 한다.
이와 같이, 종래 LED 패키지는 Ag 도금을 통해 반사율을 개선하였다. 그러나, Ag는 시간이 지남에 따라 변색되어 광효율을 저하시킨다. 또한, 종래 LED 패키지에서 금속층의 두께가 얇아 방열 효율이 저하되었다.
한국 등록특허공보 10-1144146
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 방열 효율을 향상시킨 광소자 패키지 및 그 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 광소자 패키지는 비아홀이 형성된 절연층; 상기 절연층의 비아홀 일부를 플러그하도록 형성되며 회로패턴을 포함하는 금속층; 및 상기 금속층상에 실장되는 광소자;를 포함한다.
상기 금속층은 상기 비아홀을 상기 절연층의 두께의 50% 이상 플러그할 수 있다.
상기 금속층은 상기 절연층의 두께의 2/3만큼 상기 비아홀을 플러그할 수 있다.
상기 광소자 패키지는 상기 금속층 상에서 광소자 실장 영역 및 와이어 본딩 영역에 형성된 도금층을 더 포함할 수 있다.
상기 도금층은 Au로 이루어질 수 있다.
상기 광소자 패키지는 상기 금속층 상에서 상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 형성된 솔더 레지스트층을 더 포함할 수 있다.
상기 광소자 패키지는 상기 광소자 및 상기 광소자와 금속층을 전기적으로 연결하는 와이어를 몰딩하는 몰딩부를 더 포함할 수 있다.
상기 금속층 상에 상기 광소자 실장 영역에 대응하여 형성된 경계부를 더 포함할 수 있다.
상기 경계부는 홈의 형태를 가질 수 있다.
또한, 본 발명의 다른 실시예에 따른 광소자 패키지는 비아홀이 형성된 절연층; 상기 절연층의 일 면 상에 형성되며 회로패턴을 포함하는 금속층; 상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 상기 금속층 상에 형성된 솔더 레지스트층; 및 상기 금속층상에 실장되는 광소자를 포함한다.
본 발명의 다른 실시예에 따른 광소자 패키지 제조방법은 절연 필름에 비아홀을 형성하고; 상기 절연 필름 상에 금속 포일을 라미네이트하고; 상기 금속 포일 상에서 상기 절연 필름의 비아홀 일부를 금속을 이용하여 플러그하여 금속층을 형성하며; 상기 금속층에 회로 패턴을 형성하며; 상기 금속층 상에 광소자를 실장하는 것을 포함한다.
상기 금속층은 상기 비아홀을 상기 절연층의 두께의 50% 이상 플러그할 수 있다.
상기 금속층은 상기 절연층의 두께의 2/3만큼 상기 비아홀을 플러그할 수 있다.
상기 회로 패턴을 형성하는 것은 상기 금속층에 홈의 형태로 광소자 실장 영역에 대응하여 경계부를 형성하는 것을 더 포함할 수 있다.
상기 광소자 패키지 제조방법은 상기 회로 패턴을 형성한 후, 상기 금속층 상에서 광소자 실장 영역 및 와이어 본딩 영역에 도금층을 형성하는 것을 더 포함할 수 있다.
상기 도금층은 Au를 이용하여 형성될 수 있다.
상기 광소자 패키지 제조방법은 상기 금속층 상에서 상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 솔더 레지스트층을 형성하는 것을 더 포함할 수 있다.
상기 광소자 패키지 제조방법은 상기 광소자 및 상기 광소자와 상기 금속층을 전기적으로 연결하는 와이어를 몰딩하여 몰딩부를 형성하는 것을 더 포함할 수 있다.
본 발명에 따라, 회로패턴이 형성되는 금속층을 기존 금속층보다 두껍게 형성하여 기존 광소자 패키지보다 방열 효율이 향상된다. 또한, 절연 필름의 개구 영역이 감소되어 SMT(Soldering) 공정에서 기판 간의 들뜸이나 정렬의 틀어짐을 최소화할 수 있다.
도 1은 종래의 필름 타입의 LED 패키지를 도시한 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 필름 타입의 광소자 패키지 제조 공정의 단면도이다.
도 3은 본 발명에 따른 Cu 플러그 공정을 설명하기 위한 도면이다.
도 4는 도 2의 제조 공정에 따라 제조된 필름 타입의 광소자 패키지의 구성을 나타낸 도면이다.
도 5는 도 4의 광소자 패키지를 상부(top)에서 바라본 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 광소자 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하 본 발명에 따른 광소자 패키지의 제조 공정을 도 2를 참조하여 설명한다.
도 2는 본 발명의 일 실시형태에 따른 필름 타입의 광소자 패키지 제조 공정의 단면도이다.
도 2를 참조하면, 절연 필름(210)의 일면에 접착층(212)을 도포한다(S1). 절연 필름(210)은 절연층이 되며, 이하 절연층(210)이라고도 한다. 여기서 절연필름의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다. 또한, 절연필름 (210)의 재료는 열 충격에 강한 세라믹일 수 있다.
접착층(212)은 열가소성 접착제, 예컨대 열가소성 수지 또는 열경화성 수지로 형성될 수 있다. 열가소성 수지(열가소성 다이접착제)로는 포화폴리에스테르계 수지, 열가소성 폴리우레탄계 수지, 아미드계 수지(나이론계 수지), 이미드계 수지 등을 들 수 있고, 열경화성 수지(열경화성 다이접착제)로는 에폭시 수지, 불포화폴리에스테르 수지, 열경화성 아크릴 수지, 페놀계 수지 등을 포함할 수 있다. 이들 접착제에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다.절연필름(210)에 비아홀들(214)을 형성한다(S2). 비아홀들은 전술한 바와 같이, 광소자(230)를 수용하기 위한 비아홀 외에도, 각 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀 등을 포함할 수 있다.
그리고 금속 포일(222)을 접착층(212) 상에 라미네이트한다(S3). 금속 포일(222)은 구리로 형성되는 것이 바람직하다. 예컨대, 금속층(222)은 구리 포일(copper foil)로 형성될 수 있다. 다른 실시예에 따라, 금속 포일(222)이 접착층(212) 없이 절연필름(210)에 접착될 수 있다. 따라서, 도면들에서 접착층(212)의 도시가 생략될 수도 있다.
접착층(212) 상에 금속 포일(222)을 접착시킨 후 금속 포일(222) 상에 절연 필름(210)의 비아홀(214) 부분을 금속으로 플러그(Plug)하는 금속 플러그 공정을 수행한다(S4). 이 경우, 금속 플러그 공정시 이용되는 금속은 금속 포일과 동일한 재료인 것이 바람직하다. 예컨대, 금속 포일이 구리 포일이라면 금속 플러그 공정을 위한 금속도 구리가 이용될 수 있다.
구체적으로, 금속 포일(222)의 일 측면에는 비아홀들(214)이 형성된 절연 필름(210)이 접착되어 있다. 그에 따라, 금속 포일(222)의 일 측면에서 절연 필름(210)의 비아홀이 형성된 부분은 금속 포일(222)이 노출되어 있으며, 그에 따라, 절연 필름(210)의 개구가 형성된다. 또한, 절연 필름(210)이 형성된 부분은 금속 포일(222)이 절연 필름(210)에 의해 덮여져 있다. 본 발명의 일 실시예에 따라, 금속 포일(222) 상에서 절연 필름(210)의 비아홀 부분을 금속으로 플로그한다. 여기에서, 금속 포일(222)에 금속이 도금되는 방식을 이용하여 금속 플러그 공정을 수행할 수 있다.
도 3은 본 발명에 따른 Cu 플러그 공정을 설명하기 위한 도면이다.
도 3을 참조하면, 금속 플러그 공정 이전에 금속 포일(222)의 두께는 25 ㎛이고, 절연 필름(210)의 두께는 50 ㎛이다. 여기에서, 절연 필름(210)의 개구의 두께도 절연 필름(210)의 두께와 동일하게 50 ㎛이다.
금속 플러그 공정 후, 금속 포일(222) 상에 대략 35 ± 5 ㎛의 두께만큼 금속이 형성되어 있다. 즉, 금속 플러그 부분의 두께는 35 ± 5 ㎛이다.
따라서, 절연 필름(210)의 개구의 두께는 15 ± 5 ㎛가 된다. 금속 플러그 공정시, 금속 플러그 부분(224)은 절연 필름(210)의 두께의 50% 이상의 두께를 갖도록 형성된다. 바람직하게는, 금속 플러그 부분(224)은 절연 필름(210)의 두께의 2/3를 갖도록 형성된다. 왜냐하면, 금속 플러그 부분의 두께가 절연 필름(210)의 개구의 두께보다 커지면 광소자 패키지가 보드나 기판 상에 실장될 때 정렬(Alignment) 설정이 어렵기 때문이다. 즉, SMT(Soldering) 공정에서 기판들 간의 들뜸 및 정렬(Align) 틀어짐을 최소화 수 있다.
다시 도 2를 참조하면, 금속 포일(222)와 금속 플러그 부분(224)은 금속층(220)을 형성한다. 이에 따라, 금속층(220)은 절연 필름(210)의 비아홀을 절연 필름의 두께의 50% 이상 플러그한다. 바람직하게는, 상기 금속층은 상기 절연층의 두께의 2/3만큼 상기 비아홀을 플러그한다.
이와 같이, 금속층은 기존 광소자 패키지의 금속층보다 그 두께가 두껍게 된다. 이로 인해, 기존 광소자 패키지보다 방열 효율이 향상된다. 그리고, 절연 필름(210)의 개구 영역이 감소되어 SMT(Soldering) 공정에서 기판 간의 들뜸이나 정렬의 틀어짐을 최소화할 수 있다.
이어서, 여러 약품 처리를 통해 표현을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로 패턴을 포함하는 금속층(220)을 형성한다(S5).
한편, 본 발명의 일 실시예에 따라, 금속층(220)의 일부분(226)은 하프 에칭이 수행된다. 이하, 하프 에칭된 부분을 경계부(226)라고 한다. 이 경계부(226)는 광소자(270) 상에 예컨대, 광효율을 향상시키기 위한 재료 등이 도포될 때 재료가 경계부(226)에 의해 경계 지어진 영역을 넘어 흐르지 않도록 한다. 따라서, 경계부(226)은 광소자 실장 영역을 둘러싸도록 형성된다.
이 경계부(226)는 전술한 바와 같이, 하프에칭에 의해 형성될 수 있다. 하프에칭은 금속층(220)의 두께를 얇게 할 수 있다. 즉, 하프에칭은 재료가 도포되는 영역의 경계에 대응한 금속층(220)의 일부분의 두께를 감소시킨다.
다시 말해, 금속층(220)의 미리 결정된 영역이나 부분을 하프에칭하여 경계부(140)를 형성할 수 있다. 경계부(226)는 금속층(220) 상에 홈(groove)의 형태로 형성된다. 일 실시예에 따라 회로 패턴을 형성하기 위한 공정은 경계부(226)를 형성하기 위한 공정과 동시에 수행될 수 있다. 이를 위해, 회로 패턴의 에칭을 위한 현상 영역과 경계부(226)의 형성을 위한 현상 영역이 조절된다. 여기에서 현상 영역은 에칭을 위해 패터닝된 포토레지스트에서 에칭액이 금속층(220)에 닿을 수 있도록 개구된 영역을 말한다. 현상 영역을 넓게 한 부분과 현상 영역을 좁게 한 부분은 에칭시 에칭 속도가 다르게 된다. 현상 영역을 좁게 한다는 의미는 현상 영역의 크기를 에칭할 부분의 크기보다 작게 형성한다는 의미이다. 따라서, 회로 패턴과 경계부(226)는 현상 영역의 크기를 조절하여 동시에 형성될 수 있다. 다른 실시예에 따르면, 회로 패턴의 형성을 위한 공정과 경계부를 형성하기 위한 공정은 순차적으로 수행될 수도 있다. 이 경우, 회로 패턴층 형성을 위한 공정과 경계부 형성을 위한 공정의 순서는 공정 조건, 공정 설계에 따라 서로 바뀔 수 있다.
다른 실시예에 따라, 금속 포일(222)에 대해 회로 패턴 형성을 위한 에칭 공정을 수행한 후 금속 플러그 공정을 수행할 수도 있다. 금속층(220)에 회로 패턴을 형성한 후, 솔더 레지스트를 인쇄하여 솔더 레지스트층(230)을 형성한다(S6). 솔더 레지스트는 광효율을 위해 화이트 솔더 레지스트인 것이 바람직하다.
그리고, 금속층(220)의 광소자(270)가 실장되는 일면을 도금하기 위해 마스크(240)을 이용하여 금속층(220)의 다른 면을 마스킹한다(S7). 그런 다음, 금속층(220)의 광소자 실장 면 상에 도금층(250)을 형성한다(S8). 여기에서 도금층(250)은 본 발명의 일 실시예에 따라, 종래 기술과 다르게, Ag가 아니라 Au를 이용하여 형성된다. Au의 도금층은 최소 0.25 ㎛의 두께를 갖는데, 이는 Ag 도금층에 비해 훨씬 얇다. 즉, Ag 도금층은 Au 도금층의 최소 10배 이상의 두께를 갖는다. 또한, 와이어 본딩시, 도금층(250)은 와이어와 동일한 재료이므로 금속층(220)과 와이어간의 결합력이 향상된다. 또한, Au는 변색되기 쉽고 이는 광효율을 저하시킨다. 그러나, Ag는 시간이 지나도 변색되지 않으므로, 광효율을 저하시키지 않는다.
이어서, 광소자(270)을 실장하고 와이어 본딩하여 광소자 패키지를 형성한다(S9). 이 경우, 광소자(270) 및 와이어 본딩 영역을 수지 등을 이용하여 몰딩함으로써 몰딩부(260)를 형성한다. 몰딩부(260)은 광효율을 위해 볼록 렌즈 형상을 갖도록 형성되며, 예컨대, 실리콘 재료로 형성될 수 있다.
본 발명의 일 실시예에 따라, 솔더 레지스트층(230)은 몰딩부(260)가 도포되는 금속층(220)의 부분 상에도 형성되며, 이는 몰딩부(260)의 금속층(220) 즉, 광소자 패키지의 기판에 대한 밀착력을 향상시킨다.
도 4는 도 2의 제조 공정에 따라 제조된 필름 타입의 광소자 패키지의 구성을 나타낸 도면이고, 도 5는 도 4의 광소자 패키지를 상부(top)에서 바라본 도면이다.
도 4 및 도 5를 참조하면, 광소자 패키지는 비아홀이 형성된 절연층(210), 상기 절연층(210)의 비아홀 일부를 플러그하도록 형성되며 회로패턴을 포함하는 금속층(220), 및 상기 금속층(220)상에 실장되는 광소자(270)를 포함한다. 광소자(270)는 상기 금속층(220) 상에 실장되며 상기 금속층과 와이어를 통해 전기적으로 연결된다.
상기 금속층(220)은 절연층(210)의 비아홀을 상기 절연층의 두께의 50% 이상 플러그한다. 바람직하게는 상기 금속층(220)은 상기 절연층(210)의 두께의 2/3만큼 상기 절연층(210)의 비아홀을 플러그한다. 이는 금속층의 두께가 절연층(210)의 개구의 두께보다 커지면 광소자 패키지가 보드나 기판 상에 실장될 때 정렬(Alignment) 설정이 어렵기 때문이다.
이와 같이, 본 발명에 따른 광소자 패키지는 금속층(220)이 절연층(210)의 비아홀의 일부를 플러그하므로, 금속층(220)의 두께가 기존 광소자 패키지보다 두껍게 된다. 이에 따라, 본 발명의 광소자 패키지는 열이 발산되는 영역이 증가하여 기존 광소자 패키지보다 방열 효율이 향상된다. 또한, 절연층(210)의 비아홀이 금속층(220)에 의해 지지되어 광소자 패키지의 구조적 안정성이 증가하며 이는 광소자 패키지의 공정 수율 및 신뢰성을 향상시킨다.
다른 실시예에 따라, 광소자 패키지는 금속층(220) 상에 형성된 솔더 레지스트층(230)을 포함할 수 있다. 솔더 레지스트층(230)는 화이트 솔더 레지스트로 형성될 수 있으며, 광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 형성된다.
또한, 광소자 패키지는 솔더 레지스트층(230)에 의해 덮이지 않은 금속층(220) 상에는 형성된 도금층(250)을 포함한다. 즉, 도금층(220)은 광소자 실장 영역 및 와이어 본딩 영역에 형성된다.
도금층(250)는 전술한 바와 같이, 종래 기술과 다르게, Ag가 아니라 Au를 이용하여 형성된다. Au의 도금층은 최소 0.25 ㎛의 두께를 갖는데, 이는 Ag 도금층에 비해 훨씬 얇다. 와이어는 통상적으로 Au로 이루어져 있으므로, 도금층(250)은 와이어와 동일한 재료로 이루어진다. 그에 따라, 금속층(220)과 와이어(280)간의 결합력이 향상된다. 또한, Ag는 시간이 지나도 변색되지 않으므로, 광효율을 저하시키지 않는다.
도 5에 도시된 바와 같이, 도금층(250)이 광소자 실장 영역 및 와이어 본딩 영역에 형성되어 있다.
금속층(220)은 절연층(210)의 일면 상에 금속 포일을 형성한 후 절연층(210)의 비아홀을 금속을 이용하여 플러그 함으로써 형성된다. 즉, 금속층(220)은 절연층(210)의 바아홀의 일부를 플러그하도록 형성된다. 이 경우, 금속층(220)은 절연층(210)의 비아홀을 절연층(210) 두께의 50% 이상 바람직하게는 두께의 2/3를 플러그하도록 형성된다.
그리고, 금속층(220)에는 회로 패턴이 형성되며 또한, 경계부(226)가 형성된다. 경계부(226)는 광소자(270)의 금속층(220) 상에 형성된 홈(groove)의 형태를 갖는다.
경계부(226)는 광소자(270) 실장 영역에 대응하여 형성되며, 예컨대, 광효율을 향상시키기 위한 재료(265) 등이 도포될 때 재료가 경계부(226)에 의해 경계 지어진 영역을 넘어 흐르지 않도록 한다. 광효율을 위한 재료는 형광 물질을 포함한 수지 등이 될 수 있다.
또한, 광소자 패키지는 광소자(270) 및 와이어(280)을 수지 등으로 몰딩한 몰딩부(260)을 포함한다. 솔더 레지스트층(230)은 몰딩부(260)가 도포되는 금속층(220)의 부분 상에도 형성되며, 이는 몰딩부(260)의 금속층(220) 즉, 광소자 패키지의 기판에 대한 밀착력을 향상시킨다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210: 절연층 220: 금속층
230: 솔더 레지스트층 250: 도금층
270: 광소자 260: 몰딩부
280: 와이어

Claims (18)

  1. 비아홀이 형성된 절연층;
    상기 절연층의 비아홀 일부를 플러그하도록 형성되며 회로패턴을 포함하는 금속층; 및
    상기 금속층상에 실장되는 광소자;
    를 포함하는 광소자패키지.
  2. 청구항 1에 있어서,
    상기 금속층은 상기 비아홀을 상기 절연층의 두께의 50% 이상 플러그하는 광소자 패키지.
  3. 청구항 1에 있어서,
    상기 금속층은 상기 절연층의 두께의 2/3만큼 상기 비아홀을 플러그하는 광소자 패키지.
  4. 청구항 1에 있어서,
    상기 금속층 상에서 광소자 실장 영역 및 와이어 본딩 영역에 형성된 도금층을 더 포함하는 광소자 패키지.
  5. 청구항 4에 있어서,
    상기 도금층은 Au로 이루어진 광소자 패키지.
  6. 청구항 4에 있어서,
    상기 금속층 상에서 상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 형성된 솔더 레지스트층을 더 포함하는 광소자 패키지.
  7. 청구항 1에 있어서,
    상기 광소자 및 상기 광소자와 금속층을 전기적으로 연결하는 와이어를 몰딩하는 몰딩부를 더 포함하는 광소자 패키지.
  8. 청구항 1에 있어서,
    상기 금속층 상에 상기 광소자 실장 영역에 대응하여 형성된 경계부를 더 포함하는 광소자 패키지.
  9. 청구항 7에 있어서,
    상기 경계부는 홈의 형태를 갖는 광소자 패키지.
  10. 비아홀이 형성된 절연층;
    상기 절연층의 일 면 상에 형성되며 회로패턴을 포함하는 금속층; 및
    상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 상기 금속층 상에 형성된 솔더 레지스트층;
    를 포함하는 광소자패키지.
  11. 절연 필름에 비아홀을 형성하고;
    상기 절연 필름 상에 금속 포일을 라미네이트하고;
    상기 금속 포일 상에서 상기 절연 필름의 비아홀 일부를 금속을 이용하여 플러그하여 금속층을 형성하며;
    상기 금속층에 회로 패턴을 형성하며;
    상기 금속층 상에 광소자를 실장하는 것을 포함하는 광소자 패키지 제조방법.
  12. 청구항 1에 있어서,
    상기 금속층은 상기 비아홀을 상기 절연층의 두께의 50% 이상 플러그하는 광소자 패키지 제조방법.
  13. 청구항 1에 있어서,
    상기 금속층은 상기 절연층의 두께의 2/3만큼 상기 비아홀을 플러그하는 광소자 패키지 제조방법.
  14. 청구항 11에 있어서,
    상기 회로 패턴을 형성하는 것은
    상기 금속층에 홈의 형태로 광소자 실장 영역에 대응하여 경계부를 형성하는 것을 더 포함하는 광소자 패키지 제조방법.
  15. 청구항 11에 있어서,
    상기 회로 패턴을 형성한 후, 상기 금속층 상에서 광소자 실장 영역 및 와이어 본딩 영역에 도금층을 형성하는 것을 더 포함하는 광소자 패키지 제조방법.
  16. 청구항 15에 있어서,
    상기 도금층은 Au를 이용하여 형성되는 광소자 패키지 제조방법.
  17. 청구항 11에 있어서,
    상기 금속층 상에서 상기 광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 솔더 레지스트층을 형성하는 것을 더 포함하는 광소자 패키지 제조방법.
  18. 청구항 11에 있어서,
    상기 광소자 및 상기 광소자와 상기 금속층을 전기적으로 연결하는 와이어를 몰딩하여 몰딩부를 형성하는 것을 더 포함하는 광소자 패키지 제조방법.
KR1020120108475A 2012-09-28 2012-09-28 광소자 패키지 및 그 제조 방법 KR20140042134A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120108475A KR20140042134A (ko) 2012-09-28 2012-09-28 광소자 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108475A KR20140042134A (ko) 2012-09-28 2012-09-28 광소자 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140042134A true KR20140042134A (ko) 2014-04-07

Family

ID=50651379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108475A KR20140042134A (ko) 2012-09-28 2012-09-28 광소자 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140042134A (ko)

Similar Documents

Publication Publication Date Title
US8796717B2 (en) Light-emitting diode package and manufacturing method thereof
KR101283182B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR20100028134A (ko) 발광 다이오드 모듈
JP2010003956A (ja) 発光装置及び発光装置の製造方法
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
JP2013033912A (ja) 発光素子搭載用基板及びｌｅｄパッケージ
KR101846356B1 (ko) 광소자 패키지 및 그 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101273045B1 (ko) 발광 다이오드 패키지
KR20140042134A (ko) 광소자 패키지 및 그 제조 방법
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101846364B1 (ko) 광소자 패키지 및 그 제조 방법
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101164979B1 (ko) 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid