KR20140039032A - 질화 갈륨 반극성 기판들에서 낮은 저하 발광 다이오드 구조 - Google Patents

질화 갈륨 반극성 기판들에서 낮은 저하 발광 다이오드 구조 Download PDF

Info

Publication number
KR20140039032A
KR20140039032A KR1020147000277A KR20147000277A KR20140039032A KR 20140039032 A KR20140039032 A KR 20140039032A KR 1020147000277 A KR1020147000277 A KR 1020147000277A KR 20147000277 A KR20147000277 A KR 20147000277A KR 20140039032 A KR20140039032 A KR 20140039032A
Authority
KR
South Korea
Prior art keywords
nitride
iii
gan
layers
semipolar
Prior art date
Application number
KR1020147000277A
Other languages
English (en)
Inventor
슈지 나카무라
스티븐 피. 덴바아스
신이치 타나카
다니엘 에프. 피젤
유지 자오
치-치엔 판
Original Assignee
더 리전츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20140039032A publication Critical patent/KR20140039032A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

유기 금속 화학 기상 증착(metal organic chemical vapor deposition; MOCVD)에 의해 질화 갈륨 (GaN) 반극성 기판에서 성장된 (Al,Ga,In)N 박막들의 발광 다이오드 구조는 감소된 저하를 보인다. 상기 소자 구조는 2 이상 주기들의 양자 우물(QW) 활성영역, QW 활성 영역 아래에 위치한 n-형 초격자 층(n-SL)들, 및 상기 QW 활성 영역 위 p-형 초격자 층(p-SL)들을 포함한다. 본 발명은 그러한 소자를 제조하는 방법도 포함한다.

Description

질화 갈륨 반극성 기판들에서 낮은 저하 발광 다이오드 구조{Low droop light emitting diode structure on gallium nitride semipolar substrates}
본 출원은 Shuji Nakamura, Steven P. DenBaars, Shinichi Tanaka, Daniel Feezell, Yuji Zhao, 및 Chih-Chien Pan에 의해 2011년 6월 10일에 출원되고, 공동으로 계속 중이며 공통으로 양도된 미국 비정규 특허 출원 제61/495,829호 “LOW DROOP LIGHT EMITTING DIODE STRUCTURE ON GALLIUM NITRIDE SEMIPOLAR {20-2-1} SUBSTRATES”, 대리인 관리번호 30794.415-US-P1 (2011-832-1) 에 대한 우선권을 미국 특허법 35 U.S.C. 섹션 119(e) 하에서 주장하며, 상기 미국 비정규 특허 출원은 본 명세서에서 참조로서 포함된다.
본 출원은 Shuji Nakamura, Steven P. DenBaars, Daniel F. Feezell, Chih-Chien Pan, Yuji Zhao 및 Shinichi Tanaka에 의해 본 출원과 동일한 날짜에 출원되고, 공동으로 계속중이며 공통으로 양도된 미국 실용 특허 출원 제--/---,---호 “HIGH EMISSION POWER AND LOW EFFICIENCY DROOP SEMIPOLAR {20-2-1} BLUE LIGHT EMITTING DIODES,”, 대리인 관리 번호 30794.416-US-U1 (UC 2011-833-2)과 관련되고, 상기 미국 실용 특허 출원은 Shuji Nakamura, Steven P. DenBaars, Daniel F. Feezell, Chih-Chien Pan, Yuji Zhao 및 Shinichi Tanaka에 의해 2011년 6월 10일에 출원된 미국 비정규 특허 출원 제61/495,840호 “HIGH EMISSION POWER AND LOW EFFICIENCY DROOP SEMIPOLAR {20-2-1} BLUE LIGHT EMITTING DIODES”, 대리인 관리 번호 30794.416-US-P1 (UC 2011-833-1)의 우선권 이익을 미국 특허법 35 U.S.C. 섹션 119(e) 하에서 주장한다.
본 출원은 Matthew T. Hardy, Steven P. DenBaars, James S. Speck 및 Shuji Nakamura에 의해 2011년 10월 28일에 출원된 미국 실용 특허 출원 제 12/284,449호 “STRAIN COMPENSATED SHORT-PERIOD SUPERLATTICES ON SEMIPOLAR GAN FOR DEFECT REDUCTION AND STRESS ENGINEERING”, 대리인 관리번호 30794.396-US-U1 (2011-203)와 관련되고, 상기 미국 실용 특허 출원은 Matthew T. Hardy, Steven P. DenBaars, James S. Speck 및 Shuji Nakamura에 의해 2010년 10월 29일에 출원되고, 공동으로 계속중이며 공통으로 양도된 미국 비정규 출원 제61/408,208호 “STRAIN COMPENSATED SHORT-PERIOD SUPERLATTICES ON SEMIPOLAR GAN FOR DEFECT REDUCTION AND STRESS ENGINEERING”, 대리인 관리번호 30794.396-US-P1 (2011-203)의 우선권 이익을 미국 특허법 35 U.S.C. 섹션 119(e) 하에서 주장한다.
본 출원은 Chih Chien Pan, Jun Seok Ha, Steven P. DenBaars, Shuji Nakamura 및 Junichi Sonoda에 의해 2010년 10월 20일에 출원된 미국 실용 특허 출원 제12/908,793호 “LED PACKAGING METHOD WITH HIGH LIGHT EXTRACTION AND HEAT DISSIPATION USING A TRANSPARENT VERTICAL STAND STRUCTURE”, 대리인 관리 번호 30794.335-US-P1와 관련되고, 상기 미국 실용 특허 출원은 Chih Chien Pan, Jun Seok Ha, Steven P. DenBaars, Shuji Nakamura 및 Junichi Sonoda에 의해 2009년 11월 4일에 출원된 미국 비정규 특허 출원 제61/258,056호 “LED PACKAGING METHOD WITH HIGH LIGHT EXTRACTION AND HEAT DISSIPATION USING A TRANSPARENT VERTICAL STAND STRUCTURE”, 대리인 관리번호 30794.335-US-P1의 우선권 이익을 미국 특허법 35 U.S.C. 섹션 119(e) 하에서 주장한다.
이상의 모든 출원들은 본 명세서에서 참조로서 포함된다.
본 발명은 일반적으로 전자 및 광전자 소자의 분야에 관한 것이고, 보다 구체적으로는 질화 갈륨(GaN) 반극성(semipolar)(예컨대, {20-1-1}) 기판들에서의 낮은 저하(droop) 발광 다이오드(light emitting diode; LED) 구조에 관한 것이다.
(주: 본 출원은 본 명세서에 걸쳐서 괄호 내에 하나 이상의 참조번호들, 예컨대 [X]에 의해 제시된 바와 같이 다수의 다른 발행물들을 참조한다. 이러한 참조 번호들에 따라 정돈된 이러한 다른 발행물들의 목록은 아래 “참조문헌들”로 명명된 부분에서 발견될 수 있다. 이러한 발행물들의 각각은 본 명세서에서 참조로서 포함된다.)
현재, LED들은 외부 양자 효율(external quantum efficiency; EQE)에서의 최근의 개선에 기인하여, 일반 조명 및 자동차용 조명과 같은 고휘도 및 높은 파워 어플리케이션들에 사용된다. 일반적인 조명의 상용화를 위하여, LED들은 “효율 저하(efficiency droop)” 로 알려진 주된 장애물을 여전히 극복하여야 한다.
효율 저하는 높은 구동 전류에서 EQE의 감퇴를 지칭한다. 저하의 결과로서, 보다 많은 LED 칩들 또는 보다 큰 면적의 LED 칩들 중 하나가 높은 파워 소자들을 위해 필요하며, 이는 증가된 웨이퍼 면적을 야기하고 보다 높은 비용을 초래한다.
예를 들면, 자동차 램프 조립체 및 일반 조명 제조업체들은 LED 소자들의 높은 비용 때문에 LED 소자들을 사용하는 것으로 완전하게 이동할 수 없다. 만약 저하 문제가 해소된다면, 이러한 제조업체들은 LED 소자들로 완전하게 이동할 수 있고 LED 시장도 대단히 확산될 것이다.
본 발명은 낮은 저하 비율을 보이는 GaN 반극성 {20-2-1} 기판에서의 낮은 저하 LED 구조를 포함하고, 이에 따라 LED 조명에 대한 넓게 확산된 채택을 더 빠르게 하는데 도움을 줄 것이다.
본 발명에 선행하는 기술 상태는 극성(polar) {0001}, 비극성(nonpolar) {11-20} 및 {10-10}, 그리고 반극성(semipolar) {10-1-1}, {11-22} 및 {20-21} GaN 결정면들에서 성장된 (Al,Ga,In)N 광학소자들을 포함한다. 이러한 면들에서 성장된 선행기술 소자들의 저하 비율은, 도 1에 도시된 바와 같이 (430 나노미터(nm)의 방출(emission) 파장 및 35 제곱 센티미터당 암페어(A/cm2)의 구동 전류 밀도에서) 약 20%이다.
도 1은, {20-2-1} GaN 반극성 기판에서의 선행기술 LED에 관하여, EQE(백분율, %) 및 밀리와트(mW) 단위의 광 출력 파워(Light Output Power; LOP) 대 전류 밀도(A/cm2)의 그래프이다. 도 1은 직류전류(DC) 동작에서 EQE(EQE(%)_DC), 펄스 동작에서 EQE(EQE(%)_펄스), DC 동작에서 광 출력 파워(LOP(mW)_DC) 및 펄스 동작에서 LOP(LOP(mW)_펄스)에 대한 결과들을 도시한다.
이에 따라, 본 기술분야에서 LED들에서의 저하를 감소시키기 위하여 개선된 방법들에 대한 필요성이 있다. 본 발명은 이러한 필요성을 충족시킨다. 구체적으로, 본 발명은 GaN 반극성 {20-1-1} 기판에서의 낮은 저하 LED 구조를 설명한다.
전술한 선행 기술에서의 한계들을 극복하기 위하여, 그리고 본 명세서를 읽고 이해하면서 명백해질 다른 한계들을 극복하기 위하여, 본 발명은 감소된 저하를 보이는 유기 금속 화학 기상 증착(metal organic chemical vapor depositon; MOCVD)에 의해 GaN 반극성(예컨대, {20-2-1}) 기판에서 성장된 (Al,Ga,In)N 박막들의 발광 다이오드 구조를 개시한다. 상기 소자 구조는 2 이상 주기들의 양자 우물(quantum well; QW) 활성 영역, QW 활성 영역 아래에 위치한 n-형 초격자(superlattice)(n-SL)나 n-SL 층들, 및 QW 활성 영역 위 p-형 초격자(p-SL)나 p-SL 층들을 포함한다. 본 발명은 그러한 소자를 제조하는 방법도 포함한다.
예를 들면, 본 발명은 반극성 III-질화물 기판 상에 또는 그 위에 성장된 적어도 III-질화물 발광 소자 구조를 포함하는 광전자 소자 구조를 개시하고, 상기 발광 소자 구조는 n-형 III-질화물 SL을 포함하며, 상기 발광 소자 구조는 적어도 35 제곱 센티미터당 암페어(A/cm2)의 전류 밀도에서 15% 백분율 이하의 외부 양자 효율(EQE) 저하를 가진다.
발광 소자는 적어도 50 밀리와트인 광 출력 파워를 가질 수 있고, 저하는 적어도 35 A/cm2의 전류 밀도에서 1% 미만일 수 있고 적어도 100 A/cm2의 전류 밀도에서 10% 미만일 수 있다.
발광 소자 구조는 청색 방출 파장에서 피크 방출을 가질 수 있다. 활성 영역은 녹색 파장 또는 보다 긴 파장에 대응하는 피크 파장을 갖는 광을 방출할 수 있다.
반극성 III-족 질화물 기판은 반극성(예컨대, 20-2-1) 질화 갈륨(GaN) 기판일 수 있다.
n-SL은 하나 이상의 인듐(In) 함유 층들 및 갈륨(Ga) 함유 층들을 포함할 수 있다. n-SL은 다른 III-질화물 조성을 갖는 층들을 포함할 수 있고, 그 층들 각각은 실리콘으로 도핑될 수 있다. n-SL은 상기 기판의 반-극성면에서 n-형 GaN 층 상에 또는 그 위에 번갈아 있는 InGaN 및 GaN 층들을 포함할 수 있다.
n-SL은 발광 소자의 활성 영역 아래에 위치할 수 있고, 활성 영역은 2 이상의 양자 우물들(QW)을 포함한다.
활성 영역은 III-질화물 장벽들을 갖는 하나 이상의 인듐 함유 III-질화물 양자 우물(QW)들을 포함할 수 있고, 양자 우물들은 QW 수, QW 조성 및 QW 두께를 가지고, 장벽들은 장벽 조성, 장벽 두께 및 장벽 도핑을 가지고, n-SL은 주기들의 수, SL 도핑, SL 조성을 가지고, 층들은 각각 층 두께를 가진다. QW 수, QW 조성, QW 두께, 장벽 조성, 장벽 두께, 장벽 도핑, 주기들의 수, SL 도핑, SL 조성 및 층 두께는 LED가 청색 방출 파장 또는 보다 긴 파장에서 피크 방출을 가지고, 저하는 소자가 적어도 35 제곱 센티미터당 암페어(A/cm2)의 전류 밀도에서 구동될 때 15% 이하가 되도록 결정될 수 있다.
소자 구조는 GaN 기판 상에 또는 그 위에 제1 III-질화물 층 또는 버퍼층 및 제1 층 또는 버퍼층 상에 또는 그 위에 n-SL을 더 포함할 수 있다. n-SL은 다른 III-질화물 조성을 가지면서 번갈아 있는 제1 및 제2 III-질화물 층들을 포함할 수 있고, 제1 및 제2 III-질화물 층들은 제1 층 또는 버퍼층에 격자 정합된 응력(strain)이 보상된 층들을 포함할 수 있고, 제1 및 제2 III-질화물 층들은 이완을 위해 그것들의 임계 두께 아래인 두께를 가질 수 있으며, n-SL의 주기들의 수는 활성 영역이 제1 층 또는 버퍼층으로부터 적어도 500 나노미터까지 떨어지도록 결정될 수 있다. 활성 영역은 GaN 장벽들을 갖는 적어도 3개의 InGaN 양자 우물들을 포함할 수 있고, InGaN 양자 우물들은 적어도 3 나노미터의 두께를 가진다.
소자는 활성 영역 상에 또는 그 위에 p-형 III-질화물 SL을 더 포함할 수 있다. 활성 영역 상에 또는 그 위에 p-형 SL은 번갈아 있는 AlGaN 및 GaN 층들을 포함할 수 있다.
기판은 거칠어진 후면을 갖는 반-극성 GaN 기판일 수 있고, 거칠어진 후면은 발광 소자로부터의 광을 추출할 수 있다. 소자는 p-SL 상의 또는 그 위의 p-형 GaN 층; p-형 GaN층 상의 또는 그 위의 p-형 투명 도전층; p-형 투명 도전층 상의 또는 그 위의 p-형 패드; n-형 GaN층을 향한 n-형 컨택; 반극성 GaN 기판의 거칠어진 후면에 부착된 산화 아연(ZnO) 서브마운트(submount); ZnO 서브마운트의 종단에 부착된 헤더; 및 LED를 캡슐화하는 봉지재(encapsulant)를 더 포함할 수 있다. LED 소자 구조의 활성 면적은 0.1 mm2 이하일 수 있다.
본 발명은 발광 소자를 제조하는 방법을 더 개시한다. 상기 방법은 Si2H6 플로우(flow)를 이용해서 n-SL III-질화물 층들을 성장시키는 단계를 포함할 수 있고, III-질화물 층들의 각각은 실리콘으로 도핑된다.
같은 참조번호들은 명세서를 통해서 대응하는 부분들을 나타내는 도면들을 참조하라.
도 1은 {20-2-1} GaN 반극성 기판에서 선행 기술 LED에 대한 EQE(%) 및 광 출력 파워(LOP)(mW) 대 전류 밀도(A/cm2) 의 그래프이다.
도 2a는 본 발명의 일실시예에 따라, 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 반극성 (20-2-1) GaN 기판에서 성장된 낮은 저하 {20-2-1} LED의 에피 구조에 대한 단면도를 도해한다.
도 2b는 본 발명의 일실시예에 따른 소자 구조의 단면도이다.
도 2c는 본 발명의 일실시예에 따라 반극성 GaN 기판의 거칠어진 후면에 부착된 산화 아연(ZnO) 서브마운트를 도해한다.
도 3은 본 발명의 일실시예에 따라, 발광 소자 구조를 제조하는 방법을 도해하는 순서도이다.
도 4a는 도 2a 및 2b의 구조를 이용하는 (20-2-1) GaN 반극성 기판을 이용하여 제조된 LED를 포함하는 소자에 대한 EQE(%) 및 LOP(mW) 대 전류 밀도(A/cm2)의 그래프이다.
도 4b는 도 2a에 도시된 것과 유사하지만 450 nm의 피크 파장에서 방출하는 9 nm 두께의 QW들의 3 주기들을 포함하는 활성 영역을 갖는 구조에 대한 구동 전류(A/cm2)의 함수로서 EQE(%)를 나타낸다.
도 5는 c-면 III-질화물에서 등방성 응력 및 반극성 면 III-질화물에서 비-등방성 응력에 대한 Auger 재결합 과정을 도해하는 도면이다.
도 6은 반극성 (20-2-1) GaN 기판에서 SL들이 없는 소자 및 SL들이 있는 소자 사이의 출력 파워 비교를 도시하는 그래프이다.
도 7은 도 2a에 기초한 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 (1%로 펄스시) 20 mA의 구동 전류에서 출력 파워를 mW로 나타낸 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3 주기 QW(3QW) 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-SL들의 10개 세트들, 및 p-SL들의 5개 세트들을 가지며, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10개 세트들을 가진다.
도 8은 도 2a에 기초한 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 구동 전류의 함수로서 저하 비율을 나타낸 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3QW 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-SL들의 10개 세트들, 및 p-SL들의 5개 세트들을 가지며, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10개 세트들을 가진다.
도 9는 도 2a에 기초한 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 구동 전류의 함수로서 EQE를 나타내는 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3QW 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-Sl들의 10개 세트들, 및 p-SL들의 5개 세트들을 가지며, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10개 세트들을 가진다.
바람직한 실시예에 대한 이하의 설명에서, 참조는 참조의 일부를 형성하고 본 발명이 실시될 수 있는 특정 실시예를 도해함으로써 도시된 첨부된 도면들에 맞춰진다. 본 발명의 범위로부터 벗어나지 않고서 다른 실시예들이 이용될 수 있으며 구조적인 변경들이 만들어질 수 있는 점이 이해되어야 한다.
- 개요
본 발명은 낮은 효율 저하를 달성하기 위하여, GaN 반극성 (예컨대, {20-2-1}) 기판들에서 MOCVD에 의해 성장된 GaN 박막들을 포함하는 LED 구조를 설명한다. 본 발명은 저하 효과가 없는 질화물-기반 소자들을 향한 경로(pathway)를 제공한다. 상기 구조는 QW들 아래에 위치한 n-SL, 2 이상 주기들, 보다 바람직하게는 적어도 3 주기들의 QW 활성 영역, 및 QW들 위 p-SL 을 포함한다. 본 구조는 GaN 반극성 (예컨대, {20-2-1}) 기판들에서 성장된 (Al,In,Ga)N 소자들로 통합될 때, 감소된 저하를 보여준다.
비극성 및 반극성 면들에서, 불균형적인 면내 2축성 응력(in-plane biaxial strain)은 가장 높은 가전자대(valance band)의 곡률이 증가하는 것을 유발한다. 결과적으로, 가전자대 및 전도대(conduction band) 곡률들 사이의 대칭성은 증가된다. 넓은 밴드 갭 물질들에 대하여, 대칭적인 전도대 및 가전자대는 효율 저하에 책임이 있는 메카니즘으로서 넓게 수용되는 Auger 재결합을 억제할 수 있다. 그러므로, GaN의 비극성 및 반극성 배향(orientation)들에서 성장된 LED들은 전반적으로 감소된 효율 저하를 보여줄 수 있다. 본 발명에서, 바람직한 실시예는 반극성 (20-2-1) 면을 이용한다.
반극성 (20-2-1)에서 성장된 발광 소자들은 c-면 발광 소자들과 비교하여 감소된 청색 이동, 및 보다 낮은 반치 전폭(Full Width at Half Maximum; FWHM)을 보여준다. 이러한 차이는 높은 인듐 조성물들(즉, 장파장 방출원(emitter)들)에 대하여 특히 강하다. 이러한 관찰은 반극성 (20-2-1)에서 성장된 양자 우물들이 c-면에서 성장된 것들에 비해 우월한 합금 균일성을 가질 수 있는 점을 내포한다. 최근, 합금 스캐터링(scattering)은 InGaN/GaN LED들에서 Auger 재결합에 대한 하나의 원인임을 보여준다. 우월한 합금 균일성으로서, 합금 스캐터링은 감소될 것이므로 반극성 (20-2-1)에서 성장된 LED들은 전반적으로 감소된 효율 저하를 입증할 것이다.
- 기술적 설명
도 2a 는 본 발명의 일 실시예에 따라, MOCVD에 의해서 GaN 반극성 (20-2-1) 기판(202)에서 성장된 낮은 저하 (20-2-1) LED의 에피 구조(200)를 도해한다. 본 소자 구조는 1 마이크로미터(μm) 두께의 실리콘(Si) 도핑된 n-형 GaN(n-GaN) 층(204) (5×1018 cm-3의 Si 도펀트 농도), GaN/InGaN 층들(3 nm/3 nm, 또는 GaN 층이 3 nm 두께이고 InGaN 층이 3 nm 두께)의 10 주기들로 구성된 n-SL(206), 및 13 nm 두께의 GaN 장벽들 및 3 nm 두께의 InGaN (예컨대, In0 .18Ga0 .82N) 양자 우물들을 갖는 3 주기 다중 QW(multiple QW; MQW) 스택을 포함하는 활성층(208)을 포함하고, 첫 번째 GaN 장벽은 2×1017 cm-3 농도의 실리콘으로 도핑된다. AlGaN/GaN 층들(2 nm/2 nm, 또는 AlGaN 층이 2 nm 두께이고 GaN 층이 2 nm 두께)의 5 주기들을 포함하는 p-SL(210), 및 240 nm 두께의 (5×1018 cm-3의 Mg 도펀트 농도로서) Mg-도핑된 p-형 GaN:Mg(p-GaN) 층(212)이 이어진다.
도 2b는 소자(예컨대, LED)를 향한 공정을 거친 소자 구조(200)를 도해하며, 메사(214), 및 p-형 GaN 층(212) 상의 또는 그 위의 p-형 투명 도전층(예컨대, 인듐 주석 산화물(indium tin oxide; ITO) 투명 p-컨택(216))을 도해한다. Ti/Al/Au 기반 n-컨택들(218) 및 Ti/Au p-패드들(220)은 n-GaN 층(204) 및 ITO 투명 p-컨택(216) 각각의 상에 또는 그 위에 퇴적되거나 그것들과 접촉한다. GaN 기판(202)의 표면 거칠기(222)도 도시되며, 거칠어진 후면(222)은 LED로부터 활성 영역(208)에 의해 방출된 빛을 추출(예를 들면, 산란, 회절)시키기 위한 치수를 가지는 요부들을 가진다.
도 2c는 반극성 GaN 기판(202)의 거칠어진 후면(222)에 부착된 산화 아연(ZnO) 서브마운트(224) 및 ZnO 서브마운트(224)의 종단(228)에 부착된 헤더(226)를 도해한다. LED는 LED를 캡슐화하는 봉지재를 더 포함할 수 있다. LED의 활성 면적은, 예컨대 0.1 mm2 이하일 수 있다.
- 공정 단계들
도 3은 발광 소자 또는 발광 소자 구조를 제조하거나 성장시키는 방법을 도해한다. 상기 방법은 도 2a 및 도 2b 또한 참조하면서, 아래의 단계들을 포함할 수 있다.
블록(300)은, 반극성 III-족 질화물 상에 또는 그 위에, 예컨대 반극성 III-족 질화물(예컨대, 벌크)기판(202) 또는 기판(202)의 반-극성 면(228) 상에 또는 그 위에 하나 이상의 제1 III-질화물 층들(예컨대, 버퍼층) 및/또는 n-형 III-질화물 층들(예컨대, n-형 GaN 또는 n-GaN)(204, 206)을 성장시키는 단계를 나타낸다. 반극성 III-족 질화물은 반극성 GaN일 수 있다. 반극성 III-족 질화물은 반극성 (20-2-1) 또는 {20-2-1} GaN 기판(202)일 수 있다. 제1 층 또는 버퍼층은 n-형 층들(204) 중 하나를 포함할 수 있다.
n-형 층들은 n-SL(206)을 포함할 수 있다.
n-SL(206)은 하나 이상의 n-형 층들(204) 상에 또는 그 위에, 또는 제1 층이나 버퍼층 상에 또는 그 위에 있을 수 있다.
n-SL은 SL 층들(206a, 206b), 예컨대 하나 이상의 인듐(In) 함유 층들 및 갈륨(Ga) 함유 층들, 또는 다른 III-질화물 조성(예컨대, InGaN 및 GaN 층들)을 가지면서 번갈아 있는 제1 및 제2 III-질화물 층들(206a, 206b)을 포함할 수 있다.
n-SL(206)은 주기들의 수(예컨대, 적어도 5 또는 적어도 10), SL 도핑, SL 조성, 및 각각이 층 두께를 갖는 층들(206a, 206b)을 포함할 수 있다. 제1 및 제2 III-질화물 층들(206a, 206b)은 제1 층 또는 버퍼층(204)에 격자 정합된 응력이 보상된 층들을 포함할 수 있고, 이완을 위한 그것들의 임계 두께 아래인 (예컨대, 5 nm보다 작은) 두께를 가질 수 있다. 응력이 보상된 층들은 소자(200) 및/또는 활성 영역(208)에서 결함 감소, 응력 이완 및/또는 스트레스 엔지니어링(stress engineering)을 위해 있을 수 있다. n-SL(206)의 주기들의 수는 블록(302)에서 성장된 활성 영역(208)이 적어도 500 나노미터까지 제1 층(204)로부터 떨어지도록 결정될 수 있다.
응력이 보상된 SL 층들에 대한 추가적인 정보는 Matthew T. Hardy, Steven P. DenBaars, James S. Speck 및 Shuji Nakamura에 의해 2011년 11월 28일자로 출원된 미국 실용 출원 제12/284,449호 “STRAIN COMPENSATED SHORT-PERIOD SUPERLATTICES ON SEMIPOLAR GAN FOR DEFECT REDUCTION AND STRESS ENGINEERING”, 대리인 관리번호 30794.396-US-U1 (2011-203)에서 확인될 수 있으며, 상기 미국 실용 출원은 본 명세서에서 참조로서 포함된다.
블록(302)은 n-SL에(예컨대, n-SL은 활성층(208) 아래에 위치한다) 또는 그 위에 활성 영역이나 하나 이상의 활성 층(들)(208)을 성장시키는 단계를 나타낸다. 활성 층들(208)은 청색이나 녹색 파장 영역, 또는 그보다 긴 파장 영역(예컨대, 적색이나 황색 광)내의 파장에서 피크 강도, 또는 500 nm 이상의 파장에서 피크 강도를 갖는 광(또는 전자기 방사선)을 방출할 수 있다. 그러나, 본 발명은 특정 파장들을 방출하는 소자들(200)에 제한되지 않으며, 소자들(200)은 다른 파장들을 방출할 수 있다. 예를 들면, 본 발명은 자외선 발광 소자들(200)에 적용 가능하다.
발광 활성층(들)(208)은, III-질화물 또는 InGaN 층들과 같은 인듐(In) 함유 III-질화물 층들을 포함할 수 있다. 예를 들면, 인듐 함유 층들은 하나 이상, 2 이상, 또는 3 이상의 (QW수, QW 조성 및 QW 두께를 가지는) QW들, 및 장벽 조성, 장벽 두께 및 장벽 도핑을 가지는 QW 장벽들을 포함할 수 있다. 예를 들면, 인듐 함유 층들은 예컨대 GaN 장벽들을 갖는 적어도 3개의 InGaN QW들을 포함할 수 있다. InGaN QW들은 적어도 7%, 적어도 10%, 적어도 18% 또는 적어도 30%의 인듐 조성, 및 3 나노미터 이상, 예컨대 5 nm, 적어도 5 nm나 적어도 9 nm의 두께 또는 우물 폭을 가질 수 있다. 그러나, 양자 우물 두께는 통상적으로 2 nm 두께를 초과할지라도 3 nm보다 작을 수도 있다.
블록(304)은 활성 영역 상에 또는 그 위에 하나 이상의 III-질화물 p-형 층들(예컨대, p-SL 층들을 포함하는 p-SL)을 성장시키는 단계를 나타낸다. p-SL은, 예컨대 번갈아 있는 AlGaN 및 GaN 층들, 또는 AlGaN/GaN 층들을 포함할 수 있다. p-SL은 AlGaN 전자 차단층을 포함할 수 있다.
층들(204, 206, 208, 210 및 212)은 p-n 접합을 형성할 수 있다. 일반적으로, 본 발명의 바람직한 실시예는, 그 구조가 활성층 아래에 n-형 SL, MQW 활성 영역, 및 MQW 위 p-형 SL층을 포함하는 GaN 반극성 {20-2-1} 기판에서 성장된 LED를 포함한다. MQW 활성 영역은 통상적으로 2 이상의 QW들, 및 보다 바람직하게는 적어도 3개의 QW들을 포함할 것이다.
반극성 면, QW 수, QW 조성(예컨대, 인듐 조성), QW 두께, 장벽 조성, 장벽 두께, 장벽 도핑, SL의 주기들의 수, SL 도핑, SL 조성, 및 층 두께는 발광 소자가 양호한 저하(예컨대, 저하는 소자가 적어도 35 A/cm2의 전류 밀도에서 구동될 때 15% 이하일 수 있다)를 가지면서 양호한 방출 파장(예컨대, 청색 방출 파장 또는 그보다 긴 파장)에서 피크 방출을 가지는, 또는 합금 스캐터링이 감소하도록 결정될 수 있다.
통상적인 성장 온도는 3000의 V/III 비율(트리메틸-갈륨(trimethyl-gallium) 몰분율(mole fraction)에 대한 NH3 몰분율의 비)로서 n-형 GaN 층에 대하여 ~1185℃이었다. 활성 영역은 12000의 V/III 비율로서 ~850℃의 온도에서 성장되었다. 모든 MOCVD 성장은 대기압(atmospheric pressure; AP)에서 수행되었다. 그러나, 이러한 조건들은 단지 예시로서 제공된 것뿐이며, 다른 성장 조건들도 가능하다.
블록(306)은 도 2b에 도해된 바와 같이, 소자 구조가 소자를 향한 공정을 거치는 단계를 나타낸다.
낮은 저하 반극성 {20-2-1} LED들은 (도 2b에 도시된 바와 같이) 다음과 같이 추가적으로 공정을 거칠 수 있다.
1. 240 × 420 μm2 메사(214) 크기들(폭 대 길이)을 갖는 LED들은 메사를 형성하기 위한 염소-기반 유도 결합 플라즈마(inductively coupled plasma; ICP) 에칭 기술들이 뒤따르는 종래의 사진식각법(photolithography)에 의해 형성될 수 있다.
2. 인듐 주석 산화물(ITO) 투명 p-컨택(216)은 전자 빔 퇴적에 의해 퇴적될 수 있다.
3. Ti/Al/Au 기반 n-컨택들(218) 및 p-패드들(220)은 그 다음에 n-GaN 층(204) 및 ITO 투명 p-컨택(216)에 각각 퇴적될 수 있다.
4. 제조된 소자들은 실리콘 돔으로 캡슐화된 은(silver) 헤더로 패키징될 수 있다. 제조된 소자들은 거칠어진 후면을 가질 수 있고 도 2c에 도시된 바와 같이 ZnO 서브마운트에 장착될 수 있다.
블록(308)은 최종 결과물, 즉 반극성 III-족 질화물(예컨대, 기판) 상에 또는 그 위에 성장된 발광 소자나 소자 구조와 같은 소자를 나타내고, 발광 소자 구조는 n-형 SL 층들을 포함하는 n-SL을 포함하거나 구비한다. 발광 소자 구조가 적어도 35 A/cm2의 전류 밀도에서 구동될 때, 발광 소자 구조는 15% 이하의 외부 양자 효율(External Quantum Efficiency; EQE) 저하를 가질 수 있다. 예를 들면, 적어도 35 A/cm2의 전류 밀도에서 1% 미만이고 적어도 100 A/cm2의 전류 밀도에서 10% 미만인 저하가 달성될 수 있다. 발광 소자는 적어도 50 또는 100 밀리와트인 광 출력 파워를 가질 수 있다. 상기 발광 소자의 저하는 극성 III-질화물에서 성장된 발광 소자와 비교할 때 개선된 성능을 보여줄 수 있다.
효율 저하를 최소화하기 위하여 본 발명은 비-등방성 응력이 의도적으로 부가된 발광 소자를 추가적으로 개시하며, 예컨대 소자는 반극성(예컨대, {20-2-1}) 또는 비극성 질화물-기반 발광 다이오드(LED)이다.
- 정의
모든 측정들은 상온에서 펄스 동작들 하에서 수행되었고, 광 출력 파워는 교정된 적분구(calibrated integrating sphere)에서 측정되었다.
저하 비율은 (예컨대, 35 A/cm2에서) 아래 수학식 1에 따라 계산된다.
[수학식 1]
저하 비율 =((MaxEQE - EQE @ 35 A/cm2)/MaxEQE)*100(%)
여기서 MaxEQE는 EQE의 최대값이고, EQE@35 A/cm2는 35 A/cm2에서의 EQE이다.
수학식 1에 따른 결과들이 도 4a에 도시된다. 도 4a는 GaN 반극성 (20-2-1) 기판을 사용하여 제조된 LED를 포함하고 도 2b 및 2c의 구조를 가지는 소자에 대한, EQE(%) 및 LOP(mW) 대 전류 밀도(A/cm2)의 그래프이다. 도 4a는 EQE (%)_DC, EQE (%)_펄스, LOP (mW)_DC 및 LOP (mW)_펄스에 대한 결과들을 도시한다.
본 소자에서 저하 비율은 (35 A/cm2의 전류 밀도에서) 0.7%, (50 A/cm2의 전류 밀도에서) 4.25%, (100 A/cm2의 전류 밀도에서) 8.46%, 그리고 (200 A/cm2의 전류 밀도에서) 14.3%이다.
본 소자의 저하 성능은 유사한 에피텍셜 구조를 가지는 (사파이어에서 성장된) c-면 소자의 성능보다 우월하다.
도 4b는 도 2a에 도시된 것과 유사하지만 450 nm의 피크 파장에서 방출하는 9 nm 두께의 QW들의 3 주기들을 포함하는 활성 영역(208)을 가지는 구조에 대하여 구동 전류(A/cm2)의 함수로서 EQE(%)를 나타낸다. 보다 낮은 저하는 보다 넓은 QW들(예컨대, 9 nm 두께)로서 달성된다. 도 4b의 소자는 도 2c나 [2], 또는 Chih Chien Pan, Jun Seok Ha, Steven P. DenBaars, Shuji Nakamura, and Junichi Sonoda 에 의해 2010년 11월 20일 출원된 미국 실용 특허 출원 제12/908,793 “LED PACKAGING METHOD WITH HIGH LIGHT EXTRACTION AND HEAT DISSIPATION USING A TRANSPARENT VERTICAL STAND STRUCTURE ”에 설명된 바와 같은 투명 LED 패키징을 사용하여 패키징 된다. 도 4b에서 측정은 펄스 전류 (10% 듀티 사이클)에 대한 것이다. 도 4b에 도시된 저하 %는 (100 A/cm2 전류 밀도에서) 2.0%, (200 A/cm2 전류 밀도에서) 7.7%, (300 A/cm2 전류 밀도에서) 11.5%, 및 (400 A/cm2 전류 밀도에서) 17.7%이다.
비극성 및 반극성 면들에서, 불균형 면내 2축성 응력은 가장 높은 가전자대의 곡률이 증가하는 것을 유발한다. 결과적으로, 가전자대 및 전도대 곡률들 사이의 대칭성은 증가된다. 넓은 밴드 갭 물질들에 대하여, 대칭적인 전도대 및 가전도대는, 효율성 저하에 책임이 있는 메카니즘으로서 넓게 수용되는 Aguer 재결합을 억제할 수 있다. 도 5는 c-면 III-질화물(500)에서 등방성 응력, 및 반극성 면 III-질화물(502)에서 비등방성 응력에 대한 Auger 재결합 과정을 도해하는 도면이며, Δk 및 ΔE는 전도대 및 가전자대에서 전자들 및 홀들 전이 동안 운동량(momentum) 및 에너지 보존을 각각 만족하기 위하여 같은 크기이지만 반대 부호들을 가져야 하는(Δk1 + Δk2 = 0; ΔE1 + ΔE2 = 0) 운동량 및 에너지 각각에서의 차이값이다. 따라서, GaN의 비극성 또는 반극성 배향들에서 성장된 LED들은 전반적으로 감소된 효율 저하를 보여줄 수 있다. 본 발명에서, 바람직한 실시예는 반극성 (20-2-1) 면을 이용한다.
반극성 (20-2-1)에서 성장된 발광 소자들은 c-면 발광 소자들과 비교하여 감소된 청색 이동 및 보다 낮은 FWHM을 보여준다. 이러한 차이는 높은 인듐 조성물들(즉, 장파장 방출원들)에서 특히 강하다. 이러한 관찰은 반극성 (20-2-1)에서 성장된 양자 우물들이 c-면에서 성장된 양자 물들에 비하여 우월한 합금 균일성을 가질 수 있는 점을 의미한다. 최근, 합금 스캐터링은 InGaN/GaN LED들에서 Auger 재결합에 대한 하나의 원인임을 보여준다. 우월한 합금 균일성으로서, 합금 스캐터링은 감소될 것이므로 반극성 (20-2-1)에서 성장된 LED들은 전반적으로 감소된 효율 저하를 입증할 것이다.
- 가능한 변경들 및 변형들
소자(200)는 반극성 또는 비극성 소자일 수 있다. 기판(202)은 반극성 또는 비극성 III-질화물 기판일 수 있다. 소자 층들(204 내지 212)은 반극성이나 비극성 층들일 수 있고, 또는 반극성이나 비극성 배향을 가질 수 있다(예컨대, 층들(204 내지 212)은 서로의 상에 또는 그 위에 성장될 수 있고, 그리고/또는 기판(202)의 상부/주요/성장 표면(228) 상에 또는 그 위에 성장될 수 있으며, 상부/주요/성장 표면(230) 및 소자 층들(예컨대 활성 층들)(208)의 상부 표면은 반극성 (예컨대, 20-2-1 또는 {20-2-1}) 또는 비극성 면이다).
QW들의 수, QW들의 두께, QW 및 장벽 조성들, 및 활성 영역의 도핑 수준을 변경하는 것과 같은 활성 영역 설계에서의 변형들은 가능한 대안들이다. n-측 및 p-측에서의 SL 층들도 변경될 수 있다. 예를 들면, 이러한 층들 중 하나는 생략될 수 있고, 다른 수의 주기들을 포함할 수 있고, 대체적인 조성들이나 도핑들을 가질 수 있고, 또는 바람직한 실시예에 도시된 것과 다른 두께로 성장될 수 있다. 다른 반극성 면들 및 반극성 기판들이 사용될 수 있다.
다른 변형들은 다양한 가능한 에피텍셜 성장 기술들(MBE(Molecular Beam Epitaxy), MOCVD, 기상 에피텍시(vapor phase epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등), ICP(Inductively Coupled Plasma) 에칭, RIE(Reactive Ion Etching), FIB(Focused Ion Beam) 밀링(miling), CMP(Chemical Mechanical Planarization) 및 CAIBE(Chemically Assisted Ion Beam Etching)과 같은 다른 건식 에칭 기술들을 포함한다. 높은 광 추출 구조들, 플립 칩 LED들, 수직 구조 LED들, 박형 GaN LED들, 칩-형 LED들의 형성, 및 서스펜디드(suspended) 패키지, 투명 스탠드 패키지 등과 같은 진보된 패키징 방법들도 사용될 수 있다.
- 선행 기술 대비 이점들 및 개선사항들
비록 n-SL들이 많은 LED 구조들(예컨대, c-면, 반극성 사파이어 기판 기반-LED들, SiC 기판 기반 LED들, 다른 종류의 화합물 반도체 기판들)에서 사용되었을 지라도, 반극성 GaN-기판-기반 LED들의 대부분은 n-SL들의 부가에 따른 소자 특성들(예컨대, 출력 파워)에서 개선의 증거 부족에 기인하여 n-SL들을 채택하지 못했다. 본 발명에서 구현된 n-SL들은 Si2H6 플로우를 이용해서 성장되고, n-SL들에서 각각의 층은 실리콘으로 도핑된다. 만약 {20-2-1} 에서 성장된 LED가 이러한 n-SL들을 포함한다면, LED는 통상적으로 낮은 저하 비율을 가질 것이다. 만약 이러한 종류의 n-SL들이 QW들 아래에 위치한다면, (3 주기들 QW보다 많은) 보다 높은 수의 QW들이 이용될 수 있다.
예를 들면, 반극성 {20-2-1} GaN 기판에서 SL들이 있는 소자 및 SL들이 없는 소자 사이에 출력 파워 비교를 도시하는 도 6을 보라. 구체적으로, 도 6은 임의의 유닛들(a.u.)에서의 출력 파워 대 QW들의 수에 대한 그래프이며, SL들이 없는(w/o) 3 주기 QW(3QW), 10 주기 SL 또는 SL층들의 10 주기들이나 세트들(10SLs)을 갖는 3QW, 및 10 SL들을 갖는 6 주기 QW(6QW)에 대한 결과들을 도시한다.
도 7은 도 2a에 기초한 구조를 갖는 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 (1%로 펄스시) 20 mA의 구동 전류에서 출력 파워를 mW로 나타낸 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3 주기 QW(3QW) 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-SL들의 10 세트들, 및 p-SL 또는 p-SL 층들의 5 세트들이나 주기들 (5SLs)을 가지고, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10 세트들을 가진다.
도 8은 도 2a에 기초한 구조를 갖는 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 구동 전류의 함수로서 저하 비율을 나타낸 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3QW 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-SL들의 10 세트들, 및 p-SL 또는 p-SL 층들의 5 세트들을 가지고, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10 세트들을 가진다.
도 9는 도 2a에 기초한 구조를 갖는 3개의 반극성 (20-2-1) LED 소자 구조들(A, B, C)에 대하여 구동 전류(A/cm2)의 함수로서 EQE(%)를 나타낸 그래프이며, 소자(A)는 GaN 장벽들을 갖는 3QW 활성 영역을 가지고, 소자(B)는 GaN 장벽들을 갖는 3QW 활성 영역, Si 도핑을 갖는 n-SL들의 10 세트들, 및 p-SL 또는 p-SL 층들의 5 세트들을 가지고, 소자(C)는 GaN 장벽들을 갖는 3QW 활성 영역 및 도핑되지 않은 SL들의 10 세트들을 가진다.
- 명명법
용어들 “(Al,Ga,In)N”, “GaN”, “InGaN”, “AlGaInN”, “III-족 질화물”, “III-질화물”, 또는 “질화물” 및 그것들과 동등한 것들은 0≤x≤1, 0≤y≤1, 0≤z≤1 및 x + y + z = 1일 때, 화학식 AlxGayInzN를 갖는 (Al,Ga,In)N 반도체들의 임의의 합금 조성물을 지칭하는 것으로 의도된다. 이러한 용어들은 Al, Ga 및 In 과 같은 단일 종의 개별적 질화물들뿐만 아니라, 그러한 III족 금속 종들의 이원계 및 삼원계 조성물들을 포함하는 것으로 넓게 해석되는 것으로 의도된다. 따라서, GaN 및 InGaN 물질들을 참조하여 이하의 본 발명에 대한 서술은 다양한 다른 (Al,Ga,In)N 물질 종들의 형성에 적용될 수 있음은 이해될 것이다. 더욱이, 본 발명의 범위 내에서 (Al,Ga,In)N 물질들은 도펀트들 및/또는 다른 불순물이나 포함된 물질들의 적은 양들을 더 포함할 수 있다.
바람직하지 않은 양자 구속 스타크 효과(Quantum-Confined Stark Effect; QCSE)를 야기함에도 불구하고, 강한 압전(piezoelectric) 및 자발적 분극화(polarization)들의 존재에 기인하여 많은 (Al,Ga,In)N 소자들이 결정의 극성 c-면을 따라서 성장된다. (Al,Ga,In)N 소자들에서 분극 효과들을 감소시키기 위한 하나의 접근법은 결정의 비극성이나 반극성 면들에서 소자들을 성장시키는 것이다.
용어 “비극성 면”은 a-면들로서 총괄적으로 알려진 {11-20} 면들 및 m-면들로서 총괄적으로 알려진 {10-10} 면들을 포함한다. 그러한 면들은 면당 III-족(예컨대, 갈륨) 및 질소 원자들의 동일한 수들을 포함하고, 전하-중성이다. 후속하는 비극성 층들은 서로 동등하고, 따라서 벌크 결정은 성장 방향을 따라서 분극화되지 않을 것이다.
용어 “반극성 면”은 c-면, a-면 또는 m-면으로 분류될 수 없는 임의의 면을 지칭하는데 사용될 수 있다. 결정학상(crystallographic) 용어들에서, 반극성 면은 적어도 2개의 0이 아닌 h, i 또는 k 밀러 지수(Miller index)들 및 0이 아닌 밀러 지수를 가지는 임의의 면일 수 있다. 후속하는 반극성 층들은 서로 동등하고, 따라서 결정은 성장 방향을 따라서 감소된 분극화를 가질 것이다.
평형 임계 두께는 층/기판 계면에서 하나의 불일치 전위(misfit dislocation)을 형성하기에 효과적으로 유리한 경우에 해당한다. 실험적으로, 또는 운동성 임계 두께는 항상 평형 임계 두께보다 다소 또는 현저하게 더 크다. 그러나, 임계 두께가 평형 임계 두께인지 운동성 임계 두께인지 여부와 무관하게, 임계 두께는 층이 완전히 결집된(coherent) 상태에서 부분적으로 이완된 상태로 천이하는 경우 두께에 해당한다.
임계 두께의 다른 예시는 Matthews Blakeslee 임계 두께 hc [3]이다.
- 참조문헌들
아래의 참조문헌들은 본 명세서에서 참조로서 포함된다.
1. “High-Power Blue-Violet Semipolar (20-2-1) InGaN/GaN Light-Emitting Diodes with Low Efficiency Droop at 200 A/cm2”, Yuji Zhao, Shinichi Tanaka, Chih-Chien Pan, Kenji Fujito, Daniel Feezell, James S. Speck, Steven P. DenBaars 및 Shuji Nakamura 저, Applied Physics Express 4 (2011) 082104
2. “Vertical Stand Transparent Light-Emitting Diode Architecture for High-Efficiency and High-Power Light Emitting Diodes”, C. C. Pan, I. Koslow, J. Sonoda, H. Ohta, J. S. Ha, S. Nakamura 및 S. P.DenBaars 저, Jpn. J. Appl. Phys. 49 (2010) 080210
3. J. Matthews and A. Blakeslee, J. Cryst. Growth 32 265 (1976).
- 결론
본 결론은 본 발명의 바람직한 실시예들에 대한 설명을 마무리한다. 본 발명의 하나 이상의 실시예들에 대해 전술한 설명은 도해 및 설명의 목적들을 위해 제공되었다. 빠짐없이 완전하다거나 본 발명을 개시된 정확한 형태로 한정하는 것으로 의도되지 않는다. 많은 변형들 및 변경들이 상기 교시 내용에 비추어 가능하다. 본 발명의 범위는 본 상세한 설명뿐만 아니라 여기에 첨부된 청구항들에 의해서도 제한되지 않는 점이 의도된다.

Claims (20)

  1. 반극성(semipolar) III-족 질화물 기판 상에 또는 그 위에 성장된 III-질화물 발광 소자 구조를 적어도 포함하고,
    상기 발광 소자 구조는 n-형 III-질화물 초격자(n-SL)를 포함하고,
    상기 발광 소자 구조는 적어도 35 제곱 센티미터당 암페어(A/cm2)의 전류 밀도에서 15% 백분율 이하의 외부 양자 효율(EQE) 저하(droop)를 가지는 것을 특징으로 하는 광전자 소자 구조.
  2. 제1항에 있어서,
    상기 저하는 적어도 35 A/cm2의 전류 밀도에서 1% 미만이고, 적어도 100 A/cm2의 전류 밀도에서 10% 미만인 것을 특징으로 하는 광전자 소자 구조.
  3. 제1항에 있어서,
    상기 발광 소자 구조는 청색 방출 파장에서 피크 방출을 가지는 것을 특징으로 하는 광전자 소자 구조.
  4. 제1항에 있어서,
    상기 반극성 III-족 질화물 기판은 반극성 질화 갈륨 (GaN) 기판인 것을 특징으로 하는 광전자 소자 구조.
  5. 제1항에 있어서,
    상기 반극성 III-족 질화물 기판은 반극성 (20-2-1) 질화 갈륨 (GaN) 기판인 것을 특징으로 하는 광전자 소자 구조.
  6. 제1항에 있어서,
    상기 n-SL은 하나 이상의 인듐(In) 함유 층들 및 갈륨(Ga) 함유 층들을 포함하는 것을 특징으로 하는 광전자 소자 구조.
  7. 제1항에 있어서,
    상기 n-SL은 다른 III-질화물 조성을 가지는 층들을 포함하고,
    상기 층들 각각은 실리콘으로 도핑된 것을 특징으로 하는 광전자 소자 구조.
  8. 제1항에 있어서,
    상기 n-SL은 상기 발광 소자의 활성 영역 아래에 위치하는 것을 특징으로 하는 광전자 소자 구조.
  9. 제8항에 있어서,
    상기 활성 영역은 2 이상의 양자 우물(QW)들을 포함하는 것을 특징으로 하는 광전자 소자 구조.
  10. 제8항에 있어서,
    상기 활성 영역은 III-질화물 장벽들을 갖는 하나 이상의 인듐 함유 III-질화물 양자 우물(QW)들을 포함하고,
    상기 양자 우물들은 QW 수, QW 조성 및 QW 두께를 가지고,
    상기 장벽들은 장벽 조성, 장벽 두께 및 장벽 도핑을 가지고,
    상기 n-SL은 주기들의 수, SL 도핑, SL 조성, 및 각각이 층 두께를 갖는 층들을 포함하고,
    상기 QW 수, QW 조성, QW 두께, 장벽 조성, 장벽 두께, 장벽 도핑, 상기 주기들의 수, SL 도핑, SL 조성 및 층 두께는,
    상기 LED가 청색 방출 파장 또는 더 긴 파장에서 피크 방출을 가지고, 상기 저하는 상기 소자가 적어도 35 제곱 센티미터당 암페어 (A/cm2)의 전류 밀도에서 구동되는 경우 15% 이하가 되도록 결정되는 것을 특징으로 하는 광전자 소자 구조.
  11. 제8항에 있어서,
    상기 소자 구조는 상기 GaN 기판 상에 또는 그 위에 제1 III-질화물 층 또는 버퍼 층을 더 포함하고,
    상기 n-SL은 상기 제1 층 또는 버퍼층 상에 또는 그 위에 있고,
    상기 n-SL은 다른 III-질화물 조성을 가지면서 번갈아 있는 제1 및 제2 III-질화물 층들을 포함하고,
    상기 제1 및 제2 III-질화물 층들은 상기 제1 층 또는 버퍼층에 격자 정합된 응력이 보상된 층들을 포함하고,
    상기 제1 및 제2 III-질화물 층들은 이완을 위해 상기 제1 및 제2 III-질화물 층들의 임계 두께 아래인 두께를 가지고,
    상기 n-SL의 주기의 개수는,
    상기 활성 영역이 상기 제1 층 또는 버퍼층으로부터 적어도 500 나노미터 떨어지도록 결정되고,
    상기 활성 영역은 GaN 장벽들을 갖는 적어도 3개의 InGaN 양자 우물들을 포함하고 상기 InGaN 양자 우물들이 적어도 3 나노미터의 두께를 가지는 것을 특징으로 하는 광전자 소자 구조.
  12. 제8항에 있어서,
    상기 활성 영역 상에 또는 그 위에 p-형 III-질화물 초격자(p-SL)를 더 포함하는 광전자 소자 구조.
  13. 제8항에 있어서,
    상기 활성 영역은 녹색 파장 또는 그보다 더 긴 파장을 갖는 광에 대응하는 피크 파장을 가지는 광을 방출하는 것을 특징으로 하는 광전자 소자 구조.
  14. 제8항에 있어서,
    상기 기판의 반-극성 면 상의 또는 그 위의 n-형 GaN 층으로서, 상기 기판은 거칠어진 후면을 갖는 반-극성 GaN 기판이고, 상기 거칠어진 후면이 상기 발광 소자로부터 광을 추출하며, 상기 n-SL이 상기 n-형 GaN 층 상에 또는 그 위에 번갈아 있는 InGaN 및 GaN 층들을 포함하는 상기 n-형 GaN 층;
    상기 n-SL상의 또는 그 위의, GaN 장벽들을 갖는 InGaN 다중 양자 우물(MQW)들을 포함하는 활성 영역;
    번갈아 있는 AlGaN 및 GaN 층들을 포함하는 상기 활성 영역 상의 또는 그 위의 p-형 초격자(p-SL);
    상기 p-SL상의 또는 그 위의 p-형 GaN 층;
    상기 p-형 GaN 층상의 또는 위의 p-형 투명 도전층;
    상기 n-형 GaN층을 향한 n-형 컨택;
    상기 반극성 GaN 기판의 상기 거칠어진 후면에 부착된 산화 아연 (ZnO) 서브마운트;
    상기 ZnO 서브마운트의 종단에 부착된 헤더; 및
    상기 LED를 캡슐화하는 봉지재(encapsulant);를 더 포함하고,
    LED인 상기 소자 구조의 활성 면적이 0.1 mm2 이하인 것을 특징으로 하는 광전자소자 구조.
  15. 반극성 III-족 질화물 기판 상에 또는 그 위에 III-질화물 발광 소자 구조를 성장시키는 단계를 포함하고,
    상기 발광 소자 구조는 n-형 초격자(n-SL)를 포함하고,
    상기 발광 소자 구조는 적어도 35 제곱 센티미터당 암페어 (A/cm2)의 전류 밀도에서 15% 백분율 이하의 외부 양자 효율(EQE) 저하(droop)를 가지는 것을 특징으로 하는 광전자 소자를 제조하는 방법.
  16. 제15항에 있어서,
    상기 발광 소자는 적어도 50 밀리와트인 광 출력 파워를 가지고,
    상기 저하는 적어도 35 A/cm2의 전류 밀도에서 1% 미만이고, 적어도 100 A/cm2의 전류 밀도에서 10% 미만이고,
    상기 발광 소자 구조는 청색 방출 파장에서 피크 방출을 가지는 것을 특징으로 하는 방법.
  17. 제15항에 있어서,
    상기 반극성 III-족 질화물 기판은 반극성 질화 갈륨 (GaN) 기판인 것을 특징으로 하는 방법.
  18. 제15항에 있어서,
    상기 반극성 III-족 질화물 기판은 반극성 (20-2-1) 질화 갈륨(GaN) 기판인 것을 특징으로 하는 방법.
  19. 제15항에 있어서,
    상기 n-SL은 III-질화물 층들을 포함하고,
    상기 방법은 Si2H6 플로우(flow)를 이용해서 n-SL III-질화물 층들을 성장시키는 단계를 더 포함하고,
    상기 III-질화물 층들의 각각은 실리콘으로 도핑된 것을 특징으로 하는 방법.
  20. 제15항에 있어서,
    상기 n-SL은 상기 발광 소자의 활성 영역 아래에 위치하고,
    상기 활성 영역은 장벽들을 갖는 2 이상의 인듐 함유 양자 우물(QW)들을 포함하고,
    상기 양자 우물들은 QW 수, QW 조성 및 QW 두께를 가지고,
    상기 장벽들은 장벽 조성, 장벽 두께 및 장벽 도핑을 가지고,
    상기 n-SL은 주기들의 수, SL 도핑, SL 조성, 및 각각이 층 두께를 가지는 층들을 포함하고,
    상기 QW 수, QW 조성, QW 두께, 장벽 조성, 장벽 두께, 장벽 도핑, 주기들의 수, SL 도핑, SL 조성 및 층 두께는,
    상기 LED가 청색 방출 파장 또는 더 긴 파장에서 피크 방출을 가지고 상기 저하는 상기 소자가 적어도 35 제곱 센티미터당 암페어 (A/cm2)의 전류 밀도에서 구동되는 경우 15% 이하가 되도록 결정되는 것을 특징으로 하는 소자 구조.
KR1020147000277A 2011-06-10 2012-06-11 질화 갈륨 반극성 기판들에서 낮은 저하 발광 다이오드 구조 KR20140039032A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161495829P 2011-06-10 2011-06-10
US61/495,829 2011-06-10
PCT/US2012/041872 WO2012170994A2 (en) 2011-06-10 2012-06-11 Low droop light emitting diode structure on gallium nitride semipolar substrates

Publications (1)

Publication Number Publication Date
KR20140039032A true KR20140039032A (ko) 2014-03-31

Family

ID=47292380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147000277A KR20140039032A (ko) 2011-06-10 2012-06-11 질화 갈륨 반극성 기판들에서 낮은 저하 발광 다이오드 구조

Country Status (5)

Country Link
US (2) US8686397B2 (ko)
EP (1) EP2718988A2 (ko)
JP (1) JP2014518448A (ko)
KR (1) KR20140039032A (ko)
WO (1) WO2012170994A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030455A (ko) * 2016-09-15 2018-03-23 일룩스 아이엔씨. 표면 실장 발광 소자를 구비하는 디스플레이
US10586893B2 (en) 2017-10-23 2020-03-10 Samsung Electronics Co., Ltd. Light emitting diode having decreased effective area of active layer, and manufacturing method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2538459B1 (en) * 2010-02-19 2019-09-25 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
WO2015089379A1 (en) * 2013-12-13 2015-06-18 The Regents Of The University Of California High power semipolar {30-3-1} light-emitting diodes with low current droop and low thermal droop
US9159788B2 (en) 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
US9799793B2 (en) 2014-04-15 2017-10-24 Sensor Electronics Technology, Inc. Semiconductor heterostructure with stress management
US9537054B2 (en) * 2014-04-15 2017-01-03 Sensor Electronic Technology, Inc. Semiconductor heterostructure with stress management
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
KR102212561B1 (ko) 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
CN104868025B (zh) * 2015-05-18 2017-09-15 聚灿光电科技股份有限公司 具有非对称超晶格层的GaN基LED外延结构及其制备方法
WO2016197062A1 (en) 2015-06-05 2016-12-08 Ostendo Technologies, Inc. Light emitting structures with selective carrier injection into multiple active layers
US10396240B2 (en) 2015-10-08 2019-08-27 Ostendo Technologies, Inc. III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
FR3078442B1 (fr) * 2018-02-26 2023-02-10 Valeo Vision Source lumineuse electroluminescente destinee a etre alimentee par une source de tension
CN110277420B (zh) * 2018-03-16 2021-11-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102474953B1 (ko) 2018-03-22 2022-12-06 엘지이노텍 주식회사 반도체 소자
US11139342B2 (en) * 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
CN110518101B (zh) * 2019-09-09 2023-10-13 扬州中科半导体照明有限公司 一种uv led外延结构及其生长方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570179B1 (en) * 1998-01-14 2003-05-27 Mp Technologies, Llc III-V semiconductors separate confinement superlattice optoelectronic devices
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US7842527B2 (en) 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
US7323721B2 (en) 2004-09-09 2008-01-29 Blue Photonics Inc. Monolithic multi-color, multi-quantum well semiconductor LED
KR100752007B1 (ko) 2005-01-28 2007-08-28 도요다 고세이 가부시키가이샤 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
EP1900013A4 (en) * 2005-06-01 2010-09-01 Univ California TECHNOLOGY FOR GROWTH AND MANUFACTURE OF SEMIPOLARS (GA, AL, IN, B) N THIN FILMS, HETEROSTRUCTURES AND COMPONENTS
US7462884B2 (en) 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
JP4879563B2 (ja) 2005-11-16 2012-02-22 パナソニック株式会社 Ｉｉｉ族窒化物半導体発光装置
WO2008100504A1 (en) * 2007-02-12 2008-08-21 The Regents Of The University Of California Cleaved facet (ga,al,in)n edge-emitting laser diodes grown on semipolar {11-2n} bulk gallium nitride substrates
US20080296626A1 (en) 2007-05-30 2008-12-04 Benjamin Haskell Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2010534943A (ja) 2007-07-26 2010-11-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｐ型表面を有する発光ダイオード
US8183557B2 (en) 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
KR20100126437A (ko) 2008-02-25 2010-12-01 라이트웨이브 포토닉스 인코포레이티드 전류-주입/터널링 발광소자 및 방법
CN101874309B (zh) 2008-09-11 2013-01-30 住友电气工业株式会社 氮化物类半导体光元件、用于氮化物类半导体光元件的外延晶片及制造半导体发光元件的方法
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP5136437B2 (ja) 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
US8048225B2 (en) 2009-01-29 2011-11-01 Soraa, Inc. Large-area bulk gallium nitride wafer and method of manufacture
WO2010141943A1 (en) 2009-06-05 2010-12-09 The Regents Of The University Of California LONG WAVELENGTH NONPOLAR AND SEMIPOLAR (Al,Ga,In)N BASED LASER DIODES
US7933303B2 (en) 2009-06-17 2011-04-26 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
TW201138149A (en) 2009-08-21 2011-11-01 Univ California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
JP5515575B2 (ja) * 2009-09-30 2014-06-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体光素子を作製する方法
WO2011083940A2 (ko) * 2010-01-05 2011-07-14 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180030455A (ko) * 2016-09-15 2018-03-23 일룩스 아이엔씨. 표면 실장 발광 소자를 구비하는 디스플레이
CN107833954A (zh) * 2016-09-15 2018-03-23 伊乐视有限公司 具有表面贴装发光元件的显示器
CN107833954B (zh) * 2016-09-15 2020-01-24 伊乐视有限公司 具有表面贴装发光元件的显示器
US10586893B2 (en) 2017-10-23 2020-03-10 Samsung Electronics Co., Ltd. Light emitting diode having decreased effective area of active layer, and manufacturing method thereof

Also Published As

Publication number Publication date
WO2012170994A2 (en) 2012-12-13
US8686397B2 (en) 2014-04-01
JP2014518448A (ja) 2014-07-28
EP2718988A2 (en) 2014-04-16
WO2012170994A3 (en) 2014-05-01
US20140151634A1 (en) 2014-06-05
US20120313076A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
US8686397B2 (en) Low droop light emitting diode structure on gallium nitride semipolar substrates
US20120313077A1 (en) High emission power and low efficiency droop semipolar blue light emitting diodes
US8686466B2 (en) Technique for the growth and fabrication of semipolar (Ga,Al,In,B)N thin films, heterostructures, and devices
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US20130299777A1 (en) Light-emitting diodes with low temperature dependence
KR20100135876A (ko) 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 계 발광 다이오드들의 제조방법
US20120138891A1 (en) METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
US20160372631A1 (en) Light emitting diode
US20120273796A1 (en) High indium uptake and high polarization ratio for group-iii nitride optoelectronic devices fabricated on a semipolar (20-2-1) plane of a gallium nitride substrate
US8227819B2 (en) Thin p-type gallium nitride and aluminum gallium nitride electron-blocking layer free gallium nitride-based light emitting diodes
US20120126283A1 (en) High power, high efficiency and low efficiency droop iii-nitride light-emitting diodes on semipolar substrates
US20150115220A1 (en) (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
US8164109B2 (en) Nitride semiconductor element and method for producing the same
US20130299776A1 (en) High output power, high efficiency blue light-emitting diodes
US20130001513A1 (en) Nitride semiconductor element and manufacturing method therefor
JPH10290047A (ja) 窒化物半導体素子
WO2013049817A1 (en) Opto-electrical devices with reduced efficiency droop and forward voltage
US9356431B2 (en) High power blue-violet III-nitride semipolar laser diodes
JP2002151798A5 (ko)
KR101781436B1 (ko) 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid