KR20140032668A - 반도체 패키지 및 반도체 패키지 형성 방법 - Google Patents

반도체 패키지 및 반도체 패키지 형성 방법 Download PDF

Info

Publication number
KR20140032668A
KR20140032668A KR20120099235A KR20120099235A KR20140032668A KR 20140032668 A KR20140032668 A KR 20140032668A KR 20120099235 A KR20120099235 A KR 20120099235A KR 20120099235 A KR20120099235 A KR 20120099235A KR 20140032668 A KR20140032668 A KR 20140032668A
Authority
KR
South Korea
Prior art keywords
connection terminal
semiconductor
semiconductor package
substrate
image sensor
Prior art date
Application number
KR20120099235A
Other languages
English (en)
Other versions
KR101401988B1 (ko
Inventor
김성혁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR20120099235A priority Critical patent/KR101401988B1/ko
Priority to US13/834,181 priority patent/US9293630B2/en
Publication of KR20140032668A publication Critical patent/KR20140032668A/ko
Application granted granted Critical
Publication of KR101401988B1 publication Critical patent/KR101401988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 패키지 및 반도체 패키지 형성 방법이 개시된다.
종래의 후면 수광(Back Side Illumination, BSI) CMOS(Complementary MOS) 이미지센서를 이용한 패키징 기술은 관통 비아(through via) 공정 이후 금속 패드인 상부 접속 단자와의 전기적 연결을 위한 배선 공정이 매우 복잡하다는 문제가 있다. 이에 본 발명에서는, 반도체 기판, 예를 들어 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 관통 비아를 통해 오픈(open)시킨 후 관통 비아 내에 솔더볼(solder ball)을 충진하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판(PCB)을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화할 수 있는 반도체 패키지 제조 기술을 제안하고자 한다. 또한 본 발명에서는, 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 다마신(damascene) 공정으로 형성하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화할 수 있는 반도체 패키지 제조 기술을 제안하고자 한다.

Description

반도체 패키지 및 반도체 패키지 형성 방법{SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE FORMING SCHEME}
본 발명은 반도체 패키지 제조 기술에 관한 것으로, 특히 후면 수광(Back Side Illumination, BSI) CMOS(Complementary MOS) 이미지센서 제품의 반도체 패키지 및 반도체 패키지 형성 방법에 관한 것이다.
CMOS 이미지센서는 CMOS 제조기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 픽셀(pixel) 수만큼 MOS 트랜지스터를 만들고, 이를 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하여 빛에 반응하여 생성된 신호전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다.
이러한 CMOS 이미지센서는 종래의 이미지센서로 널리 사용되고 있는 CCD 이미지센서에 비해 구동방식이 간편하고, 다양한 스캐닝 방식의 구현이 가능하여 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고 전력소모도 낮다는 장점이 있다.
이미지센서 기술의 발달에 따라 칩 크기(chip size)의 증가 없이 픽셀 수의 증가를 위한 목적으로 포토다이오드의 크기가 점점 감소되고 있으며, 이에 따라 수광부 면적의 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다. 일반적인 이미지센서는 기판 표면 하부에 포토다이오드를 형성하고 기판 상부에 로직 회로들을 구성하며, 기판의 상면에서 광이 조사되는 전면 수광(Front Illumination) 구조를 갖는다. 그러나, 포토다이오드 상부에 형성된 여러 상부층 들에 의해 광손실이 야기되기 때문에, 포토다이오드의 광응답 특성이 우수하지 못하다. 또한, 광자의 투과 깊이가 커서 분사되는 광 플럭스를 광전하로 전환하는데 어려움이 있다.
이를 감안하여, 웨이퍼의 후면을 통해 빛을 받아들여 수광부 상부의 단차를 최소화하고 메탈 라우팅(metal routing)에 의한 빛의 간섭 현상을 없앨 수 있는 후면 수광(Back Side Illumination, BSI) 이미지센서가 제안되었다. 후면 수광 방식은 전면 수광 방식과는 달리 제1 기판에 형성된 포토다이오드를 상부에 위치시키고, 로직 회로가 형성된 제2 기판을 하부에 위치시킨 후 서로를 압착하여 본딩(bonding)한다. 이때, BSI를 구현하기 위한 본딩 기술은 oxide-to oxide 및 metal-to-metal 공정으로 나뉘어지며, 이들을 이용한 관통 실리콘 비아(through silicon via) 방식의 패키징 기술이 각광을 받고 있다.
그런데, 종래의 후면 수광 이미지센서를 이용한 패키징 기술은 관통 실리콘 비아 공정 이후 금속 패드인 상부 접속 단자와의 전기적 연결을 위한 배선 공정이 매우 복잡하다는 문제가 있다.
한국공개특허 2010-0030354호, 웨이퍼 레벨 패키지 및 그 제조 방법, 2010년03월18일 공개 한국공개특허 2011-0038275호, 이미지 센서 및 그 제조 방법, 2011년04월14일 공개
이에 본 발명에서는, 반도체 기판, 예를 들어 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 관통 비아(through via)를 통해 오픈(open)시킨 후 관통 비아 내에 솔더볼(solder ball)을 충진하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판(PCB)을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화할 수 있는 반도체 패키지 제조 기술을 제안하고자 한다.
또한 본 발명에서는, 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 다마신(damascene) 공정으로 형성하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화할 수 있는 반도체 패키지 제조 기술을 제안하고자 한다.
본 발명의 실시예에 따른 반도체 패키지는, 신호 전달을 위한 배선과 전기적으로 연결되는 제1 접속 단자(102)를 포함하는 반도체 기판과, 제2 접속 단자와 상기 제1 접속 단자가 대향하여 연결되도록 상기 반도체 기판과 접착되며, 상기 제2 접속 단자를 오픈(open)시키는 관통 비아를 갖는 반도체 지지기판을 포함할 수 있다.
여기서, 상기 관통 비아는, 도전재료가 충진되어 상기 도전재료를 통해 상기 제1 접속 단자 및 제2 접속 단자와 인쇄회로 기판을 전기적으로 연결시키는 것을 특징으로 할 수 있다.
또한, 상기 도전재료는, 솔더볼(solder ball) 형태로 충진될 수 있다.
또한, 상기 도전재료는, 전기도금 기법에 의해 충진되는 금속재료를 포함할 수 있다.
또한, 상기 반도체 기판은, 이미지센서 기판을 포함할 수 있다.
또한, 상기 제2 접속 단자는, 다마신 공정에 의해 형성되는 것을 특징으로 할 수 있다.
또한, 상기 관통 비아 및 상기 도전재료는 듀얼 다마신 공정에 의해 형성되는 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 반도체 패키지 형성 방법은, 반도체 기판의 상부에 신호 전달을 위한 배선과 전기적으로 연결되는 제1 접속 단자를 형성하는 과정과, 반도체 지지기판 상에 제2 접속 단자를 형성한 후 상기 제1 접속 단자와 제2 접속 단자가 대향되도록 상기 반도체 기판과 반도체 지지기판을 접착하는 과정과, 상기 반도체 기판과 접착되는 상기 반도체 지지기판 상에 관통 비아를 형성하여 상기 제2 접속 단자를 오픈시키는 과정과, 상기 관통 비아 내에 도전재료를 충진하는 과정과, 상기 반도체 지지기판과 인쇄회로 기판을 부착시켜 상기 도전재료를 통해 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판을 전기적으로 연결시키는 과정을 포함할 수 있다.
여기서, 상기 도전재료를 충진하는 과정은, 금속재료를 솔더볼의 형태로 충진하는 과정을 포함할 수 있다.
또한, 상기 솔더볼은 제1 솔더볼 및 제2 솔더볼을 포함하며, 상기 제1 솔더볼 및 제2 솔더볼에 의해 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판이 전기적으로 연결되는 것을 특징으로 할 수 있다.
또한, 상기 도전재료를 충진하는 과정은, 전기도금 기법에 의해 금속재료를 충진하는 과정을 포함할 수 있다.
또한, 상기 도전재료를 충진하는 과정 이후에 솔더볼을 형성하여 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판을 전기적으로 연결시키는 과정을 포함할 수 있다.
또한, 상기 반도체 기판은, 이미지센서 기판을 포함할 수 있다.
또한, 상기 반도체 기판은, 반도체 칩을 포함할 수 있다.
또한, 상기 제2 접속 단자는, 다마신 공정에 의해 형성되는 것을 특징으로 할 수 있다.
또한, 상기 관통 비아와 도전재료의 충진은 듀얼 다마신 공정에 의해 형성되는 것을 특징으로 할 수 있다.
본 발명에 의하면, 반도체 기판, 예를 들어 이미지센서 기판 내의 금속재료인 상부 접속 단자와 인쇄회로 기판(PCB)을 전기적으로 연결하는 경우에 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 관통 비아를 통해 오픈시킨 후 관통 비아 내에 솔더볼을 충진하거나, 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 다마신 공정으로 형성하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 관통 비아 공정 이후 접속 단자와 PCB간의 전기적 연결을 위한 공정 과정, 예를 들어 접속 단자와 PCB간의 연결 라인을 연장하기 위한 공정 등을 획기적으로 줄일 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지 제조 기술로서, 후면 수광(Back Side Illumination, BSI) CMOS 이미지센서의 제조 과정에서 솔더볼(solder ball)에 의해 금속배선과 인쇄회로 기판을 전기적으로 연결한 경우를 예시한 공정 단면도,
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 기술로서, 후면 수광 CMOS 이미지센서의 제조 과정에서 다마신 공정에 의해 금속배선과 인쇄회로 기판을 전기적으로 연결한 경우를 예시한 공정 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 몇 가지 대체 실시예들에서는 블록들 또는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들 또는 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들 또는 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
실시예의 설명에 앞서, 본 발명은 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 관통 비아(through via)를 통해 오픈(open)시킨 후 관통 비아 내에 솔더볼(solder ball)을 충진하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판(PCB)을 전기적으로 연결하거나, 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 다마신(damascene) 공정으로 형성하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화할 수 있는 반도체 패키지 제조 기술을 구현하고자 하는 것으로, 이러한 기술사상으로부터 본 발명의 목적으로 하는 바를 용이하게 달성할 수 있을 것이다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지 제조 기술로서, 후면 수광(Back Side Illumination, BSI) CMOS 이미지센서의 제조 과정에서 솔더볼(solder ball)에 의해 금속배선과 인쇄회로 기판(도시 생략됨)을 전기적으로 연결한 경우를 예시한 공정 단면도이다.
먼저, 도 1은 본 발명의 일 실시예에 적용될 수 있는 후면 수광 CMOS 이미지센서의 공정 초기 단면도로서, 도 1의 상부 도면은 후면 수광 CMOS 이미지센서를 갖는 반도체 기판(100)이고, 하부 도면은 이러한 반도체 기판(100)과 접착(bonding)될 반도체 지지기판(200)을 나타낸다.
반도체 기판(100)은, 예를 들어 이미지센서 등을 포함하는 도너 웨이퍼(doner wafer)로서, 에피 웨이퍼(epitaxial wafer) 또는 SOI(Silicon On Insulator) 등이 사용될 수 있다.
반도체 기판(100) 내에는 제1 접속 단자(102), 소자 분리 영역(104), 수광 소자(106), 다수의 배선들이 포함될 수 있으며, 통상적인 전면 수광 이미지센서 제조 방식과 동일한 방식에 의해 형성될 수 있는 바, 본 발명의 기술 요지를 부각시키기 위해 구체적인 공정 과정은 생략하기로 한다.
여기서, 제1 접속 단자(102)는 수광 소자(106)를 통한 픽셀 신호의 전달을 위한 배선과 전기적으로 연결될 수 있으며, 반도체 기판(100)에서는 상부 금속층에 해당할 수 있다.
수광 소자(106)는, 예를 들어 포토다이오드(photodiode)일 수 있으며, 후술하는 컬러 필터, 마이크로 렌즈 등을 통해서 특정 광 신호가 입사될 수 있다.
반도체 지지기판(200)은, 예를 들어 캐리어 웨이퍼(carrier wafer)를 포함할 수 있으며, 에피층으로 이루어질 수 있다. 이러한 반도체 지지기판(200)에는 상술한 반도체 기판(100)과 접착되어 제1 접속 단자(102)와 연결될 수 있는 제2 접속 단자(202)가 형성될 수 있다.
도 2의 공정 단면도는 반도체 기판(100)을 상/하 반전하여 반도체 지지기판(200)과 접착한 결과를 예시한 것이다. 이때, 반도체 기판(100)을 기 설정된 두께, 예를 들어 0.5~4㎛의 두께로 형성하기 위한 에치백(etch-back) 공정이 추가될 수 있으며, 접착 성능을 향상시키기 위해 반도체 지지기판(200)과 반도체 기판(100)에 대해 블랭크 식각(blank etch)을 진행하여 제2 접속 단자(202)가 일정 부분 돌출되도록 구현할 수 있다.
도 3은 도 2의 에치백 공정에 의해 하측 일부가 제거된 반도체 기판(100)에 제1 평탄화층(300), 광차폐막(302), 제2 평탄화층(304), 컬러 필터(306), 마이크로 렌즈(308) 등이 형성된 공정 단면도를 예시한 것이다.
광차폐막(302)은 컬러 필터(306)의 사이에 배치되어 픽셀간의 광 간섭 현상을 방지하는 역할을 하며, 컬러 필터(306)와 마이크로 렌즈(308)는 상술한 수광 소자(106)로 입사되는 광 신호의 경로를 고려하여 배치될 수 있다.
이후, 접착층(310)을 형성하여 유리 기판(312)을 부착시킬 수 있다.
이에 따라, 후면 수광 CMOS 이미지센서는, 반도체 기판(100), 제1 접속 단자(102), 소자 분리 영역(104), 수광 소자(106), 제2 접속 단자(202), 제1 및 제2 평탄화층(300)(304), 광차폐막(302), 컬러 필터(306), 마이크로 렌즈(308), 접착층(310), 유리 기판(312) 등을 포함할 수 있다.
도 4는 도 3의 후면 수광 CMOS 이미지센서에 대해 관통 비아(through via)(A)를 형성하여 제2 접속 단자(202)를 오픈한 경우를 예시한 공정 단면도이다. 이때, 관통 비아(A)를 형성하기 앞서, 반도체 지지기판(200)을 그라인딩(grinding)하는 공정을 진행할 수 있다. 이러한 그라인딩 공정에 의해 반도체 지지기판(200)은 기 설정된 두께, 예를 들어 50~500㎛의 두께로 형성될 수 있다.
도 4에 도시한 바와 같이, 관통 비아(A)는, 예를 들어 관통 실리콘 비아(Through Si Via, TSV) 공정에 의해 형성될 수 있으며, 이러한 관통 실리콘 비아 공정에 의해 반도체 지지기판(200)의 일부가 식각되어 제2 접속 단자(202)가 오픈될 수 있다.
도 4에서 도면부호 200'는 관통 실리콘 비아 공정을 통해 기판이 식각되어 후속 배선공정을 위한 제2 접속 단자를 나타낸다.
도 5는 제2 접속 단자(202)가 오픈된 반도체 지지기판(200')에 대해 절연물질(400)을 증착한 후 제2 접속 단자(202) 상부의 절연물질(400)의 일부를 제거할 수 있다. 이때의 절연물질(400)은, 예를 들어 산화물 또는 질화물 등을 포함할 수 있다.
이와 같이, 절연물질(400)의 일부를 제거하여 제2 접속 단자(202)를 다시 오픈하기 위해서는 에치백 공정 및 포토마스크 공정 등이 포함될 수 있다.
이후, 절연물질(400)로부터 제2 접속 단자(202)를 오픈시킨 관통 비아(A)를 갖는 반도체 지지기판(200')에 대해, 본 발명의 실시예에 따른 도전재료(402)를 형성할 수 있다. 즉, 도 5는 관통 비아(A) 내에 도전재료(402), 예를 들어 솔더볼(solder ball)을 충진한 경우를 예시한 공정 단면도이다.
이러한 솔더볼을 형성하기 위해서는 다양한 기법들이 적용될 수 있으며, 특정한 기법에 한정하는 것은 아니다.
또한, 실시예의 설명 및 도면에서는 도전재료를 솔더볼로 기재하였으나, 이는 예시일 뿐이며, 다양한 종류의 금속재료가 사용될 수 있다. 예컨대, 솔더 볼 대신 전기도금(electroplate) 기법에 의해 충진되는 금속재료, 예를 들어 구리(Cu)가 사용될 수도 있다.
도 5에서 알 수 있듯이, 본 발명의 실시예에 따른 도전재료(402)는 제2 접속 단자(202)와 후술하는 인쇄회로 기판을 전기적으로 연결하기 위한 수단으로 사용될 수 있다.
이와 같은 도전재료(402)을 충진한 후, 인쇄회로 기판에 반도체 지지기판(200')을 용이하게 장착하기 위한 기판 장착용 솔더볼(404)을 추가로 형성할 수 있다.
도 6은 상술한 바와 같이 제2 접속 단자(202)를 오픈하고, 절연물질(400)을 증착하며, 에치백 공정 및 포토마스크 공정을 통해 제2 접속 단자(202) 상부의 절연물질(400)의 일부를 제거하여 제2 접속 단자(202)를 다시 오픈한 후의 공정 과정을 예시한 단면도이다.
도 6에 도시한 바와 같이, 도 5의 공정 과정 수행 후에 금속재료(406)를 증착할 수 있으며, 이러한 금속재료(406)의 증착 후 마스크 공정 등에 의한 식각 공정을 진행한 후 기판 연결용 솔더볼(408)을 형성할 수 있다. 이때의 금속재료(406)는, 예를 들어 티타늄(Ti) 또는 질화티타늄(TiN) 또는 탄탈륨(Ta) 또는 질화탄탈륨(TaN) 중 적어도 하나의 물질들을 포함할 수 있다.
이상 설명한 바와 같은 본 발명의 실시예에 의하면, 반도체 기판(예를 들어, 이미지센서 기판) 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결하는 경우에 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 관통 비아를 통해 오픈시킨 후 관통 비아 내에 솔더볼을 충진하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화하도록 구현한 것이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 반도체 패키지 제조 기술로서, 후면 수광 CMOS 이미지센서의 제조 과정에서 다마신 공정에 의해 금속배선과 인쇄회로 기판을 전기적으로 연결한 경우를 예시한 공정 단면도.
먼저, 도 7은 본 발명의 다른 실시예에 적용될 수 있는 후면 수광 CMOS 이미지센서의 공정 초기 단면도로서, 도 7의 상부 도면은 후면 수광 CMOS 이미지센서를 갖는 반도체 기판(1000)이고, 하부 도면은 이러한 반도체 기판(1000)과 접착될 반도체 지지기판(2000)을 나타낸다.
반도체 기판(1000)은, 예를 들어 이미지센서 등을 포함하는 도너 웨이퍼로서, 에피 웨이퍼 또는 SOI 등이 사용될 수 있다.
반도체 기판(1000) 내에는 제1 접속 단자(1002), 소자 분리 영역(1004), 수광 소자(1006), 다수의 배선들이 포함될 수 있으며, 통상적인 전면 수광 이미지센서 제조 방식과 동일한 방식에 의해 형성될 수 있는 바, 본 발명의 기술 요지를 부각시키기 위해 구체적인 공정 과정은 생략하기로 한다.
여기서, 제1 접속 단자(1002)는 수광 소자(1006)를 통한 픽셀 신호의 전달을 위한 배선과 전기적으로 연결될 수 있으며, 반도체 기판(100)에서는 상부 금속층에 해당할 수 있다.
수광 소자(1006)는, 예를 들어 포토다이오드일 수 있으며, 후술하는 컬러 필터, 마이크로 렌즈 등을 통해서 특정 광 신호가 입사될 수 있다.
반도체 지지기판(2000)은, 예를 들어 캐리어 웨이퍼를 포함할 수 있으며, 에피층으로 이루어질 수 있다.
본 발명의 실시예에서는, 이러한 반도체 지지기판(2000)에 상술한 반도체 기판(1000)과 접착하기 위한 제2 접속 단자(2004)를 형성하는 것을 특징으로 한다.
이때의 제2 접속 단자(2004)는, 예를 들어 구리(Cu)를 포함할 수 있다. 구체적으로, 제2 접속 단자(2004)는, 반도체 지지기판(2000)을 일정 두께, 예를 들어 100~500μm 정도로 그라인딩하여 패키지할 웨이퍼 두께로 설정해 놓은 다음, 반도체 지지기판(2000)의 백사이드(backside)에 대해 듀얼 다마신 기법으로 패터닝 공정을 진행하고, 산화 공정을 통해 절연막(2002)을 형성한 후 전기도금 기법을 이용하여 구리(Cu)를 충진하며, CMP 공정 등을 진행하여 도 7과 같은 공정 단면을 최종적으로 구현할 수 있다.
도 8은, 도 7의 반도체 지지기판(2000)에 대해 다마신 기법으로 패터닝 공정을 진행하여 산화막(2002')을 증착하고, 블랭크 식각 또는 마스크 공정을 진행하여 금속배선 부분만 오픈시키며, 다시 구리(Cu) 등과 같은 금속재료(2004')를 충진한 후 CMP 공정 등을 진행한 이후의 공정 단면도를 예시한 것이다.
도 9의 공정 단면도는 이러한 반도체 지지기판(2000)을 반도체 기판(1000)과 접착한 결과를 예시한 것이다. 이때, 반도체 기판(2000)을 기 설정된 두께, 예를 들어 0.5~4㎛의 두께로 형성하기 위한 에치백 공정이 추가될 수 있으며, 접착 성능을 향상시키기 위해 반도체 지지기판(2000)과 반도체 기판(1000)에 대해 블랭크 식각을 진행하여 제2 접속 단자(2002)가 일정 부분 돌출되도록 구현할 수 있다.
도 10은 도 9의 에치백 공정에 의해 하측 일부가 제거된 반도체 기판(1000)에 제1 평탄화층(3000), 광차폐막(3002), 제2 평탄화층(3004), 컬러 필터(3006), 마이크로 렌즈(3008) 등이 형성된 공정 단면도를 예시한 것이다.
광차폐막(3002)은 컬러 필터(3006)의 사이에 배치되어 픽셀간의 광 간섭 현상을 방지하는 역할을 하며, 컬러 필터(3006)와 마이크로 렌즈(3008)는 상술한 수광 소자(1006)로 입사되는 광 신호의 경로를 고려하여 배치될 수 있다.
이후, 접착층(3010)을 형성하여 유리 기판(3012)을 부착시킬 수 있으며, 최종적으로 기판 연결용 솔더볼(4000)을 제2 접속 단자(2004)가 관통되는 반도체 지지기판(2000)에 형성할 수 있다.
이에 따라, 후면 수광 CMOS 이미지센서는, 반도체 기판(1000), 제1 접속 단자(1002), 소자 분리 영역(1004), 수광 소자(1006), 제2 접속 단자(2002), 제1 및 제2 평탄화층(3000)(3004), 광차폐막(3002), 컬러 필터(3006), 마이크로 렌즈(3008), 접착층(3010), 유리 기판(3012), 솔더볼(4000) 등을 포함할 수 있다.
이상 설명한 바와 같은 본 발명의 실시예에 의하면, 반도체 기판(예를 들어, 이미지센서 기판) 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결하는 경우에 이미지센서 기판과 접착되는 지지기판 내의 접속 단자를 다마신 공정으로 형성하여 이미지센서 기판 내의 접속 단자와 인쇄회로 기판을 전기적으로 연결함으로써, 후면 수광 이미지센서의 배선 공정을 단순화하도록 구현한 것이다.
또한, 본 발명의 기술을 이용하여 반도체 칩(chip)(예를 들어, 이미지센서 칩 또는 로직(logic) 칩 등)을 지지기판에 접착하여 전기적으로 연결할 수도 있다. 여기서, 반도체 칩이란, 반도체 기판에 형성된 다수의 소자를 잘라서(dicing) 형성한 단위소자를 의미할 수 있다.
100: 반도체 기판
102: 제1 접속 단자
104: 소자 분리 영역
106: 수광 소자
200: 반도체 지지기판
202: 제2 접속 단자
300: 평탄화층
302: 광차폐막
306: 컬러 필터
308: 마이크로 렌즈
310: 접착층
312: 유리 기판
402: 도전재료

Claims (16)

  1. 신호 전달을 위한 배선과 전기적으로 연결되는 제1 접속 단자를 포함하는 반도체 기판과,
    제2 접속 단자와 상기 제1 접속 단자가 대향하여 연결되도록 상기 반도체 기판과 접착되며, 상기 제2 접속 단자를 오픈(open)시키는 관통 비아를 갖는 반도체 지지기판을 포함하는
    반도체 패키지.
  2. 제 1 항에 있어서,
    상기 관통 비아는, 도전재료가 충진되어 상기 도전재료를 통해 상기 제1 접속 단자 및 제2 접속 단자와 인쇄회로 기판을 전기적으로 연결시키는 것을 특징으로 하는
    반도체 패키지.
  3. 제 1 항에 있어서,
    상기 도전재료는, 솔더볼(solder ball) 형태로 충진되는
    반도체 패키지.
  4. 제 1 항에 있어서,
    상기 도전재료는, 전기도금 기법에 의해 충진되는 금속재료를 포함하는
    반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 기판은, 이미지센서 기판을 포함하는
    반도체 패키지.
  6. 제 1 항에 있어서,
    상기 제2 접속 단자는, 다마신 공정에 의해 형성되는 것을 특징으로 하는
    반도체 패키지.
  7. 제 2 항에 있어서,
    상기 관통 비아 및 상기 도전재료는 듀얼 다마신 공정에 의해 형성되는 것을 특징으로 하는
    반도체 패키지.
  8. 반도체 기판의 상부에 신호 전달을 위한 배선과 전기적으로 연결되는 제1 접속 단자를 형성하는 과정과,
    반도체 지지기판 상에 제2 접속 단자를 형성한 후 상기 제1 접속 단자와 제2 접속 단자가 대향되도록 상기 반도체 기판과 반도체 지지기판을 접착하는 과정과,
    상기 반도체 기판과 접착되는 상기 반도체 지지기판 상에 관통 비아를 형성하여 상기 제2 접속 단자를 오픈시키는 과정과,
    상기 관통 비아 내에 도전재료를 충진하는 과정과,
    상기 반도체 지지기판과 인쇄회로 기판을 부착시켜 상기 도전재료를 통해 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판을 전기적으로 연결시키는 과정을 포함하는
    반도체 패키지 형성 방법.
  9. 제 8 항에 있어서,
    상기 도전재료를 충진하는 과정은, 금속재료를 솔더볼의 형태로 충진하는 과정을 포함하는
    반도체 패키지 형성 방법.
  10. 제 9 항에 있어서,
    상기 솔더볼은 제1 솔더볼 및 제2 솔더볼을 포함하며, 상기 제1 솔더볼 및 제2 솔더볼에 의해 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판이 전기적으로 연결되는 것을 특징으로 하는
    반도체 패키지 형성 방법.
  11. 제 8 항에 있어서,
    상기 도전재료를 충진하는 과정은, 전기도금 기법에 의해 금속재료를 충진하는 과정을 포함하는
    반도체 패키지 형성 방법.
  12. 제 11 항에 있어서,
    상기 도전재료를 충진하는 과정 이후에 솔더볼을 형성하여 상기 제1 접속 단자 및 제2 접속 단자와 상기 인쇄회로 기판을 전기적으로 연결시키는 과정을 포함하는
    반도체 패키지 형성 방법.
  13. 제 8 항에 있어서,
    상기 반도체 기판은, 이미지센서 기판을 포함하는
    반도체 패키지 형성 방법.
  14. 제 8 항에 있어서,
    상기 반도체 기판은, 반도체 칩을 포함하는
    반도체 패키지 형성 방법.
  15. 제 8 항에 있어서,
    상기 제2 접속 단자는, 다마신 공정에 의해 형성되는 것을 특징으로 하는
    반도체 패키지 형성 방법.
  16. 제 8 항에 있어서,
    상기 관통 비아와 도전재료의 충진은 듀얼 다마신 공정에 의해 형성되는 것을 특징으로 하는
    반도체 패키지 형성 방법.
KR20120099235A 2012-09-07 2012-09-07 반도체 패키지 및 반도체 패키지 형성 방법 KR101401988B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120099235A KR101401988B1 (ko) 2012-09-07 2012-09-07 반도체 패키지 및 반도체 패키지 형성 방법
US13/834,181 US9293630B2 (en) 2012-09-07 2013-03-15 Semiconductor package and method of forming semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120099235A KR101401988B1 (ko) 2012-09-07 2012-09-07 반도체 패키지 및 반도체 패키지 형성 방법

Publications (2)

Publication Number Publication Date
KR20140032668A true KR20140032668A (ko) 2014-03-17
KR101401988B1 KR101401988B1 (ko) 2014-05-30

Family

ID=50232419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120099235A KR101401988B1 (ko) 2012-09-07 2012-09-07 반도체 패키지 및 반도체 패키지 형성 방법

Country Status (2)

Country Link
US (1) US9293630B2 (ko)
KR (1) KR101401988B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724742A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
JP6260871B2 (ja) * 2014-06-27 2018-01-17 パナソニックＩｐマネジメント株式会社 プレパラート部品セット、プレパラート、プレパラートの作製方法、画像撮影装置、および画像撮影方法
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
KR20170087580A (ko) * 2016-01-20 2017-07-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP2017175047A (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
TWI718300B (zh) * 2016-05-11 2021-02-11 南韓商Ｒｆｈｉｃ公司 半導體電晶體及其加工方法
WO2018155195A1 (ja) * 2017-02-22 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、及び、撮像装置の製造方法
US10354987B1 (en) * 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
GB2408504B (en) 2002-08-29 2007-01-24 Nippon Sheet Glass Co Ltd Exothermic elements for hyperthermic treatment, and method of manufacturing same
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
WO2007043718A1 (en) * 2005-10-11 2007-04-19 Tae-Seok Park Wafer level package using silicon via contacts for cmos image sensor and method of fabricating the same
KR101116834B1 (ko) 2008-09-10 2012-02-29 (주) 이피웍스 웨이퍼 레벨 패키지 및 그 제조방법
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
KR20100084014A (ko) * 2009-01-15 2010-07-23 삼성테크윈 주식회사 반도체 패키지와, 이의 제조 방법
KR20110038275A (ko) 2009-10-08 2011-04-14 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US8283745B2 (en) * 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US9252172B2 (en) * 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US8609540B2 (en) * 2011-06-20 2013-12-17 Tessera, Inc. Reliable packaging and interconnect structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724742A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20140070353A1 (en) 2014-03-13
KR101401988B1 (ko) 2014-05-30
US9293630B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR101401988B1 (ko) 반도체 패키지 및 반도체 패키지 형성 방법
US11289527B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
US10510791B2 (en) Elevated photodiode with a stacked scheme
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
US9177981B2 (en) Solid-state imaging device having a metallic pad periphery guard ring
US9559135B2 (en) Conduction layer for stacked CIS charging prevention
CN103426892A (zh) 垂直集成的图像传感器芯片及其形成方法
CN101930986A (zh) 半导体器件、摄像机模块及半导体器件的制造方法
CN110741476A (zh) 晶片接合的背照式成像器
US20130221469A1 (en) Semiconductor package and method of fabricating the same
WO2020172948A1 (zh) Cmos图像传感器封装模块及其形成方法、摄像装置
CN101740595A (zh) 图像传感器及其制造方法
KR20100076522A (ko) 후면 수광 이미지센서 및 그 제조방법
KR20150021659A (ko) 이미지 센서의 제조 방법
KR20100079087A (ko) 이미지 센서 및 이의 제조 방법
KR20110077412A (ko) 후면수광 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6