KR20140029164A - 탄화규소 반도체 장치의 제조방법 - Google Patents

탄화규소 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20140029164A
KR20140029164A KR1020130082905A KR20130082905A KR20140029164A KR 20140029164 A KR20140029164 A KR 20140029164A KR 1020130082905 A KR1020130082905 A KR 1020130082905A KR 20130082905 A KR20130082905 A KR 20130082905A KR 20140029164 A KR20140029164 A KR 20140029164A
Authority
KR
South Korea
Prior art keywords
gas
sic
gas containing
silicon carbide
film
Prior art date
Application number
KR1020130082905A
Other languages
English (en)
Inventor
야스유키 카와다
요시유키 요네자와
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20140029164A publication Critical patent/KR20140029164A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은, 탄화규소 반도체막을 고속성장시키는 것이 가능한 탄화규소 반도체 장치의 제조방법을 제공하는 것이다.
반응로 내에, Si를 포함하는 가스, C를 포함하는 가스 및 Cl를 포함하는 가스를 도입한다(스텝 S5). 다음으로, 스텝 S5에서 도입한 원료 가스, 첨가 가스, 도핑 가스 및 캐리어 가스로 이루어지는 가스 분위기 중에서, CVD법에 의해 4H-SiC 기판의 표면에 SiC 에피택셜막을 성장시킨다(스텝 S6: 제1 공정). 이때, 가스 분위기 중의 Si를 포함하는 가스에 대한 Cl를 포함하는 가스의 도입량을 서서히 감소시킨다(제2 공정). 제1 공정의 개시 시의 가스 분위기의 조성은, Si를 포함하는 가스 중의 Si 원자의 수에 대하여 Cl를 포함하는 가스 중의 Cl 원자의 수가 3배로 되어 있다. 제2 공정에서는, 가스 분위기 중의, Si를 포함하는 가스 중의 Si 원자수에 대한 Cl를 포함하는 가스 중의 Cl 원자수를 0.5%/분~1.0%/분의 비율로 감소시킨다.

Description

탄화규소 반도체 장치의 제조방법{METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE}
본 발명은, 탄화규소 반도체 장치의 제조방법에 관한 것이다.
반도체 재료로서 탄화규소의 사층주기 육방정(4H-SiC) 등의 화합물 반도체가 공지되어 있다. 반도체 재료로서 4H-SiC를 이용하여 파워반도체 장치를 제작하는데 있어서, 4H-SiC로 이루어지는 반도체 기판(이하, 4H-SiC 기판이라고 함) 상에 4H-SiC 단결정막(이하, SiC 에피택셜막(epitaxial film)이라고 함)을 에피택셜 성장시켜 SiC 단결정 기판을 제작한다. 종래, 에피택셜 성장방법으로서, 화학기상성장(CVD : Chemical Vapor Deposition)법이 공지되어 있다.
구체적으로는, 화학기상성장법에 의한 에피택셜 성장은, 반응용기(챔버) 내에 흘린 원료 가스를 캐리어 가스 중에서 열분해하고, 4H-SiC 기판의 결정 격자를 따라서 실리콘(Si) 원자를 연속적으로 퇴적시킴으로써, 4H-SiC 기판상에 SiC 에피택셜막을 성장시킨다. 일반적으로, 원료 가스로서 모노실란(SiH4) 가스 및 디메틸메탄(C3H8) 가스가 이용되며, 캐리어 가스로서 수소(H2) 가스가 이용된다. 또한, 도핑 가스로서 질소(N2) 가스나 트리메틸 알루미늄(TMA) 가스가 적당히 첨가된다.
4H-SiC 기판상에 SiC 에피택셜막을 에피택셜 성장시키는 방법으로서, 오프각도(off angle)가 4°이하인 탄화규소 단결정 기판상에, 열화학 증착법으로 탄화규소 단결정박막을 에피택셜 성장시킬 때에, 탄소와 규소를 포함하는 재료 가스를 흘림과 동시에, 염화수소가스를 흘리며, 재료 가스 중에 포함되는 탄소와 규소의 원자수 비(C/Si 비)가 1.5 이하인 동시에, 재료 가스 중의 규소 원자수에 대한 염화수소 가스 중의 염소 원자수의 비(Cl/Si 비)가 1.0보다 크고 20.0보다 작게 하는 방법이 제안되어 있다(예컨대, 하기 특허문헌 1 참조).
또한, 다른 방법으로서, 규소의 수소화 가스와 탄화수소 가스를 캐리어 가스와 함께 가열한 SiC 기판상에 공급하고, 열분해 반응에 의해 단결정을 성장시키는 CVD법에 의한 탄화규소 단결정의 제조방법에 있어서, SiC 기판으로서, (0001) 면으로부터 작은 경사각도로 경사진 SiC 단결정 기판을 이용하여, 이 SiC 단결정 기판상에, 규소의 수소화 가스, 탄화수소 가스 및 캐리어 가스와 함께, HCl 가스를 동시에 공급하는 방법이 제안되어 있다(예컨대, 하기 특허문헌 2 참조).
일본 특허 제4719314호 공보 일본 특개 2006-321696호 공보
그러나, 종래의 에피택셜 성장방법에서는, 성장 속도가 수㎛/h 정도로 낮은 속도이기 때문에, 고내압(高耐壓)(high-voltage)의 디바이스를 제작하기 위하여 필요한 수십 ㎛ 이상의 두께(막두께)로 에피택셜막을 성장시키는 경우, SiC 에피택셜막의 성장에 다대한 시간이 걸리는 등 공업생산적으로 큰 문제가 발생한다. 예컨대, 10kV 이상의 고내압을 실현하는 SiC 반도체 장치를 제작하기 위해서는, 4H-SiC 기판상에 적어도 100㎛ 정도의 두께로 4H-SiC 단결정막을 성장시킬 필요가 있다. 따라서, 공업생산적으로는 에피택셜 성장 속도의 고속화가 요구된다.
본 발명은 상술한 종래 기술에 의한 문제점을 해소하기 위하여, 탄화규소 반도체막을 고속 성장시킬 수 있는 탄화규소 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
상기한 문제를 해결하고, 목적을 달성하기 위하여, 본 발명자들은, 예의 연구를 거듭한 결과, 원료 가스와 동시에 염소(Cl)를 포함하는 가스를 도입하여 SiC 에피택셜막을 성장시킴으로써, SiC 에피택셜막의 성장속도를 비약적으로 증대(종래의 10배 이상)시킬 수 있는 것을 발견하였다. 또한, 본 발명자들은, SiC 에피택셜막을 성장시키는 시간(이하, 성막(成膜) 시간이라고 함)의 경과와 함께 염소를 포함하는 가스의 유량을 서서히 감소시킴으로써, 성막 시간의 경과와 함께 SiC 에피택셜막의 성장속도가 저하하는 것을 억제할 수 있다는 것을 알아내었다. 본 발명은, 이러한 지견(知見)에 근거하여 이루어진 것이다.
상술한 과제를 해결하고, 본 발명의 목적을 달성하기 위하여, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 다음의 특징을 가진다. 규소를 포함하는 가스 및 탄소를 포함하는 가스에 염소를 포함하는 가스를 첨가한 가스 분위기에 탄화규소 반도체 기판을 노출시켜, 상기 탄화규소 반도체 기판상에 탄화규소 반도체막을 성장시키는 제1 공정을 행한다. 또한, 상기 탄화규소 반도체막의 성장 중에, 상기 가스 분위기 중의 상기 규소를 포함하는 가스에 대한 상기 염소를 포함하는 가스의 도입량을 서서히 감소시키는 제2 공정을 행한다.
또한, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 상술한 발명에 있어서, 상기 제2 공정에서는, 상기 가스 분위기 중의, 상기 규소를 포함하는 가스 중의 규소 원자의 수에 대한 상기 염소를 포함하는 가스 중의 염소 원자의 수를 0.5%/분~1.0%/분의 비율로 감소시키는 것을 특징으로 한다.
또, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 상술한 발명에 있어서, 상기 제2 공정은, 상기 제1 공정의 개시시로부터 행하는 것을 특징으로 한다.
또한, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 상술한 발명에 있어서, 상기 제1 공정의 개시시의 상기 가스 분위기의 조성은, 상기 규소를 포함하는 가스 중의 규소 원자의 수에 대하여 상기 염소를 포함하는 가스 중의 염소 원자의 수가 3배로 되어 있는 것을 특징으로 한다.
또, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 상술한 발명에 있어서, 상기 염소를 포함하는 가스는, 염화수소 가스 또는 염소 가스인 것을 특징으로 한다.
또한, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, 상술한 발명에 있어서, 상기 제1 공정에서는, 화학기상성장법에 의해 단결정으로 이루어지는 상기 탄화규소 반도체막을 성장시키는 것을 특징으로 한다.
상술한 발명에 따르면, 원료 가스로 되는 규소를 포함하는 가스 및 탄소를 포함하는 가스에, 염소를 포함하는 가스를 적량 첨가한 가스 분위기로 함으로써, 탄화규소 반도체막의 성장에 기여하는 원료 가스의 도입량을 증대시킬 수 있다. 또, 상술한 발명에 따르면, 탄화규소 반도체막의 성장시간의 경과와 함께 염소를 포함하는 가스 중의 염소 원자의 수를 서서히 감소시킴으로써, 탄화규소 반도체막의 성막시간의 경과와 함께 가스 분위기 중에 증가하는 미반응의 염소 원자의 수를 저감시킬 수 있다. 이 때문에, 미반응의 염소 원자에 의해, 성장 중인 탄화규소 반도체막이 에칭되는 것을 억제할 수 있다. 이것에 의해, 탄화규소 반도체막의 성장속도가 저하하는 것을 억제할 수 있다.
본 발명에 관한 탄화규소 반도체 장치의 제조방법에 따르면, 탄화규소 반도체막을 고속성장시킬 수 있다고 하는 효과를 나타낸다.
도 1-1은, 실시형태에 관한 탄화규소 반도체 장치의 제조방법의 개요를 나타내는 흐름도이다.
도 1-2는, 실시형태에 관한 탄화규소 반도체 장치의 제조 도중의 상태를 나타내는 단면도이다.
도 2는, 제1 비교예에 있어서의 SiC 에피택셜막의 성막시간과 막두께와의 관계에 대하여 나타내는 특성도이다.
도 3은, 제1 비교예에 있어서의 SiC 에피택셜막의 성막시간마다 반응로(reacting furnace) 내의 가스 분위기 조성을 나타내는 특성도이다.
도 4는, 실시예에 있어서의 SiC 에피택셜막의 성막시간과 막두께와의 관계에 대하여 나타내는 특성도이다.
도 5는, 실시예에 있어서의 SiC 에피택셜막의 성막시간과 가스 분위기 중의 Cl/Si비와의 관계에 대하여 나타내는 특성도이다.
이하에 첨부도면을 참조하여, 본 발명에 관한 탄화규소 반도체 장치의 제조방법의 바람직한 실시 형태를 상세하게 설명한다. 또한, 이하의 실시 형태의 설명 및 첨부도면에 있어서, 동일한 구성에 대해서는 동일한 부호를 붙이고, 중복된 설명을 생략한다.
(실시형태)
실시형태에 관한 탄화규소 반도체 장치의 제조방법에 대하여, 반도체 재료로서 탄화규소의 사층주기 육방정(four-layered hexagonal silicon carbide, 4H-SiC)을 이용한 반도체 장치를 제작(제조)하는 경우를 예로 설명한다. 도 1-1은, 실시형태에 관한 탄화규소 반도체 장치의 제조방법의 개요를 나타내는 흐름도이다. 도 1-2는, 실시형태에 관한 탄화규소 반도체 장치의 제조 도중의 상태를 나타내는 단면도이다. 우선, 4H-SiC로 이루어지는 기판(4H-SiC 기판)(1)을 준비하고, 일반적인 유기세정법이나 RCA 세정법에 의해 세정한다(스텝 S1).
다음으로, 화학기상성장(CVD)법에 의한 4H-SiC 단결정막(이하, SiC 에피택셜막(탄화규소 반도체막)이라고 함)(2)을 성장시키기 위한 반응로(챔버, 미도시) 내에, 4H-SiC 기판(1)을 삽입한다(스텝 S2). 다음으로, 반응로 내를 예컨대 1x10-3Pa 이하의 진공도(vacuum degree)가 될 때까지 진공 배기한다. 다음으로, 반응로 내에 일반적인 정제기로 정제한 수소(H2) 가스를 20L/분의 유량으로 10분간 도입하고, 반응로 내의 진공 분위기를 H2 분위기로 치환한다(스텝 S3).
다음으로, H2 가스에 의한 화학적인 에칭에 의해, 4H-SiC 기판(1)의 표면을 청정화한다(스텝 S4). 구체적으로는, 스텝 S4에 있어서의 4H-SiC 기판(1)의 표면의 청정화는 다음과 같이 행한다. 우선, H2 가스를 20L/분으로 도입한 상태에서, 예컨대 고주파 유도(high-frequency induction)에 의해 반응로 내를 가열한다. 그리고, 반응로 내의 온도를 예컨대 1600℃까지 상승시킨 후, 이 온도에서 10분간 정도 유지한다. 이로써, 4H-SiC 기판(1)의 표면이 청정화된다. 반응로 내의 온도는, 예컨대 방사 온도계(radiation thermometer)로 계측하여 제어한다.
다음으로, 4H-SiC 기판(1)의 온도가 SiC 에피택셜막(2)을 성장시키기 위한 소정의 온도(이하, 성막 온도라고 함)가 되도록, 반응로 내의 온도를 조정한다. 다음으로, 스텝 S3에서 도입한 H2 가스를 캐리어 가스로서 도입한 상태에서, 또한 원료 가스, 원료 가스에 첨가하는 가스(이하, 첨가 가스라고 함) 및 도핑 가스를 반응로 내에 도입한다(스텝 S5). 도 1-2에서는, 원료 가스, 첨가 가스, 도핑 가스 및 캐리어 가스의 흐름을 한데 모아 화살표 3으로 나타낸다.
다음으로, 스텝 S5에서 도입한 원료 가스, 첨가 가스, 도핑 가스 및 캐리어 가스로 이루어지는 가스 분위기 중에서, 화학기상성장(CVD)법에 의해 4H-SiC 기판(1)의 표면에 SiC 에피택셜막(2)을 성장시킨다(스텝 S6: 제1 공정). 이때, 가스 분위기 중의 Si를 포함하는 가스에 대한 Cl를 포함하는 가스의 도입량을 서서히 감소시킨다(제2 공정). 제2 공정은, 제1 공정의 개시시로부터 행하는 것이 바람직하다. 스텝 S6에 있어서 SiC 에피택셜막(2)을 성장시키기 위한 원료 가스, 첨가 가스 및 도핑 가스의 종류 및 도입 조건은, 다음과 같다.
원료 가스로서, 규소(Si)를 포함하는 가스 및 탄소(C)를 포함하는 가스를 이용한다. Si를 포함하는 가스는, 예컨대, H2로 50% 희석한 모노실란(이하, SiH4/H2로 함) 가스이어도 좋다. C를 포함하는 가스는, 예컨대, H2로 20% 희석한 디메틸메탄(이하, C3H8/H2로 함) 가스이어도 좋다. 도핑 가스로서, 예컨대, 질소(N2) 가스나 트리메틸알루미늄(TMA) 가스를 이용하여도 좋다. 도핑 가스는 첨가하여도 좋고, 첨가하지 않아도 좋다.
첨가 가스로서, 염소(Cl)를 포함하는 가스를 이용한다. 즉, 할로겐 화합물을 이용한 할라이드 CVD법(halide CVD method)에 의해 SiC 에피택셜막(2)을 성장시킨다. Cl를 포함하는 가스를 원료 가스에 첨가함으로써, Cl를 포함하는 가스를 첨가하지 않은 경우보다 대량의 원료 가스를 도입할 수 있어, 고속의 에피택셜 성장을 실현할 수 있다. Cl를 포함하는 가스는, 예컨대 염화수소(HCl) 가스나, Cl2 가스여도 좋다.
SiC 에피택셜막(2)의 성장(성막) 개시시, 즉, 제1 공정의 개시시의 Si을 포함하는 가스 중의 Si 원자수에 대한 Cl를 포함하는 가스 중의 Cl 원자수의 비(이하, 초기의 Cl/Si비로 함)는, 예컨대 3.0인 것이 바람직하다(Cl 원자수 = 3 x Si 원자수). 그 이유는, 반응로 내의 가스 분위기 조성을, SiC 에피택셜막(2)의 성장 속도가 원료 가스의 유량에 비례하여 가장 고속화되는 상태로 할 수 있기 때문이다.
SiC 에피택셜막(2)의 성장 중에 Cl를 포함하는 가스의 도입량만을 서서히 감소시켜, SiC 에피택셜막(2)을 성장시키는 시간(성막 시간)이 경과하는 것과 함께 가스 분위기 중의 염소 원자의 수를 서서히 감소시킨다. 즉, SiC 에피택셜막(2)의 성장중에, Si를 포함하는 가스 중의 Si 원자수에 대한 Cl를 포함하는 가스 중의 Cl 원자수의 비(Cl/Si비)를 서서히 감소시킨다. 구체적으로는, SiC 에피택셜막(2)의 성장 개시시(0분)로부터 0.5%/분 ~ 1.0%/분의 비율로 Cl/Si 비가 감소하도록, 반응로 내로의 Cl를 포함하는 가스의 도입량을 감소시키는 것이 바람직하다. 그 이유는, SiC 에피택셜막(2)의 성장 속도가 저하하는 것을 억제할 수 있기 때문이다.
그 후, 상술한 가스 분위기 조성조건에서 소정의 두께(예컨대 100㎛ 정도)가 될 때까지 SiC 에피택셜막(2)을 성장시켜, 4H-SiC 기판(1)상에 SiC 에피택셜막(2)이 적층되어 이루어지는 SiC 단결정 기판(10)을 제작한다(스텝 S7). 그리고, 이 SiC 단결정 기판(10)에 소정의 소자 구조(미도시)를 형성함으로써(스텝 S8), SiC 반도체 장치가 완성된다.
·제1 비교예에 있어서의 SiC 에피택셜막의 막두께의 증가량에 대하여
다음으로, SiC 에피택셜막의 성막 시간과 막두께와의 관계에 대하여 설명한다. 도 2는, 제1 비교예에 있어서의 SiC 에피택셜막의 성막 시간과 막두께와의 관계에 대하여 나타내는 특성도이다. 첨가 가스로서 Cl를 포함하는 가스를 이용하였을 때의, SiC 에피택셜막의 성막 시간과 막두께와의 관계에 대하여 검증하였다(이하, 제1 비교예로 함). 제1 비교예의 성막 조건은, 다음과 같다. 우선, 반응로 내의 가스 분위기를, 원료 가스가 되는 SiH4/H2 가스 및 C3H8/H2 가스에 첨가 가스로서 HCl 가스를 첨가한 가스 분위기로 하였다.
그리고. 가스 분위기 중의 Si 원자수에 대한 C 원자수의 비(C/Si 비)가 1.0으로 유지되도록, 원료 가스의 도입량을 조절하였다. 또한, 가스 분위기 중의 Si 원자수에 대한 Cl 원자수의 비(Cl/Si 비)가 3.0으로 유지되도록, 첨가 가스의 가스 도입량을 조절하였다. 구체적으로는, SiH4/H2 가스, C3H8/H2 가스 및 HCl 가스의 가스 도입량을, 각각 200sccm, 166sccm 및 300sccm으로 하였다. 도핑 가스는 이용하고 있지 않다.
그리고, 일반적인 CVD법에 의해 4H-SiC 기판의 표면에 SiC 에피택셜막을 성장시키고, 성장 개시(0분)로부터 15분 경과 후, 30분 경과 후 및 45분 경과 후의 SiC 에피택셜막의 막두께를 측정하였다. 반응로 내에 있어서의 SiC 에피택셜막의 성막 온도를 1700℃로 하였다. 도 2에 나타내는 결과로부터, 막두께 측정점 사이(0분~15분, 15분~30분, 및 30분~45분)에 있어서의 SiC 에피택셜막의 막두께의 증가량이 성막 시간의 경과와 함께 감소하는 것이 확인되었다.
·SiC 에피택셜막의 성장 중에 있어서의 반응로 내의 가스 분위기 조성에 대하여
일반적으로 에피택셜막의 성막 시간과 막두께는 비례관계에 있지만, 원료 가스에 Cl를 포함하는 가스를 첨가한 경우, SiC 에피택셜막의 성막 시간과 막두께가 비례관계가 되지 않는다는 것이 확인되었다. 구체적으로는, 원료 가스에 Cl를 포함하는 가스를 첨가함으로써, SiC 에피택셜막의 막두께의 증가량이 성막 시간의 경과와 함께 감소하였다. 따라서, 제1 비교예에 대하여, SiC 에피택셜막의 성장 개시로부터 45분간에 있어서의 반응로 내의 가스 분위기 조성을, 4중극형 질량분석계(quadrupole mass spectrometer Q-Mass)를 이용하여 분석하였다.
도 3은, 제1 비교예에 있어서의 SiC 에피택셜막의 성막 시간마다 반응로 내의 가스 분위기 조성을 나타내는 특성도이다. 도 3(a) ~ 3(d)는, 각각 SiC 에피택셜막의 성장개시(0분)로부터 4분 경과 후, 14분 경과 후, 24분 경과 후 및 34분 경과 후의 반응로 내의 가스 분위기 조성을 나타낸다. 도 3에 나타내는 SiC 에피택셜막 성장 중에 있어서의 반응로 내의 가스 분위기 조성 중, HCl 가스에 포함되는 Cl 원자에 대하여 착목한다. 구체적으로는, 천연의 동위체 조성인 질량 35~37 정도의 Cl35 원자 및 Cl37 원자에 착목한다.
도 3(a)에 나타내는 바와 같이, SiC 에피택셜막의 성장 개시로부터 4분 경과 후의 가스 분위기 중에, Cl35 원자 및 Cl37 원자의 피크는 모두 관측되지 않았다. 그러나, 도 3(b)에 나타내는 바와 같이, SiC 에피택셜막의 성장 개시로부터 14분 경과 후의 가스 분위기 중에는, Cl35 원자 및 Cl37 원자의 피크가 모두 관측되었다. 그리고, 도 3(c), 3(d)에 나타내는 바와 같이, SiC 에피택셜막의 성막 시간이 증가할수록, 가스 분위기 중의 Cl35 원자 및 Cl37 원자의 피크가 모두 증대하는 것이 확인되었다.
도 3(b)~3(d)에 나타내는 Cl35 원자 및 Cl37 원자의 피크는, SiC 에피택셜막의 성장개시로부터 14분 경과 후로부터의 가스 분위기 중에 미반응의 Cl 원자가 존재하는 것을 나타내고 있다. 반응로 내에 있어서의 SiC 에피택셜막의 성막 온도가 1700℃ 정도인 경우, 가스 분위기 중의 미반응의 Cl 원자에 의해, 성장 중의 SiC 에피택셜막이 에칭된다. 이 때문에, SiC 에피택셜막의 성막 시간의 경과와 함께 증가하는 가스 분위기 중의 미반응의 Cl 원자에 의해, 도 2에 있어서 검증된 바와 같이, SiC 에피택셜막의 성막 시간의 경과와 함께 SiC 에피택셜막의 막두께의 증가량이 감소하는 것으로 추측된다.
·실시예에 있어서의 SiC 에피택셜막(2)의 성막 시간과 막두께에 대하여
다음으로, 실시 형태에 관한 반도체 장치의 제조방법에 의해 성장시킨 SiC 에피택셜막(2)의 성막 시간과 막두께와의 관계에 대하여 검증하였다. 도 4는, 실시예에 있어서의 SiC 에피택셜막의 성막 시간과 막두께와의 관계에 대하여 나타내는 특성도이다. 도 4에 점선으로 나타내는 제1 비교예는, 도 2에 나타내는 측정결과와 마찬가지이다. 우선, 상술한 실시 형태에 관한 반도체 장치의 제조방법에 따라서, 4H-SiC 기판(1)의 표면에 SiC 에피택셜막(2)을 성장시켰다(이하, 실시예로 함).
실시예의 성막 조건은, 다음과 같다. 반응로 내에 도입하는 원료 가스(Si를 포함하는 가스, C를 포함하는 가스) 및 첨가 가스(Cl를 포함하는 가스)를, 각각 제1 비교예와 마찬가지로 SiH4/H2 가스, C3H8/H2 가스 및 HCl 가스로 하였다. 그리고, 반응로 내에 있어서의 가스 분위기 중의 C/Si 비가 1.0으로 유지되도록, 원료 가스의 도입량을 조절하였다. 또한, 반응로 내에 있어서의 가스 분위기 중의 초기의 Cl/Si 비가 3.0이 되도록, 첨가 가스의 도입량을 조절하였다.
다음으로, 첨가 가스(HCl 가스)의 도입량을 서서히 감소시키면서, CVD법에 의해 4H-SiC 기판(1)의 표면에 SiC 에피택셜막(2)을 성장시켰다. 구체적으로는, SiC 에피택셜막(2)의 성장 개시(0분)로부터 0.66%/분의 비율로 가스 분위기 중의 Cl/Si 비를 감소시켰다. 따라서, 가스 분위기 중의 Cl/Si 비는, SiC 에피택셜막(2)의 성장 개시로부터 30분 동안에 3.0으로부터 2.4까지 감소하며, SiC 에피택셜막(2)의 성장 개시로부터 45분 동안에 3.0으로부터 2.1까지 감소하고 있다.
그리고, 상기 조건에서 SiC 에피택셜막(2)을 성장시켰을 때의, 성장 개시(0분)로부터 15분 경과 후, 30분 경과 후 및 45분 경과 후의 SiC 에피택셜막(2)의 막두께를 측정하였다. 반응로 내에 있어서의 SiC 에피택셜막(2)의 성막 온도를 1700℃로 하였다. 도 4에 나타내는 결과에 나타내는 바와 같이, 막두께 측정점 사이(0분~15분, 15분~30분, 및 30분~45분)에 있어서의 SiC 에피택셜막(2)의 막두께의 증가량은 SiC 에피택셜막(2)의 성막 시간에 따르지 않고 거의 일정하였다.
즉, 가스 분위기 중의 Cl/Si 비를 SiC 에피택셜막(2)의 성장 중에 서서히 감소시킴으로써, SiC 에피택셜막(2)의 성막 시간과 막두께가 거의 비례관계가 되는 것이 확인되었다. 따라서, 가스 분위기 중의 Cl/Si 비를 SiC 에피택셜막(2)의 성장 중에 서서히 감소시킴으로써, SiC 에피택셜막(2)의 성장 속도를 저하시키지 않고 SiC 에피택셜막(2)의 막두께를 증가시킬 수 있는 것이 확인되었다.
·SiC 에피택셜막 성장중에 있어서의 가스 분위기 중의 Cl/Si 비에 대하여
다음으로, 가스 분위기 중의 Cl/Si 비를 감소시키는 비율과, 상기 비율로 가스 분위기 중의 Cl/Si 비가 감소되었을 때의 SiC 에피택셜막의 막두께와의 관계에 대하여 검증하였다. 도 5는, 실시예에 있어서의 SiC 에피택셜막의 성막 시간과 가스 분위기 중의 Cl/Si 비와의 관계에 대하여 나타내는 특성도이다. 가스 분위기 중의 Cl/Si 비를 감소시키는 비율을 다양하게 변경하여, SiC 에피택셜막의 성장 개시로부터 30분 경과 후의 막두께를 측정하였다.
반응로 내에 도입하는 원료 가스 및 첨가 가스의 종류, 가스 분위기 중의 C/Si 비, 및 성막 온도는, 실시예와 마찬가지이다. 도 5에는, 상기 제1 비교예와, 상기 실시예와, 가스 분위기 중의 Cl/Si 비를 상기 실시예와 다른 비율로 감소시킨 제2, 제3 비교예를 나타낸다. 구체적으로는, 제1 비교예에서는, 가스 분위기 중의 초기의 Cl/Si 비를 3.0으로 하고, SiC 에피택셜막의 성장 중의 Cl/Si 비를 초기의 Cl/Si 비인 상태로 유지하였다(Cl/Si 비 = 3.0(일정)).
실시예에 있어서는, 가스 분위기 중의 초기의 Cl/Si 비를 3.0으로 하고, SiC 에피택셜막(2)의 성장 중에 가스 분위기 중의 Cl/Si 비를 0.66%/분의 비율로 감소시켰다. 즉, 실시예에 있어서는, 가스 분위기 중의 Cl/Si 비는, SiC 에피택셜막(2)의 성장 개시시의 3.0으로부터, SiC 에피택셜막(2)의 성장 종료시(30분 경과 후)의 2.4까지 감소하였다.
제2 비교예에 있어서는, 가스 분위기 중의 초기의 Cl/Si 비를 3.0으로 하고, SiC 에피택셜막의 성장 중에 가스 분위기 중의 Cl/Si 비를 1.33%/분의 비율로 감소시켰다. 즉, 제2 비교예에서는, 가스 분위기 중의 Cl/Si 비는, SiC 에피택셜막의 성장 개시시의 3.0으로부터, SiC 에피택셜막의 성장 종료시의 1.8까지 감소하였다.
제3 비교예에서는, 가스 분위기 중의 초기의 Cl/Si 비를 2.5로 하고, SiC 에피택셜막의 성장 중에 가스 분위기 중의 Cl/Si 비를 1.33%/분의 비율로 감소시켰다. 즉, 제2 비교예에서는, 가스 분위기 중의 Cl/Si 비는, SiC 에피택셜막의 성장 개시시의 2.5로부터, SiC 에피택셜막의 성장 종료시의 1.5까지 감소하였다.
도 5에 나타내는 결과로부터, 제2, 제3의 비교예에서는, SiC 에피택셜막의 두께가 얇아지는 것이 확인되었다. 따라서, SiC 에피택셜막 성장 중에 가스 분위기 중의 Cl/Si 비를 감소시키는 비율을 크게 한 경우(1.33% 이상/분), SiC 에피택셜막의 성장 속도가 저하하는 것을 알 수 있다. 그 이유는, 가스 분위기 중의 미반응의 Cl 원자에 의해 SiC 에피택셜막이 에칭되기 때문이 아니라, Cl의 공급 율속(律速)이 원료 가스의 공급 율속을 상회(上回)함으로써 SiC 에피택셜막이 성장하기 어려워지기 때문이라고 추측된다.
따라서, SiC 에피택셜막(2)의 성장 속도의 저하를 방지하기 위해서는, SiC 에피택셜막(2)의 성장 중에 가스 분위기 중의 Cl/Si 비를 감소시키는 비율의 상한은, Cl의 공급 율속이 원료 가스의 공급 율속을 상회하지 않는 1.0%/분까지의 범위로 하는 것이 바람직하다. 또한, 반응로 내의 Cl/Si 비가 작아질수록, 반응로 내의 오염이 증대한다고 하는 문제가 발생한다. 이 때문에, SiC 에피택셜막(2)의 성장 중에 가스 분위기 중의 Cl/Si 비를 감소시키는 비율의 하한은, 반응로 내의 오염을 억제가능한 0.5%/분 정도까지의 범위로 하는 것이 바람직하다.
이상, 설명한 바와 같이, 실시의 형태에 따르면, 원료 가스에 Cl를 포함하는 가스를 적량 첨가한 가스 분위기로 함으로써, SiC 에피택셜막의 성장에 기여하는 원료 가스의 도입량을 증대시킬 수 있다. 또한, 실시 형태에 따르면, SiC 에피택셜막의 성막 시간의 경과와 함께 Cl를 포함하는 가스 중의 Cl 원자의 수를 서서히 감소시킴으로써, SiC 에피택셜막의 성막 시간의 경과와 함께 가스 분위기 중에 증가하는 미반응의 Cl 원자의 수를 저감할 수 있다. 이 때문에, 미반응의 Cl 원자에 의해, 성장 중의 SiC 에피택셜막이 에칭되는 것을 억제할 수 있다. 이것에 의해, SiC 에피택셜막의 성장 속도가 저하하는 것을 억제할 수 있다. 따라서, SiC 에피택셜막을 고속 성장시킬 수 있다.
이상에 있어서 본 발명은, 상술한 실시의 형태에 한정하지 않고, 본 발명의 취지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
(산업상 이용가능성)
이상과 같이, 본 발명에 관한 탄화규소 반도체 장치의 제조방법은, SiC를 반도체 재료로 하여 트랜지스터나 다이오드 등을 제작하는 경우로서, SiC 기판상에 SiC 단결정막을 성막시켜 이루어지는 SiC 단결정 기판을 이용하여 제작된 반도체 장치에 유용하다.
1 4H-SiC 기판
2 SiC 에피택셜막
3 반응로 내에 도입되는 가스
10 SiC 단결정 기판

Claims (6)

  1. 규소를 포함하는 가스 및 탄소를 포함하는 가스에 염소를 포함하는 가스를 첨가한 가스 분위기에 탄화규소 반도체 기판을 노출시켜, 상기 탄화규소 반도체 기판상에 탄화규소 반도체막을 성장시키는 제1 공정과,
    상기 탄화규소 반도체막의 성장 중에, 상기 가스 분위기 중의 상기 규소를 포함하는 가스에 대한 상기 염소를 포함하는 가스의 도입량을 서서히 감소시키는 제2 공정
    을 포함하는 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
  2. 제1항에 있어서,
    상기 제2 공정에서는, 상기 가스 분위기 중의, 상기 규소를 포함하는 가스 중의 규소 원자의 수에 대한 상기 염소를 포함하는 가스 중의 염소 원자의 수를 0.5%/분 ~ 1.0%/분(分)의 비율로 감소시키는 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 공정은, 상기 제1 공정의 개시시로부터 행하는 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
  4. 제3항에 있어서,
    상기 제1 공정의 개시시의 상기 가스 분위기의 조성은, 상기 규소를 포함하는 가스 중의 규소 원자의 수에 대하여 상기 염소를 포함하는 가스 중의 염소 원자의 수가 3배로 되어 있는 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
  5. 제1항에 있어서,
    상기 염소를 포함하는 가스는, 염화수소 가스 또는 염소 가스인 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
  6. 제1항에 있어서,
    상기 제1 공정에서는, 화학기상성장법에 의해 단결정으로 이루어지는 상기 탄화규소 반도체막을 성장시키는 것을 특징으로 하는 탄화규소 반도체 장치의 제조방법.
KR1020130082905A 2012-08-30 2013-07-15 탄화규소 반도체 장치의 제조방법 KR20140029164A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-190096 2012-08-30
JP2012190096A JP6019938B2 (ja) 2012-08-30 2012-08-30 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20140029164A true KR20140029164A (ko) 2014-03-10

Family

ID=48783084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130082905A KR20140029164A (ko) 2012-08-30 2013-07-15 탄화규소 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US8802546B2 (ko)
EP (1) EP2704183A3 (ko)
JP (1) JP6019938B2 (ko)
KR (1) KR20140029164A (ko)
CN (1) CN103681259B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579710B2 (ja) * 2015-12-24 2019-09-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP7052570B2 (ja) * 2018-06-01 2022-04-12 株式会社Ihi 複合材料の製造方法
US20220181156A1 (en) 2019-03-05 2022-06-09 Kwansei Gakuin Educational Foundation SiC EPITAXIAL SUBSTRATE MANUFACTURING METHOD AND MANUFACTURING DEVICE THEREFOR
CN111334860B (zh) * 2020-03-12 2022-05-27 江苏超芯星半导体有限公司 一种高质量碳化硅晶体的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
JP4662034B2 (ja) * 2005-04-14 2011-03-30 日立電線株式会社 炭化珪素単結晶の製造方法
JP2006321696A (ja) * 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
US7404858B2 (en) 2005-09-16 2008-07-29 Mississippi State University Method for epitaxial growth of silicon carbide
US8221546B2 (en) 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
JP4719314B2 (ja) 2009-01-30 2011-07-06 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
WO2012067112A1 (ja) * 2010-11-17 2012-05-24 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法

Also Published As

Publication number Publication date
JP2014047090A (ja) 2014-03-17
JP6019938B2 (ja) 2016-11-02
EP2704183A3 (en) 2014-05-21
EP2704183A2 (en) 2014-03-05
US8802546B2 (en) 2014-08-12
CN103681259B (zh) 2017-12-12
US20140065800A1 (en) 2014-03-06
CN103681259A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
US6063186A (en) Growth of very uniform silicon carbide epitaxial layers
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
US10096470B2 (en) Method of producing a silicon carbide single-crystal substrate by epitaxial growth of a SiC epitaxial film on a SiC substrate
US9368345B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
US9418840B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
KR20140029164A (ko) 탄화규소 반도체 장치의 제조방법
JP5802632B2 (ja) 炭化珪素半導体装置の製造方法
KR102383833B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
KR102128495B1 (ko) 에피택셜 웨이퍼
KR102165615B1 (ko) 에피택셜 웨이퍼
KR20200075992A (ko) 탄화규소 에피웨이퍼 제조방법
WO2008018613A1 (fr) Appareil de fabrication de semi-conducteurs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application