KR20140025063A - 칩 인덕터 - Google Patents

Abstract

본 발명은, 인덕터 본체; 상기 인덕터 본체의 내부에 형성된 복수의 내부 패턴 및 도전성 비아를 갖는 코일부; 상기 코일부의 내측에 형성된 코어부; 및 상기 인덕터 본체의 양 단부에 형성되며, 상기 코일부와 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하며, 상기 코어부는 페라이트 재료로 이루어지고, 상기 인덕터 본체 중 적어도 코일부의 주위 부분은 상기 코어부에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어진 칩 인덕터를 제공한다.

Description

칩 인덕터{CHIP INDUCTOR}

본 발명은 칩 인덕터에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로서, 노이즈를 제거하거나 LC 공진 회로를 이루는 부품 등에 사용된다.

휴대 전화나 스마트 폰으로 대표되는 휴대용 디지털 정보 가전의 고기능화에 따라, 하나의 단말기에서 실현되는 무선 통신이 다양화되어 사용하는 주파수 대역도 수십 MHz에서 수 GHz까지 확대되고 있다.

최근에는 회로 내의 신호 주파수가 고주파되어 발생하는 고주파 노이즈도 고주파 대역까지 미치는 사례가 증가하고 있어 인덕터에서 GHz 대역의 노이즈 대책이 중요해지고 있다.

특히, 1 GHz를 넘는 주파수 대역까지 높은 임피던스 특성을 유지하는 GHz 비드의 사용이 증가하고 있는데, 이러한 요구 특성을 구현하기 위해서는 낮은 투자율의 자성 특성뿐만 아니라, 기생 용량이 상대적으로 낮은 재료의 특성이 함께 요구되고 있다.

일반적으로 알려진 Ni-Cu-Zn 페라이트의 유전율은 16 수준이며, 층간 기생 용량의 최소화를 위해서는 이러한 페라이트로 이루어진 부분의 저유전 특성 구현이 필요하다.

이러한 저유전 특성의 구현 및 고주파 특성을 구현하기 위해, 내부 패턴의 간격을 최대한 넓혀서 층간 기생 용량을 최소화하는 방안이 있으나, 이 경우 구현할 수 있는 임피던스 값에 한계가 있었다.

한편, 재료 조성으로 페라이트의 유전율을 조정하는 것은 쉽지 않기 때문에, 재료를 다공성으로 제작하여 유전율을 낮춰 기생 용량의 영향을 줄이려는 시도가 일부 개시되어 있다.

그러나, 이렇게 다공질 재료를 적용한 칩의 경우, 외부 전극의 고착 강도를 위해서 외부 전극이 중첩되는 부분과 내부 패턴의 재료를 다르게 사용해야 할 뿐만 아니라, 본체 바디의 강도가 상대적으로 약하여 칩의 항절 강도 등의 신뢰성에 있어서 상대적으로 취약한 문제점이 있었다.

하기 선행기술문헌 1은 칩 인덕터에 관한 것이나, 코일부의 내측에 코어부가 형성되고 이 코어부가 페라이트 재료로 이루어진다는 사항은 개시하지 않는다.

한국공개특허공보 10-2007-0060088

당 기술분야에서는, 내부 패턴 간의 기생 용량의 발생을 최소화하여, 일정 수준의 임피던스 및 항절 강도를 확보할 수 있는 칩 인덕터의 새로운 방안이 요구되어 왔다.

본 발명의 일 측면은, 인덕터 본체; 상기 인덕터 본체의 내부에 형성된 복수의 내부 패턴 및 도전성 비아를 갖는 코일부; 상기 코일부의 내측에 형성된 코어부; 및 상기 인덕터 본체의 양 단부에 형성되며, 상기 코일부와 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하며, 상기 코어부는 페라이트 재료로 이루어지고, 상기 인덕터 본체 중 적어도 코일부의 주위 부분은 상기 코어부에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어진 칩 인덕터를 제공한다.

본 발명의 일 실시 예에서, 상기 인덕터 본체는 상기 코어부를 제외한 모든 부분이 상기 코어부에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 인덕터 본체에 포함되는 글라스의 함량은 상기 인덕터 본체의 전체 조성물 100 중량%에 대하여 50 중량% 이상일 수 있다.

본 발명의 일 실시 예에서, 상기 인덕터 본체에 포함되는 글라스의 유전율은 5 ε이하 일 수 있다.

본 발명의 일 실시 예에서, 상기 인덕터 본체는 자성체 분말을 포함할 수 있다.

본 발명의 일 실시 형태에 따르면, 코일부의 주위 부분을 저유전율의 재료로 형성하여 내부 패턴 간의 기생 용량의 발생을 최소화하면서, 코일부의 내측에 형성된 코어부는 페라이트 재료로 이루어져 일정 수준의 임피던스 및 항절 강도를 확보할 수 있기 때문에, GHz 대역에서 동작하는 휴대 전화나 스마트 폰 등의 각종 전기 기기에 적용할 수 있는 인덕터를 제공할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 적층형 인덕터의 사시도이다.
도 2는 도 1의 A-A'선 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1 및 도 2를 참조하면, 본 실시 형태에 따른 인덕터(1)는, 인덕터 본체(10)와, 인덕터 본체(10)의 내부에 형성된 복수의 내부 패턴 및 도전성 비아를 갖는 코일부(30)와, 코일부(30)의 내측에 형성된 코어부(40)와, 인덕터 본체(10)의 양 단부에 형성된 제1 및 제2 외부 전극(21, 22)을 포함한다.

코어부(40)는 페라이트 재료로 이루어질 수 있으며, 바람직하게 원통형으로 이루어지나 본 발명이 이에 한정되는 것은 아니다. 인덕터 본체(10) 중 적어도 코일부(30)의 주위 부분은 코어부(40)에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어질 수 있다. 이때, 필요에 따라 코어부(40)를 제외한 인덕터 본체(10)의 모든 부분을 저유전율을 갖는 글라스가 포함된 재료로 형성할 수 있다.

인덕터 본체(10)에 포함되는 글라스의 함량은 인덕터 본체(10)의 전체 조성물 100 중량%에 대하여 50 중량% 이상 일 수 있다.

또한, 인덕터 본체(10)에 포함되는 글라스의 유전율은 5ε이하 일 수 있다. 유전율이 높을 경우 기생 용량의 영향이 커지고 이는 고주파 특성이 저하될 수 있으므로 가능하면 낮은 유전율의 사용이 유리하다.

칩 인덕터는 높은 인덕턴스 값을 얻는 목적으로 내부 패턴인 도체 박막을 유전체를 개재하여 적층하여 형성하는 것이 일반적인데, 이때 내부 패턴 간에 기생 용량이 형성되어 고주파에서는 사용이 곤란한 문제점이 있었다.

본 실시 형태의 인덕터(1)는 버티컬 타입(vertical type)의 GHz 비드 형태로서, 인덕터 본체(10)에서 코일부(30)의 내부 패턴이 형성되는 부분은 저유전율의 글라스를 포함하는 재료를 적용한다. 따라서, 내부 패턴의 층간 기생 용량을 감소시켜 1 GHz 이상의 고주파 영역에서 임피던스 특성을 개선시킬 수 있다.

인덕터 본체(10)에 내재된 코어부(40)는 페라이트 재료를 적용함으로써, 고 전류에서 L 값이 저하되는 것을 방지할 수 있다. 이에, 종래 1 GHz 이상에서 사용할 수 없었던 1kΩ의 칩 저항 소자도 1 GHz 이상의 주파수에서 사용이 가능할 수 있다.

또한, 인덕터 본체(10)에 포함되는 저유전율의 글라스 재료는 그 특성상 바디의 강도를 상대적으로 높여 항절 강도를 높임으로써 안정적으로 신뢰성을 확보할 수 있다.

다만, 페라이트 재료로 이루어진 코어부(40)가 없이 인덕터 본체(10) 전체를 저유전율의 글라스로만 구성하게 되면 임피던스의 한계가 발생하는 지점이 있어서 바람직하지 못하다.

내부 패턴 및 도전성 비아를 갖는 코일부(30)는 도전성이 우수한 물질로 이루어질 수 있으며, 바람직하게는 저항률이 작고 저렴한 물질로 이루어질 수 있다. 예컨대, 코일부(30)는 Ag, Pt, Pd, Au, Cu 및 Ni 중 적어도 하나 또는 이들의 합금으로 이루어질 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

이러한 코일부(30)는 인덕터 본체(10)의 내부에 형성되어 전기를 인가함으로써 인덕턴스 또는 임피던스를 구현할 수 있다. 또한, 코일부(30)의 끝에 형성된 제1 및 제2 출력 단자(51, 52)는 외부로 인출되어 제1 및 제2 외부 전극(21, 22)에 각각 전기적으로 연결될 수 있다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

1 ; 인덕터 10 ; 인덕터 본체
21, 22 ; 외부 전극 30 ; 코일부
40 ; 코어부 51, 52 ; 출력 단자

Claims (5)

1. 인덕터 본체;
   상기 인덕터 본체의 내부에 형성된 복수의 내부 패턴 및 도전성 비아를 갖는 코일부;
   상기 코일부의 내측에 형성된 코어부; 및
   상기 인덕터 본체의 양 단부에 형성되며, 상기 코일부와 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하며,
   상기 코어부는 페라이트 재료로 이루어지고, 상기 인덕터 본체 중 적어도 코일부의 주위 부분은 상기 코어부에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어진 칩 인덕터.
   
2. 제1항에 있어서,
   상기 인덕터 본체는 상기 코어부를 제외한 모든 부분이 상기 코어부에 비해 저유전율을 갖는 글라스가 포함된 재료로 이루어진 것을 특징으로 하는 칩 인덕터.
   
3. 제1항에 있어서,
   상기 인덕터 본체에 포함되는 글라스의 함량은 상기 인덕터 본체의 전체 조성물 100 중량%에 대하여 50 중량% 이상인 것을 특징으로 하는 칩 인덕터.
   
4. 제1항에 있어서,
   상기 인덕터 본체에 포함되는 글라스의 유전율은 5 ε 이하인 것을 특징으로 하는 칩 인덕터.
   
5. 제1항에 있어서,
   상기 인덕터 본체는 자성체 분말을 포함하는 것을 특징으로 하는 칩 인덕터.

Images