KR20140025045A - 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법 - Google Patents

광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법 Download PDF

Info

Publication number
KR20140025045A
KR20140025045A KR1020120091088A KR20120091088A KR20140025045A KR 20140025045 A KR20140025045 A KR 20140025045A KR 1020120091088 A KR1020120091088 A KR 1020120091088A KR 20120091088 A KR20120091088 A KR 20120091088A KR 20140025045 A KR20140025045 A KR 20140025045A
Authority
KR
South Korea
Prior art keywords
microlens array
array pattern
nitride semiconductor
substrate
pattern
Prior art date
Application number
KR1020120091088A
Other languages
English (en)
Other versions
KR101394565B1 (ko
Inventor
남옥현
민대홍
유근호
류용우
문승환
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020120091088A priority Critical patent/KR101394565B1/ko
Publication of KR20140025045A publication Critical patent/KR20140025045A/ko
Application granted granted Critical
Publication of KR101394565B1 publication Critical patent/KR101394565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 사파이어 등 기판을 반구형의 마이크로 렌즈 어레이로 패턴(예, hemispherically patterned sapphire substrate(HPSS))하거나 사파이어 등 기판 위에 산화막(예, SiO2)으로 반구형의 마이크로 렌즈 어레이 패턴을 형성한 후 질화물 반도체층을 형성하되 질화물 반도체층 간에 적어도 1회 이상 더 산화막(예, SiO2)으로 반구형의 마이크로 렌즈 어레이를 형성한 템플레이트층 구조를 이용함으로써, 질화물 반도체층 간의 반구형의 마이크로 렌즈 어레이 패턴이 사파이어 등 기판에 형성된 패턴들 사이에서 생성되는 결함들의 상부로의 확장을 차단하여 질화물 반도체층의 결정성을 향상시키고, 이중 또는 다중 렌즈의 기능에 의해 광 추출효과를 향상시킬 수 있는 질화물 반도체 에피 구조의 반도체 소자용 기판 및 템플레이트 제조 방법에 관한 것이다.

Description

광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법{Method for Manufacturing Substrate and Template of Nitride Semiconductor Epitaxial Structure Based on Improved Light-Extraction Technology}
본 발명은 질화물 반도체 에피 구조의 반도체 소자용 기판 제조 방법에 관한 것으로서, 특히, 사파이어 등 기판을 반구형의 마이크로 렌즈 어레이로 패턴(예, hemispherically patterned sapphire substrate(HPSS))하거나 사파이어 등 기판 위에 산화막(예, SiO2) 등으로 반구형의 마이크로 렌즈 어레이 패턴을 형성한 후 질화물 반도체층을 형성하되 질화물 반도체층 간에 적어도 1회 이상 더 산화막(예, SiO2) 등으로 반구형의 마이크로 렌즈 어레이를 형성한 템플레이트층 구조를 이용함으로써, 질화물 반도체층 간의 반구형의 마이크로 렌즈 어레이 패턴이 사파이어 등 기판에 형성된 패턴들 사이에서 생성되는 결함들의 상부로의 확장을 차단하여 질화물 반도체층의 결정성을 향상시키고, 이중 또는 다중 렌즈의 기능에 의해 광 추출효과를 향상시킬 수 있는 질화물 반도체 에피 구조의 반도체 소자용 기판 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다.
그러나, 통상적으로 사파이어 기판에 성장되는 GaN 등의 질화물 반도체 템플레이트층은 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함이 존재하고, 이러한 결정 결함은 그 위에 재성장되는 질화물 반도체층에도 영향을 미쳐, 분극장(polarization field) 형성으로 인한 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되거나, 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄 수도 있고, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 사파이어 등 기판을 반구형의 마이크로 렌즈 어레이로 패턴(예, hemispherically patterned sapphire substrate(HPSS))하거나 사파이어 등 기판 위에 산화막(예, SiO2) 등으로 반구형의 마이크로 렌즈 어레이 패턴을 형성한 후 질화물 반도체층을 형성하되 질화물 반도체층 간에 적어도 1회 이상 더 산화막(예, SiO2) 등으로 반구형의 마이크로 렌즈 어레이를 형성한 템플레이트층 구조를 갖는 질화물 반도체 에피 구조의 반도체 소자용 기판 제조 방법을 제공하는 데 있다.
또한, 이와 같은 템플레이트층 구조를 반도체 소자(예, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등)에 이용함으로써, 질화물 반도체층 간의 반구형의 마이크로 렌즈 어레이 패턴이 사파이어 등 기판에 형성된 패턴들 사이에서 생성되는 결함들의 상부로의 확장을 차단하여 질화물 반도체층의 결정성을 향상시키고, 이중 또는 다중 렌즈의 기능에 의해 광 추출효과를 향상시킬 수 있는 질화물 반도체 에피 구조의 반도체 소자용 기판 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른, 반도체 소자는, 기판 위의 템플레이트층 상에 형성되는 반도체 소자로서, 상기 템플레이트층은, 상기 기판의 식각으로 상기 기판에 형성되거나 부도체 물질로 상기 기판 상에 형성된 제1마이크로 렌즈 어레이 패턴, 및 상기 제1마이크로 렌즈 어레이 패턴 위에 형성된 복수의 질화물 반도체층들을 포함하고, 상기 복수의 질화물 반도체층들 사이에 부도체 물질로 형성된 제2 마이크로 렌즈 어레이 패턴을 포함하며, 상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 위치가 일치 하거나 혹은 엇갈리게 형성된다.
상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들이, 상기 제1마이크로 렌즈 어레이 패턴이 형성된 상기 기판 상에 질화물 반도체층의 형성 시에 상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들 사이에서 생성되는 질화물 반도체층 결함들의 상부로의 확장을 차단하여 상기 제2마이크로 렌즈 어레이 패턴 위로 형성되는 질화물 반도체층의 결정성을 향상시키고, 상기 제1마이크로 렌즈 어레이 패턴과 상기 제2마이크로 렌즈 어레이 패턴이 렌즈 기능으로 광 추출효과를 향상시킬 수 있다.
상기 복수의 질화물 반도체층들은 3개층 이상으로 이루어질 수 있고, 상기 복수의 질화물 반도체층들의 각 2개층 사이의 반구형 패턴들 간의 위치가 일치 하거나 혹은 엇갈리게 형성된 구조를 포함할 수 있다.
상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자, 또는 트랜지스터를 포함하는 전자 소자를 포함한다.
상기 부도체 물질은 실리콘 산화막, 실리콘 질화막, 또는 금속 산화막을 포함할 수 있다.
상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들은 밑바닥이 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형을 포함하는 다각형의 주기적인 배열로 이루어질 수 있다.
상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 주기적인 패턴 간격, 높이, 및 밑바닥 사이즈가 1nm ~10㎛ 일 수 있다.
상기 질화물 반도체층들은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함한다.
상기 질화물 반도체층들은 각각 1nm ~ 10 ㎛ 두께로 형성될 수 있다.
상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함한다.
그리고, 본 발명의 다른 일면에 따른, 반도체 소자용 기판의 제조 방법은, 기판을 식각하여 제1마이크로 렌즈 어레이 패턴을 형성하거나 부도체 물질로 상기 기판 상에 상기 제1마이크로 렌즈 어레이 패턴을 형성하는 단계; 및 상기 제1마이크로 렌즈 어레이 패턴 위에 질화물 반도체층들을 형성하되 상기 질화물 반도체층들 사이에 부도체 물질로 제2 마이크로 렌즈 어레이 패턴을 형성하는 단계를 포함하고, 상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 위치가 일치 하거나 혹은 엇갈리게 형성된 것을 특징으로 한다.
상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들은, 원형, 삼각형, 사각형, 또는 육각형을 포함하는 다각형 패턴을 포함하는 마스크를 이용하여 상기 기판 상에 포토레지스트를 패턴한 후 소정의 온도 범위에서 베이킹을 처리하는 리플로우 공정 후에, ICP(Inductively Coupled Plasma) 또는 RIE(Reactive-ion etching) 방식으로 식각하여 형성될 수 있다.
본 발명에 따른 질화물 반도체 에피 구조의 반도체 소자용 기판 제조 방법에 따르면, 사파이어 등 기판과 질화물 반도체층 간에 형성한 반구형의 마이크로 렌즈 어레이 패턴을 갖는 템플레이트층 구조를 반도체 소자(예, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등)에 이용함으로써, 질화물 반도체층 간의 반구형의 마이크로 렌즈 어레이 패턴이 사파이어 등 기판에 형성된 패턴들 사이에서 생성되는 결함들의 상부로의 확장을 차단하여 질화물 반도체층의 결정성을 향상시키고, 이중 또는 다중 렌즈의 기능에 의해 광 추출효과를 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 질화물 반도체 에피 구조의 템플레이트층을 설명하기 위한 도면이다.
도 2a는 도 1의 기판에 반구형의 마이크로 렌즈 어레이 패턴을 형성하는 공정을 설명하기 위한 도면이다.
도 2b는 도 1의 기판 상에 부도체 물질로 반구형의 마이크로 렌즈 어레이 패턴을 형성하는 공정을 설명하기 위한 도면이다.
도 3은 도 1의 기판과 질화물 반도체층 간에 각각 형성되는 반구형의 마이크로 렌즈 어레이 패턴의 위치 관계를 설명하기 위한 도면이다.
도 4는 도 1의 구조와 기존 구조에서의 각 위치별 발광 강도를 비교하기 위한 이미지이다.
도 5는 도 1의 구조와 기존 구조의 발광 강도를 비교하기 위한 방사 각도별 발광 강도 비교 그래프이다.
도 6은 도 1의 구조와 기존 구조의 발광 강도를 비교하기 위한 파장별 발광 강도 비교 그래프이다.
도 7a와 7b는 도 1의 구조와 기존 구조에서의 결정도를 비교하기 위한 FWHM 비교 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 질화물 반도체 에피 구조의 템플레이트층을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자용 기판(10)은 기판(11) 위에 형성된 템플레이트층을 포함하고, 템플레이트층은 주기적인 반구형 패턴들을 갖는 제1마이크로 렌즈 어레이 패턴(12), 질화물 반도체층(13), 주기적인 반구형 패턴들을 갖는 제2마이크로 렌즈 어레이 패턴(14), 및 질화물 반도체층(15)을 포함한다. 아래에서 자세히 설명하는 바와 같이 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은, 도 3과 같이 서로 엇갈린 위치에 렌즈 어레이를 위한 패턴이 형성된 마스크 패턴을 이용해, 서로 엇갈린 위치에 형성된다. 이와 같이 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들이 서로 엇갈린 위치에 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니며, 경우에 따라서는 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들의 위치가 일치되도록 형성될 수도 있다.
또한, 여기서 질화물 반도체층들은 2개의 층(13, 15)인 것을 예로 들어 설명하지만, 하기하는 바와 같이 질화물 반도체층들은 13, 15 이외에도 더 형성되어 3개층 이상의 질화물 반도체층들로 이루어질 수 있고, 이때에 각 2개의 층 질화물 반도체층들 사이에 제2마이크로 렌즈 어레이 패턴(14)과 유사하게 반구형 패턴들이 형성될 수 있고, 각 2개의 층 질화물 반도체층들 사이에 형성되는 마이크로 렌즈 어레이 패턴의 반구형 패턴들은 서로 엇갈린 위치(또는 반구형 패턴의 위치 일치 가능)에 형성될 수 있다.
이와 같은 템플레이트층을 형성하기 위하여, 먼저, 사파이어 기판, SiC 기판, Si 기판 등 질화물 반도체를 성장할 수 있는 기판(11)을 준비하여, 기판(11)을 식각하여 제1마이크로 렌즈 어레이 패턴(12)을 형성하거나(도 2a 참조) 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)로 기판(11) 상에 제1마이크로 렌즈 어레이 패턴(12)을 형성한다(도 2b 참조).
다음에, 제1마이크로 렌즈 어레이 패턴(12) 위에 질화물 반도체층들(13, 15)을 형성하되 질화물 반도체층들(13, 15) 사이에 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)로 제2 마이크로 렌즈 어레이 패턴(14)을 형성한다. 즉, 제1마이크로 렌즈 어레이 패턴(12) 위에 질화물 반도체층(13)을 형성하고, 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)로 제2 마이크로 렌즈 어레이 패턴(14)을 형성한 후, 그 위에 질화물 반도체층(15)을 더 형성한다. 여기서, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은 서로 엇갈린 위치(또는 반구형 패턴의 위치 일치 가능)에 형성된다.
질화물 반도체층들(13, 15)은 MOCVD(Metal-organic chemical vapor depositon), HVPE(Hydride vapor phase epitaxy) 등의 에피 진공증착 방식으로 형성 될 수 있으며, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖는 질화물 반도체층으로 400 내지 1100 ℃ 온도 범위의 어떤 온도에서 1nm ~ 10㎛ 두께로 형성될 수 있고, 무도핑(undoped) GaN층이거나, Mg 등 불순물로 도핑한 p형 도핑된 GaN층일 수도 있으며, Si 등 불순물로 도핑한 n형 도핑된 GaN층일 수도 있다. 예를 들어, 사파이어 기판(11)이 사용되는 경우에, 기판(11) 결정면C-면(예를 들어, (0001)면) 위에 극성(polar) 질화물 반도체층이 형성될 수 있으며, 이외에도 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 해당 결정면 위에 위와 같은 비극성 또는 반극성 질화물 반도체층을 형성할 수도 있다.
도 2a는 도 1의 기판(11)에 반구형의 마이크로 렌즈 어레이 패턴(12)을 형성하는 공정을 설명하기 위한 도면이다.
도 2a와 같이, 먼저, 사파이어 기판, SiC 기판, Si 기판 등의 기판(11)을 준비하고(S10), 포토리소그래피 공정을 위하여 렌즈 어레이를 위한 패턴(예, 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형을 포함하는 다각형 패턴)이 포함된 제1마스크(도 3의 51 참조)를 이용하여 기판(11) 상에 포토레지스트(PR)를 패턴한 후(S11), 소정의 온도 범위(예, 150~250℃)에서 베이킹을 처리하는 리플로우(reflow) 공정(S11)으로 포토레지스트(PR)를 반구형으로 변형한 후에, ICP(Inductively Coupled Plasma) 또는 RIE(Reactive-ion etching) 방식으로 식각하며(S12), 남아있는 포토레지스트(PR)를 제거함으로써 기판(11)에 형성된 반구형의 마이크로 렌즈 어레이 패턴(예, hemispherically patterned sapphire substrate(HPSS))(12)이 획득될 수 있다(S13).
도 2b는 도 1의 기판 상에 부도체 물질로 반구형의 마이크로 렌즈 어레이 패턴(12)을 형성하는 공정을 설명하기 위한 도면이다.
도 2b와 같이, 먼저, 사파이어 기판, SiC 기판, Si 기판 등의 기판(11)을 준비하여 1nm ~ 10 ㎛ 두께로 MOCVD, HVPE 등의 에피 증착 장비를 이용하여 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)을 형성하고(S20), 포토리소그래피 공정을 위하여 렌즈 어레이를 위한 패턴(예, 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형을 포함하는 다각형 패턴)이 포함된 제1마스크(도 3의 51 참조)를 이용하여 기판(11) 상에 포토레지스트(PR)를 패턴한 후(S21), 소정의 온도 범위(예, 150~250℃)에서 베이킹을 처리하는 리플로우(reflow) 공정으로 포토레지스트(PR)를 반구형으로 변형한 후에, ICP(Inductively Coupled Plasma) 또는 RIE(Reactive-ion etching) 방식으로 식각하며(S22), 남아있는 포토레지스트(PR)를 제거함으로써 기판(11) 상에 형성된 반구형의 마이크로 렌즈 어레이 패턴(예, hemispherically patterned SiO2 (HP- SiO2))(12)이 획득될 수 있다(S23).
이와 같은 도 2a 또는 도 2b의 공정 방식에 따라, 제1 마이크로 렌즈 어레이 패턴(12)은 밑바닥이 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형 등의 다각형으로 이루어지고, 반구형의 포토레지스트(PR)가 형성된 상태에서 ICP 식각이 이루어졌으므로 제1 마이크로 렌즈 어레이 패턴(12)의 각 패턴의 형상도 중심이 두껍고 에지쪽은 얇은 반구형의 렌즈 형상을 갖게 된다. 제1 마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들의 주기적인 패턴 간격, 높이, 및 밑바닥 사이즈(직경 또는 길이)가 1nm ~ 10 ㎛ 일 수 있다.
한편, 제1마이크로 렌즈 어레이 패턴(12) 위에 질화물 반도체층(13)을 형성하고, 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)로 제2 마이크로 렌즈 어레이 패턴(14)을 형성하는 과정에서도, 도 2b와 유사하게 진행될 수 있다.
즉, 제1마이크로 렌즈 어레이 패턴(12)과 질화물 반도체층(13)이 형성된 기판(11) 상에, 1nm ~ 10 ㎛ 두께로 MOCVD, HVPE 등의 에피 증착 장비를 이용하여 부도체 물질(예, 실리콘 산화막 SiO2, 실리콘 질화막 SiNx, 또는 금속 산화막 MgO 등)을 형성하고, 포토리소그래피 공정을 위하여 렌즈 어레이를 위한 패턴(예, 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형을 포함하는 다각형 패턴)이 포함된 제2마스크(도 3의 52 참조)를 이용하여 기판(11) 상에 포토레지스트(PR)를 패턴한 후, 소정의 온도 범위(예, 150~250℃)에서 베이킹을 처리하는 리플로우(reflow) 공정으로 포토레지스트(PR)를 반구형으로 변형한 후에, ICP(Inductively Coupled Plasma) 또는 RIE(Reactive-ion etching) 방식으로 식각하며, 남아있는 포토레지스트(PR)를 제거함으로써 기판(11) 상에 형성된 반구형의 마이크로 렌즈 어레이 패턴(예, hemispherically patterned SiO2 (HP- SiO2))(14)이 획득될 수 있다.
이와 같은 제2 마이크로 렌즈 어레이 패턴(14)도 밑바닥이 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형 등의 다각형으로 이루어지고, 제2 마이크로 렌즈 어레이 패턴(14)의 각 패턴의 형상도 중심이 두껍고 에지쪽은 얇은 반구형의 렌즈 형상을 갖게 된다. 제2 마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들의 주기적인 패턴 간격, 높이, 및 밑바닥 사이즈(직경 또는 길이)가 1nm ~ 10 ㎛일 수 있다.
이와 같이 제조되는 본 발명의 일실시예에 따른 반도체 소자용 기판(10)은, 템플레이트층에 기판(11)의 식각으로 기판(11)에 형성되거나 부도체 물질로 기판(11) 상에 형성된 제1마이크로 렌즈 어레이 패턴(12), 및 제1마이크로 렌즈 어레이 패턴(12) 위에 형성된 복수의 질화물 반도체층들(13, 15)을 포함하고, 복수의 질화물 반도체층들(13, 15) 사이에 부도체 물질로 형성된 제2 마이크로 렌즈 어레이 패턴(14)을 포함한다.
이때, 도 3과 같은 포토 마스크의 사용으로, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은 서로 엇갈린 위치(또는 반구형 패턴의 위치 일치 가능)에 형성된다.
즉, 예를 들어, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들의 위치가 서로 엇갈리게 형성되는 경우에, 제1마이크로 렌즈 어레이 패턴(12)을 형성하기 위한 제1마스크(51)와 제2마이크로 렌즈 어레이 패턴(14)을 형성하기 위한 제2마스크(52)는 서로 엇갈린 위치에 음영(또는 투명) 패턴을 갖는다. 예를 들어, 마이크로 렌즈 어레이 패턴 형성을 위하여 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형 등의 다각형 패턴이 제1마스크(51)와 제2마스크(52)에 주기적으로 형성될 수 있으며, 제1마스크(51)와 제2마스크(52)의 수직 정렬 시 대응 위치에는 서로 음영(또는 투명)이 반대인 패턴이 형성된다. 예를 들어, 수직 정렬 시 제1마스크(51)의 다각형의 음영(또는 투명) 패턴들 사이의 영역에 제2마스크(52)의 다각형의 음영(또는 투명) 패턴들이 위치하게 된다.
위에서도 기술한 바와 같이, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들의 위치가 일치되도록 형성하기 위하여는, 제1마스크(51)와 제2마스크(52)의 수직 정렬 시 다각형 등의 음영(또는 투명) 패턴들이 서로 대응되는 같은 패턴을 갖도록 함으로써 가능하다.
위에서도 기술한 바와 같이, 질화물 반도체층들은 2개의 층(13, 15)인 것을 예로 들었으나, 질화물 반도체층들은 13, 15 이외에도 더 형성되어 3개층 이상의 질화물 반도체층들로 이루어질 수 있고, 이때에 각 2개의 질화물 반도체층들 사이에 제2마이크로 렌즈 어레이 패턴(14)과 유사하게 반구형 패턴들이 형성될 수 있고, 위와 같은 방법으로 각 2개의 질화물 반도체층들 사이에 형성되는 마이크로 렌즈 어레이 패턴의 반구형 패턴들 간(서로 다른 층의 패턴들 사이)의 위치가 일치 하거나 혹은 엇갈리게 형성될 수 있다.
한편, 이와 같이, 제1마스크(51)와 제2마스크(52)의 서로 엇갈린 위치의 음영(또는 투명)을 이용하고, 리플로우 공정과 ICP 또는 RIE 식각을 통해, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은 서로 위치가 일치하거나 혹은 엇갈린 위치에 형성될 수 있으며, 이에 따라, 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은, 제1마이크로 렌즈 어레이 패턴(12)이 형성된 기판(11) 상에 질화물 반도체층(15)의 형성 시에 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 사이에서 생성되는 질화물 반도체층(13) 결함들의 상부로의 확장을 차단할 수 있다. 이는 제2마이크로 렌즈 어레이 패턴(14) 위로 형성되는 질화물 반도체층(15)의 결정성을 향상시키고, 뿐만 아니라 제1마이크로 렌즈 어레이 패턴(12)과 제2마이크로 렌즈 어레이 패턴(14)이 렌즈 기능으로 광 추출효과를 향상시킬 수 있게 된다. 마이크로 렌즈 어레이 패턴(12, 14)은 빛의 반사를 높여 광 추출효과를 향상시킬 수 있다.
즉, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 위로 질화물 반도체층(13)을 형성하는 동안, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 질화물 반도체층(13) 간의 격자 상수 차이 또는 공간적으로 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 위와 기판(11) 바닥면 상의 공간 분포 차이와, 접촉하는 물질간의 열팽창계수 차이 등에 따라, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 사이의 기판(11) 바닥면 위로는 상대적으로 선 결함, 면 결함 등의 결정 결함이 많은 질화물 반도체층이 성장될 수 있다. 질화물 반도체층(13)의 에피 성장 동안 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 위로는 비교적 결함이 적은 질화물 반도체층이 성장될 수 있다.
따라서, 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 엇갈린 위치에 형성된 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들은, 이와 같이 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들 사이에서 생성되는 질화물 반도체층(13) 결함들의 상부로의 확장을 차단할 수 있다. 이는 제2마이크로 렌즈 어레이 패턴(14) 위로 형성되는 질화물 반도체층(15)의 결정성을 향상시키게 된다. 즉, 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들 사이(즉, 제1마이크로 렌즈 어레이 패턴(12)의 위)로 비교적 결함이 적은 질화물 반도체층(15)의 형성되며, 또한 질화물 반도체층(13) 결함들의 상부로의 확장을 차단하는 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들 위로도 결함이 적은 질화물 반도체층(15)의 형성된다. 특히, 이와 같은 효과는 도 2a와 같이 기판(11) 자체를 식각하여 제1마이크로 렌즈 어레이 패턴(12)을 형성한 경우에 더 향상될 수도 있다.
이와 같이, 질화물 반도체층들(13, 15) 사이에서 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 서로 엇갈린 위치에 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들을 갖는 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)에 대한, 발광 강도, 결정도 등의 측정 또는 시뮬레이션 결과가 도 4 내지 도 7에 도시되어 있다.
도 4는 도 1의 구조와 기존 구조에서의 각 위치별 발광 강도를 비교하기 위한 이미지이다.
도 4와 같이 일정 위치에 기판을 놓고 레이저 등 광을 조사하여 발광 강도를 비교한 결과, 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)에서는 420과 같이 밝게 나타나는 부분이 많으며, 기존의 제2마이크로 렌즈 어레이 패턴(14)이 없는 구조에서는 410과 같이 밝은 영역이 상대적으로 적게 나타남을 확인하였다. 이는 면 발광 강도로 환산하여 약 2.8배 증가 효과를 보인 것이다.
도 5는 도 1의 구조와 기존 구조의 발광 강도를 비교하기 위한 방사 각도별 발광 강도 비교 그래프이다. 도 5와 같이 일정 위치에 기판을 놓고 레이저 등 광을 조사하여 발광 강도를 비교한 결과, 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)의 발광 강도(520)가 기존의 제2마이크로 렌즈 어레이 패턴(14)이 없는 구조의 발광 강도(510) 보다 각 방사 각도에서 높게 나타나며, 특히, 0도(수직위치)에서 약 23% 증가를 보였다.
도 6은 도 1의 구조와 기존 구조의 발광 강도를 비교하기 위한 파장별 발광 강도 비교 그래프이다. 도 6과 같이 일정 거리에 기판을 놓고 레이저 등 광을 조사하여 발광 강도를 비교한 결과, 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)의 발광 강도(620)가 기존의 제2마이크로 렌즈 어레이 패턴(14)이 없는 구조의 발광 강도(610) 보다 일정 파장대에서 높게 나타나며, 특히, 피크치가 약 116% 증가를 보였다.
도 7a와 7b는 도 1의 구조와 기존 구조에서의 결정도를 비교하기 위한 FWHM 비교 그래프이다.
도 7a와 같이, 일정 거리에 기판을 놓고 레이저 등 광을 조사하여 C-축 대한 각도별 발광 강도를 통한 FWHM(Full-width at half maximum)(반치폭) 비교 결과, 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)(예, 사파이어 기판에 템플레이트층 형성)에서는 발광 강도(720)에서 구한 그 반치폭(663)이 기존의 제2마이크로 렌즈 어레이 패턴(14)이 없는 구조에서의 발광 강도(710)에서 구한 반치폭(794) 보다 약 20% 감소되었으므로, 결정성이 향상되었음을 나타낸다.
또한, 도 7b와 같이, 일정 거리에 기판을 놓고 레이저 등 광을 조사하여 M-축 대한 각도별 발광 강도를 통한 FWHM(Full-width at half maximum)(반치폭) 비교 결과, 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10)(예, 사파이어 기판에 템플레이트층 형성)에서는 발광 강도(740)에서 구한 그 반치폭(846)이 기존의 제2마이크로 렌즈 어레이 패턴(14)이 없는 구조에서의 발광 강도(730)에서 구한 반치폭(1013) 보다 약 20% 감소되었으므로, 결정성이 향상되었음을 나타낸다.
이하 도 8을 참조하여, 위와 같이 질화물 반도체층들(13, 15) 사이에서 제1마이크로 렌즈 어레이 패턴(12)의 반구형 패턴들과 서로 엇갈린 위치에 제2마이크로 렌즈 어레이 패턴(14)의 반구형 패턴들을 갖는 본 발명의 템플레이트층이 포함된 반도체 소자용 기판(10) 상에 발광 다이오드(LED) 층(130)을 형성하는 구조를 한 실시예로서 설명한다.
도 8과 같이, 본 발명의 일실시예에 따른 반도체 광소자(100)는 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다.
예를 들어, 사파이어 기판(110) 상에 형성된 템플레이트층(template layer)(120)은 도 1의 기판(11) 상에 형성된 템플레이트층(12~15)에 해당하며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 8과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.
n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.
활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 양자 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다.
MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 양자우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge,　Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.
p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.
n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다.
위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도8과 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 일반 다이오드 또는 트랜지스터 등 기타 반도체 전자 소자가 형성될 수도 있으며, 도 1과 같이 형성된 템플레이트층에 의해 결정 결함 감소와 렌즈 효과에 따라 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (12)

  1. 기판 위의 템플레이트층 상에 형성되는 반도체 소자로서,
    상기 템플레이트층은, 상기 기판의 식각으로 상기 기판에 형성되거나 부도체 물질로 상기 기판 상에 형성된 제1마이크로 렌즈 어레이 패턴, 및 상기 제1마이크로 렌즈 어레이 패턴 위에 형성된 복수의 질화물 반도체층들을 포함하고, 상기 복수의 질화물 반도체층들 사이에 부도체 물질로 형성된 제2 마이크로 렌즈 어레이 패턴을 포함하며,
    상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 위치가 일치 하거나 혹은 엇갈리게 형성된 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들이, 상기 제1마이크로 렌즈 어레이 패턴이 형성된 상기 기판 상에 질화물 반도체층의 형성 시에 상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들 사이에서 생성되는 질화물 반도체층 결함들의 상부로의 확장을 차단하여 상기 제2마이크로 렌즈 어레이 패턴 위로 형성되는 질화물 반도체층의 결정성을 향상시키고,
    상기 제1마이크로 렌즈 어레이 패턴과 상기 제2마이크로 렌즈 어레이 패턴이 렌즈 기능으로 광 추출효과를 향상시키기 위한 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    상기 복수의 질화물 반도체층들은 3개층 이상으로 이루어지고,
    상기 복수의 질화물 반도체층들의 각 2개층 사이의 반구형 패턴들 간의 위치가 일치 하거나 혹은 엇갈리게 형성된 구조를 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자, 또는 트랜지스터를 포함하는 전자 소자를 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서,
    상기 부도체 물질은 실리콘 산화막, 실리콘 질화막, 또는 금속 산화막을 포함하는 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들은 밑바닥이 원형, 삼각형, 스트라이프(stripe) 형태를 포함하는 사각형, 또는 육각형을 포함하는 다각형의 주기적인 배열로 이루어진 것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서,
    상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 주기적인 패턴 간격, 높이, 및 밑바닥 사이즈가 1nm ~ 10 ㎛ 인 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 질화물 반도체층들은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제8항에 있어서,
    상기 질화물 반도체층들은 각각 1nm ~ 10 ㎛ 두께로 형성되는 것을 특징으로 하는 반도체 소자.
  10. 제1항에 있어서,
    상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함하는 것을 특징으로 하는 반도체 소자.
  11. 기판을 식각하여 제1마이크로 렌즈 어레이 패턴을 형성하거나 부도체 물질로 상기 기판 상에 상기 제1마이크로 렌즈 어레이 패턴을 형성하는 단계; 및
    상기 제1마이크로 렌즈 어레이 패턴 위에 질화물 반도체층들을 형성하되 상기 질화물 반도체층들 사이에 부도체 물질로 제2 마이크로 렌즈 어레이 패턴을 형성하는 단계를 포함하고,
    상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들의 위치가 일치 하거나 혹은 엇갈리게 형성된 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 제1마이크로 렌즈 어레이 패턴의 반구형 패턴들과 상기 제2마이크로 렌즈 어레이 패턴의 반구형 패턴들은, 원형, 삼각형, 사각형, 또는 육각형을 포함하는 다각형 패턴을 포함하는 마스크를 이용하여 상기 기판 상에 포토레지스트를 패턴한 후 소정의 온도 범위에서 베이킹을 처리하는 리플로우 공정 후에, ICP(Inductively Coupled Plasma) 또는 RIE(Reactive-ion etching) 방식으로 식각하여 형성되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
KR1020120091088A 2012-08-21 2012-08-21 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법 KR101394565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120091088A KR101394565B1 (ko) 2012-08-21 2012-08-21 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091088A KR101394565B1 (ko) 2012-08-21 2012-08-21 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법

Publications (2)

Publication Number Publication Date
KR20140025045A true KR20140025045A (ko) 2014-03-04
KR101394565B1 KR101394565B1 (ko) 2014-05-14

Family

ID=50640380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091088A KR101394565B1 (ko) 2012-08-21 2012-08-21 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법

Country Status (1)

Country Link
KR (1) KR101394565B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160006963A (ko) * 2014-07-10 2016-01-20 주식회사 헥사솔루션 반도체 적층 구조 및 그 형성 방법
WO2021185329A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 μLED芯片、μLED基板及制备方法、EL检测方法及装置
CN113871524A (zh) * 2021-08-30 2021-12-31 广东工业大学 一种led器件封装材料及其制备方法和应用
CN114050172A (zh) * 2021-05-10 2022-02-15 友达光电股份有限公司 发光装置和巨量转移发光芯片的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160006963A (ko) * 2014-07-10 2016-01-20 주식회사 헥사솔루션 반도체 적층 구조 및 그 형성 방법
WO2021185329A1 (zh) * 2020-03-19 2021-09-23 京东方科技集团股份有限公司 μLED芯片、μLED基板及制备方法、EL检测方法及装置
CN114050172A (zh) * 2021-05-10 2022-02-15 友达光电股份有限公司 发光装置和巨量转移发光芯片的方法
CN113871524A (zh) * 2021-08-30 2021-12-31 广东工业大学 一种led器件封装材料及其制备方法和应用

Also Published As

Publication number Publication date
KR101394565B1 (ko) 2014-05-14

Similar Documents

Publication Publication Date Title
KR101473288B1 (ko) 발광 다이오드 디스플레이 및 그 제조 방법
KR101118268B1 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
US20120223289A1 (en) Light-emitting diode display and method of producing the same
KR101125395B1 (ko) 발광소자 및 그 제조방법
US8704227B2 (en) Light emitting diode and fabrication method thereof
KR101394565B1 (ko) 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
KR101737981B1 (ko) 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
KR101490174B1 (ko) 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법
TW202221938A (zh) Ｌｅｄ及製造方法
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US20140011311A1 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR20150043748A (ko) 반도체 소자의 패턴 형성 방법
TW202211498A (zh) Led裝置及製造方法
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법
KR101126961B1 (ko) 발광다이오드 및 이의 제조방법
KR20100054594A (ko) 질화물 반도체 발광소자 및 그 제조방법
WO2021248415A1 (zh) 半导体结构及其制作方法
KR101148758B1 (ko) 발광다이오드 및 이의 제조방법
KR20110114183A (ko) 희생층을 구비한 발광다이오드 및 그 제조방법
KR20070093271A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100616632B1 (ko) 질화물계 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190423

Year of fee payment: 6

R401 Registration of restoration