KR20140020212A - 펄스 게이트 드라이버 - Google Patents

펄스 게이트 드라이버 Download PDF

Info

Publication number
KR20140020212A
KR20140020212A KR1020130094352A KR20130094352A KR20140020212A KR 20140020212 A KR20140020212 A KR 20140020212A KR 1020130094352 A KR1020130094352 A KR 1020130094352A KR 20130094352 A KR20130094352 A KR 20130094352A KR 20140020212 A KR20140020212 A KR 20140020212A
Authority
KR
South Korea
Prior art keywords
switch
gate
adaptive
signal
controller
Prior art date
Application number
KR1020130094352A
Other languages
English (en)
Inventor
알프레드 헤세네르
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20140020212A publication Critical patent/KR20140020212A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 스위치의 게이트를 구동하기 위한 게이트 드라이버 및 이러한 게이트 드라이버를 포함하는 고전력 부하를 스위칭하는 시스템에 관련된다. 게이트 드라이버는, 제어 신호를 수신하도록 구성된 제어 입력과, 스위치를 구동하기 위해 스위치의 게이트에 공급될 증폭된 출력 신호를 제공하도록 구성된 출력을 포함한다. 또한, 게이트 드라이버는, 적응적 증분기(adaptive incrementer) 및 룩업 테이블을 포함하는 컨트롤러를 포함한다. 컨트롤러는 제어 입력과 출력 사이에 접속되며, 제어 신호의 특성에 따라 변화되는 적응적 펄스 트레인(adaptive pulse train)을 발생하도록 구성된다. 적응적 증분기는 일련의 숫자를 발생하도록 구성되며, 그 숫자의 값에 의해 스위치의 슬루 레이트(slew rate)가 설정될 수 있게 되며, 룩업 테이블은, 상기한 일련의 숫자가 공급되고, 스위치의 슬루 레이트를 제어하기 위해 적응적 증분기에 의해 발생된 숫자를 출력 신호의 듀티 사이클을 나타내는 값과 연계시키도록 구성된다. 이것은 스위치가 다양한 중간 레벨로 구동(비례 구동)될 수 있게 하며, 또한 제어 입력 신호를 변화시킴으로써 비정상적인 시스템 상태의 경우에 게이트 구동 조건이 적응되도록 한다. 제어 입력 신호에 대한 적응적 응답 또한 게이트 드라이버를 형성하는 회로 부품의 어떠한 것도 교체할 필요 없이 스위치의 슬루 레이트가 변화될 수 있도록 하므로, 스위치의 완전한 적응적 타이밍을 인에이블시킬 수 있다. 더욱이, 게이트 전류가 적응적으로 제공되기 때문에, 게이트 전류의 전달이 비교적 낮은 전력 소비를 야기한다.

Description

펄스 게이트 드라이버{PULSED GATE DRIVER}
본 출원에 개시된 장치 및 시스템은 스위치의 게이트를 구동하기 위한 펄스 게이트 드라이버에 관한 것으로, 보다 구체적으로는 고전력 애플리케이션에 사용되는 스위치에 관한 것이다.
게이트 드라이버는 전력 MOSFET, IGBT, 바이폴라 트랜지스터(BJT)와 같은 고전력 애플리케이션에 사용되는 스위치를 구동하기 위해 이용된다.
게이트 드라이버는, 근본적으로, 컨트롤러 집적회로로부터의 저전력 입력을 받아들이고, 전력 스위치를 위한 적합한 고전력 게이트 구동을 발생하는 전력 증폭기이다.
미국 특허 제6,326,819 B1호는 각각 포지티브 및 네거티브 전력 소스로부터 IGBT의 게이트에의 전기 전류의 흐름을 제어하기 위해 2개의 스위치를 포함하는 전류 버퍼를 이용하는 이러한 게이트 드라이버를 개시하고 있다. 스위치를 ON 상태와 OFF 상태 사이에서 제어하기 위해 제어 회로가 제공된다.
미국 특허 제6,275,093 B1호는 IGBT 게이트 드라이버 회로를 개시하고 있으며, 이 회로는 턴온된 IGBT의 콜렉터-에미터 전압이 사전에 설정된 레벨 위로 증가할 때를 검지하여 단락 회로와 같은 장애 상태를 나타내주는 수단을 포함한다. 콜렉터-에미터 전압의 이러한 증가를 감지하고, IGBT를 2개의 단계로 턴오프시킴으로써 응답하도록 구성된 아날로그 회로가 제공된다. 먼저, IGBT를 통해 흐르는 전류를 감소시키기 위해, 여전히 IGBT의 문턱(턴온된) 전압보다 높은 레벨로 게이트 전압이 감소된다. 그리고나서, IGBT가 완전하게 턴오프될 때까지 게이트 전압이 점차적으로 감소된다.
단락 회로에 응답하여 수행된 셧오프 작동 동안 스위칭 전압 트랜션트(transient)가 IGBT에 손상을 입히는 것을 방지하기 위한 게이트 드라이버 회로를 설명하고 있는 미국 특허 제5,559,656호에는 유사한 회로가 개시되어 있다. 단락 회로 상태가 감지될 때에 IGBT의 게이트 전압의 강하율(rate of fall)을 감소시키도록 구성된 아날로그 회로가 개시되어 있다.
미국 특허 공개 번호 2008/0290911 A1호는 전력 MOSFET를 완전 온 상태(fully-on condition)와 완전 오프 상태(fully-off condition) 사이에서 스위칭하지 않고 MOSFET를 완전 온 상태와 저전류 상태 사이에서 스위칭하도록 구성된 게이트 드라이버를 개시하고 있다. 저전류 상태에서의 전력 MOSFET의 전류의 크기가 정확하게 되도록 하기 위해 피드백 회로가 이용될 수도 있다.
미국 특허 공개 번호 2007/0200613 A1에 개시된 게이트 드라이버는, 전력 반도체 스위칭 장치의 게이트 전극에 구동 신호를 인가하는 구동 회로와, 전력 반도체 스위칭 장치의 전류 흐름을 측정하는 측정 유닛을 포함한다. 구동 회로는 전력 반도체 스위칭 장치를 통해 흐르는 전류의 검지된 값에 기초하여 게이트 전압을 조절하도록 구성된다.
마지막으로, 미국 특허 공개 번호 2008/0012622 A1호는 전력 스위치의 게이트 전압을 제어함으로써 전력 스위치를 턴온 및 턴오프할 수 있는 전력 스위치용 게이트 드라이버를 개시하고 있다. 구체적으로, 제1 주기에서는, 스위치의 게이트 전압이 제1 레벨로 구동되어, 스위치를 폐쇄 상태로 할 수 있다. 제2 주기에서는, 스위치의 게이트 전압이 전압 소스와 분리되지만, 게이트 전압이 스위치를 폐쇄 상태로 유지하기에 충분히 높게 유지된다. 제3 주기에서는, 스위치의 게이트가 그라운드에 접속되어, 게이트 전압을 로우(low)로 풀링하고, 스위치를 개방 상태로 한다. 게이트 드라이버는 드라이버 로직을 포함할 수 있으며, 이 드라이버 로직이 펄스폭 생성기 프로그래머 및 펄스폭 생성기를 포함한다. 펄스폭 생성기는 전술한 제1, 제2 및 제3 주기가 연속적으로 반복되도록 하여, 스위치를 펄스의 주파수에 역으로 관련되는 간격으로 반복적으로 폐쇄 및 개방한다. 게이트 드라이버는 또한 스위치가 개방 또는 폐쇄되는 동안 주기의 길이를 조절하기 위해 드라이버 로직에 연결된 피드백 루프를 추가로 포함할 수 있다.
미국 특허 제5,689,394 A는 트랜지스터 장애 상태에 대한 게이트 전압 변조를 설명하고 있다. 컨트롤러가 게이트 드라이버에 명령 신호를 제공하고, 전력 장치를 점차적으로 오프로 스위칭하기 위해 게이트 드라이버로부터 비교기 신호를 수신할 때에 명령 신호를 펄스폭 변조할 수 있다. 일구현예에서, 컨트롤러는 온/오프 스위칭 신호를 전송할 수 있는 로직 게이트 어레이와 같은 로직 장치를 포함하며, 명령 신호가 "오프" 간격 동안 전송된다. 전력 장치의 출력들 간의 전압이 명령 신호 간격 동안 포화 레벨에 접근하는 경우, 컨트롤러는 게이트 드라이버에 전송된 명령 신호를 변조할 수 있는 펄스폭 변조기를 포함한다. 전압은 게이트 드라이버에 대한 전압의 온/오프 스위칭을 위한 적합한 펄스폭 변조를 선택함으로써 제어될 수 있다.
전력 반도체 스위치에 대한 드라이버가 DE 20 2010 015 965 U1에 개시되어 있다. 이 드라이버는 전력 반도체 스위치의 스위칭 입력의 커플링을 위한 스위칭 출력을 포함한다. 더욱이, 이 드라이버는 논리적 스위칭 신호를 위한 로직 입력과 로직 스위치 신호를 전력 신호로 변환하는 컨버터를 포함한다. 전력 신호는 사전에 설정 가능한 듀티 사이클을 갖는 펄스폭 변조된 신호이며, 유도율(inductivity)을 통해 컨버터로부터 개시되는 스위칭 출력에 공급된다. 이에 의해, 전력 신호의 듀티 사이클은 변경 가능하게 될 수 있다. 스위칭 이벤트 동안 듀티 사이클을 변화시킴으로써, 각각 접속된 전력 반도체에 대해 또는 심지어는 개별 스위칭 이벤트에 대해 특정한 로딩/언로딩 곡선이 설정될 수 있다. 필요한 경우, 컨버터는 컨버터에 대한 다양한 값 또는 듀티 사이클을 저장할 수 있는 메모리를 포함할 수 있다. 메모리는 예컨대, 드라이버를 커스토머(customer)에 전달한 후, 임의로 조절 가능한 또는 프로그래밍 가능한 듀티 사이클이 커스토머에 의해 프로그래밍될 수 있도록, 프로그래밍 가능하다. 이에 의해 고정된 듀티 사이클이 사전에 설정되며, 이것은 필요한 경우 스위칭될 수 있다.
종래 기술로 공지되어 있는 게이트 드라이버는 여러 가지의 한계 또는 단점을 갖는다. 스위치의 슬루 레이트(slew rate)(또한 "턴온 속도" 또는 "턴오프 속도"로서 지칭되는 경우도 있음)가 작동 동안에는 적응적으로(adaptively) 변경될 수 없다. 이것은 스위치의 적응적 타이밍(adaptive timing)이 가능하지 않다는 것을 의미한다.
다수의 공지의 게이트 드라이버는 게이트 전류의 전달을 제어하기 위해 저항기 네트워크에 의존하며, 이것은 게이트 전류의 전달 동안 커다란 전력 소비(power dissipation)를 초래한다.
이러한 드라이버는 변경된 파라미터(온도, 부하 변동, 비정상적 작동 조건)에 응답하여 또는 비정상적 시스템 상태(예컨대, 단락 회로)의 경우에 스위치의 게이트 전류 또는 베이스 전류를 제어하도록 용이하게 적응될 수 없다.
또한, 스위치의 특정한 슬루 레이트의 유연한 설정 또는 사실상 제한이 없는 개수의 슬루 패턴의 효율적인 구현이 종래 기술에서 설명된 수단에 의해서는 가능하지 않다.
전술한 종래 기술의 문제점들 중의 적어도 하나를 해소하는 게이트 드라이버가 개시된다. 더욱이, 전술한 종래 기술의 문제점들 중의 적어도 하나를 해소하는 고전력 부하를 스위칭하는 시스템이 개시된다.
제1 특징에 따라, 스위치의 게이트를 구동하는 게이트 드라이버가 제공된다. 상기 게이트 드라이버는, 제어 신호를 수신하도록 구성된 제어 입력과, 상기 스위치를 구동하기 위해 상기 스위치의 게이트에 공급될 증폭된 출력 신호를 제공하도록 구성된 출력을 포함한다. 상기 게이트 드라이버는 상기 제어 입력과 상기 출력 사이에 접속되는 컨트롤러를 더 포함하며, 상기 컨트롤러는 상기 제어 신호의 특성에 따라 변화되는 적응적 펄스 트레인(adaptive pulse train)을 발생하도록 구성된다.
이것은 상기 제1 특징의 게이트 드라이버로 하여금 스위치를 ON 또는 OFF를 포함하는 어떠한 사전에 정해진 상태로 구동하도록 할 뿐만 아니라 다양한 중간 레벨에서의 스위치의 비례 구동(proportional drive)을 구현하도록 한다. 더욱이, 게이트 전류가 컨트롤러에 의해 발생된 적응적 펄스 트레인에 좌우되기 때문에, 게이트 전류의 전달이 비교적 낮은 전력 소비를 야기한다. 더욱이, 제1 특징의 게이트 드라이버는 제어 입력 신호를 적응(adapting)시킴으로써 비정상적 시스템 상태의 경우에 게이트 구동 조건을 변경하도록 용이하게 구성될 수 있다.
제1 특징에 따라, 게이트 드라이버의 컨트롤러는 스위치의 슬루 레이트를 조절하기 위해 제어 신호의 특성에 따라 적응적 펄스 트레인을 변화시키도록 구성될 수 있다. 이것은 게이트 드라이버를 형성하는 회로 부품의 어떠한 것도 교체할 필요 없이 스위치의 슬루 레이트가 변화될 수 있도록 한다. 이러한 특징으로, 각각의 슬루 패턴이 특정한 제어 신호에 대응하는, 실질적으로 제한되지 않는 개수의 슬루 패턴을 구현할 수 있으므로, 스위치의 완전한 적응적 타이밍(fully adaptive timing of the switch)을 인에이블시킬 수 있다.
제1 특징의 상기 게이트 드라이버는 피드백 신호를 수신하도록 구성되는 피드백 입력을 더 포함할 수 있다. 이 경우, 상기 컨트롤러는 상기 피드백 신호를 수신하고, 적어도 부분적으로는 상기 피드백 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시킨다. 상기 컨트롤러는 상기 스위치의 포화를 제어하기 위해 또는 상기 스위치의 비례 구동을 인에이블시키기 위해 상기 피드백 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성될 수 있다. 상기 피드백 신호가 상기 스위치의 온도를 나타내는 경우에는, 상기 컨트롤러는 과전류의 경우에 상기 스위치를 턴오프시키기 위해 상기 스위치의 온도에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성될 수 있다.
제1 특징에 따라, 상기 컨트롤러는, 상기 펄스 트레인의 듀티 사이클을 적응시킴으로써 또는 상기 펄스 트레인 내의 펄스의 개수를 적응시킴으로써 상기 적응적 펄스 트레인을 변화시키도록 구성될 수 있다. 이로써, 어떠한 아날로그 회로 부품을 달라지게 하거나 교체할 필요 없이 펄스 트레인을 변화시킴으로써 상기 스위치의 적응적 제어가 구현될 수 있다.
제1 특징에 따라, 상기 컨트롤러는 적응적 펄스 생성기를 더 포함할 수 있다. 제1 특징의 상기 게이트 드라이버는 증폭기를 더 포함할 수 있다. 적응적 펄스 생성기 및/또는 증폭기가 제공되는 경우, 이들 부품은 서로에 대하여 어떠한 순서로도 제공될 수 있다. 특히, 상기 컨트롤러는 증폭되지 않은 펄스 트레인을 발생하도록 구성될 수 있으며, 그 경우에, 상기 증폭기는 상기 증폭되지 않은 펄스 트레인을 수신하고, 증폭된 출력 신호를 발생한다. 이와 달리, 상기 증폭기는 증폭된 신호를 발생하도록 구성될 수도 있으며, 그 경우에, 상기 컨트롤러는 상기 증폭된 신호를 수신하고, 상기 증폭된 출력 신호를 형성하는 상기 적응적 펄스 트레인을 발생하도록 구성될 수 있다.
제2 특징에 따라, 고전력 부하를 스위칭하는 시스템이 제공된다. 상기 시스템은, 게이트, 고전력 부하에 접속된 제1 단자, 및 제2 단자를 포함하는 스위치와, 상기 스위치의 게이트를 구동하기 위한 게이트 드라이버를 포함한다. 상기 게이트 드라이버는 제1 특징으로서 앞에서 설명한 것과 동일한 게이트 드라이버이다.
상기 시스템은 상기 스위치가 ON 또는 OFF와 같은 어떠한 사전에 정해진 상태로 구동되도록 할 뿐만 아니라 다양한 중간 레벨에서 구동(비례 구동)되도록 할 수 있다. 더욱이, 게이트 전류가 컨트롤러에 의해 발생된 펄스 트레인에 따라 적응적으로 제공되기 때문에, 게이트 전류의 전달이 비교적 낮은 전력 소비를 야기한다. 더욱이, 상기 시스템은 제어 입력 신호를 적응시킴으로써 비정상적인 시스템 상태의 경우에 게이트 구동 조건을 변경하도록 용이하게 구성될 수 있다. 제어 입력 신호에 대한 적응적 응답 또한 게이트 드라이버를 형성하는 회로 부품의 어떠한 것도 교체할 필요 없이 스위치의 슬루 레이트가 변화될 수 있도록 한다. 따라서, 각각의 슬루 패턴이 특정한 제어 신호에 대응하는, 실질적으로 제한되지 않는 개수의 슬루 패턴을 구현할 수 있으므로, 스위치의 완전한 적응적 타이밍을 인에이블시킬 수 있다.
제2 특징에 따라, 상기 스위치는 상기 게이트 드라이버의 출력 신호에 응답하여 상기 제1 단자로부터 상기 제2 단자로 게이트 전류를 전도하도록 구성될 수 있으며, 이 경우에, 상기 피드백 신호는 상기 스위치의 게이트 전류를 나타낼 수 있다. 구체적으로, 상기 시스템은 상기 스위치의 게이트 전류의 측정치를 상기 피드백 신호로서 제공하도록 구성된 전류 센서를 더 포함할 수 있다. 이것은 특히 상기 스위치가 바이폴라 트랜지스터(BJT)인 경우에 스위치의 비례 구동이 구현될 수 있도록 한다. 이 특징은 또한 과전류가 검지될 수 있도록 하며, 이로써 상기 게이트 드라이버는 과전류가 회로에 손상을 초래하기 전에 상기 스위치를 안전하게 턴오프시킬 수 있게 된다.
이와 달리, 제2 특징에 따라, 상기 피드백 신호는 상기 스위치의 온도를 나타낼 수 있다. 이 경우, 상기 시스템은 상기 스위치의 온도의 측정치를 상기 피드백 신호로서 제공하도록 구성된 온도 센서를 더 포함할 수 있다. 이 특징은 과전류가 검지될 수 있도록 하며, 이로써 상기 게이트 드라이버는 과전류가 회로에 손상을 초래하기 전에 상기 스위치를 안전하게 턴오프시킬 수 있게 된다.
다른 예에서, 제2 특징에 따라, 상기 피드백 신호는 상기 스위치의 상기 제2 단자에서의 전압을 나타내거나, 상기 스위치의 게이트에서의 전압을 나타내거나, 또는 상기 스위치의 상기 제2 단자에서의 전압에 대한 상기 제1 단자에서의 전압의 비율을 나타낼 수 있다. 이것은 상기 스위치의 다양한 슬루 레이트가 구현될 수 있도록 한다. 또한, 특히 스위치가 바이폴라 트랜지스터(BJT)인 경우에는 비례 구동이 실현될 수 있도록 한다. 더욱이, 이 특징은 과전류가 검지될 수 있도록 하며, 이로써 상기 게이트 드라이버는 과전류가 회로에 손상을 초래하기 전에 상기 스위치를 안전하게 턴오프시킬 수 있게 된다.
상기한 특징의 어떠한 것에서도, 스위치의 게이트를 통해 흐르는 전류를 제어하고 형성하기 위해, 게이트 구동 루프에 존재하는 인덕턴스가 이용될 수 있다. 특히, 스위치가 MOSFET인 경우, 그 출력에서 게이트 드라이버에 의해 발생되는 펄스들은 MOSFET의 게이트 커패시턴스에 의해 통합된다. 스위치가 바이폴라 트랜지스터인 경우, 베이스 전류를 평활화하기 위해 트랜지스터의 베이스 경로에 인덕터가 위치될 수 있다.
상기한 특징의 임의의 특징에 따라, 상기 스위치는, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 절연 게이트 바이폴라 트랜지스터(IGBT), 간략히 바이폴라 트랜지스터로도 지칭될 수 있는 바이폴라 접합 트랜지스터(BJT), 사이리스터(thyristor)로도 지칭되는 실리콘 제어 정류기(SCR), 게이트 턴-오프 사이리스터(GTO), 통합 게이트 정류 사이리스터(integrated gate-commutated thyristor, IGCT), 또는 전력 스위치의 메인 전류에 비하여 작은 전류 또는 전압으로 제어되는 임의의 기타 반도체 전력 스위치이어도 된다.
본 발명의 바람직한 실시예가 아래의 첨부 도면을 참조하여 설명될 것이다.
도 1은 고전력 부하를 스위칭하는 시스템의 개요도이다.
도 2는 제1 실시예에 따른 게이트 드라이버의 개요도이다.
도 3은 종래 기술에 따른 게이트 드라이버의 출력 신호의 타이밍도이다.
도 4는 제1 실시예의 게이트 드라이버의 출력 신호의 타이밍도이다.
도 5는 바이폴라 트랜지스터를 스위치로서 통합하고 있는 도 1에 도시된 시스템의 가능한 구현예의 개요도이다.
도 6은 바이폴라 트랜지스터를 턴온 및 턴오프하는 동작이 예시되어 있는, 도 1에 도시된 시스템에 대응하는 타이밍도이다.
도 7은 도 5에 도시된 것과 유사한 시스템에 대응하는 타이밍도이며, 이 시스템에서는 바이폴라 트랜지스터가 아닌 MOSFET를 스위치로 하고 있고, 이 타이밍도는 MOSFET를 턴온 및 턴오프하는 동작을 예시하고 있다.
도 8은 도 1에 도시된 시스템의 수정예를 예시하는 개요도이다.
도 9는 제2 실시예에 따른 게이트 드라이버의 개요도이다.
도 10은 제2 실시예에 따른 게이트 드라이버를 포함하는 고전력 부하를 스위칭하는 시스템의 개요도이다.
도 11은 제2 실시예에 따른 게이트 드라이버에 의해 구현될 수 있는 한 가지 기능을 예시하는 타이밍도이다.
도 12는 제2 실시예에 따른 게이트 드라이버를 포함하고 또한 바이폴라 트랜지스터를 스위치로 하고 있는 시스템의 다른 가능한 구현예의 개요도이다.
도 13은 제2 실시예에 따른 게이트 드라이버에 의해 구현될 수 있는 또 다른 기능을 예시하는, 도 12에 도시된 시스템에 대응하는 타이밍도이다.
도 1은 고전력 부하(30)를 스위칭하는 시스템을 도시하고 있다. 부하(30)는 부하 전류 IC를 전도하는 스위치(20)를 통해 스위칭된다. 스위치(20)는 또한 스위칭 요소 또는 전력 스위치로서도 지칭될 수 있다. 스위치(20)의 제1 단자는 부하(30)에 접속되고, 스위치(20)의 제2 단자는 그라운드에 접속된다. 스위치(20)의 게이트는 게이트 드라이버(10)에 의해 구동되며, 게이트 드라이버는 외부 컨트롤러로부터 제어 신호 VIN를 수신하고, 증폭된 출력 신호 VD를 생성한다. 게이트 드라이버(10)는 또한 전력 소스 VCC 및 그라운드에 접속된다.
도 2는 도 1에 예시된 게이트 드라이버(10)의 제1 실시예를 도시하고 있다. 게이트 드라이버(10)는 제어 신호 VIN를 수신하는 제어 입력(12)을 포함한다. 제어 신호 VIN은 컨트롤러(40)에 공급되고, 컨트롤러가 제어 신호 VIN의 특성에 좌우되어 변화되는 펄스 트레인을 발생한다. 컨트롤러(40)는 제어 신호 VIN을 디지털 방식으로 처리할 수 있거나, 또는 제어 신호 VIN의 아날로그 정보를 처리하도록 구성될 수 있다.
둘 중 어느 경우에도, 컨트롤러(40)는 제어 신호 VIN에 기초하여 고주파 펄스 트레인을 적응적으로 생성하는 적응적 펄스 생성기(42)를 포함한다. 특히, 적응적 펄스 생성기(42)에 의해 생성된 고주파 펄스 트레인은 일련의 개별 펄스를 포함한다.
제어 신호 VIN에 좌우되어, 고주파 펄스 트레인의 개별 펄스의 듀티 사이클은 0％에서부터 100％까지 변화되 수 있다. 듀티 사이클이 10％이면, 펄스 트레인은 "로우" 전압과 동등한 것이 된다. 듀티 사이클이 100％이면, 펄스 트레인은 일정한 하이 전압과 동등한 것이 된다. 0％와 100％ 사이의 어느 듀티 사이클에 대해서도, 펄스 트레인을 형성하는 개별 펄스는 듀레이션으로도 지칭되는 펄스폭을 가지며, 이 듀레이션에서는 그 주기의 분율(fraction)로서 나타낸 듀티 사이클에 대응하는 각각의 주기의 일부분에 대해서는 신호가 하이이다.
적응적 펄스 생성기(42)에 의해 발생된 단일 펄스 트레인 내의 개별 펄스는 모두 동일한 펄스폭을 가질 수 있거나, 이와 달리 단일 펄스 트레인 내의 펄스들의 듀레이션은 변화될 수도 있다. 더욱이, 적응적 펄스 생성기(42)에 의해 발생된 펄스 트레인 내의 펄스의 개수는 전력 스위치(20)의 더욱 미세한 제어를 허용하기 위해 제어 신호 VIN에 좌우되어 변화될 수도 있다. 이러한 더욱 미세한 제어는 시스템 견고성을 향상시키고 전자기 간섭(EMI)을 감소시키기 위해 예컨대 스위치(20)의 슬루 레이트의 조절 또는 스위칭 속도의 변동의 규정을 포함할 수 있다.
컨트롤러(40)의 출력은 증폭기(44)에 접속되며, 증폭기가 적응적 고주파 펄스 트레인을 수신하고, 증폭된 출력 신호 VD를 생성하고, 이 출력 신호를 게이트 드라이버(10)의 출력(16)에 공급한다. 도 2에 도시된 증폭기(44)는 VCC 및 그라운드에 접속되지만, 바이폴라 전압 공급(양의 단자 V+와 음의 단자 V-를 포함하는)도 가능하다.
도 3에 도시된 바와 같이, 종래 기술에 따른 게이트 드라이버는 단일 펄스 또는 구형파(square wave)(50)를 포함하는 증폭된 출력 신호 VD를 제공한다. 출력 신호 VD가 하이일 때에는, 스위치(20)가 턴온되어, 부하 전류 IC가 스위치(20)를 통해 흐르게 된다. 출력 신호 VD가 로우일 때에는, 스위치(20)가 턴오프되어, 스위치(20)를 통해 전류가 흐르지 않게 된다.
도 4는 본 발명에서 제공되는 게이트 드라이버에 의해 생성되는 증폭된 출력 신호 VD의 일례를 도시하고 있다. 증폭된 출력 신호 VD는 일련의 2개 이상의 개별 펄스(54)를 포함하는 적응적 펄스 트레인(52)을 포함한다. 적응적 펄스 생성기(42)에 의해 생성된 펄스 트레인에 기초하여, 증폭된 출력 신호 VD가 가변 가능한 개수의 펄스(54)를 포함할 수도 있고, 이와 달리 펄스(54)들이 제어 신호 VIN에 따라 변화되는 듀티 사이클을 가질 수도 있다.
도 5는 도 1에 도시된 시스템의 한 가지 가능한 구현예로 바이폴라 트랜지스터를 스위치(20)로서 통합하고 있는 것을 도시하고 있다. 그러나, 바이폴라 트랜지스터 대신에 MOSFET를 스위치(20)로 하고 있는 유사 시스템이 구현될 수도 있다.
도 5에 도시된 바와 같이, 스위치(20)가 바이폴라 트랜지스터이면, 증폭된 출력 신호 VD에 의해 제공된 베이스 전류 IB를 평활화하기 위해 바이폴라 트랜지스터(20)의 베이스 경로에 인덕터 L1이 제공될 수 있다. 이러한 인덕터 L1은 적절한 작동을 보장하거나 및/또는 부품 및 레이아웃 변동에 대한 면역력을 제공할 수 있다. 스위치(2)가 MOSFET인 경우, 이러한 인덕터가 반드시 필요한 것은 아니지만, 게이트 경로 어디에도 기생 인덕턴스가 나타나게 될 수 있다.
도 5에 도시된 시스템에서, 게이트 드라이버(10)는 클록(CLK)(45), 적응적 증분기(INC)(46), 룩업 테이블(LUT)(48), 및 전압 제어 발진기(OSC)(42)를 포함한다. 필요한 경우, 게이트 드라이버(10)는 디지털-아날로그 컨버터(D/A)(49)를 추가로 포함할 수 있다.
클록 신호(CLK)(45)는 외부 타이밍 장치로부터 입력될 수 있거나, 또는 컨트롤러(10) 내의 모듈로서 제공될 수 있다. 둘 중의 어느 경우에도, 클록 신호는 전압 제어 발진기(OSC)(42)의 요구된 주파수 또는 그 주파수의 배수와 동등한 주파수로 펄스를 발생시킨다.
제어 신호 VIN이 하이로 진행할 때, 적응적 증분기(INC)(46)는 전압 제어 발진기(OSC)(42)의 주기와 동일한 간격으로 일련의 숫자를 생성한다. 적응적 증분기(INC)(46)에 의해 생성된 값들은 스위치(20)의 특정한 슬루 레이트가 설정되도록 한다. 예컨대, 전압 제어 발진기(OSC)(42)의 2개의 발진의 주기에 걸쳐 스위치(20)를 턴온시키고, 그리고나서 스위치(20)를 온 상태로 유지하고, 그리고나서 로우로 진행하는 제어 신호 VIN에 응답하여 스위치(20)를 즉각적으로 턴오프시키기를 원하면, 적응적 증분기(INC)(46)는 표 1에 나타낸 일련의 숫자를 생성할 수 있다.
(표 1) 일례의 요구된 슬루 레이트를 발생하기 위한 INC의 값
Figure pat00001
표에 도시된 예에서, 제어 신호 VIN이 하이로 진행할 때, 적응적 증분기는 스위치(20)가 그 숫자에서 정상상태 ON 상태로 유지되어야 하는 숫자(이 예에서는 3)에 도달될 때까지 자신의 출력을 각각의 클록 펄스 간격에서 증분시키는 것을 개시한다. 그리고나서부터, 적응적 증분기는 증분을 중단하고, 정상상태(steady-state) ON 상태를 지정하기 위해 사용되는 동일한 출력값(이 예에서는 3)을 반복한다. 제어 신호 VIN이 로우로 진행할 때, 적응적 증분기(INC)(46)의 출력은 영(0)으로 복귀된다.
보다 일반적으로, 전압 제어 발진기(OSC)(42)의 1개, 3개, 4개, 5개 또는 그 이상의 발진의 주기에 걸쳐 스위치(20)를 턴온시키기 위해 스위치(20)의 슬루 레이트를 제어하도록 요구되면, 적응적 증분기(INC)(46)는 요구된 숫자의 증분 후에 자신의 출력을 중단하도록 설계될 수 있다. 더욱이, 스위치(20)의 턴오프 슬루 레이트를 제어하도록 요구되면, 적응적 증분기(INC)(46)는, 스위치(20)가 턴오프될 주기의 개수 동안에는, 로우로 진행하는 제어 신호 VIN에 응답하여 추가로 증분하도록 설계될 수 있다.
적응적 증분기(INC)(46)에 의해 생성된 신호는 룩업 테이블(LUT)(48)에 공급되며, 이 룩업 테이블은 디지털-아날로그(D/A) 컨버터(49)에 의해 아날로그 신호로 변환되어 전압 제어 발진기(OSC)(42)에 입력되는 값을 발생한다. 룩업 테이블(LUT)(48)은 적응적 증분기(INC)(46)에 의해 생성된 숫자를 스위치(20)의 슬루 레이트를 제어하기 위해 출력 신호 VD의 듀티 사이클을 (간접적으로) 나타내는 값과 연계시킨다. 도 1에 도시된 예에서는, 대응하는 룩업 테이블(LUT)(48)은 표 2에 나타낸 바와 같은 입력값 및 출력값을 연계시킬 수 있다.
(표 2) 일례의 룩업 테이블(LUT)(48)
Figure pat00002
룩업 테이블(LUT)(48)에 의해 출력된 값에 기초하여, 전압 제어 발진기(OSC)(42)는 CLK(45)에 의해 결정된 주기와 D/A 컨버터(49)로부터의 신호의 진폭에 의해 결정된 듀티 사이클을 갖는 펄스를 발생한다.
도 5에 도시된 예에서의 발진기(OSC)(42)를 전압 제어 발진기로서 설명하였지만, 펄스폭 변조기와 같은 다른 타입의 적응적 펄스 생성기가 발진기(OSC)(42)로서 사용될 수 있다. 디지털 입력을 받아들이도록 구성된 발진기를 포함하는 실시예에서는, D/A 컨버터(49)가 생략될 수도 있다.
표 3은 룩업 테이블(LUT)(48)의 출력값과 발진기(OSC)(42)에 의해 출력된 펄스의 듀티 사이클 간의 관계의 일례를 예시하고 있다.
(표 3) LUT와 OSC의 값들 간의 일례의 관계
Figure pat00003
표 3에 나타낸 예에서, 룩업 테이블 출력값 0 내지 5는 각각 0％와 100％ 사이의 발진기 OSC 듀티 사이클에 비례한다. 그러나, 룩업 테이블(LUT)(48)은 발진기(OSC)의 듀티 사이클의 얼마나 미세한 그러데이션(gradation)이 요구되는지에 따라서는 6개보다 적거나 또는 많은 값을 출력하도록 설계될 수도 있다. 더욱이, 룩업 테이블(LUT)(48) 출력값은 0％에서부터 100％까지의 듀티 사이클의 모든 발진기(OSC) 출력에 걸쳐 있을 필요는 없고, 10％ 내지 100％의 범위, 0％ 내지 85％의 범위, 또는 3％ 내지 68％의 범위와 같은 발진기 값의 임의의 부분 범위에 걸쳐 있어도 된다.
적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)은 별도로 또는 결합된 부품으로서 중의 하나로 디지털 방식으로 구현되는 것이 바람직하다. 이들은 또한 프로그래밍 가능하게 되는 방식으로 구현되는 것이 바람직하며, 이로써 적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)에 의해 생성된 값을 다시 프로그래밍함으로써 스위치(20)의 턴온 슬루 레이트 및 턴오프 슬루 레이트가 조절될 수 있게 된다.
보다 구체적으로, 일구현예에서, 적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)은 제어 유닛(10) 내부 또는 제어 유닛(10) 외부에 저장된 메모리에 연결될 수 있으며, 이 메모리는 특정 타입의 스위치(BJT, MOSFET, IGBT 등과 같은)에 대응하거나 또는 하나 이상의 타입의 스위치에 대한 특정한 요구된 슬루 레이트 패턴에 대응하는 하나 이상의 세트의 데이터를 포함한다. 이 구현예에서, 적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)은, VIN을 통해 입력된 신호에 기초하여, 또는 게이트 컨트롤러(10) 상의 수동 스위치의 위치에 기초하여, 또는 게이트 컨트롤러(10)와 접속된 I/O 모듈의 도움으로, 적합한 세트의 데이터를 선택하고 로딩하도록 구성될 수 있다. 이러한 방식으로, 게이트 컨트롤러(10) 내의 적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)은 다양한 선택 가능한 슬루 레이트에서 다양한 타입의 스위치(20)를 제어하기 위해 이용될 수 있다.
도 6은 요구된 턴온 슬루 레이트를 달성하기 위해 도 5에 도시된 시스템에 의해 바이폴라 트랜지스터(20)가 구동될 수 있는 방법을 예시하는 타이밍도를 도시하고 있다. 이 예에서 사용되는 파라미터는 단지 예시를 목적으로 선택된 것이며, 본 발명을 제한하는 것으로서 이해되지 않아야 한다.
이 예에서, 제어 신호 VIN은 도 6의 (a)에 TON으로 표시되어 있는 4 ㎲의 주기 동안에는 하이로 유지된다. 더욱이, 클록 주파수가 100 ㎑이어서, 펄스 트레인 내의 펄스의 개수가 10개가 된다. 최종적으로 VCC는 5 V이고, 베이스-에미터 전압 VBE는 2.5 V이며, 인덕터 L1은 3.6 μH의 인덕턴스를 갖는다.
트랜지스터(20)의 피크 베이스 전류 IBP 및 트랜지스터(20)의 정상상태 베이스 전류 IBS는 사용된 바이폴라 트랜지스터의 타입에 좌우되며, 트랜지스터 사양에 나열된 부하 전류 및 전류 이득으로부터 구해질 수 있다. 이 예에서, 피크 베이스 전류 IBP는 0.5 A가 되도록 고려되고, 정상상태 베이스 전류 IBS는 0.125 A가 되도록 고려된다.
도 6의 (a)에 나타낸 제어 신호 VIN은 바이폴라 트랜지스터(20)가 온으로 스위칭될 때를 나타낸다. 2개의 펄스(0.8 ㎲)에서 피크 베이스 전류 IBP에 도달하도록 요구되는 것으로 가정하면, 게이트 드라이버 듀티 사이클 DGD는 다음과 같이 계산될 수 있다:
(VCC-VBE) = L1*IB/(TON*2*DGD)
상기한 수식은 게이트 드라이버(10)의 요구된 듀티 사이클 DGD가 90％라는 것을 나타낸다. 나머지 펄스에 대해서는, 베이스 전류 IB를 정상상태 베이스 전류 IBS로 유지하도록 요구된다. 상기한 수식을 다시 적용하면, 45％의 요구된 듀티 사이클 DGD가 획득된다.
표 4는 펄스 번호, 적응적 증분기(INC)(46)에 의해 생성된 값, 룩업 테이블(LUT)(48)의 출력, 및 이 예에 대한 각각의 펄스의 듀티 사이클의 개요를 제공한다. 이 예에서, 적응적 증분기(INC)(46) 및 룩업 테이블(LUT)(48)은 각각 표 1 및 표 2에서 앞에 나타낸 바와 같이 기능한다.
(표 4) 도 6에 예시된 예에 따른 값
Figure pat00004
도 6의 (b)에 나타낸 바와 같이, 적응적 증분기(INC)(46)는, 최초의 2개의 스타트업 발진 주기에 대해 룩업 테이블 값이 규정되도록 하고, 세 번째 및 그 이후의(정상상태) 발진 주기에 대해 별도의 룩업 테이블 값이 규정될 수 있도록, 최대 3까지 증분한다. 최초의 2개의 펄스에 대한 요구된 슬루 레이트를 달성하기 위해, 룩업 테이블(LUT)(48)은 도 6의 (c)에 나타낸 바와 같이 4의 출력을 발생하며, 이것은 도 6의 (d)에 나타낸 바와 같이 발진기(OSC)(42) 출력의 90％ 듀티 사이클에 응답한다. 결과적으로, 도 6의 (e)에 나타낸 바와 같이, 베이스 전류 IB는 2개의 펄스 또는 0.8 ㎲ 후에 피크 베이스 전류 IPB에 도달한다.
나머지 펄스에 대해 요구된 베이스 전류를 달성하기 위해, 룩업 테이블(LUT)(48)은 도 6의 (c)에 나타낸 바와 같이 2의 출력을 발생하고, 이것은 도 6의 (d)에 나타낸 바와 같이 발진기(OSC)(42) 출력의 45％ 듀티 사이클에 대응한다. 그 결과, 도 6의 (e)에 나타낸 바와 같이, 베이스 전류 IB는 주기 TON의 나머지 동안 정상상태 베이스 전류 IBS로 유지된다.
도 6에 도시된 예가 바이폴라 트랜지스터(20)를 턴온시킬 때에 특정한 슬루 레이트를 달성하는 것에 초점을 두고 있지만, 게이트 드라이버(10)는 트랜지스터(20)를 턴오프시킬 때에 조절 가능한 슬루 레이트를 제공하도록 유사하게 작동될 수 있다. 특히, 전력 트랜지스터를 턴오프하는 것은 기생 인덕턴스가 시스템에 존재할 때에는 장치 상에 커다란 피크 전압을 초래할 수 있다. 트랜지스터(20)의 턴오프 속도는 발진기(OSC)(42)에 의해 출력되는 펄스 트레인의 듀티 사이클을 변화시킴으로써 이러한 전압 피크를 방지하도록 조절될 수 있다.
다시 도 5를 참조하면, 도 5에 개략적으로 예시된 바이폴라 트랜지스터 스위치(20) 대신에 MOSFET 스위치(20)를 구동하기 위해 동일한 구성이 이용될 수 있다는 것에 유의하기 바란다. 그러나, 도 5의 시스템이 스위치(20)로서 MOSFET를 이용하여 구현되면, 게이트 드라이버(10)는 그에 대응하여 MOSFET 스위치(20)의 요구된 동작을 발생하도록 구성된 출력 신호 VD를 제공하도록 구현되어야 한다.
도 7은 요구된 슬루 레이트를 달성하기 위해 도 5에 도시된 시스템에 의해 MOSFET 스위치(20)를 구동하는 방법을 예시하는 타이밍도를 도시하고 있다. 이 예에서 사용된 파라미터는 단지 예시 목적을 위해 선택된 것이며, 본 발명을 제한하는 것으로 이해되지 않아야 한다.
이 예에서, 적응적 증분기(INC)(46)는 최초의 2개의 펄스 후에 정상상태 작동에 도달될 때에 3까지 증분하고, 그리고나서 TON의 듀레이션 동안 이 출력값을 반복한다. 더욱이, 이 예에 따라, 제어 입력 신호 VIN이 로우로 진행할 때, 적응적 증분기(INC)(46)는, 스위치(20)에 대하여 턴오프 슬루 레이트가 규정될 수 있도록 하기 위해, 그 다음의 2개의 값에 대해 증분한다. 적응적 증분기(INC)(46)의 동작은 아래의 표 5에 요약되어 있다.
(표 5) 도 7에 예시된 예에 대한 INC의 값
Figure pat00005
스위치(20)가 문턱 전압 VTH=2.5 V인 300V/90A N-MOSFET인 것으로 하면, MOSFET를 매우 작은 전류 IC로 프리바이어스(prebias)하기 위해 LUT=1인 2개의 "짧은" 펄스가 요구된다. 이 예의 룩업 테이블(LUT)(48)은, 2개의 스타트업 주기 듀티 사이클, 하나의 정상상태 듀티 사이클, 및 2개의 턴오프 주기 듀티 사이클을 규정하기 위해, 아래의 표 6에 요약되어 있는 5개의 값을 갖는다.
(표 6) 도 7에 예시된 예에 대한 룩업 테이블(LUT)(48)
Figure pat00006
이 예의 발진기(OSC)는 위의 표 3에 나타낸 바와 같이 기능한다. 즉, 1의 입력값은 발진기(OSC)(42)의 듀티 사이클 DGD=20％에 대응하고, 4의 입력값은 발진기(OSC)(42)의 듀티 사이클 DGD=80％에 대응한다.
이전의 예에서와 같이, 제어 신호 VIN은 도 7의 (a)에 TON으로 나타낸 4 ㎲의 주기 동안 하이로 유지된다. 더욱이, 클록 주파수는 100 ㎑이며, 이 주파수는 펄스 트레인의 펄스의 개수가 24개가 되게 한다(도면을 간략화하기 위해, 중간 부분의 펄스가 도시되어 있지 않음). 최종적으로, VCC는 12 V이고, 인덕터 L1은 1 μH의 인덕턴스를 갖는다.
도 7의 (b)에 나타낸 바와 같이, TON의 개시 시에, 적응적 증분기(INC)(46)는 최대 3까지 증분하고, 그리고나서 TON의 종료 때까지 이 값을 반복한다. 최종적으로, 적응적 증분기(INC)(46)는 그 다음의 2개의 발진 주기 동안 증분한 후에 0으로 복귀한다. 적응적 증분기(INC)(46)의 출력값들은 도 7의 (d)에 나타낸 발진기(OSC)(42)의 듀티 사이클을 발생하기 위해 도 7의 (c)에 나타낸 바와 같이 룩업 테이블(LUT)(48)에 의해 매칭된다. 도 7의 (e)에 나타낸 전류 IC의 기울기는 스위치(20)의 슬루 레이트를 나타낸다. MOSFET(20)의 드레인 전류 상승 시간으로도 지칭되는 슬루 레이트를 조절하기 위해 DGD=40％, 60％ 또는 80％의 상이한 개시 펄스가 선택될 수 있다.
도 6의 (d) 또는 도 7의 (d)에 나타낸 펄스 트레인의 듀티 사이클은 또한 스위치(20)의 규정된 드레인 전압 상승 시간, 게이트 전류, 또는 게이트 전압 상승 시간을 달성하도록 조절될 수 있다.
도 8에 도시된 바와 같이, 도 1에 대하여 설명하여 고전력 부하를 스위칭하는 시스템의 다른 실시예는 차동 출력 VDH 및 VDL을 갖는 게이트 드라이버(10)를 포함한다. 이러한 차동 출력은, 전력 경로에서의 기생 인덕턴스 또는 스위칭 속도에 영향을 주는 기타 요인에 무관하게, 스위치(20)의 게이트를 충전 또는 방전하기 위해 요구되는 전류를 조정하여 보다 제어된 스위칭 사이클을 달성하기 위해 이용될 수 있다. 도 8은 기생 게이트 인덕턴스 LG, 기생 게이트-드레인 커패시턴스 CGD, 기생 게이트-소스 커패시턴스 CGS, 기생 드레인-소스 인덕턴스 LDS, 및 기생 소스 인덕턴스 LS를 포함한 다양한 기생 작용을 예시하고 있다.
도 8인 하나의 공급 전압 VCC를 갖는 차동 게이트 드라이버를 도시하고 있지만, 바이폴라 공급(즉, 양의 단자 V+ 및 음의 단자 V-를 포함하는)을 갖는 차동 게이트 드라이버의 다른 실시예 또한 가능할 것이다.
도 9에는 게이트 드라이버(10)의 제2 실시예가 도시되어 있다. 제1 실시예의 게이트 드라이버와 마찬가지로, 도 9의 게이트 드라이버(10)는 제어 신호 VIN을 수신하여 적응적 펄스 생성기(42)를 포함하는 컨트롤러(40)에 공급하는 제어 입력(12)을 포함한다. 제1 실시예에서와 같이, 게이트 드라이버(10)는 또한 증폭기(44) 및 출력(16)을 포함하며, 출력(16)은 증폭된 출력 신호 VD를 제공한다. 제2 실시예의 게이트 드라이버(10)는 또한 피드백 신호(70)를 수신하여 컨트롤러(40)에 공급하는 피드백 입력(14)을 포함한다.
이러한 피드백 신호(70)의 제공은 게이트 드라이버(10)로 하여금 스위치(20)의 온도, 출력 전류 또는 드레인/콜렉터 전압과 같은 외부 요인에 의해 결정되는 가변 펄스폭을 갖는 적응적 펄스 트레인(52)을 발생할 수 있도록 한다. 펄스폭을 변화시키는 것은 스위치(20)의 게이트를 통해 흐르는 전류의 적응적 제어를 가능하게 한다.
제2 실시예의 일특징에 따라, 스위치(20)는 TranSiC에 의해 제조된 SiC 바이폴라 트랜지스터 또는 또 다른 제조업체로부터의 다른 임의의 바이폴라 트랜지스터와 같은 바이폴라 접합 트랜지스터(BJT)이어도 된다. BJT의 비례 구동 및/또는 포화 제어를 구현하기 위해, 출력 신호 VD의 적응적 펄스 트레인이 변화되는 것에 응답하여, 스위치(20)의 실효값(root-mean-square, RMS) 출력 전류가 피드백 신호(70)로서 제공될 수 있다.
더욱이, 제2 실시예에 따라, 게이트 구동 루프에 존재하는 인덕턴스는 스위치(20)의 게이트를 통해 흐르는 전류를 제어하고 형성하기 위해 이용될 수 있다. 게이트 드라이버 부품의 레이아웃에 의해 야기된 기생 인덕턴스 및/또는 스위치의 에미터 또는 소스 경로에서의 기생 인덕턴스는, 출력 신호 VD가 스위치(20)를 통해 흐르는 전류의 정확한 제어를 제공할 수 있도록, 출력 신호 VD의 펄스폭을 결정하기 위해 고려될 수 있다.
도 9에 도시된 실시예에서, 피드백 신호(70)가 스위치(20)를 통한 부하 전류 IC, 스위치(20)의 감지된 슬루 레이트, 스위치(20)의 2개의 단자의 양단의 전압, 스위치(20)의 한 단자와 게이트의 양단의 전압, 또는 스위치(20)의 온도와 같은 스위치(20)의 작동에 관련된 파라미터를 나타내지만, 제어 신호 VIN은 스위치(20)가 ON 상태로 유지되는지 아니면 OFF 상태로 유지되는지의 여부 및/또는 스위치(20)의 요구된 슬루 레이트를 지시하는 것이 바람직하다.
도 10은 제2 실시예에 따른 게이트 드라이버(10)를 포함하는 한 가지 가능한 시스템을 도시하고 있으며, 이 시스템에서는 피드백 신호(70)가 스위치(20)의 제1 단자 VCE를 다이오드 D1을 경유하여 게이트 드라이버(10)의 피드백 입력(14)에 접속함으로써 제공된다. 비례 구동을 구현하기 위한 이 시스템의 작동은 도 11에 도시되어 있다.
도 11의 (a)에 나타낸 바와 같이, 제어 신호 VIN이 로우일 때, 스위치(20)는 오프로 되고, 출력 신호 VD 또한 로우로 유지된다. 구체적으로, 스위치(20)는 바이폴라 트랜지스터(BJT)이어도 된다. 본 실시예에 따라, 스위치(20)가 턴온될 때에, 제어 신호 VIN가 하이로 진행한다. 이것은 부하 전류 IC가 도 11의 (b)에 도시된 바와 같이 스위치(20)를 통해 흐르게 되도록 한다. 바람직하지 않은 전류 증가(66)의 경우, 도 11의 (c)에 도시된 피드백 신호 VF는 증가된 콜렉터 전압(76)을 나타낸다. 이것은 게이트 드라이버(10)가 부하 전류 IC를 안정하게 하기 위해 도 11의 (d)에 도시된 바와 같이 더 넓은 폭의 펄스(56)를 발생하게 한다. 이에 대응하여, 콜렉터 전류의 어떠한 감소(68)가 감소된 콜렉터 전압(78)을 야기하며, 이 감소된 콜렉터 전압은 부하 전류 IC를 안정화시키기 위해 더 좁은 폭의 펄스(58)를 발생하는 게이트 드라이버(10)에 의해 보상된다. 이러한 방식으로, 스위치(20)의 비례 구동이 구현될 수 있어서, 시스템의 효율 및 견고성을 향상시킨다.
도 12는 제2 실시예에 따른 게이트 드라이버(10)를 포함하는 또 다른 가능한 시스템을 도시하고 있다. 본 시스템은 스위치(20)의 제2 단자와 그라운드 사이에 접속된 전류 감지 저항기 R1을 포함한다. 전류 감지 저항기 R1에 걸친 전압은 게이트 드라이버(10)에 피드백 전압 VF로서 제공된다. 이것은 게이트 드라이버(10)로 하여금 피드백 전압 VF와 전류 감지 저항기 R1의 값의 함수로서 스위치(20)를 통한 전류 IC를 용이하게 결정할 수 있도록 한다.
도 12에 도시된 게이트 드라이버(10)는 제2 실시예에 따른 게이트 드라이버(10)의 한 가지 가능한 구현예를 도시한다. 이 구현예에 따라, 컨트롤러(40)는 룩업 테이블(LUT), 클록(CLK), 샘플 및 홀드 유닛(sample-and-hold unit, S/H), 가산기, 비교기(COMP), 및 펄스폭 변조기(PWM)를 포함한다. 컨트롤러(40)는 필요한 경우 감지 증폭기를 추가로 포함할 수 있다. 이들 부품은 아날로그 회로 부품으로서 제공될 수도 있고, 이와 달리 컨트롤러(40)를 디지털 로직(예컨대, 마이크로프로세서와 같은)으로 구현하여도 되고, 입력 신호 VIN 및 VF를 도 12에 도시된 부품에 대응하는 기능 블록에서 처리하기 전에 이들 신호를 이치화하여도 된다.
본 구현예에 따라, 제어 신호 VIN은 클록(CLK)에 의해 결정된 간격으로 출력값을 발생하는 룩업 테이블(LUT)에 공급된다. 클록(CLK)은 클록(CLK)에 의해 결정된 간격으로 피드백 신호 VF를 샘플링하는 샘플 및 홀드 블록(S/H)에 대한 타이밍 입력으로서도 이용된다.
샘플 및 홀드 유닛(S/H)의 출력은 필요한 경우 감지 증폭기(T)에 공급될 수 있으며, 감지 증폭기는 샘플링된 피드백 전압 VF에 사전에 정해진 이득을 적용한다. 감지 증폭기(T)의 출력은 펄스폭 변조기(PWM)에 대한 입력을 형성하기 위해 룩업 테이블(LUT)에 의해 발생된 신호에 가산된다. 샘플링된 피드백 전압 VF의 요구된 이득이 1과 동일한 경우, 감지 증폭기(T)가 생략될 수도 있다.
도 12에 도시된 게이트 드라이버(10)의 구현예에서, 피드백 전압 VF는 또한 비교기(COMP)에도 공급되며, 이 비교기는 감지 저항기 R1 양단의 전압이 특정한 임계치를 초과할 때에 PWM 발생을 디스에이블하기 위해 이용된다. 이에 따라, 비교기(COMP)의 출력은 펄스폭 변조기(PWM)(42)에 대한 제어 신호로서 제공된다. 다른 실시예에서, PWM은 전압 제어 발진기와 같은 또 다른 타입의 적응적 펄스 생성기이어도 된다.
최종적으로, PWM(42)의 출력은 증폭기(44)에 공급된다. 과전류에 응답하여 변경되는 펄스폭을 구현하는 이 시스템의 동작이 도 13에 도시되어 있다.
도 13의 (a)에 도시된 바와 같이, 제어 신호 VIN은 TON으로 나타낸 주기 동안 하이로 유지된다. 이에 응답하여, 룩업 테이블(LUT)은 CLK에 의해 결정된 간격으로 도 13의 (b)에 도시된 값들을 생성한다. 룩업 테이블(LUT)에 의해 생성된 값에 기초하여, 게이트 컨트롤러(10)는 도 6의 타이밍도에서 앞서 예시한 바와 같이 스위치(20)를 요구된 슬루 레이트로 턴온시키기 위해 도 13의 (c)에 도시된 바와 같이 펄스 출력 신호 VD를 생성한다.
초기에, 즉 시간 t1 이전의 주기 TON의 개시 시에, 스위치(20)를 통해 흐르는 콜렉터 전류 IC는 도 13의 (d)에 도시된 바와 같이 일정한 레벨로 유지된다. 이 시간 동안, 스위치(20)는 완전하게 온으로(즉, 포화 상태로 작동함) 될 수도 있거나, 스위치(20)는 비례적으로, 예컨대 제어 신호 VIN의 진폭에 대응하는 레벨로 구동될 수도 있다.
시간 t1에서, 콜렉터 전류 IC는 부하(30)를 통해 전개하는 단락 회로와 같은 외부 작용으로 인해 도 13의 (d)에 도시된 바와 같이 증가한다. 콜렉터 전류 증가는 샘플 및 유지 유닛(S/H)을 통해 감지되고, 감지 증폭기(T)에 의해 증폭되며(필요한 경우에), 그 후 펄스폭 변조기(PWM)에 대한 입력으로서 가산되어 공급된다. 펄스폭 변조기(PWM)는 자신의 출력 펄스의 듀티 사이클을 증가시킴으로써 응답하며, 이에 의해 출력 신호 VD의 듀티 사이클이 증가된다. 이것은 콜렉터 전류 IC를 요구된 레벨로 다시 낮추려는 시도에서 스위치(20)의 베이스 전류가 증가되게 한다.
시간 t2에서, 또 다른 외부 작용(부하(30)를 통한 단락 회로의 추가의 전개와 같은)이 콜렉터 전류 IC를 도 13의 (d)에 도시된 바와 같이 추가로 증가하게 하고, 안정하지 않은 값에 도달하게 한다. 이것은 피드백 전압 VF를 통해 감지되며, 비교기(COMP)가 펄스폭 변조기(PWM)를 즉각적으로 디스에이블시켜서, 게이트 드라이버(10)의 출력 신호 VD가 로우로 풀링되고, 스위치(20)가 턴오프된다. 룩업 테이블(LUT)이 TON의 나머지 주기 동안 양의 값을 지속적으로 발생하지만, 게이트 드라이버(10)는 스위치(20)가 턴오프하도록 비교기(COMP)에 의해 디스에이블된 상태로 잔류된다. 이러한 방식으로, 게이트 드라이버(10)는 과전류의 경우에 스위치(20)를 안전하게 턴오프하도록 구성된다.
상기한 실시예들 중의 임의의 실시예에 따라, 스위치(20)의 슬루 레이트는 제어 신호 VIN의 진폭에 의해 또는 제어 신호 VIN의 일부분을 형성하는 디지털 방식으로 인코딩된 명령에 의해 제어될 수 있다. 디지털 방식으로 인코딩된 슬루 레이트의 경우, 제어 신호 VIN은 컨트롤러(40)에 공급될 수 있으며, 이 컨트롤러가 신호를 디코딩하고, 요구된 슬루 레이트를 생성하기 위해 그에 대응하여 적응적 펄스 생성기(42)를 제어한다.
유사하게, 제2 실시예에서, 스위치(20)의 비례 구동은, 피드백 신호(70)의 값에 응답하여, 제어 신호 VIN의 진폭에 의해 또는 제어 신호 VIN의 일부분을 형성하는 디지털 방식으로 인코딩된 명령에 의해 제어될 수 있다. 디지털 방식으로 인코딩된 비례 구동 신호의 경우, 제어 신호 VIN은 컨트롤러(40)에 공급될 수 있으며, 이 컨트롤러가 신호를 디코딩하고, 스위치(20)를 요구된 레벨로 구동하기 위해 그에 대응하여 적응적 펄스 생성기(42)를 제어한다.
청구된 발명의 요지에서 벗어나지 않고서도 본 명세서에 설명된 실시예에 대해 다양한 수정이 이루어질 수 있다는 것을 이해할 것이다.
10 : 게이트 드라이버
12 : 제어 입력
14 : 피드백 입력
16 : 출력
20 : 스위치
30 : 부하
40 : 컨트롤러
42 : 적응적 펄스 생성기
44 : 증폭기
45 : 클록
46 : 적응적 증분기
48 : 룩업 테이블
50 : 구형파
52 : 펄스 트레인
54 : 펄스
56 : 더 넓은 폭의 펄스
58 : 더 좁은 폭의 펄스
66 : 증가하는 콜렉터 전류
68 : 감소하는 콜렉터 전류
70 : 피드백 제어 신호
76 : 증가된 콜렉터 전압
78 : 감소된 콜렉터 전압

Claims (21)

  1. 스위치의 게이트를 구동하는 게이트 드라이버에 있어서,
    제어 신호를 수신하도록 구성된 제어 입력;
    상기 스위치를 구동하기 위해 상기 스위치의 게이트에 공급될 증폭된 출력 신호를 제공하도록 구성된 출력; 및
    적응적 증분기(adaptive incrementer) 및 룩업 테이블을 포함하는 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 제어 입력과 상기 출력 사이에 접속되며, 상기 제어 신호의 특성에 따라 변화되는 적응적 펄스 트레인(adaptive pulse train)을 발생하도록 구성되며,
    상기 적응적 증분기는 일련의 숫자를 발생하도록 구성되며, 그 숫자의 값에 의해 상기 스위치의 슬루 레이트(slew rate)가 설정될 수 있으며,
    상기 룩업 테이블은, 상기 일련의 숫자가 공급되고, 상기 스위치의 슬루 레이트를 제어하기 위해 상기 적응적 증분기에 의해 발생된 숫자를 출력 신호의 듀티 사이클을 나타내는 값과 연계시키도록 구성되는,
    게이트 드라이버.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 스위치의 슬루 레이트를 조절하기 위해 상기 제어 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  3. 제1항에 있어서,
    상기 게이트 드라이버는 피드백 신호를 수신하도록 구성되는 피드백 입력을 더 포함하며, 상기 컨트롤러가, 또한, 상기 피드백 신호를 수신하고, 적어도 부분적으로는 상기 피드백 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 스위치의 포화를 제어하기 위해 또는 상기 스위치의 비례 구동(proportional drive)을 인에이블시키기 위해 상기 피드백 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  5. 제3항에 있어서,
    상기 피드백 신호는 상기 스위치의 온도를 나타내며, 상기 컨트롤러는 과전류의 경우에 상기 스위치를 턴오프시키기 위해 상기 스위치의 온도에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  6. 제1항에 있어서,
    상기 컨트롤러는 상기 펄스 트레인의 듀티 사이클을 적응(adapting)시킴으로써 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  7. 제1항에 있어서,
    상기 컨트롤러는 상기 펄스 트레인 내의 펄스의 개수를 적응시킴으로써 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 게이트 드라이버.
  8. 제1항에 있어서,
    상기 컨트롤러는 적응적 펄스 생성기를 더 포함하는, 게이트 드라이버.
  9. 제8항에 있어서,
    증폭기를 더 포함하는, 게이트 드라이버.
  10. 제9항에 있어서,
    상기 컨트롤러는 증폭되지 않은 펄스 트레인을 발생하도록 구성되며, 상기 증폭기는, 상기 증폭되지 않은 펄스 트레인을 수신하고, 상기 증폭된 출력 신호를 발생하도록 구성되는, 게이트 드라이버.
  11. 제9항에 있어서,
    상기 증폭기는 증폭된 신호를 발생하도록 구성되며, 상기 컨트롤러는, 상기 증폭된 신호를 수신하고, 상기 증폭된 출력 신호를 형성하는 상기 적응적 펄스 트레인을 발생하도록 구성되는, 게이트 드라이버.
  12. 고전력 부하를 스위칭하는 시스템에 있어서,
    게이트, 상기 고전력 부하에 접속된 제1 단자, 및 제2 단자를 포함하는 스위치; 및
    상기 스위치의 게이트를 구동하기 위한 게이트 드라이버를 포함하며,
    상기 게이트 드라이버는,
    제어 신호를 수신하도록 구성된 제어 입력;
    상기 스위치를 구동하기 위해 상기 스위치의 게이트에 증폭된 출력 신호를 제공하도록 구성된 출력; 및
    적응적 증분기 및 룩업 테이블을 포함하는 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 제어 입력과 상기 출력 사이에 접속되며, 상기 제어 신호의 특성에 따라 변화되는 적응적 펄스 트레인을 발생하도록 구성되며,
    상기 적응적 증분기는 일련의 숫자를 발생하도록 구성되며, 그 숫자의 값에 의해 상기 스위치의 슬루 레이트가 설정될 수 있으며,
    상기 룩업 테이블은, 상기 일련의 숫자가 공급되고, 상기 스위치의 슬루 레이트를 제어하기 위해 상기 적응적 증분기에 의해 발생된 숫자를 출력 신호의 듀티 사이클을 나타내는 값과 연계시키도록 구성되는,
    고전력 부하를 스위칭하는 시스템.
  13. 제12항에 있어서,
    상기 게이트 드라이버는 피드백 신호를 수신하도록 구성되는 피드백 입력을 더 포함하며, 상기 컨트롤러가, 또한, 상기 피드백 신호를 수신하고, 적어도 부분적으로는 상기 피드백 신호의 특성에 따라 상기 적응적 펄스 트레인을 변화시키도록 구성되는, 고전력 부하를 스위칭하는 시스템.
  14. 제13항에 있어서,
    상기 스위치는 상기 게이트 드라이버의 출력 신호에 응답하여 상기 제1 단자로부터 상기 제2 단자로 게이트 전류를 전도하도록 구성되며, 상기 피드백 신호는 상기 스위치의 게이트 전류를 나타내는, 고전력 부하를 스위칭하는 시스템.
  15. 제14항에 있어서,
    상기 스위치의 게이트 전류의 측정치를 상기 피드백 신호로서 제공하도록 구성된 전류 센서를 더 포함하는, 고전력 부하를 스위칭하는 시스템.
  16. 제13항에 있어서,
    상기 피드백 신호는 상기 스위치의 온도를 나타내는, 고전력 부하를 스위칭하는 시스템.
  17. 제16항에 있어서,
    상기 스위치의 온도의 측정치를 상기 피드백 신호로서 제공하도록 구성된 온도 센서를 더 포함하는, 고전력 부하를 스위칭하는 시스템.
  18. 제13항에 있어서,
    상기 피드백 신호는 상기 스위치의 상기 제2 단자에서의 전압을 나타내는, 고전력 부하를 스위칭하는 시스템.
  19. 제13항에 있어서,
    상기 피드백 신호는 상기 스위치의 게이트에서의 전압을 나타내는, 고전력 부하를 스위칭하는 시스템.
  20. 제13항에 있어서,
    상기 피드백 신호는 상기 스위치의 상기 제2 단자에서의 전압에 대한 상기 제1 단자에서의 전압의 비율로서 산출되는, 고전력 부하를 스위칭하는 시스템.
  21. 제12항에 있어서,
    상기 스위치는 MOSFET, IGBT, BJT, SCR 또는 사이리스터(thyristor), GTO, 또는 IGCT인, 고전력 부하를 스위칭하는 시스템.
KR1020130094352A 2012-08-08 2013-08-08 펄스 게이트 드라이버 KR20140020212A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201210015787 DE102012015787B3 (de) 2012-08-08 2012-08-08 Gepulster Gate-Treiber
DE102012015787.8 2012-08-08

Publications (1)

Publication Number Publication Date
KR20140020212A true KR20140020212A (ko) 2014-02-18

Family

ID=49626077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094352A KR20140020212A (ko) 2012-08-08 2013-08-08 펄스 게이트 드라이버

Country Status (4)

Country Link
US (1) US8810293B2 (ko)
KR (1) KR20140020212A (ko)
CN (2) CN203416236U (ko)
DE (1) DE102012015787B3 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012015787B3 (de) * 2012-08-08 2013-12-12 Fairchild Semiconductor Corp. Gepulster Gate-Treiber
CN104378097B (zh) * 2014-09-29 2018-06-12 株洲变流技术国家工程研究中心有限公司 一种绝缘栅双极型晶体管的驱动系统及方法
US9614517B2 (en) 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
DE102015120658A1 (de) * 2015-11-27 2017-06-01 Phoenix Contact Gmbh & Co. Kg Verfahren und Vorrichtung zum Steuern eines elektrischen oder elektronischen Schaltelements
GB2545236B (en) * 2015-12-10 2017-12-13 Rolls Royce Plc A method of controlling an inverter
DE102016209630A1 (de) * 2016-06-02 2017-12-07 Bayerische Motoren Werke Aktiengesellschaft Verfahren zum Betrieb eines Umrichters sowie Schaltungsanordnung hierfür
GB201620104D0 (en) * 2016-11-28 2017-01-11 Powerventure Semiconductor Ltd A system and method of driving a switch circuit
EP3352375A1 (de) * 2017-01-18 2018-07-25 Siemens Aktiengesellschaft Steuereinrichtung zum ansteuern eines bipolaren schaltbaren leistungshalbleiterbauelements, halbleitermodul sowie verfahren
US10715135B2 (en) * 2017-06-16 2020-07-14 Software Motor Company Advanced gate drivers for silicon carbide bipolar junction transistors
CN109725576A (zh) * 2018-12-27 2019-05-07 北京双杰智远电力技术有限公司 一种SiC功率器件控制方法及装置器
US11012055B2 (en) * 2019-05-17 2021-05-18 Silego Technology Inc. Comparator system
TWI699961B (zh) * 2019-08-30 2020-07-21 茂達電子股份有限公司 馬達驅動電路及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444591A (en) 1993-04-01 1995-08-22 International Rectifier Corporation IGBT fault current limiting circuit
US5689394A (en) * 1995-12-04 1997-11-18 General Electric Company Gate voltage modulation for transistor fault conditions
US6275093B1 (en) 1998-02-25 2001-08-14 Intersil Corporation IGBT gate drive circuit with short circuit protection
US6326819B1 (en) 1999-11-15 2001-12-04 General Motors Corporation Current buffer for gate drive
US6341073B1 (en) * 2000-11-16 2002-01-22 Philips Electronics North America Corporation Multiple valley controller for switching circuit
US7656190B2 (en) * 2003-12-24 2010-02-02 Tier Logic, Inc Incrementer based on carry chain compression
WO2005104743A2 (en) * 2004-04-26 2005-11-10 Rowan Electric, Inc. Adaptive gate drive for switching devices of inverter
US7551007B2 (en) 2005-02-11 2009-06-23 Fairchild Semiconductor Corporation Partial switch gate driver
JP2007228447A (ja) 2006-02-27 2007-09-06 Hitachi Ltd スイッチング素子のゲート駆動回路
GB2440771B (en) * 2006-08-11 2011-09-14 Univ Montfort Active gate driver system
US20080129263A1 (en) * 2006-12-05 2008-06-05 Broadcom Corporation Mixed signal digital controller for switched mode power supplies
US7667625B2 (en) * 2007-02-28 2010-02-23 Exar Corporation Universal and fault-tolerant multiphase digital PWM controller for high-frequency DC-DC converters
US7812647B2 (en) 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
CN101378285A (zh) * 2008-09-28 2009-03-04 深圳市统先科技股份有限公司 用于卫星通信高速解调器内正交下变频的实现方法
DE202010015965U1 (de) * 2009-12-14 2011-03-10 Semikron Elektronik Gmbh & Co. Kg Treiber für einen Leistungshalbleiterschalter
DE102012015787B3 (de) * 2012-08-08 2013-12-12 Fairchild Semiconductor Corp. Gepulster Gate-Treiber

Also Published As

Publication number Publication date
CN203416236U (zh) 2014-01-29
DE102012015787B3 (de) 2013-12-12
CN103580661A (zh) 2014-02-12
US20140043076A1 (en) 2014-02-13
US8810293B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
KR20140020212A (ko) 펄스 게이트 드라이버
JP4405438B2 (ja) スロープ補償型スイッチングレギュレータ及びその補償方法
US10638562B2 (en) Power converter, LED driver and control method
US7964992B2 (en) Circuit device including multiple parameterized power regulators
US9979301B2 (en) Control method and control circuit for switching power supply
JP2000050623A (ja) 過渡応答回路網および同期整流器デバイスを不活性化する方法および電力変換器
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
US9584115B2 (en) Duty cycle-controlled load switch
CN109217858B (zh) 晶体管装置的过电压保护
JP2010279138A (ja) スイッチング昇圧型ｄｃ−ｄｃコンバータおよび半導体集積回路装置
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
US10045411B2 (en) Dual mode light emitting diode (LED) driver
US11381236B2 (en) Miller transition control gate drive circuit
JP4175805B2 (ja) 電流を調整するプログラマブルロジックコントローラ（ｐｌｃ）、その回路及びその方法
KR102324451B1 (ko) 전력 트랜지스터의 능동 추적 스위칭 속도 제어
US10608532B1 (en) Power converter with multi-mode timing control
KR102135985B1 (ko) 스위칭 제어 회로, 이를 포함하는 조명 장치 및 스위칭 제어 방법
JP3748876B2 (ja) 半導体装置
JP2018037723A (ja) ゲート駆動装置
JP4858815B2 (ja) フォワードコンバータ
JP2017112465A (ja) ゲート駆動回路
CN116547902A (zh) 用于操作直流马达的方法
KR20160111328A (ko) 스위칭 모드 전원 제어장치
KR0136360B1 (ko) 모니터의 수직 사이즈 조정 회로
JP2005295685A (ja) 安定化電源

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid