KR20140012105A - 저항 변화 메모리 소자의 비파괴 판독 방법 - Google Patents

저항 변화 메모리 소자의 비파괴 판독 방법 Download PDF

Info

Publication number
KR20140012105A
KR20140012105A KR1020137025069A KR20137025069A KR20140012105A KR 20140012105 A KR20140012105 A KR 20140012105A KR 1020137025069 A KR1020137025069 A KR 1020137025069A KR 20137025069 A KR20137025069 A KR 20137025069A KR 20140012105 A KR20140012105 A KR 20140012105A
Authority
KR
South Korea
Prior art keywords
memory
state
memory element
voltage
memory cell
Prior art date
Application number
KR1020137025069A
Other languages
English (en)
Inventor
로랜드 다니엘 로세진
플로리안 렌츠
라이너 브루흐하우스
아이케 린
일리아 발로프
라이너 바제르
스테판 테페르츠호펜
러츠 니엘렌
Original Assignee
포르슝스젠트룸 율리히 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포르슝스젠트룸 율리히 게엠베하 filed Critical 포르슝스젠트룸 율리히 게엠베하
Publication of KR20140012105A publication Critical patent/KR20140012105A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 범위에서, 2개 이상의 메모리 셀 A 및 B의 직렬 회로를 포함하는 메모리 소자를 판독하기 위한 판독 방법이 개발되었다. 이 경우, 메모리 셀들 A 및 B는 상대적으로 높은 저항을 갖는 안정 상태 A0 내지 B0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 A1 내지 B1을 각각 취한다. 본원의 판독 방법의 경우, 직렬 회로의 전기 변수가 측정된다. 본 발명에 따라, 상기 측정을 위해, 상태 A0에서의 메모리 셀 A가 상태 B0에서의 메모리 셀 B와 상이하게 기여하고, 그리고/또는 상태 A1에서의 메모리 셀 A가 상태 B1에서의 메모리 셀 B와 상이하게 기여하는 전기 변수가 선택된다. 확인된 점에 따르면, 두 상태 조합 A1 및 B0 내지 A0 및 B1은 직렬 회로를 통해 측정되는 전기 변수에 대해 여러 값들을 야기한다. 그에 따라, 상기 상태 조합들은 서로 구별될 수 있으면서, 이때 메모리 소자의 논리 상태는 판독 시 변경되지 않아도 된다.

Description

저항 변화 메모리 소자의 비파괴 판독 방법{METHOD FOR NONDESTRUCTIVELY READING RESISTIVE MEMORY ELEMENTS}
본 발명은 저항 변화 메모리 소자들을 비파괴 판독하기 위한 비파괴 판독 방법에 관한 것이다.
저항 변화 메모리는, 이 메모리가 매우 간단하게 구성되는 것을 특징으로 한다. 그럼으로써 저항 변화 메모리는 최소 특징 변수(F)(feature variable)가 지정된 경우 4F2의 표면 상에서 실현될 수 있다. 종래의 저항 변화 메모리 셀들은 상대적으로 더 높은 전기 저항을 갖는 안정 상태 0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 1을 취한다. 바람직하지 못하게는, 복수의 상기 메모리 셀을 포함하는 메모리 매트릭스 내에는, 각각 주소 지정된 메모리 셀을 통과하는 직류 전류 경로 외에도, 추가의 메모리 셀들을 통과하는 기생 전류 경로들이 형성된다. 그 밖에, 상기 기생 전류 경로들의 구성은 메모리 매트릭스 내에 저장된 비트 패턴에 따라 결정된다.
DE 10 2009 023 153으로부터는 안정 상태 A0 또는 A1을 갖는 메모리 셀 A와 안정 상태 B0 또는 B1을 갖는 메모리 셀 B의 직렬 회로를 포함하는 메모리 소자가 공지되었다. 상기 메모리 소자 내에서 상태 0은 상태들 A1 및 B0의 조합으로 부호화되고, 상태 1은 상태들 A0 및 B1의 조합으로 부호화된다. 상태 0에서 뿐 아니라, 상태 1에서 상기 메모리 소자는 고옴(high-ohm)이며, 그럼으로써 메모리 소자는 각각의 기생 전류 경로에서 고옴 저항기로서 기능하게 된다. 상기 메모리 소자들로는 종래의 메모리 셀들을 이용한 경우보다 분명히 더 큰 메모리 매트릭스가 실현된다.
상기 장점은, 상태 1의 판독 후에 메모리 셀 A가 상태 A1로 전환되고 메모리 셀 B는 상태 B0으로 전환되며, 그에 따라 등록된 정보가 소실되는 점을 감수함으로써 달성된다. 메모리 소자는 상기 상태로부터 다시 저절로 판독 전에 존재했던 상태로 되돌아가지 않는다. 그에 따라 상태 1의 판독은 파괴적이다. 원래 상태를 다시 회복하기 위해서는, 상태 1이 다시 메모리 소자에 기록되어야 한다.
그러므로 본 발명의 과제는, DE 10 2009 023 153에서 설명되는 유형의 메모리 소자들이 비파괴 방식으로 판독될 수 있게 하는 방법을 제공하는 것에 있다. 본 발명의 추가의 과제는, 상기 방법의 실행을 위해 특별한 정도로 적합한 메모리 소자를 제공하는 것에 있다.
상기 과제들은 본 발명에 따라 주 청구항에 따르는 방법뿐 아니라, 대등의 청구항에 따르는 메모리 소자를 통해 해결된다. 추가의 바람직한 구현예들은 각각 상기 주 청구항 및 대등의 청구항과 재귀적 관계를 갖는 종속 청구항들로부터 제시된다.
본 발명의 범위에서, 2개 이상의 메모리 셀 A 및 B의 직렬 회로를 포함하는 메모리 소자를 판독하기 위한 판독 방법이 개발되었다. 이 경우, 메모리 셀들 A 및 B는 상대적으로 더 높은 저항을 갖는 안정 상태 A0 내지 B0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 A1 내지 B1을 각각 취한다. 메모리 소자의 상태 0은 상태들 A1 및 B0의 조합으로 부호화되고, 메모리 소자의 상태 1은 상태들 A0 및 B1의 조합으로 부호화된다. 상기 판독 방법의 경우, 직렬 회로의 전기 변수가 측정된다.
본 발명에 따라서, 상기 측정을 위해, 상태 A0에서의 메모리 셀 A가 상태 B0에서의 메모리 셀 B와 상이하게 기여하고, 그리고/또는 상태 A1에서의 메모리 셀 A가 상태 B1에서의 메모리 셀 B와 상이하게 기여하는 전기 변수가 선택된다.
확인된 점에 따르면, 이 경우, 두 상태 조합 A1 및 B0 내지 A0 및 B1은 직렬 회로를 통해 측정되는 전기 변수에 대해 여러 값들을 야기한다. 그에 따라, 상기 측정을 통해, 메모리 소자의 상태 0과 상태 1은 서로 구별될 수 있으면서, 이때 메모리 소자는 전체적으로 자체의 상태와 관련하여 변경되지 않아도 된다.
따라서, 본원의 방법의 특히 바람직한 구현예에 따라서, 판독 동안, 메모리 셀들 중 어느 메모리 셀도 또 다른 상태로 전환되지 않는다. 이 경우, 판독은 비파괴적이다. 따라서, 지금까지의 종래 기술에 따라 상태 1의 판독 후에, 판독된 1을 다시 메모리 소자에 기록하기 위해 필요했던 추가 시간 및 에너지가 절감된다. 또한, 메모리 소자의 수명은 바람직하게 증가된다. 미시적 층위에서, 메모리 셀들의 전환은 완전 가역적인 것은 아니며, 그럼으로써 메모리 셀들은 기록 주기의 개수가 증가함에 따라 점진적으로 성능 저하된다. 이제는, 판독이 비파괴적으로 이루어짐으로써, 기록 주기들이 절약된다. 메모리 소자들은 일반적으로 기록되는 것보다 훨씬 더 높은 빈도로 판독되며, 그럼으로써 메모리 소자들은 본 발명에 따르는 방법을 통해 훨씬 더 오랫동안 이용될 수 있게 된다.
본 발명의 특히 바람직한 구현예에 따라서, 메모리 소자에 의해 생성되는 전압이, 측정되는 전기 변수로서 선택된다. 확인된 점에 따르면, 높은 전기 저항의 상태에서 낮은 전기 화학 전압을 생성하는 등급의 메모리 셀들이 존재한다.
상기 등급은 예컨대 Cu 및 Pt와 같은 상이한 금속으로 이루어진 2개의 전극을 구비한 메모리 셀들을 포함하며, 상기 전극들 사이에는 예컨대 GeSe 또는 메틸실세스퀴옥산(MSQ)과 같은 전해질이 배열된다. 금속들은 서로 상이한 산화환원 전위를 보유하기 때문에, 재료들은 다른 재료들보다 전해질 내로 이온들을 방출하는 경향을 더 강하게 나타낸다. 이는 두 전극 사이에서 전위차와 그에 따른 전압을 야기한다.
추가 등급은 2개의 금속 전극과 이들 전극 사이에 배열되는 전해질을 구비한 메모리 셀들을 포함하며, 전해질은 두 전극에 대한 경계면들에서 상이한 이온 농도를 나타낸다. 예컨대 이온 농도, 가령 산소 이온 농도는 전해질 내에서 일측 전극에서 타측 전극으로 갈수록 기울기를 나타낼 수 있다. 이 경우, 비록 두 전극의 금속들이 동일하더라도, 상기 금속들은 전해질 내로 이온들을 방출하는 것과 관련하여 상이한 경향을 갖는다. 따라서, 상기 메모리 셀들의 경우에도, 두 전극 사이에 전압으로서 측정될 수 있는 전위차가 발생한다.
메모리 셀로부터 생성되는 전압에 대한 표준 값은 50㎷ 안팎이다.
그러나 상기 전압은 항상, 메모리 셀이 고옴 상태(A0 내지 B0)에 위치할 때에만 측정될 수 있다. 메모리 셀이 저옴 상태(A1 내지 B1)에 위치한다면, 전위차는 메모리 셀 자체를 통해 브리지되며, 그럼으로써 메모리 셀은 전체적으로 메모리 소자 내에서 생성되는 전압에 대해 더 이상 측정 가능하도록 기여하지 않게 된다. 상기 브리지는, 본원의 발명자의 지식에 따르면, 상태 A1 내지 B1로 전환 시 전해질을 통과하여 형성되는 미시적 전자 전도 경로들을 통해 달성된다. 가령 높은 온도와 같은 부적당한 환경 조건 하에서, 상기 경로는 자발적으로 분리된다. 그 다음, 메모리 셀은 상태 A0 내지 B0으로 전환되고, 그와 동시에 두 전극 사이의 전위차가 복귀된다.
전위차가 메모리 셀 자체를 통해 브리지된다면, 전류는 흐르지 않으며, 그럼으로써 메모리 셀은 전기 화학적으로 변경되지도 않게 된다. 그와 반대로 메모리 셀이 외부에서 브리지된다면, 배터리 내에서처럼 전자들이 외부 부하 장치를 통해 수송되며, 그에 반해 메모리 셀 자체 내에서는 이온들이 수송된다. 그럼으로써 메모리 셀 내 전극 재료들은 전기 화학적으로 성능 저하된다. 이 경우, 시간이 흐름에 따라, 메모리 셀에 의해 생성된 전압이 감소할 뿐 아니라, 메모리 셀도 점진적으로 자체의 일차 기능을 잃게 된다.
한편, 두 메모리 셀 A 및 B가 예컨대 자체의 상태 A0 및 B0에서 서로 상이한 전압을 생성한다면, 메모리 셀들 A 및 B로 이루어진 직렬 회로에서 생성되는 전압의 측정을 통해, 메모리 셀 A가 상태 A0에 위치하는지의 여부, 또는 메모리 셀 B가 상태 B0에 위치하는지의 여부가 확인된다. 이를 위해, 메모리 셀들 A 및 B는 결코 상이한 방식으로 제조되어서는 안 된다. 메모리 셀들이 반 직렬(anti-serial)로 배선되는 점에 한해서, 메모리 셀들은 상태 A0 내지 B0에서 상이한 극성을 갖는 자체 전압들을 직렬 회로로 공급한다. 이 경우, 메모리 소자에서 측정되는 전압의 극성은, 메모리 셀들 중 어느 메모리 셀이 고옴인지에 대한 정보를 제공한다. 이를 통해, 메모리 소자의 기능 원리에 상응하게, 메모리 소자가 두 상태 중 어느 상태(0 또는 1)에 위치하는지가 확인된다.
본 발명의 추가의 특히 바람직한 구현예에 따라서, 메모리 소자의 커패시터 용량이, 측정되는 전기 변수로서 선택된다. 확인된 점에 따르면, 메모리 셀들 A 및 B는, 비록 자체의 저항 변화 스위칭 거동과 관련하여 동일하지만, 서로 다른 커패시터들을 포함하도록 제조될 수 있다. 특히 상기 2개의 메모리 셀 A 및 B의 반 직렬 배선의 경우, 상기 메모리 셀들로 구성되는 메모리 소자의 I-U 특성 곡선은 대칭으로 유지되며, 그에 반해 두 메모리 셀 A 및 B는 메모리 소자의 총 용량에 대한 자체의 상이한 기여를 통해 서로 구별될 수 있다.
일측의 메모리 셀에 의해 생성되는 전압처럼, 상기 메모리 셀의 커패시터도 명목상 범위에서 고옴 상태 A0 내지 B0에서만 유효하다. 저옴 상태(A1 내지 B1)에서는, 커패시터 플레이트들로서 커패시터를 형성하는 메모리 셀의 두 전극 사이에 미시적 전자 전도 경로들(필라멘트들)이 존재한다. 그에 따라, 메모리 소자의 두 상태의 각각의 상태 0 또는 1에서, 항상 두 메모리 셀 중 일측의 메모리 셀(A 또는 B)의 커패시터 용량만이 메모리 소자의 측정되는 총 용량을 결정한다.
커패시터 용량의 측정을 위해, 바람직하게는, 메모리 소자의 총 용량의 충전 또는 방전에 이용되는 시간 상수가 평가된다. 이를 위해, 메모리 소자의 총 용량(C)과 그 총 저항(R)이 RC 회로로서 고려된다. R과 C의 곱만이 자체의 시간 상수를 포함한다. 메모리 소자를 형성하는 두 메모리 셀 A 및 B가 명목상 동일한 저항값을 갖는다면, 메모리 소자는 전체적으로 자체의 상태 0에서 뿐 아니라 자체의 상태 1에서도 기지(known)의 동일한 총 저항(R)을 보유하는데, 그 이유는 이 총 저항이 두 상태에서 고옴 메모리 셀과 저옴 메모리 셀로 구성되기 때문이다.
시간 상수는 예컨대, 메모리 소자에 직류 전압을 인가할 때 전류 응답이 분석되면서 평가될 수 있다. 이를 위해, 메모리 소자에 직류 전압을 인가한 후에 메모리 소자를 통해 구동되는 전류의 시간 곡선이, 예컨대 메모리 소자와 직렬로 연결된 저항기에서 전압 강하로서 측정된다. 전류는 메모리 소자의 총 용량의 충전 상태에 따라 결정된다. 전류는 직류 전압의 스위치 온 후에 우선 높으며, RC 회로의 시간 상수와 더불어, 메모리 소자의 저항을 통해 결정되는 상수 값으로 지수형으로 감소한다. 상기 저항은 메모리 소자의 상태 0에서 뿐 아니라 그의 상태 1에서도 기본적으로 고옴이다.
메모리 소자의 두 메모리 셀 A 및 B는 각각 각각의 메모리 셀의 저항기 및 커패시터로 이루어진 병렬 회로로서 간주될 수 있다. 메모리 셀의 저항기는 커패시터의 유전체로서 기능하는, 전극들 사이의 활성 재료를 통해 제공되기 때문에, 상기 저항기는 메모리 셀의 커패시터를 위한 충전 저항기로서 기능하지 않는다. 전하(charge)는 활성 재료를 통과할 필요 없이 전극들에 저장될 수 있다. 오히려 활성 재료는 커패시터의 방전 저항기로서 기능한다. 상기 저항기의 저항이 낮아질수록, 전자들은 음극 전극으로부터 활성 재료를 통과하여 양극 전극으로 더욱더 빠르게 흐르면서, 두 전극 사이의 전위차를 보상한다. 메모리 셀이 상태 A1 내지 B1에서 충분히 낮은 저항을 갖는다면, 메모리 셀의 전극들 상에는 더 이상 전하가 수집되지 않을뿐더러, 직접 활성 재료를 통해 일측 전극에서 타측 전극으로 수송된다. 그 다음, 상태 A1 내지 B1에 위치하는 메모리 셀의 커패시터는 실제로 더 이상 유효하지 않으며, 그럼으로써 메모리 소자의 총 용량은 상태 B0 내지 A0에 위치하는 각각 타측의 메모리 셀을 통해 결정되게 된다.
각각의 메모리 소자에서는 항상 메모리 셀들 중 하나의 메모리 셀 A 또는 B가 상태 A0 내지 B0에 있기 때문에, 두 메모리 셀 중 하나의 메모리 셀의 커패시터는 항상 유효하다. 그러므로 복수의 메모리 셀로 구성된 메모리 매트릭스에서 주소 지정되지 않은 메모리 소자들의 커패시터들은 기생 커패시터로서 기능하면서, 메모리 소자의 개수가 증가함에 따라 측정 정밀도를 감소시킨다.
본 발명의 추가의 특히 바람직한 구현예에 따라서, 메모리 소자와 추가 커패시터로 이루어진 직렬 회로에 직류 전압을 인가한 후에 메모리 소자와 추가 커패시터 사이에서 우세하게 존재하는 전위의 시간 곡선이 측정된다.
확인된 점에 따르면, 이 경우 메모리 소자와 추가 커패시터는 용량성 분압기를 형성한다. 메모리 소자와 추가 커패시터 사이의 픽업 지점에서 어떤 전위가 설정되는가는 메모리 소자의 커패시터 용량에 따라 결정된다. 앞서 언급한 사항에 따라, 메모리 소자의 각각의 상태(0 또는 1)에 따르는 상기 커패시터 용량은 두 메모리 셀 중 일측의 메모리 셀 A 또는 B의 커패시터 용량을 통해 결정되는데, 그 이유는 저옴 메모리 셀의 커패시터가 실제로 유효하지 않기 때문이다. 그에 따라, 측정되는 전위는, 메모리 소자가 어떤 상태에 위치하는지에 따라 결정된다.
확인된 점에 따르면, 이 경우, 측정되는 전위에 영향을 미치는, 주소 지정되지 않은 메모리 셀들의 커패시터들의 관통(feedthrough)이 점점더 작아질수록, 추가 커패시터 용량은 더욱더 증가한다. 추가 커패시터는 주소 지정되지 않은 메모리 소자들의 영향을 억제한다. 그에 따라, 주소 지정된 메모리 소자를 통해 야기되는 전위가 주소 지정되지 않은 메모리 소자들을 통해 야기되는 전위와 더 이상 확실하게 구별될 수 없게 하는 메모리 매트릭스의 임계 변수는 추가 커패시터의 용량 상승을 통해 증가될 수 있다. 또 다른 측면에서, 추가 커패시터 용량이 증가함에 따라, 메모리 소자의 상태 0과 상태 1 사이의 측정된 전위가 구별되는 정도에 해당하는 절댓값(전압 스윙)은 감소한다.
추가 커패시터는, 메모리 소자와 직렬로 연결되고 예컨대 비트 라인과 접지 사이에 연결되는 외부 커패시터일 수 있다. 또한, 내부에 메모리 소자가 포함되어 있는 메모리 매트릭스의 각각의 회로 구성에 따라서, 여하히 제공되어 있는 커패시터들, 예컨대 금속 라인의 커패시터들이 추가 커패시터로서 기능하면서, 주소 지정되지 않은 메모리 소자들의 기여를 억제할 수 있다.
메모리 소자는 추가 커패시터를 포함하는 직렬 회로를 통해서만 접지와 연결되기 때문에, 메모리 소자는 직류 전압의 인가 후에 지속적으로 전류로 관류되지 않는다. 메모리 소자를 통해서는, 추가 커패시터를 완전하게 충전하기 위해 필요한 전하량만이 흐를 수 있다. 그런 후에, 상기 추가 커패시터는 접지의 방향으로 향하는 추가 전류 흐름을 차단한다. 또한, 전류 흐름과 함께, 메모리 소자의 두 메모리 셀 상에서의 전압 강하도 소멸된다. 요컨대 상기 전압 강하는 저항 변화 활성 재료를 통한 전류 흐름에 의해 야기된 것이었다. 따라서, 전위가 측정되는 픽업 지점에는 추가 커패시터가 완전하게 충전되면 곧바로 공급 전압이 존재한다. 따라서, 상기 추가 커패시터가 충전되는 동안, 메모리 소자의 상태는 메모리 소자와 추가 커패시터 사이의 전위를 통해 판독만 될 수 있다. 이를 위해 가용한 시간은 추가 커패시터의 크기 및 메모리 소자에 의해 구동되는 전류를 통해 결정된다.
내부적으로 메모리 소자가 추가 커패시터를 포함하는 직렬 회로를 통해서만 접지와 연결되는 회로 구성은 일반적으로 메모리 소자의 판독을 위해서만 적합하다. 메모리 소자의 상태를 전환하기 위해서는, 기록 전압이 인가되어야만 할 뿐 아니라, 충분한 기간에 걸쳐서도 전류가 메모리 소자에 의해 구동되어야 한다. 이를 위해, 추가 커패시터 용량이 매우 높아야하거나, 또는 메모리 소자가 중간에 추가 커패시터가 개재되지 않은 조건에서 접지와 연결되어야 한다.
대체되거나, 또는 직류 전압의 인가를 통한 용량 측정에 조합되어서도, 메모리 소자 상에서 교류 전압의 강하도 측정될 수 있다. 이 경우, 메모리 소자는 교류 전류 저항의 관점에서 내부적으로 이미 제공되어 있는 기생 커패시터들과 함께 용량성 분압기를 형성한다. 교류 전압을 이용한 측정은, 전압 강하가 지속적으로 존재하면서 전압의 인가 후 짧은 시간에 소멸되지 않는다는 장점을 제공한다.
메모리 셀들 A 및 B의 커패시터 용량들이 서로 어느 정도만큼 차이를 나타내는가는 메모리 셀들의 제조 시 메모리 셀들의 기하 구조를 통해 결정된다. 메모리 셀들은 제1 근사에서 플레이트 커패시터들이며, 이들 플레이트 커패시터의 플레이트들은 금속 전극들이고 상기 플레이트 커패시터들의 유전체는 능동 메모리 매체에 의해 형성된다. 그러므로 본 발명은, 하나 이상의 제1 안정 상태 0 및 제2 안정 상태 1을 갖는 메모리 소자에도 관한 것이며, 상기 메모리 소자는 제1 기록 전압(V0)의 인가를 통해 상태 0으로 전환될 수 있고 제2 기록 전압(V1)의 인가를 통해서는 상태 1로 전환될 수 있으며, 두 상태 0과 1은 값에 따라 기록 전압(V0 및 V1)들보다 더 낮은 판독 전압(VR)의 인가 시 메모리 소자의 상이한 전기 저항값들로 나타난다. 이 경우, 메모리 소자는 2개 이상의 메모리 셀 A 및 B의 직렬 회로를 포함하며, 상기 메모리 셀들은 상대적으로 더 높은 전기 저항을 갖는 안정 상태 A0 내지 B0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 A1 내지 B1을 각각 취한다. 본 발명에 따라, 메모리 셀들 A 및 B의 커패시터 용량들은 상태 조합 A0 및 B0에서, 그리고/또는 상태 조합 A1 및 B1에서 10% 이상만큼, 바람직하게는 15% 이상만큼, 매우 특히 바람직하게는 20% 이상만큼 서로 차이를 나타낸다.
상기 메모리 소자는 앞서 언급한 사항에 따라서, 총 용량의 측정을 통해, 두 메모리 셀 중 어느 메모리 셀이 상태 A1 내지 B1에 위치하는지가 확인되는 장점을 제공한다. 그에 따라, 한편, 메모리 소자의 상태 0이 상태들 A1 및 B0의 조합으로 부호화되고, 메모리 소자의 상태 1은 상태들 A0 및 B1의 조합으로 부호화된다면, 총 용량의 측정을 통해, 메모리 소자가 상태 0과 상태 1 중 어느 상태에 있는지의 여부가 확인된다.
복수의 메모리 소자로 구성되는 메모리 매트릭스의 실현을 위해, 바람직하게는 단일의 메모리 소자의 커패시터 용량은 두 상태 0과 1 모두에서 항상 낮다. 본 발명에 따라 제공되는 추가 커패시터는, 이 추가 커패시터 용량이 주소 지정되지 않은 메모리 소자들을 통한 모든 기생 전류 경로의 총 용량에 비해 높을 때에만, 확실하게 주소 지정되지 않은 메모리 소자들의 영향을 억제할 수 있다. 정해진 워드 라인과 정해진 비트 라인 사이에서 가능한 모든 기생 전류 경로는 병렬로 연결되며, 그럼으로써 상기 전류 경로들의 용량들이 가산된다.
본 발명의 특히 바람직한 구현예에 따라서, 메모리 소자는 제1 금속 전극과, 가변하는 전기 저항을 갖는 제1 활성 재료 층과, 제2 금속 전극과, 가변하는 전기 저항을 갖는 추가의 활성 재료 층과, 제3 금속 전극으로 이루어진 스택으로서 형성된다. 이 경우, 상기 메모리 소자는 제1 근사에서, 플레이트 커패시터로서 고려되며, 전극들은 플레이트들로서 기능하고 활성 재료는 유전체를 형성한다.
바람직하게는, 두 활성 재료 층은 그 두께와 관련하여 1.1 이상의 인수만큼, 바람직하게는 1.5 이상의 인수만큼, 매우 특히 바람직하게는 2 이상의 인수만큼 서로 차이를 나타낸다. 예컨대, 메모리 소자는, Pt 전극과, 메모리 셀 A의 활성 재료인 SiO2의 층과, 두 메모리 셀 A 및 B의 공동의 전극으로서의 Cu 전극과, 메모리 셀 B의 활성 재료인 SiO2의 추가 층과, 추가 Pt 전극으로 이루어진 스택으로서 실현되었다. 이 경우, 제1 SiO2 층은 10㎚의 두께를 보유하고, 제2 SiO2 층은 20㎚의 두께를 보유하였다. 그에 따라 메모리 셀 B는 메모리 셀 A의 커패시터 용량의 2배 용량을 나타냈다.
바람직하게는, 두 활성 재료 층은 그 유전 상수와 관련하여 1.1 이상의 인수만큼, 바람직하게는 2 이상의 인수만큼, 매우 특히 바람직하게는 5 이상의 인수만큼 서로 차이를 나타낸다. 예컨대 메모리 소자는, Pt 전극과, 메모리 셀 A의 활성 재료인 SiO2의 층과, 두 메모리 셀 A 및 B의 공동의 전극으로서의 Cu 전극과, 메모리 셀 B의 활성 재료인 TiO2의 층과, 추가 Pt 전극으로 이루어진 스택으로서 실현되었다. SiO2의 상대 유전 상수(εr)는 4이고, TiO2의 상대 유전 상수(εr)는 20이다. 그에 따라 메모리 셀 B는 메모리 셀 A의 커패시터 용량의 5배 용량을 나타냈다.
메모리 소자를 비파괴 방식으로 판독하기 위해 메모리 소자에 의해 생성된 전압이 전기 변수로서 측정되어야 한다면, 그리고 메모리 소자가 상이한 금속으로 이루어진 2개의 전극을 구비한 메모리 셀들을 포함하고, 상기 전극들 사이에는 전해질이 배열된다면, 전극 및 전해질로서 이용되는 재료의 적합한 선택을 통해, 전압은 최대화된다. 상기 구조 유형의 메모리 셀들의 경우, 일측의 메모리 셀의 두 전극의 금속들이 전기화학계열에서 서로 최대한 멀리 이격되어 위치하는 점이 중요하다. 그러나 그와 동시에, 금속들 중 하나 이상의 금속은 이온들의 형태로, 이 이온들이 전해질을 통해 전자 전도 경로를 형성할 수 있도록 하기 위해, 전해질 내에서 이동 가능해야만 한다. 상대적으로 더 낮은 전기 저항을 갖는 상태 A1 내지 B1로 이루어지는 메모리 셀의 전환은 바로 상기 경로의 형성을 통해 달성된다.
본원의 발명자의 실험에서, 구리와 은이 전극 금속으로서 바람직한 것으로 입증되었다. 이와 관련하여 상기 구리 및 은의 이온들은 전해질 내에서 이동할 수 있고, 상기 구리 및 은은 각각 분명히 가치가 더 높거나 또는 분명히 가치가 더 떨어지는 제2 전극으로서의 금속과 연결되어 측정성이 우수한 전압을 생성한다. 이와 관련하여, 은, 백금 및 텅스텐이 제2 전극을 위해 특히 적합한 금속이다. 바람직하게는, 전해질은 칼코게나이드(chalcogenide)이다. 셀렌화물, 화황물 및 산화물이 칼코게나이드에 속한다.
본 발명의 대상은 하기에서 도들에 따라 설명되며, 이때 본 발명의 대상은 상기 설명에 의해 제한되지 않는다.
도 1은 상태 1 및 상태 0에 위치하는 메모리 소자의 각각의 등가 회로도로 전류 응답을 통한 메모리 소자의 비파괴 판독을 위한 회로 구성을 도시한 회로도이다.
도 2는 도 1a 및 도 1b에 도시된 메모리 소자의 상태 1 및 상태 0에 대해 획득되는 전류 응답에서의 차이를 나타낸 그래프이다.
도 3은 추가 커패시터(Cout)를 포함하는 용량성 분압기를 통한 메모리 소자의 비파괴 판독을 위한 회로 구성을 도시한 회로도이다.
도 4는 직류 전압의 인가 후 최초 10㎱ 이내에 메모리 소자의 상태 0 및 상태 1에 대해 도 3에 따르는 회로 구성에서 측정된 전압(Vmess)의 시간 곡선을 나타낸 그래프이다.
도 5는 직류 전압의 인가 시부터 상승 과도 과정의 종료 시까지 도 3에 따르는 회로 구성에서 측정되는 Vmess의 곡선 전체를 나타낸 그래프이다.
도 1에는 상이한 용량의 2개의 메모리 셀로 이루어진 메모리 소자가 전류 응답을 통해 판독되게끔 하는 회로 구성이 도시되어 있다. 부분 도 1a에서 메모리 소자는 상태 1(메모리 셀들의 상태 조합 A0 및 B1)의 상태이다. 부분 도 1b에서는 메모리 소자는 상태 0(메모리 셀들의 상태 조합 A1 및 B0)의 상태이다. 메모리 소자는 각각 등가 회로도로서 도시되어 있다. 메모리 셀들 A 및 B 각각은 상태 A0 내지 B0에서 1㏁의 저항기(Roff)를 가지며, 상태 A1 내지 B1에서는 1㏀의 저항기(Ron)를 갖는다. 1㎛의 테두리 길이를 갖는 메모리 셀 A의 정방형 전극들과, 30㎚의 두께 및 4의 상대 유전 상수를 보유하면서 상기 전극들 사이에 배열되어 메모리 셀 A의 저항을 제공하는 활성 재료는 1.18fF의 커패시터(CA)를 형성한다. 메모리 셀 B의 전극들과 이들 전극 사이에 배열되어 메모리 셀 B의 저항을 제공하는 활성 재료는 11.8fF의 커패시터(CB)를 형성한다. 메모리 소자와는 1㏁의 저항기(Rreihe)가 직렬로 연결된다. 메모리 소자를 통해 흐르는 전류 I1 내지 I0은 상기 저항기에서 접지로 향하는 Vmess의 전압 강하를 생성하며, 이 전압 강하가 측정 신호로서 평가된다.
도 2에는, 직류 전압의 인가 후에, 도 1a 및 도 1b에 도시된 메모리 소자의 상태들에 대한 전류 응답들(current response)이 도시되어 있다. 그래프에는 시간(t)에 걸쳐 Rreihe에서 강하하는 전압(Vmess)이 표시되어 있다.
상태 1에서 메모리 셀 B은 상태 B1에 있으며, 그럼으로써 상기 메모리 셀의 높은 용량의 커패시터(CB)는 유효하지 않게 된다. 메모리 소자의 총 용량을 결정하는 것은 십 분의 일만큼만 더 높은 용량의 커패시터(CA)이다. 메모리 소자는, 메모리 소자의 커패시터의 충전 및 방전이 균형을 이루는 정지 상태(stationary state)에 이를 때까지 그에 상응하게 빠르게 충전된다.
상태 0에서 메모리 셀 A은 상태 A0에 있으며, 그럼으로써 낮은 용량의 커패시터(CA)만이 실제로 분리된다. 그와 반대로 메모리 셀 B의 높은 용량의 커패시터(CB)가 유효하다. 이 커패시터는 정지 상태에 도달될 때까지 훨씬 더 큰 시간 상수를 필요로 한다.
상기 측정은 메모리 소자에 인가된 전압에 대해 임의의 값으로 실행될 수 있다. 전압은 특히 값에 따라, 메모리 셀들 중 어느 메모리 셀도 또 다른 상태로 전환되지 않을 만큼 충분히 낮게 선택될 수 있다. 이 경우, 판독은 비파괴식으로 이루어진다.
도 3에는, 상이한 커패시터 용량을 갖는 2개의 메모리 셀로 이루어진 메모리 소자가 추가 커패시터(Cout)를 포함하는 용량성 분압기를 통해 판독되게끔 하는 회로 구성이 도시되어 있다. 메모리 소자는 자체의 등가 회로도로서 도시되어 있다. 여기서, 메모리 셀 A는 자체의 저항기(RA)와 자체의 커패시터(CA)로 이루어진 병렬 회로이다. 메모리 셀 B는 자체의 저항기(RB)와 자체의 커패시터(CB)로 이루어진 병렬 회로이다. 두 메모리 셀 A 및 B는 서로 직렬로 연결된다. 도 1과는 다르게, 이제, 메모리 소자는 저항기(Rreihe)를 통해 접지와 연결되는 것이 아니라, 메모리 소자 외부에 여하히 제공되어 있는 회로 구성의 커패시터들과 경우에 따르는 외부 커패시터로 구성되는 추가 커패시터(Cout)를 통해 접지와 연결된다. 접지로 향하는 직류 또는 교류 전압은 지점(V)을 통해 인가될 수 있다. 이 경우, 지점(Vmess)에서는, 접지로 향하는 전압이 측정된다.
복잡한 교류 전류 계산의 법칙에 따라, RA 및 CA 내지 RB 및 CB의 역방향 교류 전류 저항들은 메모리 셀 A 내지 B의 교류 전류 저항에 가산된다. 두 메모리 셀 A 및 B뿐 아니라 추가 커패시터(Cout)의 교류 전류 저항들이 회로의 총 임피던스에 가산된다. 그에 따라, 정상 상태(steady state)에서 V에 대비되는 Vmess의 비율에 대해 하기 공식이 생성된다.
Figure pct00001
매우 높은 고주파수의 교류 전압이 인가되고, 메모리 소자의 기능에 따라 항상 두 저항 중 일측 저항(RA 또는 RB)이 낮다는 점이 고려된다면, 상기 공식은 메모리 소자의 상태 1(메모리 셀들의 상태 조합 A0 및 B1)에서 하기의 공식으로 단순화되며,
Figure pct00002
그리고 메모리 소자의 상태 0(메모리 셀들의 상태 조합 A1 및 B0)에서는 하기의 공식으로 단순화된다.
Figure pct00003
따라서, 고주파수의 교류 전압의 인가를 통해, 상기 교류 전압의 절댓값이 두 메모리 셀 중 일측의 메모리 셀 A 또는 B를 전환하기에 충분하지 않을 때에도, 신뢰할 수 있는 정도로 메모리 소자의 두 상태 0과 1 간에 구별이 이루어질 수 있다. 상기 유형의 메모리 소자들에 대한 종래의 판독 과정에서와 다르게, 가용한 판독 전압에 대해 더 이상 하한은 존재하지 않는다.
그와 반대로, 직류 전압이 인가된다면(ω = 0), 정상 상태에서, Vmess는 작동 전압(V)이 된다. 시스템이 안정되고 그와 동시에 상태 Vmess = V를 달성하고자 하는 동안에, 상기 유도 시에 강구된 가정이며, 모든 전압 및 전류는 사인파라는 상기 가정은 훼손된다. 직류 전압의 스위치 온 후에 상승 과도 과정과 그에 따른 비율(Vmess/V)의 시간 곡선은, 회로 구성에 적용되는 키르히호프 법칙이 Vmess에 대한 미분 방정식으로 변환되면서 계산된다. 대체되는 방식으로, 스위치 온 시 시간 곡선은 근사법에 의해, 무한히 많은 푸리에 성분으로 분해되는 비주기 신호(aperiodic signal)로서 고려될 수 있으며, 이 경우 상기 푸리에 성분들 중에서 고주파수 성분이 상기 방정식들을 충족시킨다.
따라서, 직류 전압의 인가 후 짧은 시간 동안 Vmess는 V와 구별되며, 이는 메모리 소자의 상태를 판독하기 위해 이용될 수 있다.
도 4에는, 직류 전압의 인가 후 최초 10㎱ 이내에 메모리 소자의 상태들 0과 1에 대해 도 3에 따르는 회로 구성에서 측정되는 전압(Vmess)의 시간 곡선이 도시되어 있다. 메모리 셀들은 도 1에 도시된 회로 구성에서와 동일한 커패시터(CA 및 CB)들을 포함한다. 추가 커패시터(Cout) 용량은 100fF이다.
직류 전압의 인가 후 최초 10㎱ 이내에, 두 상태에 대해 측정된 전압들은 8.8의 인수만큼 서로 차이를 나타내며, 그럼으로써 상기 상태들은 수월하게 서로 구별될 수 있다. 종래의 DRAM 메모리 모듈들에서, 8㎱ 크기의 액세스 시간이 현재의 기술 수준이기 때문에, 직류 전압을 인가하고 10㎱ 이내에 Vmess를 측정할 수 있는 전자 판독 장치도 어느 경우에서든 사용할 수 있다.
도 5에는, 직류 전압의 인가 후 500㎱까지 전압(Vmess)의 추가 시간 곡선이 도시되어 있다. 상기 시점에 시스템은 이미 거의 안정된다. 요컨대 메모리 소자의 두 상태 0과 1에 대해, 전압(Vmess)은 공급 전압을 달성하고자 한다. 상승 과도 과정은, 직류 전압의 인가 후 약 120㎱까지 두 상태 0과 1 간의 전압(Vmess)에서의 차이가 지속적으로 감소하고 이후 부호 변경이 이루어지면서 다시 발생하는 것을 특징으로 한다. 그러나 이 경우, 차이는, 직류 전압의 인가 후 약 250㎱에서 자체의 국소 최댓값을 나타내더라도, 직류 전압의 인가 후 최초 10㎱ 이내에서처럼 더 이상 월등히 명확하게 나타나지는 않다. 상기 국소 최댓값을 넘어서면서, 차이는, 상승 과도 과정의 종료 시 완전하게 소멸될 때까지, 다시 지속적으로 감소한다.
Vmess의 시간 곡선들은 소프트웨어 SPICE로 각각 시뮬레이션된다.
복수의 메모리 소자로 이루어진 어레이에서는, 추가로, 주소 지정되지 않은 메모리 소자들의 기생 커패시터들이 고려된다. 상기 기생 커패시터들의 크기뿐 아니라, 어레이 내부에서 상기 커패시터들의 분포는 어레이 내에 저장된 비트 패턴에 따라 결정된다. 그에 따라, 판독을 위해 가용한 시간도 비트 패턴의 상태들에 따라 결정된다. 그러므로 어레이의 기술적 실현에서, 직류 전압의 인가와 Vmess의 측정 사이의 시간 간격은 생각해볼 수 있지만 이와 관련하여 바람직하지 못한 비트 패턴을 기초로 한다.

Claims (12)

  1. 직렬 회로의 전기 변수를 측정하는 것을 통해, 2개 이상의 메모리 셀 A 및 B의 직렬 회로를 포함하는 메모리 소자를 판독하기 위한 판독 방법으로서, 상기 메모리 셀들은 상대적으로 더 높은 저항을 갖는 안정 상태 A0 내지 B0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 A1 내지 B1를 각각 취하며, 메모리 소자의 상태 0은 상태들 A1 및 B0의 조합으로 부호화되고, 메모리 소자의 상태 1은 상태들 A0 및 B1의 조합으로 부호화되는, 상기 판독 방법에 있어서,
    상태 A0에서의 메모리 셀 A가 상태 B0에서의 메모리 셀 B와 상이하게 기여하고, 그리고/또는 상태 A1에서의 메모리 셀 A가 상태 B1에서의 메모리 셀 B와 상이하게 기여하는 전기 변수가 선택되는 것을 특징으로 하는 판독 방법.
  2. 제1항에 있어서, 판독 동안, 상기 메모리 셀들 중 어느 메모리 셀도 또 다른 상태로 전환되지 않는 것을 특징으로 하는 판독 방법.
  3. 제1항 또는 제2항에 있어서, 메모리 소자에 의해 생성되는 전압이 전기 변수로서 선택되는 것을 특징으로 하는 판독 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 메모리 소자의 커패시터 용량이 전기 변수로서 선택되는 것을 특징으로 하는 판독 방법.
  5. 제4항에 있어서, 상기 커패시터 용량의 충전 또는 방전에 이용되는 시간 상수가 평가되는 것을 특징으로 하는 판독 방법.
  6. 제4항 또는 제5항에 있어서, 상기 메모리 소자에 직류 전압을 인가한 후에 상기 메모리 소자를 통해 구동되는 전류의 시간 곡선이 측정되는 것을 특징으로 하는 판독 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 메모리 소자와 추가 커패시터로 이루어진 직렬 회로에 직류 전압을 인가한 후에 상기 메모리 소자와 상기 추가 커패시터 사이에 우세하게 존재하는 전위의 시간 곡선이 측정되는 것을 특징으로 하는 판독 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서, 상기 메모리 소자 상에서 교류 전압의 강하가 측정되는 것을 특징으로 하는 판독 방법.
  9. 하나 이상의 제1 안정 상태 0과 제2 안정 상태 1을 취하는 메모리 소자로서, 상기 메모리 소자는 제1 기록 전압(V0)의 인가를 통해 상태 0으로 전환될 수 있고 제2 기록 전압(V1)의 인가를 통해서는 상태 1로 전환될 수 있으며, 상기 두 상태 0과 1은 값에 따라 상기 기록 전압(V0 및 V1)들보다 더 낮은 판독 전압(VR)의 인가 시 메모리 소자의 상이한 전기 저항값들로 나타나며, 메모리 소자는 2개 이상의 메모리 셀 A 및 B의 직렬 회로를 포함하고, 상기 메모리 셀들은 상대적으로 더 높은 전기 저항을 갖는 안정 상태 A0 내지 B0과 상대적으로 더 낮은 전기 저항을 갖는 안정 상태 A1 내지 B1을 각각 취하는, 상기 메모리 소자에 있어서,
    상기 메모리 셀들 A 및 B의 커패시터 용량들은 상태 조합 A0 및 B0에서, 그리고/또는 상태 조합 A1 및 B1에서 10% 이상만큼 서로 차이를 나타내는 것을 특징으로 하는 메모리 소자.
  10. 제9항에 있어서, 상기 메모리 소자는, 제1 금속 전극, 가변하는 전기 저항을 갖는 제1 활성 재료 층과, 제2 금속 전극과, 가변하는 전기 저항을 갖는 추가 활성 재료 층과, 제3 금속 전극으로 이루어진 스택으로서 형성되는 것을 특징으로 하는 메모리 소자.
  11. 제10항에 있어서, 상기 두 활성 재료 층은 그 두께와 관련하여 1.1 이상의 인수만큼 서로 차이를 나타내는 것을 특징으로 하는 메모리 소자.
  12. 제10항 또는 제11항에 있어서, 상기 두 활성 재료 층은 그 유전 상수와 관련하여 1.1 이상의 인수만큼 서로 차이를 나태는 것을 특징으로 하는 메모리 소자.
KR1020137025069A 2011-02-24 2012-02-03 저항 변화 메모리 소자의 비파괴 판독 방법 KR20140012105A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011012738.0 2011-02-24
DE102011012738A DE102011012738B3 (de) 2011-02-24 2011-02-24 Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement
PCT/DE2012/000096 WO2012113365A1 (de) 2011-02-24 2012-02-03 Verfahren zum nichtdestruktiven auslesen resistiver speicherelemente

Publications (1)

Publication Number Publication Date
KR20140012105A true KR20140012105A (ko) 2014-01-29

Family

ID=45471337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025069A KR20140012105A (ko) 2011-02-24 2012-02-03 저항 변화 메모리 소자의 비파괴 판독 방법

Country Status (5)

Country Link
US (1) US9001558B2 (ko)
EP (1) EP2678863B1 (ko)
KR (1) KR20140012105A (ko)
DE (1) DE102011012738B3 (ko)
WO (1) WO2012113365A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014002288A1 (de) 2013-06-21 2014-12-24 Forschungszentrum Jülich GmbH Verfahren zum kapazitiven Auslesen resistiver Speicherelemente sowie nichtflüchtige, kapazitiv auslesbare Speicherelemente zur Durchführung des Verfahrens
DE102013020517B4 (de) 2013-12-11 2015-06-25 Forschungszentrum Jülich GmbH Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
FR3061599B1 (fr) 2017-01-02 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'utilisation de composants electrochimiques pour le stockage d'energie et d'information et circuit electronique associe
FR3103956B1 (fr) 2019-12-02 2021-12-10 Commissariat Energie Atomique Récupération d’énergie dans des mémoires résistives filamentaires

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714380A (ja) * 1993-03-25 1995-01-17 Olympus Optical Co Ltd 強誘電体メモリ装置
US5729488A (en) * 1994-08-26 1998-03-17 Hughes Electronics Non-destructive read ferroelectric memory cell utilizing the ramer-drab effect
JP4365737B2 (ja) * 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7505334B1 (en) * 2008-05-28 2009-03-17 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
DE102009023153B4 (de) * 2009-05-29 2011-03-17 Forschungszentrum Jülich GmbH Speicherelement, Speichermatrix und Verfahren zum Betreiben
US8116126B2 (en) * 2009-08-17 2012-02-14 International Business Machines Corporation Measurement method for reading multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition

Also Published As

Publication number Publication date
US20140036574A1 (en) 2014-02-06
EP2678863B1 (de) 2015-04-29
DE102011012738B3 (de) 2012-02-02
WO2012113365A1 (de) 2012-08-30
EP2678863A1 (de) 2014-01-01
US9001558B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
Kund et al. Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20nm
US9792985B2 (en) Resistive volatile/non-volatile floating electrode logic/memory cell
KR101186293B1 (ko) 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
Tappertzhofen et al. Capacity based nondestructive readout for complementary resistive switches
US20080029842A1 (en) CBRAM cell and CBRAM array, and method of operating thereof
US7233515B2 (en) Integrated memory arrangement based on resistive memory cells and production method
US8525553B1 (en) Negative differential resistance comparator circuits
JP2016033847A (ja) 揮発性スイッチング二端子装置およびｍｏｓトランジスタを利用した不揮発性メモリセル
KR20140012105A (ko) 저항 변화 메모리 소자의 비파괴 판독 방법
Liu et al. Switching characteristics of antiparallel resistive switches
CN103314411A (zh) 非易失性存储元件的数据写入方法和非易失性存储装置
KR20110021405A (ko) 저항성 메모리 소자
US10957854B2 (en) Tunable resistive element
Adhikari et al. Pristine leaf based electrochemical resistive switching device
Nauenheim et al. Nano-crossbar arrays for nonvolatile resistive RAM (RRAM) applications
US10727404B1 (en) Tunable resistive element
US20190074059A1 (en) Resistive memory storage apparatus and writing method thereof
CN109791119B (zh) 基于忆阻器的传感器
Palma et al. Experimental investigation and empirical modeling of the set and reset kinetics of ag-ges2 conductive bridging memories
US9530496B2 (en) Method for programming switching element
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法
JP2017505504A (ja) 抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル
Li et al. Correlated resistive/capacitive state variability in solid TiO 2 based memory devices
Patil et al. Memory array with complementary resistive switch with memristive characteristics
US10714175B2 (en) Method, system and device for testing correlated electron switch (CES) devices

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)