KR20140008988A - 메모리장치 및 메모리 셀의 저항 측정 방법 - Google Patents

메모리장치 및 메모리 셀의 저항 측정 방법 Download PDF

Info

Publication number
KR20140008988A
KR20140008988A KR1020120146233A KR20120146233A KR20140008988A KR 20140008988 A KR20140008988 A KR 20140008988A KR 1020120146233 A KR1020120146233 A KR 1020120146233A KR 20120146233 A KR20120146233 A KR 20120146233A KR 20140008988 A KR20140008988 A KR 20140008988A
Authority
KR
South Korea
Prior art keywords
column line
dummy
pad
test mode
switch element
Prior art date
Application number
KR1020120146233A
Other languages
English (en)
Inventor
윤현수
서용호
정정수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140008988A publication Critical patent/KR20140008988A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리장치는, 외부로부터 전압을 인가받기 위한 패드; 다수의 프로그램/리드 라인 중 자신에 대응하는 라인으로부터 전압을 인가받는 다수의 저항성 메모리 소자; 상기 다수의 저항성 메모리 소자 각각에 대응되고, 다수의 로우 라인 중 자신에 대응하는 라인에 의해 제어되어, 자신에 대응하는 저항성 메모리 소자를 다수의 컬럼 라인 중 자신에 대응하는 컬럼 라인에 전기적으로 연결시키는 다수의 스위치 소자; 제1테스트 모드시에 상기 패드로 입력된 전압을 선택된 로우의 프로그램/리드 라인으로 전달하고, 상기 선택된 로우의 스위치 소자를 턴온시키는 로우 제어회로; 및 상기 제1테스트 모드시에 선택된 컬럼 라인을 접지단과 연결시키는 컬럼 제어회로를 포함한다.

Description

메모리장치 및 메모리 셀의 저항 측정 방법{MEMORY DEVICE AND METHOD FOR MEASURING RESISTANCE OF MEMORY CELL}
본 발명은 메모리장치에 관한 것으로, 더욱 자세하게는 메모리장치 내부의 메모리 셀의 저항을 측정하는 기술에 관한 것이다.
일반적인 퓨즈는 레이져에 의해 퓨즈가 컷팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다.
이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 1을 참조하면, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 전원전압이 인가되고 드레인(D)/소스(S)에 접지전압을 인가된다.
게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전원전압이 인가되면 트랜지스터(T)의 게이트 옥사이드(gate oxide)가 파되되면서 게이트(G)와 드레인/소스(D/S)가 쇼트(short)되어 이-퓨즈는 저항(R)으로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 전류가 흐르게 된다. 이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인/소스(D/S) 간의 저항값을 통해 안티퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
미국 등록특허 7269047에 개시된 바와 같이, 이-퓨즈를 어레이로 구성하는 방식으로 이-퓨즈가 차지하는 면적을 줄이기 위한 방안이 연구되고 있다.
도 2는 종래의 이-퓨즈 어레이로 구성되는 메모리장치의 구성도이다.
도 2를 참조하면, 메모리장치는, 다수의 메모리 셀(201, 202, 203, 204)을 포함하는 셀어레이, 로우 제어회로(210), 전압 제공부(220), 및 컬럼 제어회로(230)를 포함한다.
다수의 메모리 셀(201, 202, 203, 204) 각각은 메모리 소자(M1, M2, M3, M4)와 스위치 소자(S1, S2, S3, S4)를 포함한다. 메모리 소자(M1, M2, M3, M4)는 럽처(rupture) 여부에 따라 저항 또는 캐패시터의 성질을 갖는 이-퓨즈이다. 즉, 이-퓨즈(M1, M2, M3, M4)는 저항의 크기에 따라 데이터를 저장하는 저항성 메모리 소자라고 여겨질 수 있다. 스위치 소자(S1, S2, S3, S4)는 로우 라인(WLR0, WLR1)의 제어에 따라 메모리 소자(M1, M2, M3, M4)와 컬럼 라인(BL0, BL1)을 전기적으로 연결한다.
로우 제어회로(210)는 로우 디코더(211)와 다수의 전압 변환부(212, 213)를 포함한다. 로우 디코더(211)는 어드레스(ADD)를 디코딩해 로우 라인(WLR0, WLR1) 중 선택된 라인을 '하이'레벨로 활성화해 해당 로우의 스위치 소자가 턴온되도록 한다. 전압 변환부(212, 213)는 자신에게 입력된 로우 라인(WLR0, WLR1)이 비활성화되면 프로그램/리드 라인(WLP0, WLP1)의 전압을 로우 레벨로 구동하고, 자신에게 입력된 로우 라인(WLR0, WLR1)이 활성화되면 전압 제공부(220)로부터 제공된 전압(P/R BIAS)을 프로그램/리드 라인(WLP0, WLP1)으로 제공한다.
전압 제공부(220)는 프로그램 동작시(퓨즈의 럽쳐 동작시)에는 이-퓨즈(M1, M2, M3, M4)의 게이트 옥사이드를 파괴시킬 정도로 높은 전압(전원전압을 펌핑해 생성한 높은 전압)을 전압 변환부(212, 213)에 제공하고, 리드 동작시에는 리드 동작에 적절한 전압(일반적으로, 전원전압)을 전압 변환부(212, 213)에 제공한다.
컬럼 제어회로(230)는 컬럼 디코더(231), 전류 리미터(232), 및 센스앰프(233)를 포함한다. 컬럼 디코더는 어드레스(ADD)를 디코딩해 컬럼 라인(BL0, BL1) 중 선택된 라인을 전류 리미터(232)와 전기적으로 연결시킨다. 전류 리미터(232)는 바이어스 전압에 의해 제어되는 트랜지스터로 구성되며, 컬럼 라인(BL0, BL1) 중 선택된 라인의 전류를 접지단으로 싱킹한다. 센스앰프(233)는 기준전압(VREF)과 전류 리미터(232) 상단의 노드의 전압을 비교해 데이터를 센싱한다. 로우 디코더(211)와 컬럼 디코더(231)에 의해 선택된 메모리 셀이 럽쳐된 경우에 전류 리미터(232)로 전류가 흐르므로 센스앰프(233)는 출력 데이터(OUTPUT)를 '하이'로 생성하고, 선택된 메모리 셀이 럽쳐되지 않은 경우에 전류 리미터(232)로 전류가 흐르지 않으므로 센스앰프(233)는 출력 데이터(OUTPUT)를 '로우'로 생성하게 된다.
이-퓨즈 어레이로 구성된 메모리에서, 메모리 셀의 저항값에 따라서 데이터가 인식된다. 따라서 럽쳐된 또는 럽쳐되지 않은 메모리 셀의 저항값을 정확하게 측정할 수 있다면, 메모리의 신뢰성을 향상시키는데 큰 도움이 될 수 있다. 그러나, 메모리 셀은 어레이로 배열되고 주변회로도 많이 배치되므로 메모리 셀만의 저항값을 정확히 측정하는 것은 어렵다는 문제점이 있다.
본 발명의 실시예는, 이-퓨즈 어레이와 같은 저항성 메모리 소자를 사용하는 메모리에서, 메모리 소자의 저항값을 정확히 측정하는 기술을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 메모리장치는, 외부로부터 전압을 인가받기 위한 패드; 다수의 프로그램/리드 라인 중 자신에 대응하는 라인으로부터 전압을 인가받는 다수의 저항성 메모리 소자; 상기 다수의 저항성 메모리 소자 각각에 대응되고, 다수의 로우 라인 중 자신에 대응하는 라인에 의해 제어되어, 자신에 대응하는 저항성 메모리 소자를 다수의 컬럼 라인 중 자신에 대응하는 컬럼 라인에 전기적으로 연결시키는 다수의 스위치 소자; 제1테스트 모드시에 상기 패드로 입력된 전압을 선택된 로우의 프로그램/리드 라인으로 전달하고, 상기 선택된 로우의 스위치 소자를 턴온시키는 로우 제어회로; 및 상기 제1테스트 모드시에 선택된 컬럼 라인을 접지단과 연결시키는 컬럼 제어회로를 포함할 수 있다.
또한, 본 발명에 다른 실시예에 따른 메모리장치는, 외부로부터 전압을 인가받기 위한 패드; 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이; 제1테스트 모드시에, 상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 상기 패드로 입력된 전압을 인가하고 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로; 및 상기 제1테스트 모드시에, 상기 메모리 어레이에서 선택된 컬럼 라인을 접지단과 전기적으로 연결하는 컬럼 제어회로를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 메모리 셀의 저항 측정 방법은, 패드에 외부전압을 인가하는 단계; 상기 외부전압을 선택된 저항성 메모리 소자에 인가하고 상기 선택된 메모리 소자에 대응하는 스위치 소자를 턴온시켜, 상기 선택된 메모리 소자를 대응하는 컬럼 라인에 전기적으로 연결하는 단계; 상기 선택된 메모리 소자에 대응하는 컬럼 라인을 접지단에 전기적으로 연결하는 단계; 상기 패드에 흐르는 전류를 측정해, 상기 선택된 메모리 소자 및 이에 대응하는 상기 스위치 소자와 상기 컬럼 라인을 포함하는 제1전류경로의 저항값을 알아내는 단계; 상기 외부전압을 더미 스위치 소자를 통해 더미 컬럼 라인에 전기적으로 연결하는 단계; 상기 더미 컬럼 라인을 상기 접지단에 전기적으로 연결하는 단계; 및 상기 패드에 흐르는 전류를 측정해, 상기 더미 스위치 소자와 상기 더미 컬럼 라인을 포함하는 제2전류경로의 저항값을 알아내는 단계를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 메모리 셀의 저항 측정 방법은, 패드에 외부전압을 인가하는 단계; 상기 외부전압을 선택된 저항성 메모리 소자에 인가하고 상기 선택된 메모리 소자에 대응하는 스위치 소자를 턴온시켜, 상기 선택된 메모리 소자를 대응하는 컬럼 라인에 전기적으로 연결하는 단계; 상기 선택된 메모리 소자에 대응하는 컬럼 라인을 접지단에 전기적으로 연결하는 단계; 상기 패드에 흐르는 전류를 측정해, 상기 선택된 메모리 소자 및 이에 대응하는 상기 스위치 소자와 상기 컬럼 라인을 포함하는 제1전류경로의 저항값을 알아내는 단계; 상기 특정 컬럼 라인을 상기 접지단에 전기적으로 연결하는 단계; 및 상기 패드에 흐르는 전류를 측정해, 상기 더미 스위치 소자와 상기 더미 컬럼 라인을 포함하는 제2전류경로의 저항값 차이를 이용해, 상기 선택된 메모리 소자의 저항값을 측정하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 메모리 소자의 저항값을 정확히 측정할 수 있다는 장점이 있다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 2는 종래의 이-퓨즈 어레이로 구성되는 메모리장치의 구성도.
도 3은 본 발명에 따른 메모리장치의 일실시예 구성도.
도 4는 본 발명에 따른 메모리장치의 다른 실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 메모리장치의 일실시예 구성도이다.
도 3을 참조하면, 메모리장치는, 다수의 메모리 셀(201, 202, 203, 204)을 포함하는 셀어레이, 로우 제어회로(210), 전압 제공부(220), 컬럼 제어회로(330), 패드(PAD), 더미 스위치 소자(301), 더미 컬럼 라인(BL_DUMMY), 및 스위치들(302, 303, 304)을 포함한다.
패드(PAD)는 메모리장치 외부로부터 인가되는 외부전압을 입력받기 위한 패드이다. 이 패드(PAD)로는 테스트 장비(도면에 미도시)로부터 메모리장치로 외부전압이 인가된다.
더미 스위치 소자(301)는 스위치 소자들(S1, S2, S3, S4)과 동일한 소자로 구성된다. 더미 스위치 소자(301)는 제2테스트 모드 신호(TM2)가 활성화되면 턴온된다.
스위치(302)는 제1테스트 모드 신호(TM1)와 제2테스트 모드 신호(TM2) 중 하나 이상의 신호가 활성화되면 턴온되며, 그렇지 않으면 오프된다. 스위치(303)는 제1테스트 모드 신호(TM1)가 활성화되면 턴온되고, 그렇지 않으면 오프된다. 스위치(304)는 제2테스트 모드 신호(TM2)가 활성화되면 턴온되고, 그렇지 않으면 오프된다.
컬럼 제어회로(330)의 바이어스 전압 인가부(331)는 제1테스트 모드 신호(TM1)가 활성화되면 전류 리미터(232)를 완전히 턴온시키는 전압을 'BIAS_NEW' 노드로 출력하고, 제1테스트 모드 신호(TM1)가 비활성화되면 입력된 바이어스 전압(BIAS, 종래의 바이어스 전압과 동일한 전압)을 'BIAS_NEW' 노드로 출력한다. 바이어스 전압(BIAS)의 레벨은 전류 리미터(232)가 리드 동작에 알맞은 일정 저항을 가질 수 있도록 하는 전압이다. 컬럼 제어회로(330)의 스위치(332)는 제2테스트 모드 신호(TM2)가 활성화되면 턴온되고, 그렇지 않으면 오프된다.
도 3에서 도 2와 동일한 도면부호를 사용하는 구성요소는, 도 2와 동일하므로, 이에 대한 더 이상의 상세한 설명을 생략하기로 한다. 또한, 테스트 모드가 아닌 노멀 모드에서의 동작도 도 2와 동일하므로, 이에 대한 더 이상의 상세한 설명을 생략하기로 한다.
본 발명은 제1테스트 모드와 제2테스트 모드 동작을 통해 선택된 메모리 셀의 메모리 소자의 저항값이 측정되는데, 이하에서는 제1테스트 모드와 제2테스트 모드를 나누어 그 동작을 알아보기로 한다. 설명의 편의를 위해, 제1테스트 모드에서 0번 로우(WLR0, WLP0에 대응하는 로우)가 로우 디코더(211)에 의해 선택된 로우이고, 1번 컬럼(BL1에 대응하는 컬럼)이 컬럼 디코더(231)에 의해 선택된 컬럼, 즉 메모리 셀(202)이 선택된 메모리 셀이라고 가정하고 설명하기로 한다. 제2테스트 모드에서는 그 어떤 로우 및 컬럼도 선택되지 않는다.
제1테스트 모드 동작 ( TM1 활성화)
제1테스트 모드에서 패드(PAD)에는 메모리장치 외부의 테스트 장비로부터 외부전압이 인가된다. 제1테스트 모드에서 스위치(303)가 턴온되므로, 패드(PAD)로 입력된 외부전압은 전압 변환부(212, 213)로 전달된다. 로우 디코더(211)는 로우 라인(WLR0)을 활성화하므로, 전압 변환부(212)는 패드(PAD)로부터 입력된 전압을 프로그램/리드 라인(WLP0)을 통해 선택된 메모리 셀(202)의 메모리 소자(M2)에 제공한다. 또한, 선택된 메모리 셀의 스위치 소자가 로우 라인에 의해 턴온된다. 한편, 제1테스트 모드시에 바이어스 전압 인가부(331)에 의해 전류 리미터(232)가 완전히 턴온된다.
결국, 제1테스트 모드시에는, 패드(PAD)로부터 선택된 메모리 셀(202)의 메모리 소자(M2)와 스위치 소자(S2) 및 선택된 컬럼 라인(BL1)을 통한 접지단까지의 전류경로가 형성된다. 따라서, 테스트 장비를 통해 패드(PAD)에 흐르는 전류량을 측정하면, 선택된 메모리 소자(M2)와 스위치 소자(S2), 컬럼 라인(BL1)의 전체 저항값을 알 수 있게 된다.
제2테스트 모드 동작 ( TM2 활성화)
제2테스트 모드에서 패드(PAD)에는 메모리장치 외부의 테스트 장비로부터 외부전압이 인가된다. 제2테스트 모드에서 스위치(304)가 턴온되므로, 패드(PAD)로 입력된 외부전압은 더미 스위치 소자(301)로 전달된다. 또한, 제2테스트 모드에서 더미 스위치 소자(301)는 턴온되고, 컬럼 제어회로(330)의 스위치(332)에 의해 더미 컬럼 라인(BL_DYMMY)은 접지단에 연결된다.
결국, 제2테스트 모드시에는, 패드(PAD)로부터 더미 스위치 소자(301), 더미 컬럼 라인(BL_DUMMY)을 통한 접지단까지의 전류경로가 형성된다. 따라서 테스트 장비를 통해 패드(PAD)에 흐르는 전류량을 측정하면, 더미 스위치 소자(301)와 더미 컬럼 라인(BL_DUMMY)의 전체 저항값을 알 수 있게 된다.
제1테스트 모드에서는 {선택된 메모리 소자(M2) + 선택된 스위치 소자(S2) + 컬럼 라인(BL1)}의 저항값이 측정되고, 제2테스트 모드에서는 {더미 스위치 소자(301) + 더미 컬럼 라인(BL_DUMMY)}의 저항값이 측정된다. 스위치 소자(S2)의 저항값과 더미 스위치 소자(301)의 저항값이 동일하고, 컬럼 라인(BL1)의 저항값과 더미 컬럼 라인(BL_DUMMY)의 저항값은 동일하다. 따라서, 테스트 장비를 통해, {제1테스트 모드에서 측정된 전체 저항값} - {제2테스트 모드에서 측정된 전체 저항값}의 연산을 수행하면, 선택된 메모리 소자(M2)만의 저항값을 정확히 측정할 수 있다.
도 4는 본 발명에 따른 메모리장치의 다른 실시예 구성도이다.
도 4를 참조하면, 메모리장치는, 다수의 메모리 셀(201, 202, 203, 204)을 포함하는 셀어레이, 로우 제어회로(210), 전압 제공부(220), 컬럼 제어회로(430), 패드(PAD), 더미 스위치 소자(301), 및 스위치들(302, 303, 304)을 포함한다.
도 4의 실시예는 도 3의 실시예와 다르게, 더미 컬럼 라인(BL_DUMMY)을 대신해 기존의 컬럼 라인들(BL0, BL1) 중 하나의 컬럼 라인(BL1)을 이용한다.
컬럼 제어회로(430)의 컬럼 디코더(431)는 노멀 모드와 제1테스트 모드에서는 기존의 컬럼 디코더(231)와 동일하게 동작한다. 그러나 제2테스트 모드 신호(TM2)가 활성화되는 제2테스트 모드에서는 어드레스(ADD)와 상관없이 더미 컬럼 라인(BL_DUMMY)을 대신하는 컬럼 라인(BL1)을 무조건 선택한다. 컬럼 제어회로(430)의 바이어스 전압 인가부(432)는 제1테스트 모드 신호(TM1)와 제2테스트 모드 신호(TM2) 중 하나의 신호가 활성화되면 전류 리미터(232)를 완전히 턴온시키는 전압을 'BIAS_NEW' 노드로 출력하고, 그렇지 않으면 입력된 바이어스 전압(BIAS)을 'BIAS_NEW' 노드로 출력한다.
도 4에서 도 2 및 도 3과 동일한 도면부호를 사용하는 구성요소는, 도 2 및 도 3과 동일하므로, 이에 대한 더 이상의 상세한 설명을 생략하기로 한다.
도 4의 실시예에서도, 제1테스트 모드와 제2테스트 모드 동작을 통해 선택된 메모리 셀의 메모리 소자의 저항값이 측정되는데, 이하에서는 제1테스트 모드와 제2테스트 모드를 나누어 그 동작을 알아보기로 한다. 설명의 편의를 위해, 제1테스트 모드에서 0번 로우(WLR0, WLP0에 대응하는 로우)가 로우 디코더(211)에 의해 선택된 로우이고, 1번 컬럼(BL1에 대응하는 컬럼)이 컬럼 디코더(431)에 의해 선택된 컬럼, 즉 메모리 셀(202)이 선택된 메모리 셀이라고 가정하고 설명하기로 한다. 제2테스트 모드에서는 그 어떤 로우 및 컬럼도 선택되지 않는다.
제1테스트 모드 동작 ( TM1 활성화)
제1테스트 모드에서 패드(PAD)에는 메모리장치 외부의 테스트 장비로부터 외부전압이 인가된다. 제1테스트 모드에서 스위치(303)가 턴온되므로, 패드(PAD)로 입력된 외부전압은 전압 변환부(212, 213)로 전달된다. 로우 디코더(211)는 로우 라인(WLR0)을 활성화하므로, 전압 변환부(212)는 패드(PAD)로부터 입력된 전압을 프로그램/리드 라인(WLP0)을 통해 선택된 메모리 셀(202)의 메모리 소자(M2)에 제공한다. 또한, 선택된 메모리 셀의 스위치 소자가 로우 라인에 의해 턴온된다. 한편, 제1테스트 모드시에 바이어스 전압 인가부(432)에 의해 전류 리미터(232)가 완전히 턴온된다.
결국, 제1테스트 모드시에는, 패드(PAD)로부터 선택된 메모리 셀(202)의 메모리 소자(M2)와 스위치 소자(S2) 및 선택된 컬럼 라인(BL1)을 통한 접지단까지의 전류경로가 형성된다. 따라서, 테스트 장비를 통해 패드(PAD)에 흐르는 전류량을 측정하면, 선택된 메모리 소자(M2)와 스위치 소자(S2), 컬럼 라인(BL1)의 전체 저항값을 알 수 있게 된다.
제2테스트 모드 동작 ( TM2 활성화)
제2테스트 모드에서 패드(PAD)에는 메모리장치 외부의 테스트 장비로부터 외부전압이 인가된다. 제2테스트 모드에서는 스위치(304)가 턴온되므로, 패드로 입력된 외부전압은 더미 스위치 소자(301)로 전달된다. 또한, 제2테스트 모드에서 더미 스위치 소자(301)는 턴온되고, 더미 스위치 소자(301)가 연결되는 컬럼 라인(BL1)은 전류 리미터(232)를 통해 접지단에 연결된다. 이때 전류 리미터(232)는 완전히 턴온된 상태를 유지한다.
결국, 제2테스트 모드시에는, 패드(PAD)로부터 더미 스위치 소자(301), 컬럼 라인(BL1)을 통한 접지단까지의 전류경로가 형성된다. 따라서 테스트 장비를 통해 패드(PAD)에 흐르는 전류량을 측정하면, 더미 스위치 소자(301)와 컬럼 라인(BL1)의 전체 저항값을 알 수 있게 된다.
제1테스트 모드에서는 {선택된 메모리 소자(M2) + 선택된 스위치 소자(S2) + 컬럼 라인(BL1)}의 저항값이 측정되고, 제2테스트 모드에서는 {더미 스위치 소자(301) + 컬럼 라인(BL1)}의 저항값이 측정된다. 스위치 소자(S2)의 저항값과 더미 스위치 소자(301)의 저항값은 동일하다. 따라서, 테스트 장비를 통해, {제1테스트 모드에서 측정된 전체 저항값} - {제2테스트 모드에서 측정된 전체 저항값}의 연산을 수행하면, 선택된 메모리 소자(M2)만의 저항값을 정확히 측정할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상기한 실시예들에서는 메모리장치의 셀어레이가 2 X 2의 메모리 셀들을 포함하는 것으로 예시하였으나, 셀어레이의 크기는 이와 다를 수 있음은 당연하다. 또한, 상기한 실시예들에서는 이-퓨즈로 구성되는 메모리 소자의 저항값을 측정하는 것을 예시하였으나, 이-퓨즈 이외의 소자로 구성되는 모든 종류의 저항성 메모리 소자의 저항값을 측정하기 위해 본 발명이 이용될 수 있음은 당연하다.
201, 202, 203, 204: 메모리 셀 210: 로우 제어회로
220: 전압 제공부 330: 컬럼 제어회로
PAD: 패드 301: 더미 스위치 소자

Claims (12)

  1. 다수의 프로그램/리드 라인 중 자신에 대응하는 라인으로부터 전압을 인가받는 다수의 저항성 메모리 소자;
    상기 다수의 저항성 메모리 소자 각각에 대응되고, 다수의 로우 라인 중 자신에 대응하는 라인에 의해 제어되어, 자신에 대응하는 저항성 메모리 소자를 다수의 컬럼 라인 중 자신에 대응하는 컬럼 라인에 전기적으로 연결시키는 다수의 스위치 소자;
    제1테스트 모드시에 외부 전압을 선택된 로우의 프로그램/리드 라인으로 전달하고, 상기 선택된 로우의 스위치 소자를 턴온시키는 로우 제어회로; 및
    상기 제1테스트 모드시에 선택된 컬럼 라인을 접지단과 연결시키는 컬럼 제어회로
    를 포함하는 메모리장치.
  2. 제 1항에 있어서,
    상기 외부 전압을 입력받기 위한 패드; 더미 컬럼 라인; 및 더미 스위치 소자를 더 포함하고,
    제2테스트 모드시에 상기 패드를 통해 입력된 상기 외부 전압은 상기 더미 스위치 소자를 통해 상기 더미 컬럼 라인으로 전달되고, 상기 더미 컬럼 라인은 상기 접지단에 연결되는
    메모리장치.
  3. 제 1항에 있어서,
    더미 스위치 소자를 더 포함하고,
    제2테스트 모드시에 상기 외부 전압은 상기 더미 스위치 소자를 통해 상기 다수의 컬럼 라인 중 특정 컬럼 라인에 연결되고, 상기 특정 컬럼 라인은 상기 접지단에 연결되는
    메모리장치.
  4. 제 2항 또는 제 3항에 있어서,
    상기 다수의 저항성 메모리 소자 각각은 이-퓨즈이고,
    상기 다수의 프로그램 리드/라인은 상기 다수의 이-퓨즈의 게이트에 연결되는
    메모리장치.
  5. 제 2항에 있어서,
    상기 제1테스트 모드에서, 상기 패드로부터 상기 선택된 메모리 셀의 저항성 소자와 스위치 소자 및 상기 선택된 메모리 셀에 대응하는 컬럼 라인을 포함해 형성되는 전류 경로의 저항값이 테스트 장비를 통해 측정되고,
    상기 제2테스트 모드에서, 상기 패드로부터 상기 더미 스위치 소자 및 상기 더미 컬럼 라인을 포함해 형성되는 전류 경로의 저항값이 테스트 장비를 통해 측정되며,
    상기 테스트 장비는 상기 제1테스트 모드에서 측정된 저항값과 상기 제2테스트 모드에서 측정된 저항값을 비교해 상기 선택된 메모리 셀의 저항값을 알아내는
    메모리장치.
  6. 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이;
    제1테스트 모드시에, 상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 외부 전압을 인가하고 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로; 및
    상기 제1테스트 모드시에, 상기 메모리 어레이에서 선택된 컬럼 라인을 접지단과 전기적으로 연결하는 컬럼 제어회로
    를 포함하는 메모리장치.
  7. 제 6항에 있어서,
    상기 외부 전압을 인가받기 위한 패드; 더미 컬럼 라인; 및 더미 스위치 소자를 더 포함하고,
    제2테스트 모드시에 상기 패드로 입력된 상기 외부 전압은 상기 더미 스위치 소자를 통해 상기 더미 컬럼 라인으로 전달되고, 상기 더미 컬럼 라인은 상기 접지단에 연결되는
  8. 제 6항에 있어서,
    상기 외부 전압을 인가받기 위한 패드; 및 더미 스위치 소자를 더 포함하고,
    제2테스트 모드시에 상기 패드로 입력된 상기 외부 전압은 상기 더미 스위치 소자를 통해 상기 다수의 컬럼 라인 중 특정 컬럼 라인에 연결되고, 상기 특정 컬럼 라인은 상기 접지단에 연결되는
    메모리장치.
  9. 패드에 외부전압을 인가하는 단계;
    상기 외부전압을 선택된 저항성 메모리 소자에 인가하고 상기 선택된 메모리 소자에 대응하는 스위치 소자를 턴온시켜, 상기 선택된 메모리 소자를 대응하는 컬럼 라인에 전기적으로 연결하는 단계;
    상기 선택된 메모리 소자에 대응하는 컬럼 라인을 접지단에 전기적으로 연결하는 단계;
    상기 패드에 흐르는 전류를 측정해, 상기 선택된 메모리 소자 및 이에 대응하는 상기 스위치 소자와 상기 컬럼 라인을 포함하는 제1전류경로의 저항값을 알아내는 단계;
    상기 외부전압을 더미 스위치 소자를 통해 더미 컬럼 라인에 전기적으로 연결하는 단계;
    상기 더미 컬럼 라인을 상기 접지단에 전기적으로 연결하는 단계; 및
    상기 패드에 흐르는 전류를 측정해, 상기 더미 스위치 소자와 상기 더미 컬럼 라인을 포함하는 제2전류경로의 저항값을 알아내는 단계
    를 포함하는 메모리 셀의 저항 측정방법.
  10. 제 9항에 있어서,
    상기 제1전류경로와 상기 제2전류경로의 저항값 차이를 이용해, 상기 선택된 메모리 소자의 저항값을 측정하는
    메모리 셀의 저항 측정방법.
  11. 패드에 외부전압을 인가하는 단계;
    상기 외부전압을 선택된 저항성 메모리 소자에 인가하고 상기 선택된 메모리 소자에 대응하는 스위치 소자를 턴온시켜, 상기 선택된 메모리 소자를 대응하는 컬럼 라인에 전기적으로 연결하는 단계;
    상기 선택된 메모리 소자에 대응하는 컬럼 라인을 접지단에 전기적으로 연결하는 단계;
    상기 패드에 흐르는 전류를 측정해, 상기 선택된 메모리 소자 및 이에 대응하는 상기 스위치 소자와 상기 컬럼 라인을 포함하는 제1전류경로의 저항값을 알아내는 단계;
    상기 외부전압을 더미 스위치 소자를 통해 특정 컬럼 라인에 전기적으로 연결하는 단계;
    상기 특정 컬럼 라인을 상기 접지단에 전기적으로 연결하는 단계; 및
    상기 패드에 흐르는 전류를 측정해, 상기 더미 스위치 소자와 상기 더미 컬럼 라인을 포함하는 제2전류경로의 저항값 차이를 이용해, 상기 선택된 메모리 소자의 저항값을 측정하는 단계
    메모리 셀의 저항 측정방법.
  12. 제 11항에 있어서,
    상기 제1전류경로와 상기 제2전류경로의 저항값 차이를 이용해, 상기 선택된 메모리 소자의 저항값을 측정하는
    메모리 셀의 저항 측정방법.
KR1020120146233A 2012-07-11 2012-12-14 메모리장치 및 메모리 셀의 저항 측정 방법 KR20140008988A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/546,255 2012-07-11
US13/546,255 US9159453B2 (en) 2012-07-11 2012-07-11 Memory device and method for measuring resistance of memory cell

Publications (1)

Publication Number Publication Date
KR20140008988A true KR20140008988A (ko) 2014-01-22

Family

ID=49913460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146233A KR20140008988A (ko) 2012-07-11 2012-12-14 메모리장치 및 메모리 셀의 저항 측정 방법

Country Status (2)

Country Link
US (1) US9159453B2 (ko)
KR (1) KR20140008988A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102119A (ko) * 2016-02-29 2017-09-07 에스케이하이닉스 주식회사 전자 장치 및 그의 구동 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3025647B1 (fr) * 2014-09-09 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede d'ecriture de donnees dans une memoire resistive
US20170259620A1 (en) * 2016-03-10 2017-09-14 The Goodyear Tire & Rubber Company Pneumatic tire
JP6151423B1 (ja) * 2016-08-30 2017-06-21 旭化成株式会社 メタクリル系樹脂組成物、光学フィルム、及び光学部品
CN114649042A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 用于差分型otp存储器的读取电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332446A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd 半導体メモリ
JP2006339290A (ja) * 2005-05-31 2006-12-14 Nec Electronics Corp ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102119A (ko) * 2016-02-29 2017-09-07 에스케이하이닉스 주식회사 전자 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US20140015553A1 (en) 2014-01-16
US9159453B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
KR101847541B1 (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
KR101953241B1 (ko) 안티퓨즈 셀 데이터를 모니터링할 수 있는 안티퓨즈 회로 및 이를 포함하는 반도체 장치
US5343429A (en) Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
US8509006B2 (en) Semiconductor device and method of detecting abnormality on semiconductor device
KR20140008988A (ko) 메모리장치 및 메모리 셀의 저항 측정 방법
TW201346919A (zh) 非揮發性記憶體裝置
KR20160072564A (ko) 멀티 프로그램을 수행하는 오티피 메모리, 및 이를 포함하는 반도체 메모리 장치
US20020021605A1 (en) Nonvolatile semiconductor memory with testing circuit
KR102362605B1 (ko) 메모리 장치
JP2003249074A (ja) 強誘電体メモリ装置をテストする回路及び方法
KR20140029090A (ko) 이-퓨즈 어레이 회로 및 이의 프로그램 방법
US8248838B2 (en) Semiconductor device
KR102127997B1 (ko) 반도체 장치 및 그의 구동방법
JP2004178724A (ja) 不揮発性半導体記憶装置及び行線短絡不良検出方法
KR102031075B1 (ko) 이-퓨즈 어레이 회로를 포함하는 집적회로
KR20130118068A (ko) 이-퓨즈 어레이 회로
US6584007B2 (en) Circuit and method for testing a ferroelectric memory device
JP2558904B2 (ja) 半導体集積回路
US9165648B1 (en) Resistive memory devices, circuits and methods having read current limiting
KR20140085012A (ko) 반도체 집적회로 및 그의 구동방법
KR20130072086A (ko) 퓨즈 회로 및 이의 검증 방법
US11081177B2 (en) Generating a reference current for sensing
KR100627515B1 (ko) 메모리 장치 및 그의 테스트 방법
US9589603B2 (en) Semiconductor device and operating method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid