KR20140004044A - 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법 - Google Patents

저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140004044A
KR20140004044A KR1020130147115A KR20130147115A KR20140004044A KR 20140004044 A KR20140004044 A KR 20140004044A KR 1020130147115 A KR1020130147115 A KR 1020130147115A KR 20130147115 A KR20130147115 A KR 20130147115A KR 20140004044 A KR20140004044 A KR 20140004044A
Authority
KR
South Korea
Prior art keywords
phase change
insulating film
change memory
memory device
phase
Prior art date
Application number
KR1020130147115A
Other languages
English (en)
Inventor
박형호
하태정
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020130147115A priority Critical patent/KR20140004044A/ko
Publication of KR20140004044A publication Critical patent/KR20140004044A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명에 따라서 하부 전극과, 상기 하부 전극의 적어도 일부에 형성된 상변화 재료와, 상기 상변화 재료의 측면에 형성된 층간 절연막 및 상기 상변화 재료와 층간 절연막 상에 형성되는 상부 전극을 포함하고, 상기 층간 절연막은 규칙적 다공성 절연막으로 형성되고, 상기 규칙적 다공성 절연막은 0.1~10 nm 크기의 복수의 기공을 포함하는 것을 특징으로 하는 상변화 메모리 소자가 제공된다.

Description

저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법{PHASE-CHANGE MEMORY DEVICE HAVING LOW POWER CONSUMPTION CHARACTERISTIC AND METHOD OF MANUFACTURING THE SAME}
본 발명은 상변화 메모리 소자 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 소비 전력을 낮출 수 있는 구조를 포함하는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.
상변화 물질은 온도에 따라 결정 상태 및 비정질 상태의 서로 다른 상태를 갖는 물질로서, 결정 상태에서는 비정질 상태에 비해 낮은 저항치를 나타내며 질서 정연한 규칙적인 원자 배열을 지니고 있다. 상변화 물질의 대표적인 예로 칼코제나이드(chalcogenide:GST)계 물질을 들 수 있으며, 이는 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te)으로 이루어진 화합물이다.
상변화 메모리(Phase-Change Random Access Memory; PCRAM) 소자는 이러한 상변화 물질의 상태 변화 특성을 이용하여 정보를 기록하고 읽어내는 메모리 소자로서, 빠른 동작 속도 및 높은 집적도의 장점이 있다. PCRAM 소자에서 상변화 물질의 상태 변화는 히터로 작용하는 하부 전극 콘택트(Bottom Electrode Contact; BEC)를 통해 인가되는 줄 열(Joule Heat)에 의해 이루어진다.
상변화 메모리 소자는 메모리 동작 시 상변화 물질에서 줄 히팅(Joule heating)된 열에 의하여 상변화 물질이 상변화하여 저항이 변하는 것을 구동력으로 하는데, 기존의 상변화 메모리 소자는 줄 히팅된 열이 층간 절연막을 통해 쉽게 빠져나가기 때문에, 상변화를 위해서는 높은 전력이 필요하다. 이와 관련하여, 공개특허 제10-2003-81900호는 상변화 메모리의 층간 절연막을 단열막으로 제조하는 것을 제시하였다. 그러나, 상기 단열막으로서 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), BPSG 막 및 폴리머를 이용하고 있는데, 이들 물질은 열전도도가 1 W/mK 이상으로 단열 특성이 높지 않다는 문제점이 있다.
본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 층간절연막을 통해 열이 빠져나가는 것을 억제하여 소비 전력을 낮출 수 있는 구성을 포함하는 상변화 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따라서 하부 전극과, 상기 하부 전극의 적어도 일부에 형성된 상변화 재료와, 상기 상변화 재료의 측면에 형성된 층간 단열막 및 상기 상변화 재료와 층간 절연막 상에 형성되는 상부 전극을 포함하고, 상기 층간 단열막은 규칙적 다공성 단열막으로 형성되고, 상기 규칙적 다공성 단열막은 0.1~10 nm 크기의 복수의 기공을 포함하는 것을 특징으로 하는 상변화 메모리 소자가 제공된다.
한 가지 실시예에 있어서, 상기 규칙적 다공성 단열막은 30% 이상의 기공률을 가질 수 있다.
한 가지 실시예에 있어서, 상기 규칙성 다공성 단열막은 용매의 증발에 의한 자가 집합 공정에 의하여 형성될 수 있다.
한 가지 실시예에 있어서, 상기 규칙적 다공성 막은 SiO2, SiOC 및 SiON을 포함하는 군에서 선택된 물질로 구성될 수 있다.
한 가지 실시예에 있어서, 상기 규칙적 다공성 단열막은 스핀 코팅, 딥 코팅 및 스프레이 코팅 중 어느 하나의 용액 코팅법에 따라 형성될 수 있다.
본 발명의 다른 양태에 따라서, 상변화 메모리 소자 제조 방법이 제공되는데, 상기 방법은 소정의 금속 산화물 전구체와 계면활성제를 용매에 용해시키는 단계와, 상기 금속 산화물 전구체와 계면활성제가 용해된 용액을 졸 숙성시키는 단계와, 상기 졸 숙성된 용액을 하부 전극에 도포하는 단계와, 상기 하부 전극에 도포된 용액을 증발시켜 마이셀을 형성하여 규칙성 혼합 물질을 형성하는 단계와, 상기 규칙성 혼합 물질에 포함된 계면활성제를 분해하여 복수의 기공이 형성된 규칙적 다공성 단열막을 형성하는 단계로서, 상기 기공은 0.1~10 nm 크기를 갖는 것인, 상기 규칙적 다공성 단열막 형성 단계와, 상기 규칙적 다공성 단열막의 일부를 에칭하여, 상변화 물질을 증착하는 단계와, 표면 평탕화 작업 후, 상부 전극을 증착하는 단계를 포함하는 것을 특징으로 한다.
한 가지 실시예에 있어서, 상기 금속 산화물 전구체에 의하여 형성되는 금속 산화물은 SiO2, SiON, SiOC를 포함하는 군에서 선택된 적어도 하나일 수 있다.
한 가지 실시예에 있어서, 상기 계면활성제는 CTAB(Cetyl Trimethyl Ammonium Bromide), Pluronic P-123(Poly(ethylene glycol)-block-poly(propylene glycol)-block-Poly(ethylene glycol)), F-127, Brij-76, Brij-56을 포함하는 군에서 선택된 적어도 하나일 수 있다.
한 가지 실시예에 있어서, 상기 규칙적 다공성 단열막은 30% 이상의 기공률을 가질 수 있다.
본 발명에 따르면, 종래 기술과 달리, 상변화 메모리 소자의 층간 절연막을 규칙적 다공성 단열막으로 구성한다. 이에 따라 줄 히팅된 열이 층간 절연막을 통해 빠져나가는 것을 억제할 수 있어, 소비 전력을 크게 낮출 수 있다.
도 1은 본 발명에 따라 규칙적 다공성 절연막의 형성시 소정의 용액이 졸 숙성에 따라 자가집합하는 원리를 개략적으로 설명하는 도면이다.
도 2는 본 발명에 따라 규칙적 다공성 절연막을 층간 절연막으로 적용한 상변화 메모리 소자의 구조를 예시적으로 보여주는 도면이다.
도 3은 본 발명에 따라 형성한 규칙적 다공성 절연막의 투과 전자 현미경 사진으로서, 기공이 규칙적으로 형성된 것을 확인할 수 있다.
도 4는 본 발명에 따라 형성되는 규칙적 다공성 절연막에서 기공률과 열전도도의 관계를 보여주는 도면이다.
도 5는 상변화 메모리 소자의 특성을 보여주는 도면으로서, (a)는 본 발명에 따른 규칙적 다공성 절연막이 적용되지 않은 상변화 메모리 소자의 경우이고, (b)는 본 발명에 따른 규칙적 다공성 절연막이 적용된 상변화 메모리 소자의 경우이다.
도 6은 SET 동작에서의 소자 특성을 보여주는 도면으로서, 계면활성제 몰 비가 높아짐에 따라 단열 특성은 높아지고 이에 따라 문턱 전압이 낮아지는 것을 나타낸다.
도 7은 RESET 동작에서의 소자 특성을 보여주는 도면으로서, 단열 특성 때문에 계면활성제 몰 비가 증가함에 따라 상변화 전압이 낮아지는 것을 나타낸다.
도 8은 RESET 동작에서의 소비 전력 특성을 보여주는 도면으로서, 본 발명에 따른 규칙적 다공성 절연막을 적용한 경우, 소비 전력이 크게 감소된 것을 나타낸다.
도 9은 규칙적 다공성 절연막 및 불규칙적 다공성 절연막의 탄성계수를 보여주는 것으로서, 규칙적 다공성 절연막의 강도가 더 높다는 것을 나타낸다.
이하에서는, 첨부 도면을 참조하여 본 발명의 구체적인 실시예를 설명한다.이하의 설명에 있어서, 상변화 메모리의 일반적인 구조 및 그 동작 등 이미 당업계에 이미 널리 알려진 기술적 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
본 발명은 이하에서 설명하는 바와 같이, 상변화 메모리의 층간 절연막을 다공성 단열막, 바람직하게는 규칙적인 다공성 단열막을 이용하여 구성하는 것을 특징으로 하는 발명으로서, 이를 통해 상변화 메모리의 소비 전력을 크게 감소시킨다. 즉, 기존의 상변화 메모리 소자의 경우, 층간 절연막으로서 치밀한 구조의 절연막을 사용하였지만, 본 발명에서는 이와는 반대로 다공성, 바람직하게는 규칙적 다공성 단열막을 층간 절연막으로 이용하여, 소비전력을 감소시킨다. 이하에서는, 구체적인 실시예를 통해 본 발명을 더 구체적으로 설명한다.
먼저, 본 발명에 따라 소비 전력을 감소시킬 수 있는 구조의 층간 단열막을 상변화 메모리에 적용하여 제조하는 과정을 설명한다.
본 발명의 한 가지 실시예에 있어서, 먼저 소정의 용매에 촉매와 계면활성제를 첨가하여 혼합한 후, 상기 혼합 용액에 금속 산화물 전구체를 첨가한다.
상기 용매로는 -OH 기를 포함하는 알코올 계열은 모두 가능하지만, 분자량이 높으면 용매가 불안정하고 결합강도가 높아서 다른 원소와 반응이 어려우므로, 분자량이 낮은 메탄올, 에탄올, 프로판올, 부탄올, 아세톤을 이용하는 것, 특히, 에탄올과 아세톤을 6:4 정도로 혼합한 혼합액을 사용하는 것이 바람직하다. 또한, 촉매는 이후에 첨가될 금속 산화물의 pH를 조절하기 위하여 첨가되는 것으로서, 산성 조건일 경우 HCl, HNO3, 염기성 조건일 경우 NH3·H2O 등을 선택적으로 사용할 수 있고, 중성 조건에서 형성될 경우에는 첨가하지 않을 수도 있다. 또한, 본 실시예에서 이용가능한 금속 산화물 전구체는 이후에서 설명할 소정의 반응 후에 금속 산화물을 형성하는 것, 예컨대 SiO2, SiON, SiOC 등과 같은 실리콘 산화물을 주로 이용한다. 즉 실리콘 산화물이 산화물 중에서 가장 열전도도가 낮을 뿐만 아니라, 반도체 공정은 실리콘 기반이기 때문에 공정친화력도 매우 좋기 때문이다. 또한, 본 실시예에서 첨가되는 계면활성제는 머리 부분은 친수성, 꼬리 부분은 소수성의 상반된 성질을 갖는 것으로 구성되며, 예컨대 CTAB(Cetyl Trimethyl Ammonium Bromide), Pluronic P-123(Poly(ethylene glycol)-block-poly(propylene glycol)-block-Poly(ethylene glycol)), F-127, Brij-76, Brij-56 등이 이용될 수 있다.
한편, 본 실시예에 따르면 상기 용매에는 촉매와 계면활성제 외에 물, 특히 DI-water를 더 첨가하는 것이 바람직하다.
다음으로, 상기 졸 숙성된 용액을 상변화 메모리 소자에 도포(코팅)하고, 도포된 용액의 용매를 증발시킨다. 이때, 막 코팅시 스핀 코팅, 딥 코팅, 스프레이 코팅 등의 용액 코팅법을 이용할 수 있다. 도 1은 상기 용매의 증발에 따른 용액의 자가집합 공정의 원리를 개략적으로 도시하는 도면이다. 즉, 마이셀 임계농도 이하에서는 용매, 계면활성제, 금속 산화물 전구체 입자 등이 자유롭게 이동가능하지만, 용매가 증발하면서 마이셀 임계농도를 초과하면 계면활성제가 모여서 마이셀을 형성한다. 또한, 용매의 증발이 계속 진행됨에 따라 마이셀은 자가집합(Self-assembly)하여 규칙적인 구조를 갖는 규칙성 혼합 물질을 형성하게 된다. 한편, 상기 용매의 증발은 상온에서 이루어지는 것이 바람직하다.
다음에, 열처리 또는 자외선 조사 등의 방법을 이용하여 상기 규칙성 혼합 물질의 계면활성제를 분해시키면, 규칙성 혼합물질은 계면활성제 부분에서 0.1~10 nm 크기의 기공이 형성되어 규칙성 다공성 막을 형성한다. 이때, 상기 규칙성 다공성 막은 20% 내지 80%의 기공률을 갖도록 형성되는 것이 바람직하다. 이때 기공률은 최초에 첨가되는 계면활성제의 함량을 조절함으로써 조정된다. 또한, 기공률이 20% 미만일 경우 단열성이 떨어지고, 기공률이 80%를 초과할 경우에는 기계적 강도가 약해져서 기공 구조가 쉽게 무너지므로 바람직하지 않다. 또한, 이때 형성되는 각각의 기공은 0.1 nm를 초과하도록 형성되는 것이 바람직하다. 기공의 크기가 0.1 nm 이하면 규칙성 구조를 갖기 곤란하다. 또 현재 개발 중인 상변화 메모리의 셀 크기가 대략 40 nm인데, 기공 크기가 너무 크면 적절한 기공 구조를 형성할 수 없다. 이러한 점에서, 기공의 크기는 0.1 nm ~ 10 nm인 것이 바람직하다.
상기와 같은 방법을 이용하여 규칙적 다공성 단열막을 다양한 구조의 상변화메모리 소자에 적용할 수 있다. 예컨대, 도 2는 본 발명에 따른 다공성 단열막이 적용된 상변화 메모리 소자의 개략도이다. 도 2의 (a), (b)는 일반적으로 사용되는 두 개의 상변화 메모리 소자의 구조를 보여주는데, 이러한 상이한 구조의 상변화 메모리 소자에 본 발명을 적용할 수 있다. 도 2(a)의 상변화 메모리 소자는 상부 전극(1)과 하부 전극(2) 사이에 상변화 물질(3)과 하부전극 콘택트(4)를 포함하며, 층간 절연막으로서 상기 과정에 따라 형성한 규칙적 다공성 단열막(5)이 상변화 물질의 측면에 형성되고, 이 단열막에는 예컨대 0.1~10 nm 크기의 기공(6)이 규칙적으로 형성되어 있다. 하부 전극 콘택트가 없는 메모리 소자의 경우에도, 마찬가지로 본 발명을 적용할 수 있다. 이와 같이, 상변화 메모리 소자의 층간 절연막을 규칙적 다공성 단열막으로 구성하게 되면, 줄 히팅된 열이 층간 단열막을 통해 빠져나가는 것을 억제할 수 있어, 프로그래밍 볼륨 내에 열을 고립시켜 낮은 전력으로도 효율적으로 상변화 물질을 상변화시킬 수 있다.
한편, 상기한 상변화 메모리는 다음과 같은 단계를 통해 형성할 수 있다. 구체적으로, 본 발명의 한 가지 실시예에 있어서, 하부 전극(2)을 진공 장비(예컨대, 스퍼터, 이베퍼레이터)를 이용하여 증착한 다음, 본 발명에 따른 단열막(5)을 코팅한다. 이어서, 상변화 물질이 들어갈 부분(예컨대, 도 2에서 도면 부호 3 참조)을 드라이 에칭하고, 하부 전극 콘택트(4)를 진공 장비를 이용하여 증착한다(도2a의 경우). 이어서, 상변화 물질(3)을 진공장비(스퍼터, CVD, ALD 등)를 이용하여 증착한 다음, CMP(chemical mechanical polishing)로 표면을 평탄화한 후, 상부전극(1)을 진공장비로 증착하여, 상변화 메모리 소자를 완성한다.
실험예
다음으로 본 발명의 바람직한 실시예에 따라서 규칙적 다공성 단열막을 상변화 메모리에 적용한 실험예를 설명한다.
먼저, 용매로서 에탄올과 아세톤을 6:4로 혼합한 용액을 준비한다. 또한, 실리카전구체로는 TEOS(tetraethoxysilane)을 사용하였고, 촉매로는 염산을 사용하였으며, 계면활성제는 Brij-76을 사용하였고, DI-water를 더 사용하였다. 또한, 상기 TEOS, 에탄올, 아세톤, Di-water, 염산, Brij-76의 몰비는 다음과 같다.
샘플 1
TEOS : 에탄올 : 아세톤 : Di-water : 염산 : Brij-76
= 1:12:8:5:0.01:0.01
샘플2
TEOS : 에탄올 : 아세톤 : Di-water : 염산 : Brij-76
= 1:12:8:5:0.01:0.03
샘플3
TEOS : 에탄올 : 아세톤 : Di-water : 염산 : Brij-76
= 1:12:8:5:0.01:0.05
상기 함량을 각각 갖는 샘플 1 내지 3은 먼저, 에탄올과 아세톤을 섞은 후 Di-water와 염산을 넣고, 이어서 70℃에서 미리 녹여놓은 Brij-76을 첨가하고 2시간 동안 교반하였다. 교반된 용액에 TEOS를 넣고 30분간 상온에서 교반한 후, 상변화 메모리에 스핀 코팅하였다. 이 때, 스핀 속도는 3000rpm이고, 30초간 실시하였다. 코팅된 박막을 하루동안 상온에서 용매를 증발시키고, 이어서 400℃에서 열처리하여 계면활성제를 분해하여 복수의 기공을 갖는 규칙성 다공성 막을 얻었다. 한편, 상변화 메모리의 상변화 물질로서 Ge1Sb4Te7을 사용하였다. Ge2Sb2Te5도 사용가능하며, GexSbyTez의 칼코겐화합물을 사용하는 것이 바람직하다. 상기 상변화 물질은 DC 마그네트론 스퍼터를 이용하여 약 100 nm의 두께로 증착하였다. 전극으로서 Al을 이용하였으나, TiN, W 등의 재료도 사용 가능하다.
상기 조건으로 실험한 결과 시료 1 내지 3은 각각 기공률이 22%, 30% 및 40%인 다공성 막을 형성하였다.
상기 과정에 따라 형성한 다공성 단열막(샘플 3)을 도 3에 나타내었다. 도 3은 규칙적 다공성 단열막에 대한 투과전자 현미경 사진으로서, 약 2 nm 크기의 기공(6)이 SiO2 다공성 단열막(5)에 규칙적으로 배열되어 형성된 것을 알 수 있다.
한편, 상기 제조한 상변화 메모리 소자의 특성을 측정하기 위해서, 2-probe 측정을 수행하였다. SET 동작(1을 쓰는 동작으로서, 상변화 물질이 비정질에서 결정질로 변화한다)을 위해 V-I sweep mode(전압을 연속적으로 상승시키며 전류를 측정)로 수행하였으며, RESET 동작(0을 쓰는 동작으로서, 상변화 물질이 결정질에서 비정질로 변화한다)을 위해 펄스 전압을 200 ns씩 1V 단위로 인가하였다. 전력은 W=V2/R을 이용하여 계산하였다.
도 4는 본 발명에 따라 형성한 규칙적 다공성 단열막에 대한 열전도도와 기공률의 관계를 나타낸다. 계면활성제의 몰 비를 조절하여 기공률을 조절하였다. 도시한 바와 같이, 기공률이 커짐에 따라 열전도도가 낮아지는 것을 확인할 수 있다(특히, 기공률이 30% 이상인 경우, 열전도도가 크게 감소한다). 즉 상변화 메모리 소자의 소비 전력을 크게 낮출 수 있다는 것을 알 수 있다.
도 5는 상변화 메모리의 소자 특성을 보여주는 도면으로서, (a)는 종래의 상변화 메모리 소자, 즉 본 발명의 규칙적 다공성 단열막이 적용되지 않은 상변화 메모리 소자(즉 치밀한 SiO2 막 적용)의 특성을 보여주고, (b)는 본 발명에 따른 규칙적 다공성 단열막이 적용된 상변화 메모리 소자의 특성을 보여준다. (a) 상변화 메모리 소자의 경우, 약 3 V에서 상변화가 일어났지만, (b)의 경우 약 2 V에서 상변화가 일어난 것을 알 수 있다. 즉, 본 발명에 따른 규칙적 다공성 단열막을 적용하는 경우, 상변화 메모리 소자의 동작 전압을 낮출 수 있다는 것을 확인할 수 있다.
도 6은 SET 동작에서의 본 발명의 상변화 메모리 소자 특성을 보여준다. 계면활성제 몰 비가 높아짐에 따라 단열 특성은 높아지고, 이에 따라 문턱 전압이 낮아졌다(중간의 문턱전압 라인 참조). 한편, SET 동작 전이 RESET 상태의 저항과 SET 동작 후인 SET 상태의 저항은 계면활성제 몰 비와 상관 없이 메모리 소자로서 사용하기에 충분한 105 이상의 스위칭 비를 나타내었다.
도 7은 RESET 동작에서의 본 발명의 상변화 메모리 소자 특성을 보여준다. 펄스 전압을 인가함에 따라 저항이 급격히 증가하는 상변화가 발생하는데, 단열 특성 때문에 계면활성제 몰 비가 증가함에 따라 상변화 전압은 낮아지는 것을 확인할 수 있다.
도 8은 RESET 동작에서의 본 발명의 상변화 메모리 소자의 소비 전력 특성을 보여준다. RESET 동작이 SET 동작보다 높은 소비전력을 필요로 하기 때문에, 전체 소비전력은 RESET 동작 시 소비전력에 의해 좌우된다. 소비전력은 W=V2/R로 계산할 수 있다. 계면활성제 몰 비가 증가함에 따라 소비전력은 점점 감소하였으며, 단열막이 적용되지 않았을 때에 비하여 가장 높은 기공률(40%)을 가지는 규칙적 다공성 단열막을 적용한 경우, 소비 전력이 약 1/4로 감소한 것을 알 수 있는데, 치밀한 잘연막 대신 규칙적 다공성 단열막을 적용하여, 소비 전력을 크게 감소시킬 수 있다는 것을 확인할 수 있다. 따라서, 본 발명을 적용하는 경우, 높은 소비 전력으로 인해 상용화에 걸림돌이 된 상변화 메모리 소자의 문제점을 해결할 수 있을 것을 예상할 수 있다.
한편, 본 발명에 따르면, 상변화 메모리 소자의 층간 절연막으로서, 단순히 다공성 절연막을 제공하는 것이 아니라 규칙적 다공성 단열막을 제공하는 것을 특징으로 한다. 즉 도 9에 도시한 바와 같이, 불규칙한 다공성 단열막에 비해 규칙적 다공성 단열막 자체의 그 강도가 높아 소자의 안정성을 증대시킬 수 있다. 즉, 단열막 자체의 강도가 높아, 이후 공정에서 메모리 소자의 구조가 붕괴되지 않고 잘 버틸 수 있으며, 또한 상변화 메모리 소자에서 나타나는 뒤틀림 현상을 효과적으로 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명이 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 후술하는 특허청구범위 내에서 상기 실시예를 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.
1: 상부 전극
2: 하부 전극
3: 상변화 물질
4: 하부 전극 콘택트
5: 규칙적 다공성 단열막
6: 기공

Claims (1)

  1. 하부 전극과,
    상기 하부 전극의 적어도 일부에 형성된 상변화 재료와,
    상기 상변화 재료의 측면에 형성된 층간 단열막 및
    상기 상변화 재료와 층간 절연막 상에 형성되는 상부 전극
    을 포함하고,
    상기 층간 단열막은 규칙적 다공성 단열막으로 형성되고, 상기 규칙적 다공성 단열막은 0.1~10 nm 크기의 복수의 기공을 포함하고, 용매의 증발에 의한 자가 집합 공정에 의하여 형성되는 것을 특징으로 하는 상변화 메모리 소자.
KR1020130147115A 2013-11-29 2013-11-29 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법 KR20140004044A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130147115A KR20140004044A (ko) 2013-11-29 2013-11-29 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147115A KR20140004044A (ko) 2013-11-29 2013-11-29 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028078A Division KR20130106501A (ko) 2012-03-20 2012-03-20 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140004044A true KR20140004044A (ko) 2014-01-10

Family

ID=50140271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147115A KR20140004044A (ko) 2013-11-29 2013-11-29 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20140004044A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653283B1 (ko) * 2015-05-20 2016-09-01 한국과학기술연구원 자가 응집체를 포함하는 유기 비휘발성 메모리 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653283B1 (ko) * 2015-05-20 2016-09-01 한국과학기술연구원 자가 응집체를 포함하는 유기 비휘발성 메모리 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
TWI397997B (zh) 具有改善結構穩定性之記憶胞
US6885021B2 (en) Adhesion layer for a polymer memory device and method therefor
US20060060832A1 (en) Memory component with memory cells having changeable resistance and fabrication method therefor
WO2016123881A1 (zh) 非挥发性阻变存储器件及其制备方法
Li et al. Improvement of resistive switching characteristics in ZrO2 film by embedding a thin TiOx layer
US20120015506A1 (en) Two terminal resistive switching device structure and method of fabricating
TW200952228A (en) Phase change material with filament electrode
TW201044512A (en) Method of forming memory cell using gas cluster ion beams
US9691976B2 (en) Interfacial cap for electrode contacts in memory cell arrays
TW201306335A (zh) 熱電裝置、系統及其方法
WO2014094417A1 (zh) 阻变存储器及其制备方法
JP2008235904A (ja) 相変化物質層の形成方法及びこれを用いるメモリ装置の製造方法
WO2012041085A1 (zh) 一种具有低k介质绝热材料的相变存储器结构及制备方法
US9368722B2 (en) Resistive random access memory and manufacturing method thereof
TW201532327A (zh) 用於改良SiOx切換元件之效能的多孔SiOx材料
US20100048020A1 (en) Nanoscale Electrodes for Phase Change Memory Devices
Xu et al. Effect of Co doping on unipolar resistance switching in Pt/Co: ZnO/Pt structures
WO2012071100A1 (en) Siox-based nonvolatile memory architecture
JP2008172221A (ja) 相変化メモリ素子及びその製造方法
Lin et al. Switching mode and mechanism in binary oxide resistive random access memory using Ni electrode
US20120119179A1 (en) Memory device and method for manufacturing the same
Ismail et al. Effect of annealing treatment on the uniformity of CeO2/TiO2 bilayer resistive switching memory devices
CN109728162B (zh) 相变薄膜、相变存储单元及其制备方法及相变存储器
KR20140004044A (ko) 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법
JPWO2008090621A1 (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid